CN114334908A - 监控电路、半导体器件和电子设备 - Google Patents

Abstract

本申请提供了一种监控电路、半导体器件和电子设备，监控电路用于监控芯片的介质材料的击穿特性，该电路包括：第一电容单元，具有第一端和第二端，第一电容单元的第一端用于与晶片的电源端电连接；第二电容单元，具有第一端和第二端，第二电容单元的第一端与第一电容单元的第二端电连接，第二电容单元的第二端用于与晶片的接地端电连接，在芯片工作时，第一电容单元的第二端的电压的大小用于确定第一电容单元中的介质材料是否被击穿。该方案中，将监控电路添加至晶片中，可以实时监测介质材料是否被击穿，进而解决了现有技术中无法对芯片工作时的介质材料的击穿特性进行监控的问题。

Description

监控电路、半导体器件和电子设备

技术领域

本申请涉及半导体领域，具体而言，涉及一种监控电路、半导体器件和电子设备。

背景技术

现有技术中，如图1所示，是通过在晶片10(Die)和晶片10之间的切割道上设计对应的测试结构20来测试组成芯片的介质材料的可靠性，即测试介质材料的击穿特性。

但是，这种方法只可以一定程度评估介质材料的寿命，不可以实时监控芯片工作时介质材料的本征寿命情况，即无法对芯片工作时的介质材料的击穿特性进行监控。

发明内容

本申请的主要目的在于提供一种监控电路、半导体器件和电子设备，以解决现有技术中无法对芯片工作时的介质材料的击穿特性进行监控的问题。

为了实现上述目的，根据本申请的一个方面，提供了一种监控电路，所述监控电路用于监控芯片的介质材料的击穿特性，一个所述芯片由多个晶片组成，包括：第一电容单元，具有第一端和第二端，所述第一电容单元的第一端用于与所述晶片的电源端电连接；第二电容单元，具有第一端和第二端，所述第二电容单元的第一端与所述第一电容单元的第二端电连接，所述第二电容单元的第二端用于与所述晶片的接地端电连接，在所述芯片工作时，所述第一电容单元的第二端的电压的大小用于确定所述第一电容单元中的介质材料是否被击穿。

进一步地，所述第一电容单元是由被监控芯片的介质材料组成的，所述介质材料包括至少以下之一：栅氧化层、金属间介质层、金属-栅极介质层、栅极-栅极介质层。

进一步地，所述栅氧化层、所述金属间介质层、所述金属-栅极介质层和所述栅极-栅极介质层的组成材料包括至少以下之一：二氧化硅、氮化硅、碳化硅、硫化锌、硫化镉、镓铝砷、砷化镓。

进一步地，所述电路还包括：锁存器，具有输入端和输出端，所述锁存器的输入端与所述第一电容单元的第二端电连接，在所述第一电容单元中的介质材料被击穿的情况下，所述锁存器的输出端输出低电平，在所述第一电容单元中的介质材料没有被击穿的情况下，所述锁存器的输出端输出高电平。

进一步地，所述晶片的电源端的电压大于所述锁存器的阈值电压，在所述第一电容单元中的介质材料没有被击穿的情况下，所述第一电容单元的第二端的电压小于所述锁存器的阈值电压。

进一步地，所述第二电容单元的介质材料耐电压击穿特性远大于所述第一电容单元的介质材料耐电压击穿特性。

进一步地，若第一电容单元的被测介质材料是栅氧化层，所述第一电容单元的栅氧化层厚度为6nm；若第二电容单元的介质材料是栅氧化层，所述第二电容单元的栅氧化层厚度为40nm。

进一步地，所述第二电容单元的击穿电压是所述第一电容单元的击穿电压的预定倍，所述预定倍属于2～100。

根据本申请的另一方面，提供了一种半导体器件，包括芯片和监控电路，其中，一个所述芯片由多个晶片组成，所述监控电路为任一种所述的监控电路，所述监控电路用于监控芯片的介质材料击穿特性。

根据本申请的又一方面，提供了一种电子设备，包括所述的半导体器件。

应用本申请的技术方案，共包括了两个电容单元，分别第一电容单元和第二电容单元，在芯片工作的过程中，可以测试第一电容单元是否被击穿，第一电容单元是否被击穿可以代表介质材料是否被击穿，该方案中，将监控电路添加至晶片中，可以实时监测介质材料是否被击穿，进而解决了现有技术中无法对芯片工作时的介质材料的击穿特性进行监控的问题。

附图说明

构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：

图1示出了晶片与测试结构的结构示意图；

图2示出了根据本申请实施例的一种监控电路示意图。

其中，上述附图包括以下附图标记：

10、晶片；20、测试结构；30、第一电容单元；40、电源端；50、第二电容单元；60、接地端；70、锁存器；71、第一PMOS；72、第二PMOS；73、第一NMOS；74、第二NMOS。

具体实施方式

应该指出，以下详细说明都是例示性的，旨在对本申请提供进一步的说明。除非另有指明，本文使用的所有技术和科学术语具有与本申请所属技术领域的普通技术人员通常理解的相同含义。

需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。

应该理解的是，当元件(诸如层、膜、区域、或衬底)描述为在另一元件“上”时，该元件可直接在该另一元件上，或者也可存在中间元件。而且，在说明书以及权利要求书中，当描述有元件“连接”至另一元件时，该元件可“直接连接”至该另一元件，或者通过第三元件“连接”至该另一元件。

正如背景技术所介绍的，现有技术中无法对芯片工作时的介质材料的击穿特性进行监控，为了解决如上问题，本申请提出了一种监控电路、半导体器件和电子设备。

根据本申请的实施例，提供了一种监控电路，上述监控电路用于监控芯片的介质材料的击穿特性，一个上述芯片由多个晶片组成。

图2是根据本申请实施例的监控电路的结构示意图。如图2所示，该电路包括：

第一电容单元30，具有第一端和第二端，上述第一电容单元30的第一端用于与上述晶片的电源端40电连接；

第二电容单元50，具有第一端和第二端，上述第二电容单元50的第一端与上述第一电容单元30的第二端电连接，上述第二电容单元50的第二端用于与上述晶片的接地端60电连接，在上述芯片工作时，上述第一电容单元30的第二端的电压的大小用于确定上述第一电容单元30中的介质材料是否被击穿。

上述的电路中，共包括了两个电容单元，分别为第一电容单元和第二电容单元，在芯片工作的过程中，可以测试第一电容单元是否被击穿，第一电容单元是否被击穿表征芯片工作时的介质材料是否被击穿。该方案中，将监控电路添加至晶片中，可以实时监测介质材料是否被击穿，进而解决了现有技术中无法对芯片工作时的介质材料的击穿特性进行监控的问题。

需要说明的是，介质材料可以为非导电的材料，例如绝缘类的材料，为不导通的材料，在经过了物理变化或者化学变化后，介质材料可能会被击穿，介质材料被击穿后在电路中形成通路。当介质材料击穿后，晶片变为损坏的晶片，不可以在后续继续使用。例如，当晶片使用了100小时或者200小时后，晶片就已经被击穿了，而现有技术中的方案是通过测试结构来测试介质材料是否被击穿的，且是在晶片未被使用之前进行测试的，这样当晶片被安装到其他的设备上(比如手机、iPad、PC)后，是无法对介质材料的击穿特性进行监控的，本申请的方案设计了一种监控电路，采用本申请的这种监控电路，可以在晶片被安装到其他的设备后继续测试介质材料的击穿特性，这样就解决了上述无法对芯片工作时的介质材料的击穿特性进行监控的问题。

还需要说明的是，上述的第一电容单元可以不是电容，第一电容单元是由被监控芯片的介质材料组成的，可以是具有电容特性的结构或者设备。

具体地，如图2所示，介质材料被击穿后，第一电容单元30的第二端的电压是第一电压，介质材料未被击穿时，第一电容单元30的第二端的电压是第二电压，通过第一电压和第二电压就可以确定第一电容单元中的介质材料是否被击穿。

本申请的另一种实施例中，上述第一电容单元是由被监控芯片的介质材料组成的，上述介质材料包括至少以下之一：栅氧化层、金属间介质层、金属-栅极介质层、栅极-栅极介质层。当然，介质材料并不限于上述的几种，还可以为其他任何可行的介质材料。

本申请的另一种实施例中，上述栅氧化层、上述金属间介质层、上述金属-栅极介质层和上述栅极-栅极介质层的组成材料包括至少以下之一：二氧化硅、氮化硅、碳化硅、硫化锌、硫化镉、镓铝砷、砷化镓。当然，上述栅氧化层、上述金属间介质层、上述金属-栅极介质层和上述栅极-栅极介质层的组成材料并不限于上述的几种，还可以为其他任何可行的组成材料。

本申请的一种实施例中，如图2所示，上述电路还包括锁存器70，锁存器70具有输入端和输出端，上述锁存器70的输入端与上述第一电容单元30的第二端电连接，在上述第一电容单元30中的介质材料被击穿的情况下，上述锁存器70的输出端输出低电平，在上述第一电容单元30中的介质材料没有被击穿的情况下，上述锁存器70的输出端输出高电平。该实施例中，锁存器70的输入端是与第一电容单元30的第二端电连接的，锁存器70有两种输出电平，分别是低电平和高电平，这样可以根据锁存器70的输出电平确定介质材料是否被击穿。

具体地，锁存器是一种对脉冲电平敏感的存储单元电路，锁存器可以在特定输入脉冲电平作用下改变状态，锁存的以及就是把信号暂存以维持某种电平状态，锁存器的最主要作用是缓存，其次完成高速的控制器与慢速的外设的不同步问题，再其次是解决驱动的问题，最后一个是解决I/O既能输出也能输入的问题，锁存器是利用电平控制数据的输入，它包括不带使能控制的锁存器和带使能控制的锁存器，锁存器一般在数字电路中可以记录二进制数字信号“0”和“1”，通常只有0和1两个输出逻辑，上述的方案在电路中添加了锁存器，通过锁存器的输出逻辑可以更为准确地确定介质材料是否被击穿，在锁存器的输出逻辑为0的情况下，可以更为准确且直接地确定介质被击穿，在锁存器的输出逻辑为1的情况下，可以更为准确且直接地确定介质没有被击穿。

本申请的又一种实施例中，如图2所示，上述锁存器70包括第一PMOS71、第二PMOS72、第一NMOS73和第二NMOS74，其中，上述第一PMOS71的漏极和上述第二PMOS72的漏极分别与上述晶片的电源端40电连接，上述第一NMOS73的源极和上述第二NMOS74的源极分别与上述晶片的接地端60电连接，上述第一PMOS71的栅极、上述第一NMOS73的栅极、上述第二PMOS72的源极和上述第二NMOS74的漏极分别与上述锁存器70的输出端电连接，上述第一PMOS71的源极、上述第一NMOS73的漏极、上述第二PMOS72的栅极和上述第二NMOS74的栅极分别与上述第一电容单元30的第二端电连接。该实施例中，锁存器70包括了两个PMOS和两个NMOS，通过设计锁存器70中的各个结构可以保证锁存器70的输出逻辑较为准确，进而保证了确定介质材料是否被击穿的结果更为准确。

具体地，金属氧化物半导体场效应晶体管可分为N沟道与P沟道两大类，P沟道硅MOS场效应晶体管在N型硅衬底上有两个P+区，分别叫做源极和漏极，两极之间不导通，源极上加有足够的正电压(栅极接地)时，栅极下的N型硅表面呈现P型反型层，成为连接源极和漏极的沟道，改变栅极可以改变沟道中的空穴密度，从而改变沟道的电阻，这种MOS场效应管称为P沟道增强型场效晶体管，如果N型硅衬底表面不加栅压就已存在P型反型层沟道，加上适当的偏压，可使沟道的电阻增大或减小，本申请的上述方案中，在电路中设计了连个PMOS管，分别是第一PMOS和第二PMOS，通过本申请的上述方案，可以保证锁存器的输出逻辑较为准确。

具体地，NMOS为N型金属氧化半导体，在一块掺杂浓度较低的P型硅衬底(提供大量可以动空穴)上，制作两个高掺杂浓度的N+区(N+区域中有大量为电流流动提供自由电子的电子源)并用金属铝引出两个电极，分别作源极D和源极S，然后在半导体表面覆盖一层很薄的二氧化硅绝缘层，在漏——源极间的绝缘层上再装上一个铝电极(通常是多晶硅)，作为栅极G，在衬底上也引出一个电极B，这就构成了一个N型沟道增强型MOS管，本申请的上述方案中，在电路中设计了两个NMOS管，分别是第一NMOS和第二NMOS，通过本申请的上述方案，可以保证锁存器的输出逻辑较为准确。

本申请的一种实施例中，上述晶片的电源端的电压大于上述锁存器的阈值电压，在上述第一电容单元中的介质材料没有被击穿的情况下，上述第一电容单元的第二端的电压小于上述锁存器的阈值电压。

本申请的一种更为具体的实施例中，上述晶片的电源端的电压大于上述第一NMOS的导通电压或者上述第二NMOS的导通电压，在上述第一电容单元中的介质材料没有被击穿的情况下，上述第一电容单元的第二端的电压小于上述第一NMOS导通电压或者上述第二NMOS的导通电压。该实施例中，在介质材料没有被击穿的情况下，锁存器的输入端直接与接地端连接，这样第一电容单元的第二端的电压会小于两个NMOS的导通电压，该实施例进一步保证了确定介质材料是否被击穿的结果更为准确。

本申请的一种实施例中，上述第二电容单元的介质材料耐电压击穿特性远大于上述第一电容单元的介质材料耐电压击穿特性。即需要保证在第一电容单元被击穿的情况下，第二电容单元不会被击穿，进而才可以根据第一电容单元第二端的电压的大小用于确定上述第一电容单元中的介质材料是否被击穿。

本申请的一种具体的实施例中，上述第二电容单元的高压栅氧厚度大于上述第一电容单元的低压栅氧厚度。该实施例中，由于第二电容单元的高压栅氧厚度大于第一电容单元的低压栅氧厚度，在第一电容单元被导通的情况下，第二电容单元都不容易被导通，这样就保证了可以只检测第一电容单元的第二端的电压，而不检测第二电容单元的两端的电压。

本申请的又一种具体的实施例中，若第一电容单元的被测介质材料是栅氧化层，上述第一电容单元的栅氧化层厚度为6nm；若第二电容单元的介质材料是栅氧化层，上述第二电容单元的栅氧化层厚度为40nm。该实施例中，进一步保证了第二电容单元的栅氧化层的厚度大于第一电容单元的栅氧化层的厚度，这样进一步保证了在第一电容单元被击穿的情况下，第二电容单元不被击穿。

需要说明的是，第二电容单元的栅氧化层的厚度并不限于上述的40nm，第一电容单元的栅氧化层的厚度也不限于上述的6nm，第二电容单元的栅氧化层的厚度还可以为其他任何可行的厚度，第一电容单元的栅氧化层的厚度还可以为其他任何可行的厚度，只需要保证第二电容单元的栅氧化层的厚度大于第一电容单元的栅氧化层的厚度即可，本领域技术人员可以根据实际情况选择合适的第二电容单元的栅氧化层的厚度和第一电容单元的栅氧化层的厚度。

本申请的再一种实施例中，上述第二电容单元的击穿电压是上述第一电容单元的击穿电压的预定倍，上述预定倍属于2～100。该实施例中，由于第二电容单元的击穿电压是大于第一电容单元的击穿电压的，这样进一步保证第二电容单元不容易被击穿，进一步保证了在第一电容单元被击穿的情况下，第二电容单元不容易被击穿。

一种实施例中，在介质材料没有被击穿或者初始化的情况下，第一电容单元和第二电容单元的电容量服从以下关系：V_node＝C_xtr/(C_xtr+C_x+C_p)×Vdd＜Vt_SR，V_node为第一电容单元的第二端的电压，C_xtr为第一电容单元的电容，C_x为第二电容单元的电容，Vt_SR为锁存器的NMOS的击穿电压。

具体地，在电路击穿瞬间，Vnode＝V_node＝C_xtr/(C_xtr+C_x+C_p)×Vdd，此时Vnode是小于NMOS的击穿电压的，锁存器的输入端为低电平，锁存器的输出端为高电平，接着，Vnode将会被拉低至接地端的电压，此时第一电容单元将会受到电源端的电压，该电压即为第一电容单元在晶片工作时受到的电压，在第一电容单元受到击穿时，Vnode电势从接地端的电势瞬间上升至电源端的电势，此时锁存器的电势降到接地端的电势，采用上述的方案只要晶片开始工作，第一电容单元两端就会施加电压，通过检测锁存器输出端的输出电平就可以判断介质材料是否被击穿。

根据本申请实施例，还提供了一种半导体器件，包括芯片和监控电路，其中，一个上述芯片由多个晶片组成，上述监控电路为任一种上述的监控电路，上述监控电路用于监控芯片的介质材料击穿特性。

上述的半导体器件中，由于包括了任一种上述的监控电路，上述的监控电路共包括了两个电容单元，分别第一电容单元和第二电容单元，在芯片工作的过程中，可以测试第一电容单元是否被击穿，第一电容单元是否被击穿可以代表介质材料是否被击穿，该方案中，将监控电路添加至晶片中，可以实时监测介质材料是否被击穿，进而解决了现有技术中无法对芯片工作时的介质材料的击穿特性进行监控的问题。

根据本申请实施例，还提供了一种电子设备，包括上述的半导体器件。

上述的电子设备中，由于包括了上述的半导体器件，该半导体器件中，由于包括了任一种上述的监控电路，上述的监控电路共包括了两个电容单元，分别第一电容单元和第二电容单元，在芯片工作的过程中，可以测试第一电容单元是否被击穿，第一电容单元是否被击穿可以代表介质材料是否被击穿，该方案中，将监控电路添加至晶片中，可以实时监测介质材料是否被击穿，进而解决了现有技术中无法对芯片工作时的介质材料的击穿特性进行监控的问题。

从以上的描述中，可以看出，本申请上述的实施例实现了如下技术效果：

1)、本申请的监控电路，共包括了两个电容单元，分别第一电容单元和第二电容单元，在芯片工作的过程中，可以测试第一电容单元是否被击穿，第一电容单元是否被击穿可以代表介质材料是否被击穿，该方案中，将监控电路添加至晶片中，可以实时监测介质材料是否被击穿，进而解决了现有技术中无法对芯片工作时的介质材料的击穿特性进行监控的问题。

2)、本申请的半导体器件，由于包括了任一种上述的监控电路，上述的监控电路共包括了两个电容单元，分别第一电容单元和第二电容单元，在芯片工作的过程中，可以测试第一电容单元是否被击穿，第一电容单元是否被击穿可以代表介质材料是否被击穿，该方案中，将监控电路添加至晶片中，可以实时监测介质材料是否被击穿，进而解决了现有技术中无法对芯片工作时的介质材料的击穿特性进行监控的问题。

3)、本申请的电子设备，由于包括了上述的半导体器件，该半导体器件中，由于包括了任一种上述的监控电路，上述的监控电路共包括了两个电容单元，分别第一电容单元和第二电容单元，在芯片工作的过程中，可以测试第一电容单元是否被击穿，第一电容单元是否被击穿可以代表介质材料是否被击穿，该方案中，将监控电路添加至晶片中，可以实时监测介质材料是否被击穿，进而解决了现有技术中无法对芯片工作时的介质材料的击穿特性进行监控的问题。

以上上述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (10)

1.一种监控电路，其特征在于，所述监控电路用于监控芯片的介质材料的击穿特性，一个芯片中包括多个晶片，包括：

第一电容单元，具有第一端和第二端，所述第一电容单元的第一端用于与所述晶片的电源端电连接；

第二电容单元，具有第一端和第二端，所述第二电容单元的第一端与所述第一电容单元的第二端电连接，所述第二电容单元的第二端用于与所述晶片的接地端电连接，在所述芯片工作时，所述第一电容单元的第二端的电压的大小用于确定所述第一电容单元中的介质材料是否被击穿。

2.根据权利要求1所述的电路，其特征在于，所述第一电容单元是由被监控芯片的介质材料组成的，所述介质材料包括至少以下之一：

栅氧化层、金属间介质层、金属-栅极介质层、栅极-栅极介质层。

3.根据权利要求2所述的电路，其特征在于，所述栅氧化层、所述金属间介质层、所述金属-栅极介质层和所述栅极-栅极介质层的组成材料包括至少以下之一：

二氧化硅、氮化硅、碳化硅、硫化锌、硫化镉、镓铝砷、砷化镓。

4.根据权利要求1所述的电路，其特征在于，所述电路还包括：

锁存器，具有输入端和输出端，所述锁存器的输入端与所述第一电容单元的第二端电连接，在所述第一电容单元中的介质材料被击穿的情况下，所述锁存器的输出端输出低电平，在所述第一电容单元中的介质材料没有被击穿的情况下，所述锁存器的输出端输出高电平。

5.根据权利要求4所述的电路，其特征在于，所述晶片的电源端的电压大于所述锁存器的阈值电压，在所述第一电容单元中的介质材料没有被击穿的情况下，所述第一电容单元的第二端的电压小于所述锁存器的阈值电压。

6.根据权利要求1至4中任一项所述的电路，其特征在于，所述第二电容单元的介质材料耐电压击穿特性远大于所述第一电容单元的介质材料耐电压击穿特性。

7.根据权利要求6所述的电路，其特征在于，若第一电容单元的被测介质材料是栅氧化层，所述第一电容单元的栅氧化层厚度为6nm；若第二电容单元的介质材料是栅氧化层，所述第二电容单元的栅氧化层厚度为40nm。

8.根据权利要求1至4中任一项所述的电路，其特征在于，所述第二电容单元的击穿电压是所述第一电容单元的击穿电压的预定倍，所述预定倍属于2～100。

9.一种半导体器件，其特征在于，包括晶片和监控电路，其中，监控电路属于晶片电路的一部分，所述监控电路为权利要求1至8中任一项所述的监控电路，所述监控电路用于监控芯片的介质材料击穿特性。

10.一种电子设备，其特征在于，包括权利要求9所述的半导体器件。

Images