CN116298767B - 利用软门级偏压防止mos泄漏的方法 - Google Patents
利用软门级偏压防止mos泄漏的方法 Download PDFInfo
- Publication number
- CN116298767B CN116298767B CN202310552729.9A CN202310552729A CN116298767B CN 116298767 B CN116298767 B CN 116298767B CN 202310552729 A CN202310552729 A CN 202310552729A CN 116298767 B CN116298767 B CN 116298767B
- Authority
- CN
- China
- Prior art keywords
- mos tube
- mos
- leakage
- leakage current
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 43
- 238000012360 testing method Methods 0.000 claims abstract description 71
- 238000012795 verification Methods 0.000 claims abstract description 19
- 239000003990 capacitor Substances 0.000 claims abstract description 18
- 238000012545 processing Methods 0.000 claims description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 14
- 229920005591 polysilicon Polymers 0.000 claims description 14
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims description 13
- 229910021342 tungsten silicide Inorganic materials 0.000 claims description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 11
- 229910052710 silicon Inorganic materials 0.000 claims description 11
- 239000010703 silicon Substances 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 8
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- 230000001154 acute effect Effects 0.000 claims description 3
- 238000002513 implantation Methods 0.000 claims description 3
- 238000005468 ion implantation Methods 0.000 claims description 3
- 230000001105 regulatory effect Effects 0.000 claims description 3
- 238000011161 development Methods 0.000 abstract description 5
- 230000002035 prolonged effect Effects 0.000 abstract description 3
- 230000000087 stabilizing effect Effects 0.000 abstract description 2
- 238000005315 distribution function Methods 0.000 description 4
- 208000032750 Device leakage Diseases 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000007476 Maximum Likelihood Methods 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 238000010998 test method Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- -1 tungsten nitride Chemical class 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2607—Circuits therefor
- G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
- G01R31/52—Testing for short-circuits, leakage current or ground faults
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
本发明涉及稳压装置技术领域，具体涉及利用软门级偏压防止MOS泄漏的方法，包括对MOS管的漏电流进行测试；基于测试结果对MOS管的结构进行改进，得到改进MOS管；在改进MOS管的门级和源极之间添加一个电容器，得到第二MOS管；对第二MOS管的结构进行实验验证。从而可以很好地对MOS管的结构进行改进，提高测试开发效率，以防止MOS管泄漏，从而可以提高MOS管的使用寿命。
Description
技术领域
本发明涉及稳压装置技术领域，尤其涉及利用软门级偏压防止MOS泄漏的方法。
背景技术
在一TTL兼容的芯片中，该芯片上的每一输入/输出引脚经常直接地与一反相器连接，构成一输入缓冲器的一部份。通常，反相器由一PMOS晶体管的漏极与一NMOS晶体管的漏极互相连接而成。该PMOS组件的源极与电源连接而该NMOS组件的源极接地。在一由5V电源驱动的典型TTL兼容芯片中，一输入信号的电压在任何地方都介乎-0.5V到0.8V之间。假如一低位输入信号接近其合理值上限的0.8V，在反相器中的PMOS晶体管会导通，而预期会关闭的NMOS晶体管会因为其栅极电压高于其临界电压而局部导通。结果是泄漏电流会从电源流过PMOS晶体管，然后通过NMOS晶体管流到地线，从而容易导致损坏。
发明内容
本发明的目的在于提供利用软门级偏压防止MOS泄漏的方法，旨在可以很好地对MOS管的结构进行改进，提高测试开发效率，以防止MOS管泄漏，从而可以提高MOS管的使用寿命。
为实现上述目的，本发明提供了利用软门级偏压防止MOS泄漏的方法，包括对MOS管的漏电流进行测试；
基于测试结果对MOS管的结构进行改进，得到改进MOS管；
在改进MOS管的门级和源极之间添加一个电容器，得到第二MOS管；
对第二MOS管的结构进行实验验证。
其中，在所述对第二MOS管的结构进行实验验证之后，所述方法还包括：对实验数据进行存储。
其中，在所述对实验数据进行存储之后，所述方法还包括对不同参数的MOS管的验证结果进行预测。
其中，所述对MOS管的漏电流进行测试的具体步骤包括：
将测试部件与MOS管连接，加载测试电压，测得MOS管漏电流的值；
测得MOS管漏电流值后，断开所述测试部件与MOS管；
判定测试的次数是否等于预设次数，如果是，预设次数测试的MOS管最小漏电流值为测试MOS管漏电流值，并停止测试。
其中，所述基于测试结果对MOS管的结构进行改进，得到改进MOS管的具体方式是：
基于测试结果生成加工等级；
基于加工等级在MOS管的硅衬底上分别形成栅极介质层、掺杂多晶硅层、一层硅化钨层；
在对MOS管的源极和漏极进行离子注入时，源极和漏极的掺杂注入方向在垂直于硅片的方向的基础上朝着源极的一侧倾斜预设锐角。
其中，所述基于加工等级在硅衬底上分别形成栅极介质层、掺杂多晶硅层、一层硅化钨层的具体方式是：
S1获取加工等级；
S2在硅衬底上形成一层栅极介质层；
S3在栅极介质层上形成一层掺杂多晶硅层；
S4在掺杂多晶硅层上形成一层硅化钨层；
S5在硅化钨层上形成一层低阻金属层；
S6基于加工等级重复步骤S2~S5。
其中，所述在MOS管的栅极和源极之间添加一个电容器，得到改进MOS管的具体步骤包括：
在MOS管的栅极和源极之间添加一个电容器；
调整电容器的阻值，将门级电压偏离零点到预设值，使MOS管处于半开状态；
对MOS管进行温度补偿。
本发明的利用软门级偏压防止MOS泄漏的方法，包括对MOS管的漏电流进行测试；基于测试结果对MOS管的结构进行改进，得到改进MOS管；在改进MOS管的门级和源极之间添加一个电容器，得到第二MOS管；对第二MOS管的结构进行实验验证。从而可以很好地对MOS管的结构进行改进，提高测试开发效率，以防止MOS管泄漏，从而可以提高MOS管的使用寿命。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明的利用软门级偏压防止MOS泄漏的方法的流程图。
图2是本发明的对MOS管的漏电流进行测试的方法的流程图。
图3是本发明的基于测试结果对MOS管的结构进行改进，得到改进MOS管的方法的流程图。
图4是本发明的在改进MOS管的门级和源极之间添加一个电容器，得到第二MOS管的方法的流程图。
图5是本发明的对第二MOS管的结构进行实验验证的方法的流程图。
图6是本发明的对实验数据进行存储的方法的流程图。
图7是本发明的对不同参数的MOS管的验证结果进行预测的流程图。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。
请参阅图1~图3，本发明提供利用软门级偏压防止MOS泄漏的方法，包括：
S101对MOS管的漏电流进行测试；
具体步骤包括：
S201将测试部件与MOS管连接，加载测试电压，测得MOS管漏电流的值；
本发明采用参数自动测试装置测试，测试时测试部件与待测MOS管连接，检测待测MOS管测试条件参数是否符合测试装置测试条件，如果符合测试装置测试条件，则进行测试；如果不符合，则停止测试装置。然后可以判断待测MOS管漏电流是否大于标准值；如果是按照参数自动测试装置自带测试模式测试，如果不是，将所述测试部件与MOS管连接，加载测试电压。
S202测得MOS管漏电流值后，断开所述测试部件与MOS管；
S203判定测试的次数是否等于预设次数，如果是，预设次数测试的MOS管最小漏电流值为测试MOS管漏电流值，并停止测试。
与传统MOS器件漏电值测试方法相比，本发明通过增加多次测试模式来测量漏电流值偏小的MOS器件，分多次间歇性测量MOS器件漏电值，间歇时间短，这样在相同测试时间下，多次测量的MOS器件漏电流值显著小于参数自动测试装置自带测试模式下测量漏电流偏小的MOS器件值。这样在相同的测试精度下，本发明的测试方法测试MOS器件漏电流的效率明显高于传统测试方法。
S102基于测试结果对MOS管的结构进行改进，得到改进MOS管；
具体方式是：
S301基于测试结果生成加工等级；
可以将测试结果按照数值分成几个区间，然后基于这些区间生成对应的加工等级，使得可以更加方便地对应不同的等级进行相应的加工方式，从而使得改进更加方便。
S302基于加工等级在MOS管的硅衬底上分别形成栅极介质层、掺杂多晶硅层、一层硅化钨层；
具体方式是：
S1获取加工等级；
S2在硅衬底上形成一层栅极介质层；
其中的所述栅极介质层是通过湿氧氧化形成，厚度为20-40埃。
S3在栅极介质层上形成一层掺杂多晶硅层；
所述掺杂多晶硅层为掺杂了磷元素或硼元素的掺杂多晶硅，所述掺杂多晶硅层通过低压化学气相淀积法生长，其厚度为1000～6500埃。
S4在掺杂多晶硅层上形成一层硅化钨层；
所述硅化钨层的淀积方式是物理气相淀积法，包括但不限于物理溅射；所述硅化钨层的厚度为100～450埃。
S5在硅化钨层上形成一层低阻金属层；
所述低阻金属层的材料包含但不限于钛、氮化钛、氮化钨、镍、钴，该低阻金属层的厚度为20～150埃。
S6基于加工等级重复步骤S2~S5。
S303在对MOS管的源极和漏极进行离子注入时，源极和漏极的掺杂注入方向在垂直于硅片的方向的基础上朝着源极的一侧倾斜预设锐角。
在源漏重掺杂工艺中，采用斜角注入的方法，在保持沟道有效长度不变的情况下，降低了漏端的纵向电场强度，从而减小了半导体器件栅致漏极泄漏电流。
S103在改进MOS管的门级和源极之间添加一个电容器，得到第二MOS管
，具体步骤包括：
S401在MOS管的栅极和源极之间添加一个电容器；
S402调整电容器的阻值，将栅极和源极之间的电压差转化为电荷；
在CMOS电路中，MOS管的漏电流会导致功耗增加和电路性能下降，因此需要采取措施来降低漏电流。
软门级偏压技术是一种基于电容耦合的技术，通过在MOS管的栅极和源极之间添加一个电容，将栅极和源极之间的电压差转化为电荷，从而降低漏电流。具体实现方法是，在MOS管的栅极和源极之间添加一个电容，然后将电容的一端接到一个恒定的电压源，另一端接到一个反相器的输出端。这样，当反相器的输出为高电平时，电容的另一端就会被拉低，从而降低MOS管的栅极和源极之间的电压差，减少漏电流。
软门级偏压技术可以有效地降低MOS管的漏电流，提高电路的性能和可靠性。
S403对MOS管进行温度补偿。
MOS管的漏电流与温度密切相关，随着温度的升高，漏电流也会增加。为了解决这个问题，可以采用温度补偿技术来降低漏电流的影响。常见的温度补偿技术有以下几种：
温度补偿电路：在MOS管的栅极和源极之间添加一个温度补偿电路，通过改变电路中的电阻或电容来调整MOS管的偏置电压，从而降低漏电流的影响。
温度补偿电流源：在MOS管的源极和漏极之间添加一个温度补偿电流源，通过改变电流源中的电阻或电容来调整电流源的输出电流，从而降低漏电流的影响。
温度补偿电压源：在MOS管的栅极和源极之间添加一个温度补偿电压源，通过改变电压源中的电阻或电容来调整电压源的输出电压，从而降低漏电流的影响。
S104对第二MOS管的结构进行实验验证。
具体步骤包括：
S501获取第二MOS管的改进参数；
通过改进参数可以对第二MOS管的信息进行识别，从而便于对后续信息进行匹配。
S502将第二MOS管放入测试设备中对漏电流进行测试，得到测试数据；
再次将第二MOS管放入对应的测试设备中对漏电流进行测试，得到对应的测试数据。
S503对测试数据进行分析，得到验证结果。
将测试数据和对应的参考数据进行分析，使得使用更加方便。
S105对实验数据进行存储；
具体步骤包括：
S601收集验证结果；
S602基于验证结果生成标签；
S603将验证结果基于标签进行分别存储。
通过对验证结果生成对应的标签，从而便于后续对数据进行利用时进行检索，使得使用更加方便。
S106对不同参数的MOS管的验证结果进行预测。
具体步骤包括：
S701基于验证结果和每个参数分别生成拟合曲线；
本发明可以采用极大似然估计法和最小二乘法进行拟合，其中极大似然估计法是假设数据服从某种已知的概率分布函数，通过最大化似然函数来估计分布函数的参数。而最小二乘法是将数据拟合到某种已知的概率分布函数中，通过最小化残差平方和来估计分布函数的参数。该方法适用于小样本数据，但对于大样本数据容易出现欠拟合的问题。因此可以根据不同情况进行选择使用。
S702基于各个拟合曲线对不同参数的MOS管的实验结果进行预测。
然后就可以给出不同的参数以预测不同的实验结果，从而可以根据预测值反向调整MOS管的结构，以减小测试流程，提高开发速度。
本发明的一种利用软门级偏压防止MOS泄漏的方法，包括对MOS管的漏电流进行测试；基于测试结果对MOS管的结构进行改进，得到改进MOS管；在改进MOS管的门级和源极之间添加一个电容器，得到第二MOS管；对第二MOS管的结构进行实验验证。从而可以很好地对MOS管的结构进行改进，提高测试开发效率，以防止MOS管泄漏，从而可以提高MOS管的使用寿命。
以上所揭露的仅为本发明一种较佳实施例而已，当然不能以此来限定本发明之权利范围，本领域普通技术人员可以理解实现上述实施例的全部或部分流程，并依本发明权利要求所作的等同变化，仍属于发明所涵盖的范围。
Claims (5)
1.利用软门级偏压防止MOS泄漏的方法，其特征在于，
包括：对MOS管的漏电流进行测试；
基于测试结果对MOS管的结构进行改进，得到改进MOS管，具体方式是：
基于测试结果生成加工等级；
基于加工等级在MOS管的硅衬底上分别形成栅极介质层、掺杂多晶硅层、一层硅化钨层；
在对MOS管的源极和漏极进行离子注入时，源极和漏极的掺杂注入方向在垂直于硅片的方向的基础上朝着源极的一侧倾斜预设锐角；
在改进MOS管的门级和源极之间添加一个电容器，得到第二MOS管，具体步骤包括：
在MOS管的栅极和源极之间添加一个电容器；
调整电容器的阻值，将栅极和源极之间的电压差转化为电荷；
对MOS管进行温度补偿；
对第二MOS管的结构进行实验验证。
2.如权利要求1所述的利用软门级偏压防止MOS泄漏的方法，其特征在于，
在所述对第二MOS管的结构进行实验验证之后，所述方法还包括：对实验数据进行存储。
3.如权利要求2所述的利用软门级偏压防止MOS泄漏的方法，其特征在于，
在所述对实验数据进行存储之后，所述方法还包括对不同参数的MOS管的验证结果进行预测。
4.如权利要求3所述的利用软门级偏压防止MOS泄漏的方法，其特征在于，
所述对MOS管的漏电流进行测试的具体步骤包括：
将测试部件与MOS管连接，加载测试电压，测得MOS管漏电流的值；
测得MOS管漏电流值后，断开所述测试部件与MOS管；
判定测试的次数是否等于预设次数，如果是，预设次数测试的MOS管最小漏电流值为测试MOS管漏电流值，并停止测试。
5.如权利要求4所述的利用软门级偏压防止MOS泄漏的方法，其特征在于，
所述基于加工等级在硅衬底上分别形成栅极介质层、掺杂多晶硅层、一层硅化钨层的具体方式是：
S1获取加工等级；
S2在硅衬底上形成一层栅极介质层；
S3在栅极介质层上形成一层掺杂多晶硅层；
S4在掺杂多晶硅层上形成一层硅化钨层；
S5在硅化钨层上形成一层低阻金属层；
S6基于加工等级重复步骤S2～S5。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310552729.9A CN116298767B (zh) | 2023-05-17 | 2023-05-17 | 利用软门级偏压防止mos泄漏的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310552729.9A CN116298767B (zh) | 2023-05-17 | 2023-05-17 | 利用软门级偏压防止mos泄漏的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116298767A CN116298767A (zh) | 2023-06-23 |
| CN116298767B true CN116298767B (zh) | 2023-08-04 |
Family
ID=86834431
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310552729.9A Active CN116298767B (zh) | 2023-05-17 | 2023-05-17 | 利用软门级偏压防止mos泄漏的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116298767B (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050030057A1 (en) * | 2003-08-04 | 2005-02-10 | Kwang-Il Kim | Semiconductor test device using leakage current and compensation system of leakage current |
| CN1656566A (zh) * | 2002-05-31 | 2005-08-17 | 飞思卡尔半导体公司 | 用于减小电子器件内漏电流影响的器件 |
| US20060006923A1 (en) * | 2004-07-07 | 2006-01-12 | Kapoor Ashok K | Apparatus and method for improving drive-strength and leakage of deep submicron MOS transistors |
| US20070069306A1 (en) * | 2004-07-07 | 2007-03-29 | Kapoor Ashok K | Apparatus and Method for Improving Drive-Strength and Leakage of Deep Submicron MOS Transistors |
| CN101127352A (zh) * | 2006-08-16 | 2008-02-20 | Nec液晶技术株式会社 | 半导体电路以及使用该半导体电路的半导体器件 |
| CN101443916A (zh) * | 2004-12-29 | 2009-05-27 | 半导体咨询有限责任公司 | 用于改善深亚微米mos晶体管和存储单元的驱动能力、漏电及稳定性的装置和方法 |
| CN104350600A (zh) * | 2012-08-13 | 2015-02-11 | 索尼公司 | 薄膜晶体管及其制造方法、显示装置和电子设备 |
| CN112865773A (zh) * | 2020-12-31 | 2021-05-28 | 华虹半导体(无锡)有限公司 | 具有栅极保护二极管的mos晶体管 |
-
2023
- 2023-05-17 CN CN202310552729.9A patent/CN116298767B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1656566A (zh) * | 2002-05-31 | 2005-08-17 | 飞思卡尔半导体公司 | 用于减小电子器件内漏电流影响的器件 |
| US20050030057A1 (en) * | 2003-08-04 | 2005-02-10 | Kwang-Il Kim | Semiconductor test device using leakage current and compensation system of leakage current |
| US20060006923A1 (en) * | 2004-07-07 | 2006-01-12 | Kapoor Ashok K | Apparatus and method for improving drive-strength and leakage of deep submicron MOS transistors |
| US20070069306A1 (en) * | 2004-07-07 | 2007-03-29 | Kapoor Ashok K | Apparatus and Method for Improving Drive-Strength and Leakage of Deep Submicron MOS Transistors |
| CN101443916A (zh) * | 2004-12-29 | 2009-05-27 | 半导体咨询有限责任公司 | 用于改善深亚微米mos晶体管和存储单元的驱动能力、漏电及稳定性的装置和方法 |
| CN101127352A (zh) * | 2006-08-16 | 2008-02-20 | Nec液晶技术株式会社 | 半导体电路以及使用该半导体电路的半导体器件 |
| US20080061869A1 (en) * | 2006-08-16 | 2008-03-13 | Nec Lcd Technologies, Ltd. | Semiconductor circuit and semiconductor device using same |
| CN104350600A (zh) * | 2012-08-13 | 2015-02-11 | 索尼公司 | 薄膜晶体管及其制造方法、显示装置和电子设备 |
| CN112865773A (zh) * | 2020-12-31 | 2021-05-28 | 华虹半导体(无锡)有限公司 | 具有栅极保护二极管的mos晶体管 |
Non-Patent Citations (1)
| Title |
|---|
| 热载流子应力下n-MOSFET线性漏电流的退化;赵要等;《固体电子学研究与进展》;第26卷(第1期);全文 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116298767A (zh) | 2023-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7598731B1 (en) | Systems and methods for adjusting threshold voltage | |
| US20110181315A1 (en) | Adaptive Device Aging Monitoring and Compensation | |
| CN102495345B (zh) | 确定热载流子注入器件寿命的方法 | |
| US20070023809A1 (en) | Memory cell comprising one MOS transistor with an isolated body having an improved read sensitivity | |
| Linder et al. | Growth and scaling of oxide conduction after breakdown | |
| US8000935B2 (en) | Diagnostic method for root-cause analysis of FET performance variation | |
| CN1320622C (zh) | 半导体元件及系统、晶片、晶片的用途及其测量方法 | |
| CN101083264A (zh) | 金属氧化物半导体场效应晶体管保护电路及其制造方法 | |
| CN116298767B (zh) | 利用软门级偏压防止mos泄漏的方法 | |
| Moens et al. | Evidence for source side injection hot carrier effects on lateral DMOS transistors | |
| CN102468273A (zh) | 一种测量电荷的装置及方法 | |
| US6275972B1 (en) | Method for accurate channel-length extraction in MOSFETs | |
| US6492830B1 (en) | Method and circuit for measuring charge dump of an individual transistor in an SOI device | |
| CN114242605A (zh) | 缺陷提取方法和缺陷提取系统 | |
| CN114783500A (zh) | 半导体器件的电性测试方法及测试结构 | |
| US8736353B2 (en) | Power supply for localized portions of an integrated circuit | |
| Hook et al. | Detection of thin oxide (3.5 nm) dielectric degradation due to charging damage by rapid-ramp breakdown | |
| Chen et al. | On–off switching of edge direct tunneling currents in metal-oxide-semiconductor field-effect transistors | |
| JP2007258488A (ja) | 絶縁膜の絶縁破壊寿命推定方法 | |
| CN116243132B (zh) | 检测方法、装置及设备 | |
| US6538937B2 (en) | Nonvolatile semiconductor memory test circuit and method, nonvolatile semiconductor memory and method for fabricating nonvolatile semiconductor memory | |
| JP2005109454A (ja) | 半導体装置の製造方法 | |
| Terada | Reconsideration of effective MOSFET channel length extracted from channel resistance | |
| Elattari et al. | Impact of charging on breakdown in deep trench isolation structures [parasitic MOSFET example] | |
| CN100431094C (zh) | 半导体器件的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |