CN101083264A - 金属氧化物半导体场效应晶体管保护电路及其制造方法 - Google Patents

Abstract

一种金属氧化物半导体场效应晶体管保护电路，包括NMOS管及保护二极管，所述的保护二极管有两个，该两个二极管的阳极分别和NMOS管栅极以及衬底相连接，该两个二极管的阴极相连。本发明保护了金属氧化物半导体使其免受天线效应影响，同时防止对低开启电压以及零开启电压MOS管测量时保护二极管被开启而不能完整地测量MOS管的电流－电压特性。

Description

金属氧化物半导体场效应晶体管保护电路及其制造方法

所属技术领域

本发明涉及半导体制造技术领域，特别是关于一种金属氧化物半导体场效应晶体管保护电路及其制造方法。

背景技术

目前，对于超大规模集成电路制造产业，随着MOSFET(金属氧化物半导体场效应晶体管)装置尺寸的不断减小，对金属氧化物半导体场效应晶体管电路图案加保护二极管以避免天线效应越来越重要。

天线效应是指在集成电路制造过程中使用等离子体制程时，会有电荷残留在栅极金属层上，导致产生一个未知的介电层电场，由于制程微小化的缘故，造成组件本身所能承受的崩溃电场也相对下降，所以当这些残留电荷过量时，会造成栅极电场过强，而引发电荷飘移流动的现象，使组件的漏电流增加，可靠度降低，严重时晶圆生产的良率也会受其影响，该现象为金属层会有和天线类似的辐射效应(辐射电荷)及场(天线所产生的电场)的效果所致。

而金属层的天线效果，和线径、面积、长度都有关系，面积越大则所残留电荷的效应越强，损坏机率则和氧化层厚度有关系(越薄越易被击穿)。

现有的用于金属氧化物半导体场效应晶体管电路图案避免天线效应的常见方法是对金属氧化物半导体场效应晶体管电路图案加保护二极管。

请参阅图1，图1是现有的对NMOS管加保护二极管以避免天线效应的保护方案的电路图。在NMOS管的栅极和基底之间串接一个保护二极管，该保护二极管的阳极接NMOS管的基底端；二极管的阴极接NMOS管的栅极端。

NMOS管的栅极由表面的金属层以及金属层下面的氧化物层以及基底半导体硅层组成，该金属层和半导体硅层形成一个电容的两极而氧化物层构成两极之间的介电层。金属层在等离子体处理过程中会聚集大量的电荷，而相对于半导体层产生静电。这种静电会产生相当高的电压，可能会击穿氧化物层而破坏MOS管。现有技术中将金属层和基底之间串接一个保护二极管，因为硅基底是P型的，直接在其中掺杂N型杂质就可形成保护二极管，所以NMOS管的保护二极管的阳极接NMOS管的基底端；二极管的阴极接NMOS管的栅极端。当天线效应所形成的静电电压大于保护二极管的击穿电压时，就会击穿保护二极管，经过基底接地，起到了保护NMOS管的作用。

请参阅图2，图2是现有的对PMOS管加保护二极管以避免天线效应的保护方案的电路图。在PMOS管的栅极和基底之间串接一个保护二极管，由于PMOS管的电路结构与NMOS管的不同，在P型基底掺杂N型杂质形成的保护二极管的阴极接PMOS管的基底端；二极管的阳极接PMOS管的栅极端。同样，该保护二极管也能起到保护PMOS管的作用。

但在实际的测试中，如果需要确定MOS管的漏电流，如亚门限区的MOS管结漏电流，而此MOS管的门限电压接近于零或负电压。此时，单保护二极管不足以保护该MOS管使其能够正常测量。这是因为我们需要对NMOS管从负电压到正电压测量亚门限区域的电流-电压曲线，以及对PMOS管从正电压到负电压测量亚门限区域的电流-电压曲线；而对于NMOS管测量而言，面结型二极管会在测量电压大于-0.5伏时正向导通；而对于PMOS管测量而言，面结型二极管会在测量电压大于0.5伏时正向导通。

请参阅图3，图3是室温下采用单保护二极管的NMOS管的LogId_Vgs_Vbs曲线图。从图中可以看出对于Vbs为零的曲线，在Vgs在-1到-0.5之间保护二极管被正向导通，曲线因电流导通而不再体现NMOS管的电流-电压特性，从而无法正常测量此区间的NMOS管特性。由于二极管的特性，在高温下面结漏电会比室温下更严重。其中G代表栅极，B代表衬底，S代表源极。请参阅图4，图4是在摄氏125度下采用单保护二极管的NMOS管的Log Id_Vgs_Vbs曲线图。同理，对于采用单保护二极管的PMOS管的LogId_Vgs_Vbs曲线图，在Vbs接近于零，Vgs大于0.5的区间也会产生因保护二极管被正向导通，而产生曲线不正常的现象。

因此就需要有一种更好的保护电路以确保对于门限电压接近于零或负电压的MOS管仍能精确地检测其电流-电压特性。

发明内容

本发明的目的为解决上述现有技术问题，在实现MOS管天线效应保护的同时，可以对低门限电压的MOS管实现准确的电流-电压特性测量。

本发明提供一种金属氧化物半导体场效应晶体管保护电路，包括NMOS管及保护二极管，所述的保护二极管有两个，该两个二极管的阳极分别和NMOS管栅极以及衬底相连接，该两个二极管的阴极相连。

本发明的另一方案是提供一种金属氧化物半导体场效应晶体管保护电路，包括PMOS管及保护二极管，所述的保护二极管有两个，该两个二极管的阴极分别和PMOS管栅极以及衬底相连接，该两个二极管的阳极相连。

其中，所述的保护二极管是肖特基二极管或门二极管。

为了实现本发明的发明目的，本发明还提供了一种金属氧化物半导体场效应晶体管保护电路的制造方法，包括以下步骤：在基底上形成P-Well，并在此P-Well上形成NMOS管结构，在P-Well一侧边缘形成P+掺杂区域并在该区域设置衬底接头；在紧邻该形成P+掺杂区域的P-Well一侧的基底上形成N-Well；在该N-Well掺杂形成P+掺杂区域，并将该区域通过导线与NMOS管的栅极相连。

该方法的另一实施方案是提供一种金属氧化物半导体场效应晶体管保护电路的制造方法，包括以下步骤：在基底上形成N-Well，并在此N-Well上形成PMOS管结构，在N-Well一侧边缘形成N+掺杂区域并在该区域设置衬底接头；在紧邻该形成N+掺杂区域的N-Well一侧的基底上形成P-Well；在该P-Well掺杂形成N+掺杂区域，并将该区域通过导线与PMOS管的栅极相连。

其中，形成所述的各区域的方法可以是热扩散或离子植入法。

本发明的有益效果是，由于采用了双二极管以保护MOS管，防止低开启电压Vt以及零开启电压时金属氧化物半导体受天线效应影响，同时避免了保护二极管被开启，可以从负电压到正电压完整地测量MOS管的电流-电压特性。

附图说明

图1是现有的对NMOS管加保护二极管以避免天线效应的保护方案的电路图；

图2是现有的对PMOS管加保护二极管以避免天线效应的保护方案的电路图；

图3是室温下采用单保护二极管的NMOS管的Log Id_Vgs_Vbs曲线图；

图4是在摄氏125度下采用单保护二极管的NMOS管的Log Id_Vgs_Vbs曲线图；

图5是本发明的NMOS管及其双保护二极管的电路图；

图6是图5电路图案的结构示意图；

图7是图5电路中的悬浮节点电压与电源电压的关系图；

图8是本发明的PMOS管及其双保护二极管的电路图；

图9是图8电路图案的结构示意图；

图10是本发明采用肖特基二极管作为NMOS管的保护二极管的实施例的示意图；

图11是本发明采用肖特基二极管作为PMOS管的保护二极管的实施例的示意图；

图12是本发明采用门二极管作为NMOS管的保护二极管的实施例的示意图；

图13是本发明采用门二极管作为PMOS管的保护二极管的实施例的示意图。

具体实施方式

下面结合附图和具体实施方案，对本发明作进一步的说明。

首先请参阅图5，图5是本发明的NMOS管及其双保护二极管的电路图。在图5中，为了避免保护二极管被开启，在本发明中设计了头对头双二极管以保护NMOS管，防止低开启电压Vt以及零开启电压时金属氧化物半导体受天线效应影响，又可以从负电压到正电压测量NMOS管的电流-电压特性，以其两个保护二极管的保护结构而确保没有使二极管导通的漏电流通过。

在图5中，NMOS管具有源极S、漏极D、栅极G以及衬底B四个接头。两个头对头的保护二极管，即第一二极管和第二二极管的阳极分别和NMOS管栅极G以及衬底B相连接，其阴极相连并设有一个悬浮节点。

图5中的电路可以在栅极G的金属层受天线效应影响而积累大量电荷产生静电电压时，击穿第二二极管释放电荷以保护NMOS管。同时因为第一二极管与第二二极管头对头无法同时导通，即便对于开启电压接近于零的NMOS管，栅极G和源极S被加以较大电压时也不会正向导通保护二极管而无法准确测量NMOS管的电流-电压特性。

请参阅图6，图6是图5电路图案的结构示意图。在图6中在P型基底上形成P-Well，并在此P-Well上形成NMOS管结构，在P-Well一侧边缘形成P+掺杂区域并在该区域设置衬底B接头，在紧邻该形成P+掺杂区域的P-Well一侧的基底上形成N-Well，在该N-Well掺杂形成P+掺杂区域，并将该区域通过导线与NMOS管的栅极G相连。形成上述各区域的方法可以是热扩散或离子植入法。

在图6中可见P+掺杂区域以及P-Well分别和N-Well的相邻界面形成两个PN结二极管，且该两个二极管是头对头的，一个与栅极G相连，另一个与衬底B相连。

请参阅图7，图7是图5电路中的悬浮节点电压与电源电压的关系图。图7显示了悬浮节点电压Vnwell与电源电压Vdd在Vnwell在-0.1伏范围内的关系。此时第一二极管处于反相模式因为PN结是反向的。第二二极管也处于反向模式因为正向电压0.1伏不足以开启面结型二极管。而且，PNP(P+/N-Well/P-Well)双极结晶体管不会被开启。因此可以得到有效的Id_Vgs_Vbs曲线，其中Id是漏极电流。

图8是本发明的PMOS管及其双保护二极管的电路图。在图8中，为了避免保护二极管被开启，在本发明中设计了背对背的双二极管以保护PMOS管，防止低开启电压Vt以及零开启电压时金属氧化物半导体受天线效应影响，又可以从正电压到负电压测量PMOS管的电流-电压特性，以其两个保护二极管的保护结构而确保没有使二极管导通的漏电流通过。

在图8中，PMOS管具有源极S、漏极D、栅极G以及衬底B四个接头。两个背对背的保护二极管，即第一二极管和第二二极管的阴极分别和PMOS管栅极G以及衬底B相连接，其阳极相连并设有一个悬浮节点。

图8中的电路可以在栅极G的金属层受天线效应影响而积累大量电荷产生静电电压时，击穿第二二极管释放电荷以保护PMOS管。同时因为第一二极管与第二二极管背对背无法同时导通，即便对于开启电压接近于零的PMOS管，栅极G和源极S被加以较大电压时也不会正向导通保护二极管而无法准确测量PMOS管的电流-电压特性。

请参阅图9，图9是图8电路图案的结构示意图。在图9中在P型基底上形成N-Well，并在此N-Well上形成PMOS管结构，在N-Well一侧边缘形成N+掺杂区域并在该区域设置衬底B接头，在紧邻该形成N+掺杂区域的N-Well一侧的基底上形成P-Well，在该P-Well掺杂形成N+掺杂区域，并将该区域通过导线与PMOS管的栅极G相连。形成上述各区域的方法可以是热扩散或离子植入法。

在图9中可见N十掺杂区域以及N-Well分别和P-Well的相邻界面形成两个PN结二极管，且该两个二极管是背对背的，一个与栅极G相连，另一个与衬底B相连。

同样的理由，本发明还可以使用肖特基二极管来保护MOS晶体管。如图10显示了用于保护NMOS管的背对背保护二极管。图11显示了用于保护PMOS管的背对背保护二极管。

图12和图13是采用门二极管作为保护二极管的实施例的示意图。其中，图12显示了用于保护NMOS管的背对背保护二极管。图13显示了用于保护PMOS管的背对背保护二极管。

以上介绍的仅仅是基于本发明的几个较佳实施例，并不能以此来限定本发明的范围。任何对本发明的装置作本技术领域内熟知的部件的替换、组合、分立，以及对本发明实施步骤作本技术领域内熟知的等同改变或替换均不超出本发明的揭露以及保护范围。

Claims (10)

1、一种金属氧化物半导体场效应晶体管保护电路，包括NMOS管及保护二极管，其特征在于所述的保护二极管有两个，该两个二极管的阳极分别和NMOS管栅极以及衬底相连接，该两个二极管的阴极相连。

2、如权利要求1所述的金属氧化物半导体场效应晶体管保护电路，其特征在于所述的保护二极管是肖特基二极管。

3、如权利要求1所述的金属氧化物半导体场效应晶体管保护电路，其特征在于所述的保护二极管是门二极管。

4、一种金属氧化物半导体场效应晶体管保护电路，包括PMOS管及保护二极管，其特征在于所述的保护二极管有两个，该两个二极管的阴极分别和PMOS管栅极以及衬底相连接，该两个二极管的阳极相连。

5、如权利要求4所述的金属氧化物半导体场效应晶体管保护电路，其特征在于所述的保护二极管是肖特基二极管。

6、如权利要求4所述的金属氧化物半导体场效应晶体管保护电路，其特征在于所述的保护二极管是门二极管。

7、一种金属氧化物半导体场效应晶体管保护电路的制造方法，其特征在于包括以下步骤：

在基底上形成P-Well，并在此P-Well上形成NMOS管结构，在P-Well一侧边缘形成P+掺杂区域并在该区域设置衬底接头；

在紧邻该形成P+掺杂区域的P-Well一侧的基底上形成N-Well；

在该N-Well掺杂形成P+掺杂区域，并将该区域通过导线与NMOS管的栅极相连。

8、如权利要求7所述的金属氧化物半导体场效应晶体管保护电路的制造方法，其特征在于形成所述的各区域的方法可以是热扩散或离子植入法。

9、一种金属氧化物半导体场效应晶体管保护电路的制造方法，其特征在于包括以下步骤：

在基底上形成N-Well，并在此N-Well上形成PMOS管结构，在N-Well一侧边缘形成N+掺杂区域并在该区域设置衬底接头；

在紧邻该形成N+掺杂区域的N-Well一侧的基底上形成P-Well；

在该P-Well掺杂形成N+掺杂区域，并将该区域通过导线与PMOS管的栅极相连。

10、如权利要求9所述的金属氧化物半导体场效应晶体管保护电路的制造方法，其特征在于形成所述的各区域的方法可以是热扩散或离子植入法。

Images