CN110504253B - 栅约束硅控整流器esd器件及其制作方法 - Google Patents

栅约束硅控整流器esd器件及其制作方法 Download PDF

Info

Publication number
CN110504253B
CN110504253B CN201910808916.2A CN201910808916A CN110504253B CN 110504253 B CN110504253 B CN 110504253B CN 201910808916 A CN201910808916 A CN 201910808916A CN 110504253 B CN110504253 B CN 110504253B
Authority
CN
China
Prior art keywords
concentration
doped region
well
type
type doped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910808916.2A
Other languages
English (en)
Other versions
CN110504253A (zh
Inventor
朱天志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201910808916.2A priority Critical patent/CN110504253B/zh
Publication of CN110504253A publication Critical patent/CN110504253A/zh
Application granted granted Critical
Publication of CN110504253B publication Critical patent/CN110504253B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/744—Gate-turn-off devices
    • H01L29/745—Gate-turn-off devices with turn-off by field effect
    • H01L29/7455—Gate-turn-off devices with turn-off by field effect produced by an insulated gate structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thyristors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种新型栅约束硅控整流器ESD器件及其实现方法，通过将现有的新型栅约束硅控整流器ESD器件的肖特基结去掉，并替换为低浓度P型轻掺杂(22)，将该低浓度P型轻掺杂(22)与高浓度N型掺杂(24)相邻接，并且该低浓度P型轻掺杂(22)与高浓度N型掺杂(24)上表面一起形成金属硅化物，并连接至该新型栅约束硅控整流器ESD器件的阴极，可在提升维持电压的同时，简化制造工艺，降低因引入肖特基结的界面缺陷，并降低其接触电阻。

Description

栅约束硅控整流器ESD器件及其制作方法
技术领域
本发明涉及半导体集成电路技术领域，特别是涉及一种新型栅约束硅控整流器ESD(Electro-Static Discharge，静电释放)器件及其实现方法。
背景技术
在集成电路防静电保护设计领域，防静电保护保护设计窗口一般取决于工作电压和内部受保护电路的栅氧化层厚度，以一般先进CMOS工艺集成电路的工作电压为1V左右，栅氧化层厚度约为14A(埃，0.1nm)为例，该先进CMOS 工艺集成电路的防静电保护设计窗口通常为1.2V～2.8V之间，而先进CMOS工艺中的典型GGNMOS(Grounded-Gate NMOS)静电保护器件的回滞效应的触发电压(Vt1)往往大于2.8V，所以业界首先提出了一种如图1所示的栅约束硅控整流器试图解决这个问题。
如图1所示，该现有栅约束硅控整流器ESD器件包括多个浅沟道隔离层 (STI，Shallow Trench Isolation)10、高浓度N型掺杂(N+)28、高浓度P型掺杂(P+)20、高浓度N型掺杂(N+)24、高浓度P型掺杂(P+)26、N阱(N-Well) 60、P阱(P-Well)70、P型衬底(P-sub)80、第一浮栅40、第二栅极50以及多个连接掺杂区与电极的金属硅化物(Silicide)30。
整个ESD器件置于P型衬底(P-sub)80上，在P型衬底(P-sub)80左边生成一个N阱(N-Well)60，在P型衬底(P-sub)80右边生成一个P阱(P-Well) 70，高浓度N型掺杂(N+)28、高浓度P型掺杂(P+)20置于N阱(N-Well) 60上部，高浓度P型掺杂(P+)20、N阱(N-Well)60以及P阱(P-Well)70 构成等效PNP三极管结构，高浓度N型掺杂(N+)24、高浓度P型掺杂(P+)26置于P阱(P-Well)70上部，N阱(N-Well)60、P阱(P-Well)70与高浓度N型掺杂(N+)24构成等效NPN三极管结构；
在高浓度N型掺杂(N+)28左侧放置浅沟道隔离层(STI，Shallow TrenchIsolation)10，高浓度N型掺杂(N+)28、高浓度P型掺杂(P+)20间用N阱 (N-Well)60隔离(即其间的间隔为60的一部分)，在该部分N阱上方放置第一浮栅40，高浓度P型掺杂(P+)20的右侧为N阱(N-Well)60的一部分，该部分N阱(N-Well)60的宽度为A，高浓度N型掺杂(N+)24、高浓度P 型掺杂(P+)26间用浅沟道隔离层(STI，Shallow Trench Isolation)10隔离，高浓度P型掺杂(P+)26右侧放置浅沟道隔离层(STI，Shallow Trench Isolation) 10，高浓度N型掺杂(N+)24的左侧为P阱(P-Well)70的一部分，该部分P 阱(P-Well)70的宽度为B；
在高浓度N型掺杂(N+)28的上方、高浓度P型掺杂(P+)20的上方、高浓度N型掺杂(N+)24的上方、高浓度P型掺杂(P+)26的上方生成4个金属硅化物30，在高浓度N型掺杂(N+)24左侧的宽度为B的P阱上方和高浓度P型掺杂(P+)20右侧的宽度为A的N阱的上方放置第二栅极50，即第二栅极50在N阱和P阱分界处上方且不覆盖高浓度P型掺杂(P+)20和高浓度N型掺杂(N+)24；
高浓度N型掺杂(N+)28上方的金属硅化物30引出电极连接至电源Vdd，高浓度P型掺杂(P+)20上方的金属硅化物30引出电极作为该新型栅约束硅控整流器ESD器件的阳极Anode，第二栅极50与高浓度N型掺杂(N+)24的上方的金属硅化物30以及高浓度P型掺杂(P+)26的上方的金属硅化物30相连并引出电极组成该现有栅约束硅控整流器ESD器件的阴极Cathode，使用时阴极接地Vss。
对其实测结果发现其维持电压(Vh)过低，仅1.2V左右。
目前，业界也在如图1所示的栅约束硅控整流器的基础上继而提出如图2 的内嵌肖特基结的改进型栅约束硅控整流器来提升其维持电压(Vh)，即在高浓度N型掺杂(N+)24左侧的P阱(P-Well)70的上方直接形成金属层22以形成肖特基结(Schottky Junction)，在金属层22的左侧的宽度为B-S的P阱(P-Well) 70的上方和高浓度P型掺杂(P+)20右侧的宽度为A的N阱(N-Well)60的上方才是第二栅极(浮栅)50。
如图1的栅约束硅控整流器及如图2的改进型栅约束硅控整流器的回滞效应特性如图3所示，左侧为图1的特性曲线，右侧为图2的特性曲线，由图3 可以得出，如图2的内嵌肖特基结的改进型栅约束硅控整流器可以将其回滞效应的维持电压从1.2V提升至2V，而触发电压则控制在2.4V，仍然低于2.8V，所以如图2的内嵌肖特基结的栅约束硅控整流器更适用于先进CMOS工艺集成电路的防静电保护设计。但肖特基结的引入导致其工艺更加复杂，另外金属半导体接触界面容易引入界面缺陷，而且肖特基结的接触电阻较高。
发明内容
为克服上述现有技术存在的不足，本发明之目的在于提供一种新型栅约束硅控整流器ESD器件及其实现方法，以在提升维持电压的同时，简化制造工艺，降低因引入肖特基结的界面缺陷，并降低其接触电阻。
为达上述及其它目的，本发明提出一种新型栅约束硅控整流器ESD器件，所述ESD器件包括：
半导体衬底(80)；
生成于所述半导体衬底(80)中的N阱(60)和P阱(70)；
高浓度N型掺杂(28)、高浓度P型掺杂(20)置于N阱(60)上部，低浓度P型轻掺杂(22)、高浓度N型掺杂(24)、高浓度P型掺杂(26)置于所述P阱(70)上部，所述低浓度P型轻掺杂(22)一侧与所述高浓度N型掺杂 (24)一侧相连，其另一侧为所述P阱(70)的一部分；
在所述高浓度N型掺杂(28)的上方、高浓度P型掺杂(20)的上方、低浓度P型轻掺杂(22)与所述高浓度N型掺杂(24)相邻的部分及所述高浓度N型掺杂(24)的上方、高浓度P型掺杂(26)的上方分别生成金属硅化物(30)；
所述高浓度N型掺杂(28)上方的金属硅化物(30)引出电极连接至电源，所述高浓度P型掺杂(20)上方的金属硅化物(30)引出电极作为所述新型栅约束硅控整流器ESD器件的阳极，所述低浓度P型轻掺杂(22)上方与所述高浓度N型掺杂(24)的上方的金属硅化物(30)与所述高浓度P型掺杂(26) 上方的金属硅化物(30)相连并引出电极组成所述新型栅约束硅控整流器ESD 器件的阴极。
优选地，所述高浓度P型掺杂(20)、所述N阱(60)以及所述P阱(70) 构成等效PNP三极管结构。
优选地，所述N阱(60)、P阱(70)与高浓度N型掺杂(24)构成等效 NPN三极管结构。
优选地，所述高浓度N型掺杂(28)左侧设置浅沟道隔离层(10)，所述高浓度N型掺杂(28)、高浓度P型掺杂(20)间利用所述N阱(60)隔离，在该部分N阱上方放置第一浮栅(40)，所述高浓度P型掺杂(20)的右侧为所述N阱(60)的一部分，该部分N阱的宽度为A。
优选地，所述高浓度N型掺杂(24)、高浓度P型掺杂(26)间用浅沟道隔离层(10)隔离，高浓度P型掺杂(26)右侧放置浅沟道隔离层(10)，所述低浓度P型轻掺杂(22)右侧与所述高浓度N型掺杂(24)左侧相连，所述低浓度P型轻掺杂(22)的宽度为S，所述低浓度P型轻掺杂(22)的左侧为P阱 (70)的一部分，该部分P阱的宽度为B。
优选地，所述ESD器件的回滞效应特性由A、B和S共同决定，其中A为 0.1～0.5um，B为0.1～0.5um，S为0.1～1um。
优选地，在所述低浓度P型轻掺杂(22)左侧上方以及与其左侧的宽度为B 的P阱上方和高浓度P型掺杂(20)右侧的宽度为A的N阱的上方放置第二浮栅(50)。
优选地，所述新型栅约束硅控整流器ESD器件使用时阴极接地。
为达到上述目的，本发明还提供一种新型栅约束硅控整流器ESD器件的实现方法，其将现有的新型栅约束硅控整流器ESD器件的肖特基结去掉，并替换为低浓度P型轻掺杂(22)，将该低浓度P型轻掺杂(22)与高浓度N型掺杂(24) 相邻接，并且该低浓度P型轻掺杂(22)与高浓度N型掺杂(24)上表面一起形成金属硅化物(30)，并引出电极连接至该新型栅约束硅控整流器ESD器件的阴极。
优选地，所述方法包括：
步骤501，提供一半导体衬底(80)；
步骤502，于该半导体衬底(80)中生成N阱(60)和P阱(70)；
步骤503，将高浓度N型掺杂(28)、高浓度P型掺杂(20)置于N阱(60) 上部，低浓度P型轻掺杂(22)、高浓度N型掺杂(24)、高浓度P型掺杂(26) 置于所述P阱(70)上部，所述低浓度P型轻掺杂(22)一侧与所述高浓度N 型掺杂(24)一侧相邻接，所述低浓度N型轻掺杂(24)、高浓度P型掺杂(26) 间用浅沟道隔离层(10)隔离，其另一侧为所述P阱(70)的一部分；
步骤504，在所述高浓度N型掺杂(28)的上方、高浓度P型掺杂(20) 的上方、低浓度P型轻掺杂(22)与所述高浓度N型掺杂(24)相邻的部分及所述高浓度N型掺杂(24)的上方、高浓度P型掺杂(26)的上方分别生成金属硅化物(30)；
步骤505，将所述高浓度N型掺杂(28)上方的金属硅化物(30)引出电极连接至电源，所述高浓度P型掺杂(20)上方的金属硅化物(30)引出电极作为所述新型栅约束硅控整流器ESD器件的阳极，所述低浓度P型轻掺杂(22) 上方与所述高浓度N型掺杂(24)的上方的金属硅化物(30)与所述高浓度P 型掺杂(26)上方的金属硅化物(30)相连并引出电极组成所述新型栅约束硅控整流器ESD器件的阴极。
优选地，所述新型栅约束硅控整流器ESD器件使用时阴极接地。
与现有技术相比，本发明一种新型栅约束硅控整流器ESD器件及其实现方法通过将肖特基结替换为常规的PLDD结，能在提升其维持电压的同时，简化制造工艺，降低因引入肖特基结的界面缺陷，并降低其接触电阻,更加适用于先进CMOS工艺集成电路的防静电保护设计。
附图说明
图1为一现有技术的ESD器件的示意图；
图2为另一现有技术的ESD器件的示意图；
图3为现有技术中栅约束硅控整流器回滞效应特性与肖特基结关系示意图；
图4为本发明一种新型栅约束硅控整流器ESD器件之较佳实施例的器件结构图；
图5为本发明一种新型栅约束硅控整流器ESD器件的实现方法的步骤流程图；
图6为本发明的应用场景示意图。
具体实施方式
以下通过特定的具体实例并结合附图说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点与功效。本发明亦可通过其它不同的具体实例加以施行或应用，本说明书中的各项细节亦可基于不同观点与应用，在不背离本发明的精神下进行各种修饰与变更。
图4为本发明一种新型栅约束硅控整流器ESD器件之较佳实施例的器件结构图。如图4所示，本发明一种新型栅约束硅控整流器ESD器件，包括：多个浅沟道隔离层(STI，Shallow Trench Isolation)10、高浓度N型掺杂(N+)28、高浓度P型掺杂(P+)20、低浓度P型轻掺杂(PLDD)22、高浓度N型掺杂 (N+)24、高浓度P型掺杂(P+)26、N阱(N-Well)60、P阱(P-Well)70、 P型衬底(P-sub)80、第一浮栅40、第二浮栅50以及多个连接掺杂区与电极的金属硅化物(Silicide)30。
整个ESD器件置于P型衬底(P-Sub)80上，在P型衬底(P-Sub)80中生成两个阱：N阱(N-Well)60与P阱(P-Well)70，其中N阱(N-Well)60生成于P型衬底(P-Sub)80上的左边，P阱(P-Well)70生成于P型衬底(P-Sub) 80上的右边，高浓度N型掺杂(N+)28、高浓度P型掺杂(P+)20置于N阱 (N-Well)60上部，高浓度P型掺杂(P+)20、N阱(N-Well)60以及P阱(P-Well)70构成等效PNP三极管结构，低浓度P型轻掺杂(PLDD)22、高浓度N型掺杂(N+)24、高浓度P型掺杂(P+)26置于P阱(P-Well)70上部，N阱(N-Well) 60、P阱(P-Well)70与高浓度N型掺杂(N+)24构成等效NPN三极管结构；
在高浓度N型掺杂(N+)28左侧设置浅沟道隔离层(STI，Shallow TrenchIsolation)10，高浓度N型掺杂(N+)28、高浓度P型掺杂(P+)20间用N阱 (N-Well)60隔离(即其间的间隔为60的一部分)，在该部分N阱上方放置第一浮栅40，高浓度P型掺杂(P+)20的右侧为N阱(N-Well)60的一部分，该部分N阱(N-Well)60的宽度为A，高浓度N型掺杂(N+)24、高浓度P 型掺杂(P+)26间用浅沟道隔离层(STI，Shallow Trench Isolation)10隔离，高浓度P型掺杂(P+)26右侧放置浅沟道隔离层(STI，Shallow Trench Isolation) 10，低浓度P型轻掺杂(PLDD)22右侧与高浓度N型掺杂(N+)24左侧相连，低浓度P型轻掺杂(PLDD)22的宽度为S，低浓度P型轻掺杂(PLDD)22的左侧为P阱(P-Well)70的一部分，该部分P阱(P-Well)70的宽度为B；
在高浓度N型掺杂(N+)28的上方、高浓度P型掺杂(P+)20的上方、低浓度P型轻掺杂(PLDD)22右侧上方与高浓度N型掺杂(N+)24的上方、高浓度P型掺杂(P+)26的上方生成4个金属硅化物30，在低浓度P型轻掺杂 (PLDD)22左侧上方以及与其左侧的宽度为B的P阱上方和高浓度P型掺杂 (P+)20右侧的宽度为A的N阱的上方放置第二浮栅50，即第二浮栅50在N阱和P阱分界处上方且覆盖低浓度P型轻掺杂(PLDD)22左侧的一部分；
高浓度N型掺杂(N+)28上方的金属硅化物30引出电极连接至电源Vdd，高浓度P型掺杂(P+)20上方的金属硅化物30引出电极作为该新型栅约束硅控整流器ESD器件的阳极Anode，低浓度P型轻掺杂(PLDD)22右侧上方与高浓度N型掺杂(N+)24的上方的金属硅化物30与高浓度P型掺杂(P+)26 的上方的金属硅化物30相连并引出电极组成该新型栅约束硅控整流器ESD器件的阴极Cathode，使用时阴极接地Vss。
可见，本发明将现有技术中的栅约束硅控整流器(如图2所示)的肖特基结替换为低浓度P型轻掺杂(PLDD)22，该低浓度P型轻掺杂PLDD结与高浓度N型掺杂(N+)24左面相邻接，该低浓度P型轻掺杂(PLDD)22与高浓度 N型掺杂(N+)24上表面一起形成金属硅化物，并引出电极连接至该硅控整流器的阴极，该低浓度P型轻掺杂PLDD结因额外引入的空穴与流经的电子复合湮灭，会降低硅控整流器内部寄生的NPN(高浓度N型掺杂(N+)24/P阱(P-Well) 70/N阱(N-Well)60)三极管的电流增益(β)，从而可以提高该硅控整流器的维持电压(Vh)；另外本发明所提出的新型栅约束(Gate Bounded)硅控整流器将非常规CMOS工艺的肖特基结替换为常规的PLDD结，所以能在提升其维持电压的同时，简化其制造工艺，降低因引入肖特基结的界面缺陷，并降低其接触电阻，所以本发明所提出的新型栅约束硅控整流器更适用于先进CMOS工艺集成电路的防静电保护设计。本发明之新型栅约束硅控整流器的器件尺寸A、B 和S一起决定了其回滞效应特性。
图5为本发明一种新型栅约束硅控整流器ESD器件的实现方法的步骤流程图。如图5所示，本发明一种新型栅约束硅控整流器ESD器件的实现方法，包括如下步骤：
步骤501，提供一半导体衬底，在本发明具体实施例中，提供一P型衬底 (P-Sub)80。
步骤502，于该半导体衬底中生成两个阱，即N阱(N-Well)60及P阱(P-Well) 70，在本发明具体实施例中，在P型衬底(P-Sub)80中生成N阱(N-Well)60 及P阱(P-Well)70，N阱(N-Well)60生成于P型衬底(P-Sub)80左侧，P 阱(P-Well)70生成于P型衬底(P-Sub)80右侧。
步骤503，在N阱(N-Well)60中形成等效PNP三极管结构，在P阱70 中形成等效NPN三极管结构。具体地说，将高浓度N型掺杂(N+)28、高浓度P型掺杂(P+)20置于N阱(N-Well)60上部，高浓度P型掺杂(P+)20、 N阱(N-Well)60以及P阱(P-Well)70构成等效PNP三极管结构，在高浓度 N型掺杂(N+)28左侧设置浅沟道隔离层(STI，Shallow Trench Isolation)10，高浓度N型掺杂(N+)28、高浓度P型掺杂(P+)20间用N阱(N-Well)60 隔离(即其间的间隔为60的一部分)，在该部分N阱上方放置第一浮栅40，高浓度P型掺杂(P+)20的右侧为N阱(N-Well)60的一部分，该部分N阱(N-Well) 60的宽度为A；将低浓度P型轻掺杂(PLDD)22、高浓度N型掺杂(N+)24、高浓度P型掺杂(P+)26置于P阱(P-Well)70上部，N阱(N-Well)60、P 阱(P-Well)70与高浓度N型掺杂(N+)24构成等效NPN三极管结构，高浓度N型掺杂(N+)24、高浓度P型掺杂(P+)26间用浅沟道隔离层(STI，Shallow Trench Isolation)10隔离，高浓度P型掺杂(P+)26右侧放置浅沟道隔离层(STI， Shallow Trench Isolation)10，低浓度P型轻掺杂(PLDD)22右侧与高浓度N 型掺杂(N+)24左侧相连，低浓度P型轻掺杂(PLDD)22的宽度为S，低浓度P型轻掺杂(PLDD)22的左侧为P阱(P-Well)70的一部分，该部分P阱 (P-Well)70的宽度为B；
步骤504，在高浓度N型掺杂(N+)28的上方、高浓度P型掺杂(P+)20 的上方、低浓度P型轻掺杂(PLDD)22右侧上方与高浓度N型掺杂(N+)24 的上方、高浓度P型掺杂(P+)26的上方生成4个金属硅化物30，在低浓度P 型轻掺杂(PLDD)22左侧上方以及与其左侧的宽度为B的P阱上方和高浓度P 型掺杂(P+)20右侧的宽度为A的N阱的上方放置第二浮栅50，即第二浮栅 50在N阱和P阱分界处上方且覆盖低浓度P型轻掺杂(PLDD)22左侧的一部分；
步骤505，将高浓度N型掺杂(N+)28上方的金属硅化物30引出电极连接至电源Vdd，高浓度P型掺杂(P+)20上方的金属硅化物30引出电极作为该新型栅约束硅控整流器ESD器件的阳极Anode，低浓度P型轻掺杂(PLDD) 22右侧上方与高浓度N型掺杂(N+)24的上方的金属硅化物30与高浓度P型掺杂(P+)26的上方的金属硅化物30相连并引出电极组成该新型栅约束硅控整流器ESD器件的阴极Cathode，使用时阴极接地Vss。
应用时，为保护IO端口，将本发明之新型栅约束硅控整流器ESD器件的阴极Cathode接地Vss，其Vdd端(即高浓度N型掺杂(N+)28上方的金属硅化物30)接电源电压Vdd，其阳极Anode对外接IO(输入输出端)；为保护电源，在该新型栅约束硅控整流器ESD器件之后还可以连接其他的某种ESD保护器件以获得需要的特性，如图6所示。
综上所述，本发明一种新型栅约束硅控整流器ESD器件及其实现方法通过将肖特基结替换为常规的PLDD结，能在提升其维持电压的同时，简化制造工艺，降低因引入肖特基结的界面缺陷，并降低其接触电阻,更加适用于先进CMOS 工艺集成电路的防静电保护设计。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修饰与改变。因此，本发明的权利保护范围，应如权利要求书所列。

Claims (9)

1.一种栅约束硅控整流器ESD器件，其特征在于，所述ESD器件包括：
半导体衬底(80)；
生成于所述半导体衬底(80)中的N阱(60)和P阱(70)；
第一高浓度N型掺杂区(28)、第一高浓度P型掺杂区(20)置于N阱(60)上部，低浓度P型轻掺杂区(22)、第二高浓度N型掺杂区(24)、第二高浓度P型掺杂区(26)置于所述P阱(70)上部，所述低浓度P型轻掺杂区(22)一侧与所述第二高浓度N型掺杂区(24)一侧相邻接，其另一侧为所述P阱(70)的一部分；
在所述第一高浓度N型掺杂区(28)的上方、第一高浓度P型掺杂区(20)的上方、低浓度P型轻掺杂区(22)与所述第二高浓度N型掺杂区(24)相邻的部分及所述第二高浓度N型掺杂区(24)的上方、第二高浓度P型掺杂区(26)的上方分别生成金属硅化物(30)；
所述第一高浓度N型掺杂区(28)上方的金属硅化物(30)引出电极连接至电源，所述第一高浓度P型掺杂区(20)上方的金属硅化物(30)引出电极作为所述栅约束硅控整流器ESD器件的阳极，所述低浓度P型轻掺杂区(22)上方与所述第二高浓度N型掺杂区(24)的上方的金属硅化物(30)与所述第二高浓度P型掺杂区(26)上方的金属硅化物(30)相连并引出电极组成所述栅约束硅控整流器ESD器件的阴极。
2.如权利要求1所述的一种栅约束硅控整流器ESD器件，其特征在于：所述第一高浓度P型掺杂区(20)、所述N阱(60)以及所述P阱(70)构成等效PNP三极管结构。
3.如权利要求1所述的一种栅约束硅控整流器ESD器件，其特征在于：所述N阱(60)、P阱(70)与第二高浓度N型掺杂区(24)构成等效NPN三极管结构。
4.如权利要求1所述的一种栅约束硅控整流器ESD器件，其特征在于：所述第一高浓度N型掺杂区(28)左侧设置浅沟道隔离层(10)，所述第一高浓度N型掺杂区(28)、第一高浓度P型掺杂区(20)间利用所述N阱(60)隔离，在该部分N阱上方放置第一浮栅(40)，所述第一高浓度P型掺杂区(20)的右侧为所述N阱(60)的一部分，该部分N阱的宽度为A。
5.如权利要求4所述的一种栅约束硅控整流器ESD器件，其特征在于：所述第二高浓度N型掺杂区(24)、第二高浓度P型掺杂区(26)间用浅沟道隔离层(10)隔离，第二高浓度P型掺杂区(26)右侧放置浅沟道隔离层(10)，所述低浓度P型轻掺杂区(22)右侧与所述第二高浓度N型掺杂区(24)左侧相连，所述低浓度P型轻掺杂区(22)的宽度为S，所述低浓度P型轻掺杂区(22)的左侧为P阱(70)的一部分，该部分P阱的宽度为B。
6.如权利要求5所述的一种栅约束硅控整流器ESD器件，其特征在于：所述ESD器件的回滞效应特性由A、B和S共同决定，其中A为0.1～0.5um，B为0.1～0.5um，S为0.1～1um。
7.如权利要求5所述的一种栅约束硅控整流器ESD器件，其特征在于：在所述低浓度P型轻掺杂区(22)左侧上方以及与其左侧的宽度为B的P阱上方和第一高浓度P型掺杂区(20)右侧的宽度为A的N阱的上方放置第二浮栅(50)。
8.一种栅约束硅控整流器ESD器件的制作方法，其特征在于，所述方法包括：
步骤501，提供一半导体衬底(80)；
步骤502，于该半导体衬底(80)中生成N阱(60)和P阱(70)；
步骤503，将第一高浓度N型掺杂区(28)、第一高浓度P型掺杂区(20)置于N阱(60)上部，低浓度P型轻掺杂区(22)、第二高浓度N型掺杂区(24)、第二高浓度P型掺杂区(26)置于所述P阱(70)上部，所述低浓度P型轻掺杂区(22)一侧与所述第二高浓度N型掺杂区(24)一侧相连，其另一侧为所述P阱(70)的一部分；
步骤504，在所述第一高浓度N型掺杂区(28)的上方、第一高浓度P型掺杂区(20)的上方、低浓度P型轻掺杂区(22)与所述第二高浓度N型掺杂区(24)相邻的部分及所述第二高浓度N型掺杂区(24)的上方、第二高浓度P型掺杂区(26)的上方分别生成金属硅化物(30)；
步骤505，将所述第一高浓度N型掺杂区(28)上方的金属硅化物(30)引出电极连接至电源，所述第一高浓度P型掺杂区(20)上方的金属硅化物(30)引出电极作为所述栅约束硅控整流器ESD器件的阳极，所述低浓度P型轻掺杂区(22)上方与所述第二高浓度N型掺杂区(24)的上方的金属硅化物(30)与所述第二高浓度P型掺杂区(26)上方的金属硅化物(30)相连并引出电极组成所述栅约束硅控整流器ESD器件的阴极。
9.如权利要求8所述的一种栅约束硅控整流器ESD器件的制作方法，其特征在于：所述栅约束硅控整流器ESD器件使用时阴极接地。
CN201910808916.2A 2019-08-29 2019-08-29 栅约束硅控整流器esd器件及其制作方法 Active CN110504253B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910808916.2A CN110504253B (zh) 2019-08-29 2019-08-29 栅约束硅控整流器esd器件及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910808916.2A CN110504253B (zh) 2019-08-29 2019-08-29 栅约束硅控整流器esd器件及其制作方法

Publications (2)

Publication Number Publication Date
CN110504253A CN110504253A (zh) 2019-11-26
CN110504253B true CN110504253B (zh) 2021-05-14

Family

ID=68590361

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910808916.2A Active CN110504253B (zh) 2019-08-29 2019-08-29 栅约束硅控整流器esd器件及其制作方法

Country Status (1)

Country Link
CN (1) CN110504253B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112071835B (zh) * 2020-09-25 2024-03-15 上海华力微电子有限公司 一种栅约束硅控整流器及其实现方法
US20240030215A1 (en) * 2022-07-25 2024-01-25 Taiwan Semiconductor Manufacturing Company, Ltd. Strap technology to improve esd hbm performance

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101286510A (zh) * 2007-04-11 2008-10-15 快捷半导体有限公司 无辅助、低触发电压和高维持电压的scr
CN106328644A (zh) * 2015-06-18 2017-01-11 中芯国际集成电路制造(上海)有限公司 一种半导体器件和电子装置
CN109037203A (zh) * 2018-07-13 2018-12-18 上海华力微电子有限公司 硅控整流器型esd保护结构及实现方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006022105B4 (de) * 2006-05-11 2012-03-08 Infineon Technologies Ag ESD-Schutz-Element und ESD-Schutz-Einrichtung zur Verwendung in einem elektrischen Schaltkreis

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101286510A (zh) * 2007-04-11 2008-10-15 快捷半导体有限公司 无辅助、低触发电压和高维持电压的scr
CN106328644A (zh) * 2015-06-18 2017-01-11 中芯国际集成电路制造(上海)有限公司 一种半导体器件和电子装置
CN109037203A (zh) * 2018-07-13 2018-12-18 上海华力微电子有限公司 硅控整流器型esd保护结构及实现方法

Also Published As

Publication number Publication date
CN110504253A (zh) 2019-11-26

Similar Documents

Publication Publication Date Title
US9368486B2 (en) Direct connected silicon controlled rectifier (SCR) having internal trigger
US8692289B2 (en) Fast turn on silicon controlled rectifiers for ESD protection
CN110518012B (zh) 一种栅约束硅控整流器esd器件及其实现方法
CN110690270B (zh) 一种内嵌硅控整流器的pmos器件及其实现方法
US8476672B2 (en) Electrostatic discharge protection device and method for fabricating the same
CN110504253B (zh) 栅约束硅控整流器esd器件及其制作方法
US8598625B2 (en) ESD protection device with tunable design windows
CN110504254B (zh) 一种栅约束硅控整流器esd器件及其实现方法
CN112071834B (zh) 一种栅约束硅控整流器及其实现方法
CN112071835B (zh) 一种栅约束硅控整流器及其实现方法
CN110518010B (zh) 一种内嵌硅控整流器的pmos器件及其实现方法
US9281304B2 (en) Transistor assisted ESD diode
US20090140339A1 (en) ESD Protection Device and Method for Manufacturing the Same
CN112071836A (zh) 一种栅约束硅控整流器及其实现方法
CN110518011B (zh) 一种栅约束硅控整流器esd器件及其实现方法
CN111799257B (zh) 提升高压集成电路防负电流闩锁能力的保护环及实现方法
CN116207090A (zh) 静电放电保护结构
CN111799256A (zh) 提升高压集成电路防负电流闩锁能力的保护环及实现方法
CN112447703A (zh) 静电放电防护元件
CN113035862B (zh) 一种栅约束npn三极管型esd器件及其实现方法
US11177252B2 (en) Semiconductor device and method of fabricating the same
CN111816650B (zh) Scr静电保护结构及其形成方法
CN114334955A (zh) 静电防护结构及静电防护结构的制作方法
CN113013158A (zh) 一种栅约束npn三极管型esd器件及其实现方法
TWI506776B (zh) 半導體裝置及其製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant