CN113257790A - 漏电测试结构及漏电测试方法 - Google Patents

漏电测试结构及漏电测试方法 Download PDF

Info

Publication number
CN113257790A
CN113257790A CN202110731413.7A CN202110731413A CN113257790A CN 113257790 A CN113257790 A CN 113257790A CN 202110731413 A CN202110731413 A CN 202110731413A CN 113257790 A CN113257790 A CN 113257790A
Authority
CN
China
Prior art keywords
leakage
leakage test
leakage current
test structure
well region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110731413.7A
Other languages
English (en)
Other versions
CN113257790B (zh
Inventor
陈泽勇
周正良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yuexin Semiconductor Technology Co.,Ltd.
Original Assignee
Guangzhou Yuexin Semiconductor Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangzhou Yuexin Semiconductor Technology Co Ltd filed Critical Guangzhou Yuexin Semiconductor Technology Co Ltd
Priority to CN202110731413.7A priority Critical patent/CN113257790B/zh
Publication of CN113257790A publication Critical patent/CN113257790A/zh
Application granted granted Critical
Publication of CN113257790B publication Critical patent/CN113257790B/zh
Priority to PCT/CN2022/075073 priority patent/WO2023273343A1/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/52—Testing for short-circuits, leakage current or ground faults
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Automation & Control Theory (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种漏电测试结构及漏电测试方法，所述漏电测试结构包括衬底，所述衬底内形成有第一阱区和第二阱区；所述漏电测试结构还包括形成于所述第二阱区和所述第一阱区之间的第一浅沟槽隔离结构、形成于所述第一阱区内的第一源漏区、形成于所述第二阱区内的多个第二源漏区以及形成于所述衬底上的测试栅极。在漏电测试方法中，使多个所述漏电测试结构的设计尺寸不同，并对每个所述漏电测试结构进行测试，可以得到每个所述漏电测试结构中的漏电流，并根据每个所述漏电测试结构中的漏电流得到所述设计尺寸与所述漏电测试结构中的漏电流的对应关系，进而可反映出因半导体器件的内部设计而导致的寄生漏电等问题。

Description

漏电测试结构及漏电测试方法
技术领域
本发明涉及集成电路制造技术领域，特别涉及一种漏电测试结构及漏电测试方法。
背景技术
半导体工艺在集成电路设计或工艺技术平台开发中，通常需要通过多种漏电测试结构来反映半导体器件的电路设计和工艺能力是否正常，不同的漏电测试结构可反映不同的器件特性，从而可根据器件特性改善半导体器件中的电路设计或者工艺。漏电问题是半导体器件中不可忽略的问题，特别是半导体器件的寄生漏电。
在测试半导体器件的漏电时，通常采用如图1所示的漏电测试结构（目前业界采用的较多漏电测试结构），该漏电测试结构包括半导体衬底10，位于所述半导体衬底10内的阱区20，位于所述阱区20内的浅沟槽隔离结构30，位于所述阱区20内的源区40和漏区50，所述源区40和所述漏区50分别位于所述浅沟槽隔离结构30的两侧，以及位于所述半导体衬底上的栅极60，所述栅极60覆盖所述浅沟槽隔离结构30。该漏电测试结构仅能够测试栅极60与浅沟槽隔离结构30之间形成的寄生漏电，其只能反映栅极60在施加电压以后，因浅沟槽隔离结构30被反型而产生的漏电流，而无法反映因半导体器件的内部设计而导致的寄生漏电等问题。
发明内容
本发明的目的在于提供一种漏电测试结构及漏电测试方法，以解决现有的漏电测试结构无法反映因半导体器件的内部设计而导致的寄生漏电等问题。
为解决上述技术问题，本发明提供一种漏电测试结构，包括：衬底，所述衬底内形成有第一导电类型的第一阱区和第二导电类型的第二阱区，所述第一阱区与所述第二阱区相邻，且所述第二导电类型与所述第一导电类型的导电类型相反；第一浅沟槽隔离结构，形成于所述第一阱区和所述第二阱区之间，以隔离所述第一阱区和所述第二阱区；第一导电类型的第一源漏区，形成于所述第一阱区内；以及，第一导电类型的多个第二源漏区，形成于所述第二阱区内且沿着第一方向依次间隔设置，且所述多个第二源漏区与所述第一源漏区分别形成于所述第一浅沟槽隔离结构的两侧；测试栅极，形成于所述衬底上，沿着第二方向延伸且至少覆盖部分所述第一源漏区及一个第二源漏区，其中，所述第二方向与所述第一方向垂直。
可选的，在所述的漏电测试结构中，所述漏电测试结构还包括形成于所述第二阱区内的第二浅沟槽隔离结构，以及形成于所述第二阱区内的第二导电类型的第三源漏区，所述第三源漏区通过所述第二浅沟槽隔离结构与多个所述第二源漏区隔离。
可选的，在所述的漏电测试结构中，所述漏电测试结构还包括多个接触结构，所述多个接触结构分别形成于所述第一源漏区上、所述第二源漏区上、所述第三源漏区上和所述测试栅极上。
可选的，在所述的漏电测试结构中，所述第一导电类型为N型，所述第二导电类型为P型，或者，所述第一导电类型为P型，所述第二导电类型为N型。
基于同一发明构思，本发明还提供一种漏电测试方法，所述漏电测试方法包括：提供多个如上所述的漏电测试结构，多个所述漏电测试结构的设计尺寸不同；以及，对每个所述漏电测试结构进行测试，以得到每个所述漏电测试结构中的漏电流，并根据每个所述漏电测试结构中的漏电流得到所述设计尺寸与所述漏电测试结构中的漏电流的对应关系。
可选的，在所述的漏电测试方法中，所述漏电测试结构的设计尺寸包括所述漏电测试结构中的第一浅沟槽隔离结构的第一宽度和第二宽度，所述第一宽度为所述第一浅沟槽隔离结构靠近第一源漏区的一侧到第二阱区的距离，所述第二宽度为所述第一浅沟槽隔离结构靠近第二源漏区的一侧到所述第一阱区的距离，多个所述漏电测试结构中的第一浅沟槽隔离结构中的第一宽度和第二宽度均不同，且多个所述漏电测试结构中的第一浅沟槽隔离结构的总宽度相同，所述第一浅沟槽隔离结构的总宽度为所述第一宽度和所述第二宽度之和；所述漏电测试结构的设计尺寸还包括所述漏电测试结构中的相邻的两个所述第二源漏区之间的间距，且多个所述漏电测试结构中的相邻的两个所述第二源漏区之间的间距不同。
可选的，在所述的漏电测试方法中，所述漏电测试结构中的漏电流包括第一漏电流和第二漏电流，所述第一漏电流为所述漏电测试结构中的第一阱区和第二阱区之间的漏电流，所述第二漏电流为所述漏电测试结构中的相邻的两个所述第二源漏区之间的漏电流。
可选的，在所述的漏电测试方法中，对每个所述漏电测试结构进行测试的方法包括：测试每个所述漏电测试结构中的第一漏电流，测试每个所述漏电测试结构中的所述第一漏电流的步骤包括：对每个漏电测试结构的测试栅极施加第一电压，并对每个所述漏电测试结构中的所述第一源漏区施加第二电压，以及对所述漏电测试结构中的一个所述第二源漏区施加第三电压，以得到每个所述漏电测试结构中的第一漏电流，并根据每个所述漏电测试结构中的第一漏电流得到所述第一宽度和第二宽度与所述第一漏电流之间的对应关系。
可选的，在所述的漏电测试方法中，对每个所述漏电测试结构进行测试的方法还包括：测试每个所述漏电测试结构中的所述第二漏电流，测试每个所述漏电测试结构中的所述第二漏电流的步骤包括：对每个所述漏电测试结构中的测试栅极施加第一电压，并对每个所述漏电测试结构中的相邻的两个所述第二源漏区分别施加第二电压和第三电压，以得到每个所述漏电测试结构中的第二漏电流，并根据每个所述漏电测试结构中的第二漏电流得到相邻的两个所述第二源漏区之间的距离与所述第二漏电流的对应关系。
可选的，在所述的漏电测试方法中，在对每个所述漏电测试结构进行测试时，保持所述第二电压和所述第三电压不变，并使所述第一电压在一预设电压范围内以一固定的步进值逐渐变化，以测试每个所述漏电测试结构中的第一漏电流或第二漏电流；或者，保持所述第一电压不变，并使所述第二电压和/或所述第三电压在一预设电压范围内以一固定的步进值逐渐变化，以测试每个所述漏电测试结构中的第一漏电流或第二漏电流。
在本发明提供的漏电测试结构及漏电测试方法中，所述漏电测试结构包括衬底，所述衬底内形成有第一阱区和第二阱区；所述漏电测试结构还包括形成于所述第二阱区和所述第一阱区之间的第一浅沟槽隔离结构、形成于所述第一阱区内的第一源漏区、形成于所述第二阱区内的多个第二源漏区以及形成于所述衬底上的测试栅极。在漏电测试方法中，使多个所述漏电测试结构的设计尺寸不同，并对每个所述漏电测试结构进行测试，可以得到每个所述漏电测试结构中的漏电流，并根据每个所述漏电测试结构中的漏电流得到所述设计尺寸与所述漏电测试结构中的漏电流的对应关系，进而可反映出因半导体器件的内部设计而导致的寄生漏电等问题。
附图说明
图1是现有技术的漏电测试结构的示意图。
图2是本发明实施例提供的未包含第一浅沟槽隔离结构和第二浅沟槽隔离结构的漏电测试结构的俯视图。
图3是本发明实施例提供的包含第一浅沟槽隔离结构和第二浅沟槽隔离结构的漏电测试结构的俯视图。
图4是图3沿A-A’方向的剖面结构示意图。
图5是本发明实施例提供的漏电测试方法的流程示意图。
其中，附图标记说明如下：10-半导体衬底；20-阱区；30-浅沟槽隔离结构；40-源区；50-漏区；60-栅极；100-衬底；110-第一阱区；110a-第一个有源区；120a-第二个有源区；120b-第三个有源区；120-第二阱区；130-第一浅沟槽隔离结构；140-第一源漏区；150、150a、150b-第二源漏区；160-测试栅极；170-第三源漏区；180-第二浅沟槽隔离结构；190-接触结构。
具体实施方式
以下结合附图和具体实施例对本发明提出的漏电测试结构及漏电测试方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
图2是本发明实施例提供的未包含第一浅沟槽隔离结构和第二浅沟槽隔离结构的漏电测试结构的俯视图，图3是本发明实施例提供的包含第一浅沟槽隔离结构和第二浅沟槽隔离结构的漏电测试结构的俯视图，即图2中未示出第一浅沟槽隔离结构和第二浅沟槽隔离结构，图3中示出了第一浅沟槽隔离结构和第二浅沟槽隔离结构；图4是图3沿A-A’方向的剖面结构示意图。参考图2~4所示，本发明提供一种漏电测试结构，所述漏电测试结构包括：衬底100、第一浅沟槽隔离结构130、第一导电类型的第一源漏区140、第一导电类型的多个第二源漏区150、150a、150b和测试栅极160。
所述衬底100内形成有第一导电类型的第一阱区110和第二导电类型的第二阱区120，所述第一阱区110与所述第二阱区120相邻，且所述第二导电类型与所述第一导电类型的导电类型相反。进一步的，所述第一阱区110内和所述第二阱区120内均定义有有源区，例如所述第一阱区100内定义的第一个有源区110a，所述第二阱区120内定义的第二个有源区120a和第三个有源区120b。所述第一个有源区110a的宽度a可以为0.5μm~2μm，所述第二个有源区120a的宽度和所述第三个有源区120b的宽度可以与所述第一个有源区110a的宽度a相等。所述第二个有源区120a和所述第三个有源区120b之间的间距b可以为0.5μm~1μm。
所述第一浅沟槽隔离结构130形成于所述第一阱区110和所述第二阱区120之间，以隔离所述第一阱区110和所述第二阱区120。所述第一导电类型的第一源漏区140形成于所述第一阱区110内。所述第一导电类型的多个第二源漏区150、150a、150b，形成于所述第二阱区120内且沿着第一方向Y依次间隔设置，且所述多个第二源漏区150、150a、150b与所述第一源漏区140分别形成于所述第一浅沟槽隔离结构130的两侧，在此，所述多个第二源漏区是指三个以上的所述第二源漏区。所述测试栅极160形成于所述衬底100上，沿着第二方向X延伸且至少覆盖部分所述第一源漏区140及一个第二源漏区，其中，所述第二方向X与所述第一方向Y垂直。
通过上述漏电测试结构能够直接测试第一阱区110和第二阱区120之间的漏电流，即，所述漏电测试结构可反映在所述第一源漏区140施加电压以后，所述第二阱区120是否会被反型，进而反映因所述第二阱区120被反型而导致的沟道漏电。此外，通过上述测试漏电测试结构还可测试相邻的两个所述第二源漏区之间的漏电流，进而反映相邻的两个所述第二源漏区之间的间距对漏电流的影响。
此外，可以在晶圆的功能区域上形成半导体器件的同时，在晶圆的测试区域形成所述漏电测试结构。所述漏电测试结构中的第一阱区110、第二阱区120、第一源漏区140、多个第二源漏区150、150a、150b以及第一浅沟槽隔离结构130均与功能区域上的半导体器件形成过程同步，从而使得第一阱区110、第二阱区120、第一源漏区140、多个第二源漏区150、150a、150b以及第一浅沟槽隔离结构130的参数与半导体器件的参数一致，因此，通过测试所述漏电测试结构中的漏电情况，进而可反映出半导体器件的寄生漏电流等问题。在此，所述半导体器件可以为MOS（Metal-Oxide-Semiconductor，金属氧化物半导体）器件。
本实施例中，所述第一导电类型可以为N型，所述第二导电类型可以为P型。在本发明的其他实施例中，所述第一导电类型可以为P型，所述第二导电类型可以为N型。
所述第一阱区110内具有N型掺杂离子。所述第二阱区120内具有P型掺杂离子。在本发明的其他实施例中，所述第一阱区110内可具有P型掺杂离子，所述第二阱区120内可具有N型掺杂离子。所述第二阱区120和所述第一阱区110通过所述第一浅沟槽隔离结构130隔离，所述第一浅沟槽隔离结构130自所述衬底100表面延伸至所述衬底100中。
本实施例中，所述漏电测试结构还包括形成于所述第二阱区120内的第二浅沟槽隔离结构180，以及形成与所述第二阱区120内的第二导电类型的第三源漏区170，所述第三源漏区170通过所述第二浅沟槽隔离结构180与多个所述第二源漏区150、150a、150b隔离。其中，所述第三源漏区170内具有P型掺杂离子，在本发明的其他实施例中，所述第三源漏区170内可具有N型掺杂离子。所述第一浅沟槽隔离结构130和所述第二浅沟槽隔离结构180的材质均为绝缘材质，例如氧化硅。
本实施例中，所述第一阱区110可用于形成NMOS晶体管，所述第二阱区120可用于形成PMOS晶体管，所述第一源漏区140可作为所述NMOS晶体管的源区或漏区，所述第二源漏区150、150a、150b可作为所述PMOS晶体管的源区，所述第三源漏区170可作为所述PMOS晶体管的漏区。在本发明的其他实施例中，所述第二源漏区150、150a、150b可作为所述PMOS晶体管的漏区，所述第三源漏区170可作为所述PMOS晶体管的源区，即所述PMOS晶体管的源区和漏区可以互换，不影响具体实施方式的具体技术效果。
本实施例中，所述测试栅极160的材质可以为掺杂的多晶硅，但不限于此，在本发明的其他实施例中，所述测试栅极160的材质可以为金属。
继续参考图2~4所示，所述漏电测试结构还包括多个接触结构190，所述多个接触结构190分别形成于所述第一阱区110、所述第二阱区120、所述第一源漏区140、所述多个第二源漏区150、150a、150b、所述第三源漏区170和所述测试栅极160上，通过所述接触结构190可以与所述第一源漏区140、所述多个第二源漏区150、150a、150b、所述第三源漏区170或所述测试栅极160形成电连接，即可通过所述接触结构190向所述第一源漏区140、所述多个第二源漏区150、150a、150b、所述第三源漏区170或所述测试栅极160施加电压，以测试所述漏电测试结构中的漏电流，例如测试所述漏电测试结构中的第一阱区110和第二阱区120之间的漏电流。
此外，本实施例的所述漏电测试结构可用于测试MOS（Metal-Oxide-Semiconductor，金属氧化物半导体）器件的漏电，以及可对MOS器件的漏电等相关寄生效应的影响因素进行分析，从而可以更好地、更实效地去分析出MOS器件的漏电的相关问题。
基于同一发明构思，本发明实施例还提供一种漏电测试方法。图5是本发明实施例提供的漏电测试方法的流程示意图，参考图5所示，所述漏电测试方法包括如下步骤：步骤S1：提供多个漏电测试结构，多个所述漏电测试结构的设计尺寸不同；步骤S2：对每个所述漏电测试结构进行测试，以得到每个所述漏电测试结构中的漏电流，并根据每个所述漏电测试结构中的漏电流得到所述设计尺寸与所述漏电测试结构中的漏电流的对应关系。
在步骤S1中，继续参考图2~4所示，提供多个漏电测试结构，多个所述漏电测试结构的设计尺寸不同。所述漏电测试结构的设计尺寸包括所述漏电测试结构中的第一浅沟槽隔离结构130的第一宽度M和第二宽度S，所述第一宽度M为所述第一浅沟槽隔离结构130靠近所述第一源漏区140的一侧到第二阱区120的距离，所述第二宽度S为所述第一浅沟槽隔离结构靠近第二源漏区150、150a、150b的一侧到所述第一阱区110的距离。所述第一宽度M和所述第二宽度S例如可以为100nm~150nm，所述第一宽度M与所述第二宽度S可以相同。
此外，多个所述漏电测试结构中的第一浅沟槽隔离结构130的第一宽度M和第二宽度S均不同，以确定所述第一宽度M和所述第二宽度S对所述第一漏电流的影响。多个所述漏电测试结构中的第一浅沟槽隔离结构130的总宽度W可以相同，所述第一浅沟槽隔离结构130的总宽度W为所述第一宽度M和所述第二宽度S之和，即所述第一浅沟槽隔离结构130的总宽度W为第一个有源区110a与第二个有源区110b之间的间距。
所述漏电测试结构的设计尺寸还包括所述漏电测试结构中相邻的两个所述第二源漏区之间的间距H，且多个所述漏电测试结构中的相邻的两个所述第二源漏区之间的间距H不同，以确定所述漏电测试结构中的相邻的两个所述第二源漏区之间的间距H对所述第二漏电流的影响。
在步骤S2中，对每个所述漏电测试结构进行测试，以得到每个所述漏电测试结构中的漏电流，并根据每个所述漏电测试结构中的漏电流得到所述设计尺寸与所述漏电测试结构中的漏电流的对应关系。其中，所述漏电测试结构中的漏电流包括第一漏电流和第二漏电流，所述第一漏电流为所述漏电测试结构中的第一阱区110和第二阱区120之间的漏电流，所述第二漏电流为所述漏电测试结构中的相邻的两个所述第二源漏区之间的漏电流，例如第二源漏区150和150a之间的漏电流。
较佳的，采用分步测试的方法测试所述漏电测试结构中的第一漏电流和第二漏电流。即通过两个测试步骤测试所述漏电测试结构中的第一漏电流和第二漏电流，以避免测试中的干扰，从而获得较为精准的第一漏电流和第二漏电流。也就是说，先测试每个漏电测试结构中的第一漏电流，然后测试每个漏电测试结构中的第二漏电流。
具体的，测试所述漏电测试结构中的第一漏电流和第二漏电流的方法包括：首先，测试每个漏电测试结构中的第一漏电流，测试每个漏电测试结构中的第一漏电流的方法通过对每个漏电测试结构的测试栅极160施加第一电压，并对每个所述漏电测试结构中的所述第一源漏区140施加第二电压，以及对所述漏电测试结构中的一个所述第二源漏区150施加第三电压，以得到每个所述漏电测试结构中的第一漏电流，并根据每个所述漏电测试结构中的第一漏电流得到所述第一宽度M和第二宽度S与所述第一漏电流之间的对应关系。即，通过所述第一源漏区140向所述第一阱区110施加所述第二电压，通过所述第二源漏区向所述第二阱区120施加所述第三电压，从而测试所述第一阱区110与所述第二阱区120之间的漏电流，进而可反映出因半导体器件的内部设计而导致的寄生漏电等问题。
所述第一阱区110与所述第二阱区120之间的漏电流，与所述第一浅沟槽隔离结构130的第一宽度M和第二宽度S相关，因此本实施例中，通过测试具有不同的第一浅沟槽隔离结构130的第一宽度M和第二宽度S的多个漏电测试结构中的第一漏电流，可以准确的判断所述第一浅沟槽隔离结构30的第一宽度M和第二宽度S与所述第一漏电流的对应关系。
本实施例中，通过形成于所述测试栅极160上的接触结构190向所述测试栅极160施加第一电压，通过形成于所述第一源漏区140上的接触结构190向所述第一源漏区140施加第二电压，以及通过形成于所述第二源漏区150、150a、150b上的接触结构190向所述第二源漏区150、150a、150b施加第三电压。
接着，测试每个漏电测试结构中的第二漏电流，测试每个所述漏电测试结构中的第二漏电流的方法包括：对每个所述漏电测试结构中的测试栅极160施加第一电压，并对每个所述漏电测试结构中的相邻的两个第二源漏区分别施加第二电压和第三电压，例如对所述第二源漏区150施加第二电压，并对所述第二源漏区150a施加第三电压，以得到每个所述漏电测试结构中的第二漏电流，并根据每个所述漏电测试结构中的第二漏电流，得到所述漏电测试结构中相邻的两个所述第二源漏区之间的间距H与所述第二漏电流的对应关系。
相邻的两个所述第二源漏区之间的间距H的大小，会影响相邻的两个所述第二源漏区之间的漏电流，即会影响所述第二漏电流。由此，本实施例中，通过对具有不同间距的漏电测试结构进行测试，可以准确的判断相邻的两个所述第二源漏区之间的间距H与所述第一漏电流的对应关系，从而反映半导体器件中的寄生漏电。此外，通过所述第二漏电流还可以判断半导体器件中的异常，例如短路异常，如果相邻的两个所述第二源漏区之间的间距过小，则会造成相邻的两个所述第二源漏区之间短路，因此会形成较大的漏电流。
其中，在对每个所述漏电测试结构进行测试时，即在测试所述第一漏电流和测试所述第二漏电流的步骤中，保持所述第二电压和所述第三电压不变，使得所述第一电压在一预设电压范围内以一固定的步进值逐渐变化，以测试每个所述漏电测试结构中的第一漏电流或第二漏电流。例如，所述第一电压可自0V逐渐升高至10V，所述第一电压与第二电压的绝对值可以小于等于10V。所述第二电压例如可以为5V，所述第三电压例如可以为-1V~5V。所述第一电压可以在0~10V范围内以一固定的步进值逐渐变化，调整的步进值可以为0.2V。在其他具体实施方式中，所述步进值可以为0 .4V～0 .5V。所述步进值越小，对于漏电流测试数据越详细，越有利于分析漏电原因。但不限于此，所述第一电压、所述第二电压和所述第三电压可根据所述漏电测试结构对应的半导体器件的性能参数进行设置。
在另一种方法中，对每个所述漏电测试结构进行测试时，即在测试所述第一漏电流和测试所述第二漏电流的步骤中，可保持所述第一电压不变，并使所述第二电压和/或所述第三电压在一预设电压范围内以一固定的步进值逐渐变化，以测试每个所述漏电测试结构中的第一漏电流或第二漏电流。通过对所述第一电压、所述第二电压和所述第三电压的调整，可以对所述漏电测试结构中的漏电流进行测试。例如，所述第一电压可以为0~10V，所述第二电压和/或所述第三电压可以在0~5V内以一步进值逐渐变化，但不限于此，所述第一电压、所述第二电压和所述第三电压可根据所述漏电测试结构对应的半导体器件的性能参数进行设置。在本发明的其他实施例中，还可以通过调整所述第一电压、所述第二电压和所述第三电压进行其他方面的电性能测试，以进一步获取更多的测试参数，使得测试结果更为准确。
在测试所述第一漏电流和测试所述第二漏电流的步骤中，可通过每个漏电测试结构中的第三源漏区170上的接触结构190，对每个漏电测试结构中的所述第三源漏区170施加零电压，即将所述第三源漏区170接地。在本发明的其他实施例中，所述第三源漏区170也可不做连接。
此外，在其他实施例中，也可通过一个测试步骤测试每个所述漏电测试结构中的第一漏电流和第二漏电流，即可在所述测试栅极160、所述第一源漏区140和多个所述第二源漏区150、150a、150b上同时施加电压，以在一个测试步测试中，测试出所述漏电测试结构中的第一漏电路和第二漏电流，如此，可以简化测试的步骤，节省时间。
所述漏电测试方法可用于测试MOS（Metal-Oxide-Semiconductor，金属氧化物半导体）器件的漏电，从而可根据测试，反映出因MOS器件的内部设计而导致的寄生漏电等问题。
综上可见，在本发明实施例提供的漏电测试结构及漏电测试方法中，所述漏电测试结构包括衬底，所述衬底内形成有第一阱区和第二阱区；所述漏电测试结构还包括形成于所述第二阱区和所述第一阱区之间的第一浅沟槽隔离结构、形成于所述第一阱区内的第一源漏区、形成于所述第二阱区内的多个第二源漏区以及形成于所述衬底上的测试栅极。在漏电测试方法中，使多个所述漏电测试结构的设计尺寸不同，并对每个所述漏电测试结构进行测试，可以得到每个所述漏电测试结构中的漏电流，并根据每个所述漏电测试结构中的漏电流得到所述设计尺寸与所述漏电测试结构中的漏电流的对应关系，进而可反映出因半导体器件的内部设计而导致的寄生漏电等问题。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (10)

1.一种漏电测试结构，其特征在于，包括：
衬底，所述衬底内形成有第一导电类型的第一阱区和第二导电类型的第二阱区，所述第一阱区与所述第二阱区相邻，且所述第二导电类型与所述第一导电类型的导电类型相反；
第一浅沟槽隔离结构，形成于所述第一阱区和所述第二阱区之间，以隔离所述第一阱区和所述第二阱区；
第一导电类型的第一源漏区，形成于所述第一阱区内；
第一导电类型的多个第二源漏区，形成于所述第二阱区内且沿着第一方向依次间隔设置，且所述多个第二源漏区与所述第一源漏区分别形成于所述第一浅沟槽隔离结构的两侧；以及，
测试栅极，形成于所述衬底上，沿着第二方向延伸且至少覆盖部分所述第一源漏区及一个所述第二源漏区，其中，所述第二方向与所述第一方向垂直。
2.如权利要求1所述的漏电测试结构，其特征在于，所述漏电测试结构还包括形成于所述第二阱区内的第二浅沟槽隔离结构，以及形成于所述第二阱区内的第二导电类型的第三源漏区，所述第三源漏区通过所述第二浅沟槽隔离结构与多个所述第二源漏区隔离。
3.如权利要求2所述的漏电测试结构，其特征在于，所述漏电测试结构还包括多个接触结构，所述多个接触结构分别形成于所述第一源漏区上、所述多个第二源漏区上、所述第三源漏区上和所述测试栅极上。
4.如权利要求1所述的漏电测试结构，其特征在于，所述第一导电类型为N型，所述第二导电类型为P型，或者，所述第一导电类型为P型，所述第二导电类型为N型。
5.一种漏电测试方法，其特征在于，所述漏电测试方法包括：
提供多个如权利要求1~4中任一项所述的漏电测试结构，多个所述漏电测试结构的设计尺寸不同；以及，
对每个所述漏电测试结构进行测试，以得到每个所述漏电测试结构中的漏电流，并根据每个所述漏电测试结构中的漏电流得到所述设计尺寸与所述漏电测试结构中的漏电流的对应关系。
6.如权利要求5所述的漏电测试方法，其特征在于，所述漏电测试结构的设计尺寸包括所述漏电测试结构中的第一浅沟槽隔离结构的第一宽度和第二宽度，所述第一宽度为所述第一浅沟槽隔离结构靠近第一源漏区的一侧到第二阱区的距离，所述第二宽度为所述第一浅沟槽隔离结构靠近第二源漏区的一侧到所述第一阱区的距离，多个所述漏电测试结构中的第一浅沟槽隔离结构的第一宽度和第二宽度均不同，且多个所述漏电测试结构中的第一浅沟槽隔离结构的总宽度相同，所述第一浅沟槽隔离结构的总宽度为所述第一宽度和所述第二宽度之和；
所述漏电测试结构的设计尺寸还包括所述漏电测试结构中的相邻的两个所述第二源漏区之间的间距，且多个所述漏电测试结构中的相邻的两个所述第二源漏区之间的间距不同。
7.如权利要求6所述的漏电测试方法，其特征在于，所述漏电测试结构中的漏电流包括第一漏电流和第二漏电流，所述第一漏电流为所述漏电测试结构中的第一阱区和第二阱区之间的漏电流，所述第二漏电流为所述漏电测试结构中的相邻的两个所述第二源漏区之间的漏电流。
8.如权利要求7所述的漏电测试方法，其特征在于，对每个所述漏电测试结构进行测试的步骤包括测试每个漏电测试结构中的第一漏电流，测试每个所述漏电测试结构中的第一漏电流的步骤包括：
对每个漏电测试结构中的测试栅极施加第一电压，并对每个所述漏电测试结构中的所述第一源漏区施加第二电压，以及对每个所述漏电测试结构中的一个所述第二源漏区施加第三电压，以得到每个所述漏电测试结构中的第一漏电流，并根据每个所述漏电测试结构中的第一漏电流得到所述第一宽度和第二宽度与所述第一漏电流之间的对应关系。
9.如权利要求7所述的漏电测试方法，其特征在于，对每个所述漏电测试结构进行测试的方法还包括测试每个漏电测试结构中的第二漏电流，测试每个所述漏电测试结构中的第二漏电流的步骤包括：
对每个所述漏电测试结构中的测试栅极施加第一电压，并对每个所述漏电测试结构中的相邻的两个所述第二源漏区分别施加第二电压和第三电压，以得到每个所述漏电测试结构中的第二漏电流，并根据每个所述漏电测试结构中的第二漏电流，得到所述漏电测试结构中的相邻的两个所述第二源漏区之间的间距与所述第二漏电流的对应关系。
10.如权利要求8~9中任一项所述的漏电测试方法，其特征在于，在对每个所述漏电测试结构进行测试时，保持所述第二电压和所述第三电压不变，并使所述第一电压在一预设电压范围内以一固定的步进值逐渐变化，以测试每个所述漏电测试结构中的第一漏电流或第二漏电流；或者，保持所述第一电压不变，并使所述第二电压和/或所述第三电压在一预设电压范围内以一固定的步进值逐渐变化，以测试每个所述漏电测试结构中的第一漏电流或第二漏电流。
CN202110731413.7A 2021-06-30 2021-06-30 漏电测试结构及漏电测试方法 Active CN113257790B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202110731413.7A CN113257790B (zh) 2021-06-30 2021-06-30 漏电测试结构及漏电测试方法
PCT/CN2022/075073 WO2023273343A1 (zh) 2021-06-30 2022-01-29 漏电测试结构及漏电测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110731413.7A CN113257790B (zh) 2021-06-30 2021-06-30 漏电测试结构及漏电测试方法

Publications (2)

Publication Number Publication Date
CN113257790A true CN113257790A (zh) 2021-08-13
CN113257790B CN113257790B (zh) 2021-10-12

Family

ID=77190201

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110731413.7A Active CN113257790B (zh) 2021-06-30 2021-06-30 漏电测试结构及漏电测试方法

Country Status (2)

Country Link
CN (1) CN113257790B (zh)
WO (1) WO2023273343A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023273343A1 (zh) * 2021-06-30 2023-01-05 广州粤芯半导体技术有限公司 漏电测试结构及漏电测试方法
CN118039522A (zh) * 2024-04-12 2024-05-14 合肥晶合集成电路股份有限公司 晶体管测试方法及存储器监控方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101083264A (zh) * 2006-06-02 2007-12-05 中芯国际集成电路制造(上海)有限公司 金属氧化物半导体场效应晶体管保护电路及其制造方法
CN101335210A (zh) * 2007-06-26 2008-12-31 东部高科股份有限公司 制造半导体装置的方法
CN105489503A (zh) * 2016-01-27 2016-04-13 上海华虹宏力半导体制造有限公司 半导体结构及其形成方法、静电保护电路
CN108878304A (zh) * 2018-06-28 2018-11-23 德淮半导体有限公司 漏电测试结构和漏电测试方法
CN109786328A (zh) * 2017-11-10 2019-05-21 中芯国际集成电路制造(上海)有限公司 半导体器件及其制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100375257C (zh) * 2003-05-23 2008-03-12 上海宏力半导体制造有限公司 用以厘清漏电流发生原因的半导体测试结构
CN100387996C (zh) * 2003-05-23 2008-05-14 上海宏力半导体制造有限公司 多方向漏电流路径的测试结构
KR100869746B1 (ko) * 2007-07-13 2008-11-21 주식회사 동부하이텍 반도체 소자의 누설전류 모니터링 테그 및 그 제조방법
CN108878402B (zh) * 2017-05-09 2020-09-29 中芯国际集成电路制造(上海)有限公司 半导体测试结构及晶体管漏电的测试方法
CN113257790B (zh) * 2021-06-30 2021-10-12 广州粤芯半导体技术有限公司 漏电测试结构及漏电测试方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101083264A (zh) * 2006-06-02 2007-12-05 中芯国际集成电路制造(上海)有限公司 金属氧化物半导体场效应晶体管保护电路及其制造方法
CN101335210A (zh) * 2007-06-26 2008-12-31 东部高科股份有限公司 制造半导体装置的方法
CN105489503A (zh) * 2016-01-27 2016-04-13 上海华虹宏力半导体制造有限公司 半导体结构及其形成方法、静电保护电路
CN109786328A (zh) * 2017-11-10 2019-05-21 中芯国际集成电路制造(上海)有限公司 半导体器件及其制造方法
CN108878304A (zh) * 2018-06-28 2018-11-23 德淮半导体有限公司 漏电测试结构和漏电测试方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023273343A1 (zh) * 2021-06-30 2023-01-05 广州粤芯半导体技术有限公司 漏电测试结构及漏电测试方法
CN118039522A (zh) * 2024-04-12 2024-05-14 合肥晶合集成电路股份有限公司 晶体管测试方法及存储器监控方法

Also Published As

Publication number Publication date
WO2023273343A1 (zh) 2023-01-05
CN113257790B (zh) 2021-10-12

Similar Documents

Publication Publication Date Title
US7656183B2 (en) Method to extract gate to source/drain and overlap capacitances and test key structure therefor
US8293606B2 (en) Body tie test structure for accurate body effect measurement
US11482459B2 (en) HVMOS reliability evaluation using bulk resistances as indices
US6995027B2 (en) Integrated semiconductor structure for reliability tests of dielectrics
CN113257790B (zh) 漏电测试结构及漏电测试方法
US20020102752A1 (en) Method for measuring effective gate channel length during C-V method
US10852337B2 (en) Test structures for measuring silicon thickness in fully depleted silicon-on-insulator technologies
KR100237278B1 (ko) 절연 게이트 전계 효과 트랜지스터의 평가 소자와 그를 이용한 평가 회로 및 평가 방법
WO2023060732A1 (zh) 一种接触插塞的测试结构及其形成方法、测试方法
US7972912B2 (en) Method of fabricating semiconductor device
US8586981B2 (en) Silicon-on-insulator (“SOI”) transistor test structure for measuring body-effect
US7391226B2 (en) Contact resistance test structure and methods of using same
US6083272A (en) Method of adjusting currents on a semiconductor device having transistors of varying density
US6403979B1 (en) Test structure for measuring effective channel length of a transistor
CN113496904A (zh) 功率器件套刻偏差电性测量结构及方法
US5970311A (en) Method and structure for optimizing the performance of a semiconductor device having dense transistors
JP4302287B2 (ja) 半導体装置の評価方法及び評価装置
CN111883514B (zh) 测试结构，晶圆及测试结构的制作方法
US20100117082A1 (en) Semiconductor device capable of compensating for electrical characteristic variation of transistor array
US6475816B1 (en) Method for measuring source and drain junction depth in silicon on insulator technology
JP2530722Y2 (ja) 半導体装置
JP2661641B2 (ja) 半導体の不純物分布測定方法
JPH11214463A (ja) 評価用半導体装置及びそれを用いたデバイスパラメータ抽出装置
CN112331579A (zh) 测试结构及测试方法
CN117524898A (zh) 热效应器件结构、其形成方法以及热电阻获取方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: 510000 No. 28, Fenghuang fifth road, Huangpu District, Guangzhou, Guangdong

Patentee after: Yuexin Semiconductor Technology Co.,Ltd.

Address before: 510000 No. 28, Fenghuang fifth road, Huangpu District, Guangzhou, Guangdong

Patentee before: Guangzhou Yuexin Semiconductor Technology Co.,Ltd.

CP01 Change in the name or title of a patent holder