CN112331579A - 测试结构及测试方法 - Google Patents

测试结构及测试方法 Download PDF

Info

Publication number
CN112331579A
CN112331579A CN202011272756.3A CN202011272756A CN112331579A CN 112331579 A CN112331579 A CN 112331579A CN 202011272756 A CN202011272756 A CN 202011272756A CN 112331579 A CN112331579 A CN 112331579A
Authority
CN
China
Prior art keywords
active region
transistor
threshold voltage
gate
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011272756.3A
Other languages
English (en)
Other versions
CN112331579B (zh
Inventor
孙访策
曹子贵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN202011272756.3A priority Critical patent/CN112331579B/zh
Publication of CN112331579A publication Critical patent/CN112331579A/zh
Application granted granted Critical
Publication of CN112331579B publication Critical patent/CN112331579B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • General Engineering & Computer Science (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种测试结构及测试方法，包括：在半导体衬底上形成栅极结构，所述栅极结构包括一栅极部以及与所述栅极部相连的一伪栅部；然后，以所述栅极结构为掩膜对第一有源区和第二有源区进行倾斜离子注入，形成位于所述第一有源区中的第一轻掺杂源漏区，以形成第一晶体管，以及形成位于所述第二有源区中的第二轻掺杂源漏区，以形成第二晶体管；并获取所述第一晶体管和所述第二晶体管的阈值电压；然后，比较所述第一晶体管的阈值电压与所述第二晶体管的阈值电压的大小，并根据比较结果确定所述栅极结构与所述第一有源区和所述二有源区之间的套准精度是否合格。

Description

测试结构及测试方法
技术领域
本发明涉及半导体集成电路制造领域，特别涉及一种测试结构及测试方法。
背景技术
在场效应晶体管(MOSFET)的制造工艺中，通常情况下，会在半导体衬底上依次形成多个层叠的工艺层，各工艺层之间的套准精度需要在允许规格内。因此，在形成每层的工艺层后，会对该工艺层的套准精度进行抽样量测，但该抽样量测存在限制，例如只能在完成该工艺层的工艺后，在进行下一道工艺之前进行量测，如果在进行抽样量测时，套准精度不合格的区域(或者说失效区域)未被抽样量测到，在完成整个器件的制程以后，若出现产品失效问题，需要再做失效分析，但无法使用套准精度的量测机台对各工艺层进行套准精度的量测，只能采用物理失效分析(PFA)的方法进行量测，但该方法精度有限，无法精确的得到各工艺层之间的套准精度是否合格。
发明内容
本发明的目的在于提供一种测试结构及测试方法，以提高测量的栅极结构与有源区之间的套准精度的准确性。
为实现上述目的，本发明提供一种测试方法，所述测试方法包括：
提供一半导体衬底，所述半导体衬底包括用于形成第一晶体管的第一有源区、用于形成第二晶体管的第二有源区以及间隔所述第一有源区和所述第二有源区的间隔区；
在所述半导体衬底上形成栅极结构，所述栅极结构包括一栅极部以及与所述栅极部相连的一伪栅部，所述栅极部沿第一方向延伸，并覆盖部分所述间隔区、部分所述第一有源区和部分所述第二有源区，所述伪栅部沿第二方向延伸，并且覆盖部分所述间隔区，所述第一方向与所述第二方向垂直；
以所述栅极结构为掩膜对所述第一有源区和所述第二有源区进行倾斜离子注入，形成位于所述第一有源区中的第一轻掺杂源漏区，以形成第一晶体管，以及形成位于所述第二有源区中的第二轻掺杂源漏区，以形成第二晶体管；
获取所述第一晶体管的阈值电压，并获取所述第二晶体管的阈值电压；以及，
比较所述第一晶体管的阈值电压与所述第二晶体管的阈值电压的大小，并根据比较结果确定所述栅极结构与所述第一有源区和所述二有源区之间的套准精度是否合格。
可选的，在所述的测试方法中，所述第一晶体管包括所述第一轻掺杂源漏区和所述栅极部中覆盖所述第一有源区的部分，所述第二晶体管包括所述第二轻掺杂源漏区和所述栅极部中覆盖所述第二有源区的部分。
可选的，在所述的测试方法中，以所述栅极结构为掩膜，对所述第一有源区和所述第二有源区进行倾斜离子注入时，采用的注入角度为1°～89°，所述注入角度为倾斜离子注入的注入方向与垂直于所述第一有源区或所述第二有源区的平面之间的夹角。
可选的，在所述的测试方法中，比较所述第一晶体管的阈值电压与所述第二晶体管的阈值电压的大小，并根据比较结果确定所述栅极结构与所述第一有源区和所述二有源区之间的套准精度是否合格的方法包括：
获取所述第一晶体管的阈值电压与所述第二晶体管的阈值电压之间的差值，并将所述差值与一阈值进行比较；
若所述差值小于或者等于所述阈值，则判定为所述栅极结构与所述第一有源区和所述二有源区之间的套准精度合格；
若所述差值大于所述阈值，则判定为所述栅极结构与所述第一有源区和所述二有源区之间的套准偏移；其中，所述阈值为0～0.8。
可选的，在所述的测试方法中，若第一晶体管的阈值电压大于所述第二晶体管的阈值电压，则判定为所述栅极结构向靠近所述第二有源区且远离所述第一有源区的方向偏移；
若所述第一晶体管的阈值电压小于所述第二晶体管的阈值电压，则判定为所述栅极结构向靠近所述第一有源区且远离所述第二有源区的方向偏移。
可选的，在所述的测试方法中，在形成所述第一轻掺杂源漏区和第二轻掺杂源漏区之后，所述测试方法还包括：分别在所述第一轻掺杂源漏区、所述第二轻掺杂源漏区和所述栅极结构上形成接触结构。
可选的，在所述的测试方法中，所述接触结构的形成方法包括：形成介质层，所述介质层覆盖所述栅极结构和所述半导体衬底，在所述介质层中形成所述接触结构。
可选的，在所述的测试方法中，所述栅极结构在水平方向上的截面呈十字型。
基于同一发明构思，本发明还提供一种测试结构，所述测试结构包括：
半导体衬底，所述半导体衬底包括用于形成第一晶体管的第一有源区、用于形成第二晶体管的第二有源区以及用于隔离所述第一有源区和所述第二有源区的间隔区；
栅极结构，所述栅极结构包括一栅极部以及与所述栅极部相连的一伪栅部，所述栅极部沿第一方向延伸，并覆盖部分所述间隔区、部分所述第一有源区和部分所述第二有源区，所述伪栅部沿第二方向延伸，并覆盖部分所述间隔区，所述第一方向与所述第二方向垂直；
第一轻掺杂源漏区，所述第一轻掺杂源漏区位于所述第一有源区中；
第二轻掺杂源漏区，所述第二轻掺杂源漏区位于所述第二有源区中。
可选的，在所述的测试结构中，所述栅极结构在水平方向上的截面呈十字型。
在发明提供的测试结构及测试方法中，通过在半导体衬底上形成栅极结构，所述栅极结构包括一栅极部以及与所述栅极部相连的一伪栅部，所述栅极部沿第一方向延伸，并覆盖部分所述间隔区、部分所述第一有源区和部分所述第二有源区，所述伪栅部沿第二方向延伸，并且覆盖部分所述间隔区，所述第一方向与所述第二方向垂直；然后，以所述栅极结构为掩膜对所述第一有源区和所述第二有源区进行倾斜离子注入，形成位于所述第一有源区中的第一轻掺杂源漏区，以形成第一晶体管，以及形成位于所述第二有源区中的第二轻掺杂源漏区，以形成第二晶体管；接着，获取所述第一晶体管的阈值电压，并获取所述第二晶体管的阈值电压；以及，比较所述第一晶体管的阈值电压与所述第二晶体管的阈值电压的大小，并根据比较结果确定所述栅极结构与所述第一有源区和所述二有源区之间的套准精度是否合格。在以所述栅极结构为掩膜对所述第一有源区和所述第二有源区进行倾斜离子注入时，由于栅极结构的伪栅部高于所述有源区，因此，所述伪栅部可以阻挡倾斜离子注入的一部分离子，并且当伪栅部距离有源区越近时，阻挡的离子越多，由此，当所述栅极结构相对所述第一有源区或者所述第二有源区的套准精度发生偏移时，在对所述第一有源区和所述第二有源区进行离子注入时，所述伪栅部阻挡的第一有源区和第二有源区其中一者的离子注入的离子多于另一者的离子注入的离子，即所述伪栅部影响第一有源区和第二有源区的离子注入的剂量，而第一有源区的离子注入剂量会影响第一晶体管的阈值电压，第二有源区的离子注入剂量会影响第二晶体管的阈值电压，因此，所述栅极结构的套准精度可以影响第一晶体管的阈值电压和第二晶体管的阈值电压，由此，可以通过比较所述第一晶体管的阈值电压与所述第二晶体管的阈值电压的大小，并根据比较结果有效的得到所述第一晶体管的阈值电压与所述第二晶体管的阈值电压之间的套准精度是否合格。相比现有技术，可以有效的得到栅极结构与有源区之间的套准精度，从而可以提高测量的栅极结构与有源区之间的套准精度的准确性。
附图说明
图1是本发明实施例提供的测试方法的流程示意图；
图2和图3是本发明实施例提供的测试结构的俯视图；
图4是图2沿A-A’方向的剖面示意图；
图5是本发明实施例提供的测试方法中形成的结构示意图；
其中，附图标记说明如下：
100-半导体衬底；110-第一有源区；120-第二有源区；130-间隔区；140-栅极结构；141-伪栅部；142-栅极部；150-第一轻掺杂源漏区；151-第二轻掺杂源漏区；160-介质层；170-接触结构。
具体实施方式
以下结合附图和具体实施例对本发明提出的测试结构及测试方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
请参考图1，其为本发明实施例提供的测试方法的流程示意图。如图1所示，所述测试方法包括以下步骤：
步骤S1：所述半导体衬底包括用于形成第一晶体管的第一有源区、用于形成第二晶体管第二有源区以及间隔所述第一有源区和所述第二有源区的间隔区；
步骤S2：在所述半导体衬底上形成栅极结构，所述栅极结构包括第一栅极部以及与所述栅极部相连的一伪栅部，所述栅极部沿第一方向延伸，并覆盖部分所述间隔区、部分所述第一有源区和部分所述第二有源区，所述伪栅部沿第二方向延伸，并覆盖部分所述间隔区，所述第一方向与所述第二方向垂直；
步骤S3：以所述栅极结构为掩膜对所述第一有源区和所述第二有源区进行倾斜离子注入，形成位于所述第一有源区中的第一轻掺杂源漏区，以形成第一晶体管，以及形成位于所述第二有源区中的第二轻掺杂源漏区，以形成第二晶体管；
步骤S4:获取所述第一晶体管的阈值电压，并获取所述第二晶体管的阈值电压；
步骤S5:比较所述第一晶体管的阈值电压与所述第二晶体管的阈值电压的大小，并根据比较结果确定所述栅极结构与所述第一有源区和所述二有源区之间的套准精度是否合格。
接下去，将结合附图2～5对以上步骤进行更详细的说明。其中，图2和图3是本发明具体实施例提供的测试结构的俯视图，图4是图2沿A-A’方向的剖面示意图；图5是本发明实施例提供的测试方法中形成的结构示意图。在步骤S1中，如图2所示，提供一半导体衬底100，所述半导体衬底100包括用于形成第一晶体管的第一有源区110、用于形成第二晶体管的第二有源区120以及间隔所述第一有源区110和所述第二有源区120的间隔区130，所述间隔区130位于所述第一有源区110和所述第二有源区120之间，所述第一有源区110和所述第二有源区120的两侧各形成有一个所述间隔区130。其中，所述第一有源区110和所述第二有源区120均自所述半导体衬底100的表面延伸到所述半导体衬底100中，所述间隔区130可以为浅沟槽隔离结构。
在步骤S2中，在所述半导体衬底100上形成栅极结构140，所述栅极结构140包括一栅极部142以及与所述栅极部142相连的一伪栅部141，所述栅极部142沿第一方向延伸，并覆盖部分所述间隔区130、部分所述第一有源区110和部分所述第二有源区120，所述伪栅部141沿第二方向延伸，并覆盖部分所述间隔区130，所述第一方向与所述第二方向垂直。所述栅极部142中覆盖所述第一有源区110的部分可以用于形成第一晶体管的栅极，所述栅极部142中覆盖所述第二有源区120的部分可以用于形成第二晶体管的栅极。
如图2和图3所示，所述栅极结构140在水平方向上的截面呈十字型。所述栅极结构140的伪栅部141平行于所述第一有源区110和所述第二有源区120。后续在对所述第一有源区110和所述第二有源区120执行倾斜离子注入时，所述栅极结构140的伪栅部141可以阻挡倾斜离子注入的部分离子。其中，所述栅极结构140的栅极部142与伪栅部141连接为一体。所述栅极结构140的材质为多晶硅或者金属。
如图2所示，所述第一有源区110和所述第二有源区120可以沿第一方向延伸，所述栅极结构140的伪栅部141可以沿所述第一方向延伸，所述栅极结构140的栅极部142可以沿第二方向延伸，如此，在后续可以量测在第一方向上所述栅极结构140相对所述第一有源区110和所述第二有源区120的套准精度。其中，所述第一方向与所述第二方向垂直。
如图3所示，在本发明提供的其他实施例中，所述第一有源区110和所述第二有源区120可以沿第二方向延伸，所述栅极结构140的伪栅部141可以沿所述第二方向延伸，所述栅极结构140的栅极部142可以沿第一方向延伸，如此，在后续可以量测在第二方向上所述栅极结构140相对所述第一有源区110和所述第二有源区120的套准精度。其中，所述第一方向与所述第二方向垂直。
在步骤S3中，如图4所示，以所述栅极结构140为掩膜对所述第一有源区110和所述第二有源区120进行倾斜离子注入，形成位于所述第一有源区110中的第一轻掺杂源漏区150，以形成第一晶体管，以及形成位于所述第二有源区120中的第二轻掺杂源漏区151，以形成第二晶体管。其中，在以所述栅极结构150为掩膜，对所述第一有源区110和所述第二有源区120进行倾斜离子注入时，采用的注入角度为10°～60°，所述注入角度为注入方向与垂直于所述第一有源区或所述第二有源区的平面之间的夹角。
由于采用倾斜离子注入，并且所述伪栅部141覆盖部分所述间隔区130，因此，在对所述第一有源区110和所述第二有源区120进行倾斜离子注入时，由于所述栅极结构140的伪栅部141高于所述有源区，因此所述伪栅部141可以阻挡倾斜离子注入中的部分剂量的离子。并且，所述伪栅部141与所述第一有源区110之间的距离越近，阻挡的注入到第一有源区110的离子越多，以及，所述伪栅部141与所述第二有源区120之间距离越近，阻挡的注入到第二有源区120的离子越多。当栅极结构140相对第一有源区110和第二有源区120之间的套准合格时，所述伪栅部141到第一有源区110的距离与到所述第二有源区120的距离相等。
进一步的，若所述栅极结构140与所述第一有源区110或所述第二有源区120之间的套准发生偏移，即所述伪栅部141向靠近所述第二有源区120且远离所述第一有源区110的方向偏移，或者所述伪栅部141向靠近所述第一有源区110且远离所述第二有源区120的方向偏移，在进行所述离子注入时，所述伪栅部141会对第一有源区110或第二有源区120的离子注入产生较大的阻挡，第一有源区110或者第二有源区120两者注入的离子相差较大，导致所述第一有源区110与所述第二有源区120中注入的离子剂量不同。
在形成所述第一轻掺杂源漏区150和第二轻掺杂源漏区151之后，所述测试方法还包括：在所述第一有源区110中形成第一漏极和第一源极，以及在所述第二源区中形成第二漏极和第二源极等。
以及，如图5所示，所述测试方法还包括：分别在所述第一轻掺杂源漏区150、所述第二轻掺杂源漏区151和所述栅极结构140上形成接触结构170(在此仅图示出了位于栅极结构上的接触结构)。其中，所述接触结构170的形成方法包括：形成介质层160，所述介质层160覆盖所述栅极结构140和所述半导体衬底100；以及，在所述介质层中形成所述接触结构。进一步的，所述接触结构170的形成方法包括：在所述介质层160中形成多个接触孔，所述多个接触孔分别对准所述第一轻掺杂源漏区150、所述第二轻掺杂源漏区151和所述栅极结构140；然后，形成导电层，所述导电层填充所述接触孔，以形成所述接触结构160，所述导电层的材质为金属，例如金属铜等。
在步骤S4中，获取所述第一晶体管的阈值电压，并获取所述第二晶体管的阈值电压。此外，在获取所述第一晶体管的阈值电压，并获取所述第二晶体管的阈值电压时的技术手段为现有技术，在此不再赘述。
在步骤S5中，比较所述第一晶体管的阈值电压与所述第二晶体管的阈值电压的大小，并根据比较结果确定所述栅极结构140与所述第一有源区110和所述二有源区120之间的套准精度是否合格。
具体的方法包括：获取第一晶体管的阈值电压与所述第二晶体管的阈值电压之间的差值，并将所述差值与一阈值进行比较；其中，所述差值为一绝对值。若所述差值小于或者等于所述阈值，则判定为所述栅极结构140与所述第一有源区110和所述二有源区120之间的套准精度合格；其中，所述阈值为0～0.8。
此外，比较第一晶体管的阈值电压与所述第二晶体管的阈值电压时，若所述第一晶体管的阈值电压大于所述第二晶体管的阈值电压，则判定为所述栅极结构140向靠近所述第二有源区120且远离所述第一有源区110的方向偏移；若所述第一晶体管的阈值电压小于所述第二晶体管的阈值电压，则判定为所述栅极结构140向靠近所述第一有源区110且远离所述第二有源区110的方向偏移。
具体的，当栅极结构140相对所述第一有源区100和所述第二有源区120的套准发生偏移时，在进行所述倾斜离子注入时，栅极结构140的伪栅部141阻挡的第一有源区110和第二有源区120其中一者的离子注入的离子多于另一者的离子注入的离子，即所述伪栅部141影响第一有源区110和第二有源区120的离子注入的剂量，而第一有源区110的离子注入剂量会影响第一晶体管的阈值电压，第二有源区120的离子注入剂量会影响第二晶体管的阈值电压，从而使得第一晶体管的阈值电压与第二晶体管的阈值电压的差值较大。
进一步的，若所述栅极结构140向靠近所述第一有源区110且远离所述第二有源区120的方向偏移，所述伪栅部141会向靠近所述第一有源区110且远离所述第二有源区120的方向偏移，所述伪栅部141阻挡的第一有源区110的离子注入的剂量会增加(伪栅部越靠近有源区所阻挡的离子注入剂量越多)，即会使得所述第一有源区110的离子注入的剂量减小，从而会影响所述第一有源区110的离子注入的剂量，由此会影响后续形成的第一晶体管的阈值电压(离子注入剂量能够影响晶体管的阈值电压)，从而会使得第一晶体管的阈值电压减小。
进一步的，若所述栅极结构140向靠近所述第二有源区120且远离所述第一有源区110的方向偏移，伪栅部141会向靠近所述第二有源区120且远离所述第一有源区110的方向偏移，由此伪栅部141阻挡的第二有源区120的离子注入剂量会增加(栅极结构越靠近有源区所阻挡的离子注入剂量越多)，即会使得所述第二有源区120的离子注入剂量减小，即会影响所述第二有源区120的离子注入剂量，由此会影响后续形成的第二晶体管的阈值电压(离子注入剂量能够影响晶体管的阈值电压)，从而会使得第二晶体管的阈值电压减小。即，所述栅极结140的套准精度可以影响第一晶体管的阈值电压和第二晶体管的阈值电压。
由此，通过比较所述第一晶体管的阈值电压与所述第二晶体管的阈值电压的大小，可以有效的确定所述栅极结构140与所述第一有源区110和所述二有源区120的套准精度是否合格，从而提高测量的所述栅极结构130与所述有源区之间的套准精度的准确性。
基于同一发明构思，本申请还提供一种测试结构，所述测试结构包括：半导体衬底100，所述半导体衬底100包括用于形成第一晶体管的第一有源区110、用于形成第二晶体管的第二有源区120以及用于间隔第一有源区110和第二有源区120的间隔区130；所述栅极结构140包括一栅极部142以及与所述栅极部142相连的一伪栅部141，所述栅极部142沿第一方向延伸，并覆盖部分所述间隔区130、部分所述第一有源区110和部分所述第二有源区120，所述伪栅部141沿第二方向延伸，并覆盖部分所述间隔区130，所述第一方向与所述第二方向垂直；第一轻掺杂源漏区150，所述第一轻掺杂源漏区150位于所述第一有源区110中；第二轻掺杂源漏区151，所述第二轻掺杂源漏区151位于所述第二有源区120中。其中，所述栅极结构在水平方向上的截面呈十字型。
综上可见，在本发明提供的测试结构及测试方法中，通过在半导体衬底上形成栅极结构，所述栅极结构包括一栅极部以及与所述栅极部相连的一伪栅部，所述栅极部沿第一方向延伸，并覆盖部分所述间隔区、部分所述第一有源区和部分所述第二有源区，所述伪栅部沿第二方向延伸，并覆盖部分所述间隔区，所述第一方向与所述第二方向垂直，然后，以所述栅极结构为掩膜对所述第一有源区和所述第二有源区进行倾斜离子注入，形成位于所述第一有源区中的第一轻掺杂源漏区，以形成第一晶体管，以及形成位于所述第二有源区中的第二轻掺杂源漏区，以形成第二晶体管；接着，获取所述第一晶体管的阈值电压，并获取所述第二晶体管的阈值电压；以及，比较所述第一晶体管的阈值电压与所述第二晶体管的阈值电压的大小，并根据比较结果确定所述栅极结构与所述第一有源区和所述二有源区之间的套准精度是否合格。由此，可以有效的得到所述栅极结构与所述第一有源区和所述二有源区之间的套准精度是否合格，从而可以提高测量的栅极结构与有源区之间的套准精度的准确性。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (10)

1.一种测试方法，其特征在于，所述测试方法包括：
提供一半导体衬底，所述半导体衬底包括用于形成第一晶体管的第一有源区、用于形成第二晶体管的第二有源区以及间隔所述第一有源区和所述第二有源区的间隔区；
在所述半导体衬底上形成栅极结构，所述栅极结构包括一栅极部以及与所述栅极部相连的一伪栅部，所述栅极部沿第一方向延伸，并覆盖部分所述间隔区、部分所述第一有源区和部分所述第二有源区，所述伪栅部沿第二方向延伸，并覆盖部分所述间隔区，所述第一方向与所述第二方向垂直；
以所述栅极结构为掩膜对所述第一有源区和所述第二有源区进行倾斜离子注入，形成位于所述第一有源区中的第一轻掺杂源漏区，以形成第一晶体管，以及形成位于所述第二有源区中的第二轻掺杂源漏区，以形成第二晶体管；
获取所述第一晶体管的阈值电压，并获取所述第二晶体管的阈值电压；以及，
比较所述第一晶体管的阈值电压与所述第二晶体管的阈值电压的大小，并根据比较结果确定所述栅极结构与所述第一有源区和所述二有源区之间的套准精度是否合格。
2.如权利要求1所述的测试方法，其特征在于，所述第一晶体管包括所述第一轻掺杂源漏区和所述栅极部中覆盖所述第一有源区的部分，所述第二晶体管包括所述第二轻掺杂源漏区和所述栅极部中覆盖所述第二有源区的部分。
3.如权利要求1所述的测试方法，其特征在于，以所述栅极结构为掩膜，对所述第一有源区和所述第二有源区进行倾斜离子注入时，采用的注入角度为1°～89°，所述注入角度为倾斜离子注入的注入方向与垂直于所述第一有源区或所述第二有源区的平面之间的夹角。
4.如权利要求1所述的测试方法，其特征在于，比较所述第一晶体管的阈值电压与所述第二晶体管的阈值电压的大小，并根据比较结果确定所述栅极结构与所述第一有源区和所述二有源区之间的套准精度是否合格的方法包括：
获取所述第一晶体管的阈值电压与所述第二晶体管的阈值电压之间的差值，并将所述差值与一阈值进行比较；
若所述差值小于或者等于所述阈值，则判定为所述栅极结构与所述第一有源区和所述二有源区之间的套准精度合格；
若所述差值大于所述阈值，则判定为所述栅极结构与所述第一有源区和所述二有源区之间的套准偏移；其中，所述阈值为0～0.8。
5.如权利要求4所述的测试方法，其特征在于，若第一晶体管的阈值电压大于所述第二晶体管的阈值电压，则判定为所述栅极结构向靠近所述第二有源区且远离所述第一有源区的方向偏移；
若所述第一晶体管的阈值电压小于所述第二晶体管的阈值电压，则判定为所述栅极结构向靠近所述第一有源区且远离所述第二有源区的方向偏移。
6.如权利要求1所述的测试方法，其特征在于，在形成所述第一轻掺杂源漏区和第二轻掺杂源漏区之后，所述测试方法还包括：分别在所述第一轻掺杂源漏区、所述第二轻掺杂源漏区和所述栅极结构上形成接触结构。
7.如权利要求6所述的测试方法，其特征在于，所述接触结构的形成方法包括：形成介质层，所述介质层覆盖所述栅极结构和所述半导体衬底；以及
在所述介质层中形成所述接触结构。
8.如权利要求1所述的测试方法，其特征在于，所述栅极结构在水平方向上的截面呈十字型。
9.一种测试结构，其特征在于，所述测试结构包括：
半导体衬底，所述半导体衬底包括用于形成第一晶体管的第一有源区、用于形成第二晶体管的第二有源区以及用于隔离所述第一有源区和所述第二有源区的间隔区；
栅极结构，所述栅极结构包括一栅极部以及与所述栅极部相连的一伪栅部，所述栅极部沿第一方向延伸，并覆盖部分所述间隔区、部分所述第一有源区和部分所述第二有源区，所述伪栅部沿第二方向延伸，并覆盖部分所述间隔区，所述第一方向与所述第二方向垂直；
第一轻掺杂源漏区，所述第一轻掺杂源漏区位于所述第一有源区中；
第二轻掺杂源漏区，所述第二轻掺杂源漏区位于所述第二有源区中。
10.如权利要求9所述的测试结构，其特征在于，所述栅极结构在水平方向上的截面呈十字型。
CN202011272756.3A 2020-11-12 2020-11-12 测试结构及测试方法 Active CN112331579B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011272756.3A CN112331579B (zh) 2020-11-12 2020-11-12 测试结构及测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011272756.3A CN112331579B (zh) 2020-11-12 2020-11-12 测试结构及测试方法

Publications (2)

Publication Number Publication Date
CN112331579A true CN112331579A (zh) 2021-02-05
CN112331579B CN112331579B (zh) 2023-11-24

Family

ID=74318281

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011272756.3A Active CN112331579B (zh) 2020-11-12 2020-11-12 测试结构及测试方法

Country Status (1)

Country Link
CN (1) CN112331579B (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002094051A (ja) * 2000-09-13 2002-03-29 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
CN101022105A (zh) * 2006-02-16 2007-08-22 中芯国际集成电路制造(上海)有限公司 半导体器件的测试装置和用于制造测试装置的基版
CN102569090A (zh) * 2010-12-31 2012-07-11 中芯国际集成电路制造(北京)有限公司 Nmos晶体管的形成方法
CN103137695A (zh) * 2011-12-02 2013-06-05 中芯国际集成电路制造(上海)有限公司 半导体存储单元、制造方法及其存储单元阵列
CN103715133A (zh) * 2012-09-29 2014-04-09 中芯国际集成电路制造(上海)有限公司 Mos晶体管及其形成方法
CN105206531A (zh) * 2014-06-30 2015-12-30 中芯国际集成电路制造(上海)有限公司 晶体管及其形成方法
CN106486362A (zh) * 2015-08-28 2017-03-08 中芯国际集成电路制造(上海)有限公司 测试结构及其形成方法、测试方法
CN107799526A (zh) * 2017-10-17 2018-03-13 上海华虹宏力半导体制造有限公司 Mtp器件及其制造方法
CN108198765A (zh) * 2017-12-28 2018-06-22 上海华力微电子有限公司 适用于离子注入工艺套刻精度的评估方法
CN108735727A (zh) * 2017-04-14 2018-11-02 中芯国际集成电路制造(上海)有限公司 晶体管版图结构、晶体管及制作方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002094051A (ja) * 2000-09-13 2002-03-29 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
CN101022105A (zh) * 2006-02-16 2007-08-22 中芯国际集成电路制造(上海)有限公司 半导体器件的测试装置和用于制造测试装置的基版
CN102569090A (zh) * 2010-12-31 2012-07-11 中芯国际集成电路制造(北京)有限公司 Nmos晶体管的形成方法
CN103137695A (zh) * 2011-12-02 2013-06-05 中芯国际集成电路制造(上海)有限公司 半导体存储单元、制造方法及其存储单元阵列
CN103715133A (zh) * 2012-09-29 2014-04-09 中芯国际集成电路制造(上海)有限公司 Mos晶体管及其形成方法
CN105206531A (zh) * 2014-06-30 2015-12-30 中芯国际集成电路制造(上海)有限公司 晶体管及其形成方法
CN106486362A (zh) * 2015-08-28 2017-03-08 中芯国际集成电路制造(上海)有限公司 测试结构及其形成方法、测试方法
CN108735727A (zh) * 2017-04-14 2018-11-02 中芯国际集成电路制造(上海)有限公司 晶体管版图结构、晶体管及制作方法
CN107799526A (zh) * 2017-10-17 2018-03-13 上海华虹宏力半导体制造有限公司 Mtp器件及其制造方法
CN108198765A (zh) * 2017-12-28 2018-06-22 上海华力微电子有限公司 适用于离子注入工艺套刻精度的评估方法

Also Published As

Publication number Publication date
CN112331579B (zh) 2023-11-24

Similar Documents

Publication Publication Date Title
US8667440B2 (en) TCAD emulation calibration method of SOI field effect transistor
US8664968B2 (en) On-die parametric test modules for in-line monitoring of context dependent effects
US7144746B2 (en) Method for monitoring implantation depth of impurity
CN112331579B (zh) 测试结构及测试方法
CN101022105B (zh) 半导体器件的测试装置和用于制造测试装置的基版
CN103258813A (zh) 部分耗尽soi mosfet的测试结构及其形成方法
CN113257790B (zh) 漏电测试结构及漏电测试方法
CN109300799B (zh) 半导体结构、测试系统、测试方法及半导体结构的制作方法
US8674355B2 (en) Integrated circuit test units with integrated physical and electrical test regions
US7391226B2 (en) Contact resistance test structure and methods of using same
CN103887194A (zh) 并行测试器件
CN108172526B (zh) 一种检测多晶硅是否出现短路的检测方法
CN113496904A (zh) 功率器件套刻偏差电性测量结构及方法
US9506965B2 (en) Alternately arranged overlay marks having asymmetric spacing and measurement thereof
US20070257258A1 (en) Semiconductor evaluation device and evaluation method using the same
US10103070B2 (en) Dynamic integrated circuit fabrication methods
CN107316856B (zh) 离子注入异常的检测结构及其制备方法，以及检测方法
US6403979B1 (en) Test structure for measuring effective channel length of a transistor
US12020993B2 (en) Test structure and testing method thereof
KR100958623B1 (ko) 트랜지스터의 공핍층 깊이 측정 방법, 측정 패턴 및 그패턴의 제조 방법
KR20080029699A (ko) 리세스 깊이 측정 방법
WO2022041270A1 (zh) 半导体元件、半导体元件的测试方法和设备
JP3827983B2 (ja) 半導体評価方法および半導体評価装置
KR100826761B1 (ko) 시모스 공정의 단계별 테스트 패턴 세트와 테스트 방법
KR100641547B1 (ko) 모스펫의 스파이스 시뮬레이션 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant