CN107316856B - 离子注入异常的检测结构及其制备方法,以及检测方法 - Google Patents
离子注入异常的检测结构及其制备方法,以及检测方法 Download PDFInfo
- Publication number
- CN107316856B CN107316856B CN201610263659.5A CN201610263659A CN107316856B CN 107316856 B CN107316856 B CN 107316856B CN 201610263659 A CN201610263659 A CN 201610263659A CN 107316856 B CN107316856 B CN 107316856B
- Authority
- CN
- China
- Prior art keywords
- ion implantation
- region
- semiconductor layer
- area
- monitoring points
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Element Separation (AREA)
Abstract
本发明提供的离子注入异常的检测结构及其制备方法,以及检测方法中,包括:半导体衬底,所述半导体衬底包括依次层叠的底层半导体层、埋氧层及顶层半导体层,所述半导体衬底包括第一区域和第二区域;所述第一区域的顶层半导体层中具有多个离子注入区域,所述第二区域的底层半导体层中具有与所述多个离子注入区域一一对应的监测点,相互对应的所述离子注入区域和所述监测点采用同一步离子注入工艺形成。本发明中,确定形成的器件中是否存在离子注入沟道效应,并能准确确定是在进行哪一步的离子注入时发生的离子注入沟道效应,从而为后续改善工艺条件提供参考,提高器件的性能。
Description
技术领域
本发明涉及半导体制造技术领域,尤其涉及一种离子注入异常的检测结构及其检测方法。
背景技术
半导体制造中离子注入(implant)的精确性将直接影响到产品众多电性参数的好坏。由于机器异常、工艺设计缺陷等因素,导致离子注入过程中的注入离子的能量、剂量或角度等产生偏差。此外,离子注入沟道效应也会影响器件的电性参数,离子注入沟道是指注入的离子沿着晶格沟道遂穿到不应注入离子区域的现象。当不应注入离子的区域有离子掺杂时,就会产生电性偏差导致器件出现漏电,短路等失效现象。
现有技术中,通常采用二次离子质谱分析(SIMS)对半导体器件的离子注入异常进行检测,SIMS可以分析包括氢在内的全部元素并能给出同位素的信息,分析化合物组分和分子结构。SIMS具有很高的灵敏度,可达到ppm甚至ppb的量级。通过SIMS可以直接定性定量的分析离子注入的能量、剂量和角度等信息,从而分析离子注入状态是否符合要求,工艺设计是否达到了预期目标。随着技术的不断进步,半导体器件尺寸越来越小,从而对离子注入的精确性要求越来越高,因此,对SIMS的检测精度要求也越来越高。
然而,对于生长在SOI衬底上的器件,由于SOI衬底中间具有埋氧层,所以部分离子注入出现离子注入沟道效应时会直接将离子注入到埋氧层内,导致器件漏电。并且,由于埋氧层的绝缘性质,现有技术难以通过SIMS进行离子或元素探测来验证离子注入沟道效应,更不可能确定是哪一步离子注入工艺异常导致的。因此,本领域亟需发明一种检测离子注入异常的检测结构以及检测方法。
发明内容
本发明的目的在于,提供一种离子注入异常的检测结构及其制备方法,以及检测方法,以解决现有技术中难以确定器件结构中是否确定离子注入沟道效应,并确定哪一层的离子注入引起的。
为解决上述技术问题,本发明提供一种离子注入异常的检测结构,包括:半导体衬底,所述半导体衬底包括依次层叠的底层半导体层、埋氧层及顶层半导体层,所述半导体衬底包括第一区域和第二区域;所述第一区域的顶层半导体层中具有多个离子注入区域,所述第二区域的底层半导体层中具有与所述多个离子注入区域一一对应的监测点,相互对应的所述离子注入区域和所述监测点采用同一步离子注入工艺形成。
可选的,所述第二区域位于所述半导体衬底的切割道中。
可选的,所述第一区域中形成有PMOS晶体管和/或NMOS晶体管。
可选的,所述监测点上形成有层间介质层。
可选的,所述底层半导体层的材料为硅、锗或锗硅中的一种。
可选的,所述顶层半导体层的材料为硅、锗或锗硅中的一种。
相应的,本发明还提供一种离子注入异常检测结构的制备方法,包括:
提供半导体衬底,所述半导体衬底包括依次层叠的底层半导体层、埋氧层及顶层半导体层,所述半导体衬底包括第一区域和第二区域;
选择性刻蚀所述第二区域的顶层半导体层及埋氧层,暴露所述第二区域的部分底层半导体层;
依次在所述第一区域的顶层半导体层中形成多个离子注入区域,并在所述第二区域的底层半导体层中形成与所述多个离子注入区域一一对应的多个监测点,相互对应的所述离子注入区域和所述监测点采用同一步离子注入工艺形成。
可选的,所述第二区域位于所述半导体衬底的切割道中。
可选的,还包括:在所述第一区域中形成PMOS晶体管和/或NMOS晶体管。
可选的,依次在所述第一区域的顶层半导体层中形成多个离子注入区域,并在所述第二区域的底层半导体层中形成与所述多个离子注入区域一一对应的多个监测点的步骤包括:
在所述第一区域和第二区域上形成光阻,所述光阻暴露出一部分所述第一 区域和一部分所述第二区域的底层半导体层,同时对暴露的所述第一区域和暴露的所述底层半导体层进行离子注入,分别形成相互对应的一个所述离子注入区域和一个所述监测点;
去除所述光阻。
可选的,还包括:形成所述多个监测点之后,在所述第二区域上覆盖层间介质层,将所述多个监测点与所述第一区域隔离。
本发明的另一面,还提供一种离子注入异常的检测方法,包括:
提供根据上述的离子注入异常的检测方法得到的检测结构;
去除所述第二区域的顶层半导体层及埋氧层,暴露出所述第二区域的底层半导体层;
对所述多个监测点进行二次离子质谱分析。
可选的,还包括:对所述第一区域进行电性分析,将电性分析异常的半导体衬底中的第二区域的多个监测点与电性分析正常的半导体衬底中的第二区域的多个监测点进行一一对比,确定离子注入异常的工艺。
与现有技术相比,本发明提供的离子注入异常的检测结构及其检测方法中,在半导体衬底的第一区域的顶层半导体层中形成多个离子注入区域,以形成器件结构,而在第二区域的底层半导体层中形成一一对应的多个监测点。将第二区域中的顶层半导体层和埋氧层去除,对多个监测点进行质谱分析,确定形成的器件中是否存在离子注入沟道效应的现象,并能够确定是在进行哪一步的离子注入时发生的离子注入引起的,从而为后续改善工艺条件提供参考,提高器件的性能。
此外,本发明提供的离子注入异常的检测结构及其检测方法中,所述监测点上形成有层间介质层,使得多个监测点与第一区域中的离子注入区域绝缘隔离。
附图说明
图1为本发明一实施例中的离子注入异常的检测的方法流程图;
图2为本发明一实施例中的半导体衬底的结构示意图;
图3为本发明一实施例中的形成隔离结构的示意图;
图4为本发明一实施例中形成浅沟槽隔离结构的结构示意图;
图5为本发明一实施例中对第二区域进行刻蚀的结构示意图;
图6为本发明一实施例中进行离子注入的结构示意图;
图7为本发明一实施例中形成多个监测点的结构示意图;
图8为本发明一实施例中形成检测结构的结构示意图;
图9为本发明一实施例中对监测点进行二次离子质谱分析的示意图。
具体实施方式
下面将结合示意图对本发明的离子注入异常的检测结构及其制备方法,以及检测方法进行更详细的描述,其中表示了本发明的优选实施例,应该理解本领域技术人员可以修改在此描述的本发明,而仍然实现本发明的有利效果。因此,下列描述应当被理解为对于本领域技术人员的广泛知道,而并不作为对本发明的限制。
为了清楚,不描述实际实施例的全部特征。在下列描述中,不详细描述公知的功能和结构,因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中,必须做出大量实施细节以实现开发者的特定目标,例如按照有关系统或有关商业的限制,由一个实施例改变为另一个实施例。另外,应当认为这种开发工作可能是复杂和耗费时间的,但是对于本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明的核心思想在于,提供的离子注入异常的检测结构及其制备方法,以及检测方法中,在半导体衬底的第一区域的顶层半导体层中形成多个离子注入区域,以形成器件结构,而在第二区域的底层半导体层中形成与多个离子注入区域一一对应的监测点,并且,多个监测点与第一区域中的离子注入区域绝缘隔离。将第二区域中的顶层半导体层和埋氧层去除,对多个监测点进行质谱分析,确定形成的器件中是否存在离子注入沟道效应的现象,并能够确定是在 进行哪一步的离子注入时发生的离子注入引起的,从而为后续改善工艺条件提供参考,提高器件的性能。
此外,本发明的第二区域位于半导体衬底的切割道中,从而在器件结构制备的同时在半导体衬底的切割道上制备监测点,不需要进行额外的工艺,且不会对原有的器件结构产生影响。
以下结合附图对本发明的防止离子注入异常的检测结构及其检测方法进行详细的描述,图1为离子注入异常的检测方法的流程图,图2~图9为各步骤对应的结构示意图。本发明的检测方法包括如下步骤:
首先,执行步骤S1,参考图2所示,提供半导体衬底100,所述半导体衬底100为SOI衬底,即由下至上依次包括底层半导体层110、埋氧层120及顶层半导体层130,所述底层半导体层110的材料为硅、锗或锗硅等本领域公知的半导体材料中的一种。所述埋氧层120为氧化硅,所述顶层半导体层130的材料为硅、锗或锗硅等本领域公知的半导体材料中的一种。并且,所述半导体衬底100包括第一区域10和第二区域20,所述第一区域10用于形成有PMOS晶体管和/或NMOS晶体管。例如,参考图3所示,本实施例中,按照正常的PMOS晶体管或NMOS晶体管的制备工艺,在第二区域20上形成第一光阻310,在所述第一区域10上形成场氧210和氮化硅层220,之后,在第一区域10上形成第二光阻320,并刻蚀氮化硅层220和场氧210,接着,参考图4所示,从而在刻蚀后的区域形成浅沟槽隔离结构400。
接着,执行步骤S2,参考图5所示,在第一区域10上形成第三光阻330,在第二区域20上形成第四光阻340,以第三光阻330和第四光阻340为掩膜,选择性刻蚀所述第二区域20的顶层半导体层130及埋氧层120,暴露所述第二区域20的部分底层半导体层110,用于后续形成监测点,从而进行离子注入的二次离子质谱分析。
执行步骤S3,参考图6和图7所示,依次在所述第一区域10的顶层半导体层130中形成多个离子注入区域(图中未示出),并一一对应的在所述第二区域20的底层半导体层110中形成多个监测点500,相互对应的所述离子注入区域和所述监测点500采用同一步离子注入工艺形成。在本发明中,在所述第一区域10形成所述多个离子注入区域,在所述第二区域20中形成相应的所述多个 监测点500的步骤包括:
首先,参考图6中所示,按照正常的PMOS晶体管或NMOS晶体管的离子注入步骤,在所述第一区域10依次形成PMOS晶体管或NMOS晶体管的阱区、源区、漏区等结构,同时在所述第二区域20制备监测点500。较佳的,所述第二区域20位于所述半导体衬底100的切割道(scribe line)上,需要说明的是,在第一区域10上进行器件结构制备的同时在半导体衬底100的切割道上制备监测点,不需要进行额外的工艺,且不会对原有的器件结构产生影响。具体的,在所述第一区域10上形成第五光阻350,暴露一部分的第一区域10,同时在所述第二区域20上形成第六光阻360,暴露一部分所述第二区域20的底层半导体层110,同时对暴露的所述第一区域10和暴露的所述底层半导体层110进行离子注入,从而在所述半导体衬底100中形成了离子注入区域(如PMOS晶体管或NMOS晶体管的阱区、源区或漏区等结构)和与之对应的监测点500,在对器件进行检测时,不需要对第一区域10中的器件进行二次离子质谱分析,只要对第二区域20中的监测点进行二次离子质谱分析即可确定存在离子注入异常的工艺。
接着,去除所述第五光阻350和第六光阻360。
之后,重复上述两步骤,进行下一步的离子注入工艺。例如,在第一区域上形成另一光阻,且暴露部分所述第一区域用于进行离子注入,同时在所述第二区域上形成再一光阻,且暴露另一部分所述第二区域的底层半导体层,同时对暴露的所述第一区域和暴露的所述底层半导体层进行离子注入,分别形成另一离子注入区域以及与之对应的监测点,从而形成多个离子注入区域及一一对应的监测点,形成的结构参考图7中所示。
参考图8所示,本实施例中,形成所述多个监测点500之后,在第一区域10和所述第二区域20上覆盖层间介质层600,层间介质层600将所述多个监测点500与所述第一区域10隔离,从而监测点500不会对第一区域10中的器件产生影响。
相应的,在本发明中提供离子注入异常的检测方法,并且,采用SIMS对离子注入异常进行检测,包括:执行步骤S4,去除所述第二区域20的顶层半导体层130及埋氧层120,将多个监测点500暴露出来,形成图9中所示的结构。本 实施例中,可以采用干法刻蚀工艺去除顶层半导体层130和埋氧层120,然而,并不限于采用干法刻蚀工艺去除,对发明对此不予限制。
之后,执行步骤S5,对所述多个监测点500进行二次离子质谱分析。具体的,先对所述第一区域10中的器件进行电性分析,确定器件中是否存在离子注入沟道效应。若电性分析异常,则存在离子注入沟道效应,若电性分析正常,则不存在离子注入沟道效应。接着,将电性分析异常与电性分析正常的半导体衬底100的第二区域20的多个监测点500进行逐一对比分析,
继续参考图9所示,对监测点500采用二次离子质谱分析,将一定能量的离子源向监测点入射,监测点中的物质发生离子溅射形成二次离子,二次离子被接收器700接收,接收器700对接收到的二次离子的元素种类、浓度进行分析。当电性分析异常与电性分析正常的半导体衬底100的第二区域20的多个监测点500的对比结果超过预先设定的范围时,则可以最终确定哪一步的离子注入工艺异常。因此,通过上述检测步骤,本发明中可以确定离子注入工艺中是否存在离子注入沟道效应,并确定是哪一步离子注入工艺出现问题,从而为改善工艺条件提供参考。
相应的,参考图8所示,本发明提供一种离子注入异常的检测结构,包括:半导体衬底100,所述半导体衬底100由下至上依次包括底层半导体层110、埋氧层120及顶层半导体层130,所述半导体衬底100包括第一区域10和第二区域20;所述第一区域10中具有多个离子注入区域,所述第二区域20的底层半导体层110中具有与所述多个离子注入区域一一对应的监测点500,相互对应的所述离子注入区域和所述监测点500采用同一步离子注入工艺形成。
综上所述,提供的离子注入异常的检测结构及其制备方法,以及检测方法中,在半导体衬底的第一区域的顶层半导体层中形成多个离子注入区域,以形成器件结构,而在第二区域的底层半导体层中形成一一对应的多个监测点,并且,多个监测点与第一区域中的离子注入区域绝缘隔离。将第二区域中的顶层半导体层和埋氧层去除,对多个监测点进行质谱分析,确定形成的器件中是否存在离子注入沟道效应的现象,并能够确定是在进行哪一步的离子注入时发生的离子注入引起的,从而为后续改善工艺条件提供参考,提高器件的性能。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发 明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。
Claims (13)
1.一种离子注入异常的检测结构,其特征在于,包括:半导体衬底,所述半导体衬底包括依次层叠的底层半导体层、埋氧层及顶层半导体层,所述半导体衬底包括第一区域和第二区域;所述第一区域的顶层半导体层中具有多个离子注入区域,所述第二区域的底层半导体层中具有与所述多个离子注入区域一一对应的监测点,相互对应的所述离子注入区域和所述监测点采用同一步离子注入工艺形成。
2.如权利要求1所述的离子注入异常的检测结构,其特征在于,所述第二区域位于所述半导体衬底的切割道中。
3.如权利要求1所述的离子注入异常的检测结构,其特征在于,所述第一区域中形成有PMOS晶体管和/或NMOS晶体管。
4.如权利要求1所述的离子注入异常的检测结构,其特征在于,所述监测点上形成有层间介质层。
5.如权利要求1所述的离子注入异常的检测结构,其特征在于,所述底层半导体层的材料为硅、锗或锗硅中的一种。
6.如权利要求1所述的离子注入异常的检测结构,其特征在于,所述顶层半导体层的材料为硅、锗或锗硅中的一种。
7.一种离子注入异常检测结构的制备方法,其特征在于,包括:
提供半导体衬底,所述半导体衬底包括依次层叠的底层半导体层、埋氧层及顶层半导体层,所述半导体衬底包括第一区域和第二区域;
选择性刻蚀所述第二区域的顶层半导体层及埋氧层,暴露所述第二区域的部分底层半导体层;
依次在所述第一区域的顶层半导体层中形成多个离子注入区域,并在所述第二区域的底层半导体层中形成与所述多个离子注入区域一一对应的多个监测点,相互对应的所述离子注入区域和所述监测点采用同一步离子注入工艺形成。
8.如权利要求7所述的离子注入异常检测结构的制备方法,其特征在于,所述第二区域位于所述半导体衬底的切割道中。
9.如权利要求7所述的离子注入异常检测结构的制备方法,其特征在于,还包括:在所述第一区域中形成PMOS晶体管和/或NMOS晶体管。
10.如权利要求7所述的离子注入异常检测结构的制备方法,其特征在于,依次在所述第一区域的顶层半导体层中形成多个离子注入区域,并在所述第二区域的底层半导体层中形成与所述多个离子注入区域一一对应的多个监测点的步骤包括:
在所述第一区域和第二区域上形成光阻,所述光阻暴露出一部分所述第一区域和一部分所述第二区域的底层半导体层,同时对暴露的所述第一区域和暴露的所述底层半导体层进行离子注入,分别形成相互对应的一个所述离子注入区域和一个所述监测点;
去除所述光阻。
11.如权利要求7所述的离子注入异常检测结构的制备方法,其特征在于,还包括:形成所述多个监测点之后,在所述第二区域上覆盖层间介质层,将所述多个监测点与所述第一区域隔离。
12.一种离子注入异常的检测方法,其特征在于,包括:
提供根据权利要求7至11任一所述的离子注入异常的检测方法得到的检测结构;
去除所述第二区域的顶层半导体层及埋氧层,暴露出所述第二区域的底层半导体层;
对所述多个监测点进行二次离子质谱分析。
13.如权利要求12所述的离子注入异常的检测方法,其特征在于,还包括:对所述第一区域进行电性分析,将电性分析异常的半导体衬底中的第二区域的多个监测点与电性分析正常的半导体衬底中的第二区域的多个监测点进行一一对比,确定离子注入异常的工艺。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610263659.5A CN107316856B (zh) | 2016-04-26 | 2016-04-26 | 离子注入异常的检测结构及其制备方法,以及检测方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610263659.5A CN107316856B (zh) | 2016-04-26 | 2016-04-26 | 离子注入异常的检测结构及其制备方法,以及检测方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107316856A CN107316856A (zh) | 2017-11-03 |
CN107316856B true CN107316856B (zh) | 2020-02-07 |
Family
ID=60184912
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610263659.5A Active CN107316856B (zh) | 2016-04-26 | 2016-04-26 | 离子注入异常的检测结构及其制备方法,以及检测方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107316856B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112903800B (zh) * | 2021-01-26 | 2023-06-02 | 上海华力微电子有限公司 | 半导体结构分析方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101329989A (zh) * | 2007-06-22 | 2008-12-24 | 中芯国际集成电路制造(上海)有限公司 | 一种检测离子注入设备的方法 |
CN101393906A (zh) * | 2007-09-17 | 2009-03-25 | 中芯国际集成电路制造(上海)有限公司 | 离子注入测试体、离子注入区掩膜版及离子注入测试方法 |
CN102087962A (zh) * | 2009-12-04 | 2011-06-08 | 中芯国际集成电路制造(上海)有限公司 | 离子扩散及半导体器件形成的方法 |
CN103367187A (zh) * | 2012-03-28 | 2013-10-23 | 无锡华润上华科技有限公司 | 离子束均匀性的检测方法 |
CN103605388A (zh) * | 2013-10-25 | 2014-02-26 | 上海晶盟硅材料有限公司 | 通过离子注入晶片检测外延炉台温场温度的方法及校正外延炉台温场方法 |
CN104681460A (zh) * | 2013-11-28 | 2015-06-03 | 中芯国际集成电路制造(上海)有限公司 | 一种离子注入测试方法、测试结构和半导体器件 |
CN104752218A (zh) * | 2013-12-30 | 2015-07-01 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6107108A (en) * | 1998-08-14 | 2000-08-22 | Taiwan Semiconductor Manufacturing Company | Dosage micro uniformity measurement in ion implantation |
CN103887201A (zh) * | 2014-03-20 | 2014-06-25 | 上海华力微电子有限公司 | 用于检测p型源漏离子注入导致位错缺陷的方法 |
US9412838B2 (en) * | 2014-09-30 | 2016-08-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Ion implantation methods and structures thereof |
-
2016
- 2016-04-26 CN CN201610263659.5A patent/CN107316856B/zh active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101329989A (zh) * | 2007-06-22 | 2008-12-24 | 中芯国际集成电路制造(上海)有限公司 | 一种检测离子注入设备的方法 |
CN101393906A (zh) * | 2007-09-17 | 2009-03-25 | 中芯国际集成电路制造(上海)有限公司 | 离子注入测试体、离子注入区掩膜版及离子注入测试方法 |
CN102087962A (zh) * | 2009-12-04 | 2011-06-08 | 中芯国际集成电路制造(上海)有限公司 | 离子扩散及半导体器件形成的方法 |
CN103367187A (zh) * | 2012-03-28 | 2013-10-23 | 无锡华润上华科技有限公司 | 离子束均匀性的检测方法 |
CN103605388A (zh) * | 2013-10-25 | 2014-02-26 | 上海晶盟硅材料有限公司 | 通过离子注入晶片检测外延炉台温场温度的方法及校正外延炉台温场方法 |
CN104681460A (zh) * | 2013-11-28 | 2015-06-03 | 中芯国际集成电路制造(上海)有限公司 | 一种离子注入测试方法、测试结构和半导体器件 |
CN104752218A (zh) * | 2013-12-30 | 2015-07-01 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
Also Published As
Publication number | Publication date |
---|---|
CN107316856A (zh) | 2017-11-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100294063B1 (ko) | 개선된서브미크론기술을이용하여웨이퍼상의결함을결정하고처리하는방법 | |
US7713763B2 (en) | Test structure for monitoring process characteristics for forming embedded semiconductor alloys in drain/source regions | |
US8716037B2 (en) | Measurement of CMOS device channel strain by X-ray diffraction | |
TWI466211B (zh) | 電阻式測試結構、半導體裝置及電阻裝置之操作方法 | |
US20140361335A1 (en) | Device including a transistor having a stressed channel region and method for the formation thereof | |
CN109560001B (zh) | 半导体器件的缺陷检测结构、装置及其检测方法 | |
US20190237370A1 (en) | System and Method for Test Key Characterizing Wafer Processing State | |
CN107316856B (zh) | 离子注入异常的检测结构及其制备方法,以及检测方法 | |
CN107346752B (zh) | 半导体测试结构及其形成方法以及测试方法 | |
US11164800B2 (en) | Test structure, semiconductor device and method for obtaining fabricating information in semiconductor device | |
CN102142383B (zh) | 阱区位置检测方法 | |
JP2775021B2 (ja) | 電界効果トランジスタを製造する方法 | |
CN109300799B (zh) | 半导体结构、测试系统、测试方法及半导体结构的制作方法 | |
US9257353B1 (en) | Integrated circuits with test structures including bi-directional protection diodes | |
CN104752247B (zh) | 一种金属桥连缺陷的检测结构以及制备方法 | |
KR20170015060A (ko) | 기판에서의 결함의 존재 및 위치 검출 방법 | |
CN108172526B (zh) | 一种检测多晶硅是否出现短路的检测方法 | |
US6313480B1 (en) | Structure and method for evaluating an integrated electronic device | |
CN107452639B (zh) | 检测离子浓度的方法 | |
KR20040082114A (ko) | 이온주입설비의 이온주입 에너지 테스트방법 | |
CN111933545B (zh) | 一种光阻层阻挡能力的检测方法及检测系统 | |
CN112928038B (zh) | 一种检测方法 | |
KR20100062400A (ko) | 반도체 웨이퍼의 결함 분석 방법 | |
CN108010857B (zh) | 离子注入工艺对准质量的检验方法 | |
US7705406B2 (en) | Transistor array with selected subset having suppressed layout sensitivity of threshold voltage |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |