CN108198765A - 适用于离子注入工艺套刻精度的评估方法 - Google Patents

适用于离子注入工艺套刻精度的评估方法 Download PDF

Info

Publication number
CN108198765A
CN108198765A CN201711461652.5A CN201711461652A CN108198765A CN 108198765 A CN108198765 A CN 108198765A CN 201711461652 A CN201711461652 A CN 201711461652A CN 108198765 A CN108198765 A CN 108198765A
Authority
CN
China
Prior art keywords
alignment precision
secondary graphics
layer secondary
ion implantation
implantation technology
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711461652.5A
Other languages
English (en)
Other versions
CN108198765B (zh
Inventor
许箭
王艳云
毛智彪
杨正凯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201711461652.5A priority Critical patent/CN108198765B/zh
Publication of CN108198765A publication Critical patent/CN108198765A/zh
Application granted granted Critical
Publication of CN108198765B publication Critical patent/CN108198765B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

本发明提供一种适用于离子注入工艺套刻精度的评估方法，包括：提供半导体衬底，所述半导体衬底中具有前层辅助图形；于所述半导体衬底表面形成覆盖层；刻蚀部分所述覆盖层，暴露出所述前层辅助图形；于所述半导体衬底表面形成当层辅助图形，且所述当层辅助图形暴露出所述前层辅助图形；采用多种方法对所述当层辅助图形与所述前层辅助图形的套刻精度进行评估；测量不同方向上所述当层辅助图形与所述前层辅助图形的套刻精度；分别将多种方法评估得到的套刻精度与测量得到的套刻精度进行线性拟合，获得各自的线性拟合斜率及线性相关系数，确定与测量得到的套刻精度最接近的评估方法为最佳评估方法。本发明中，能够准确的评估不同套刻精度量测方法。

Description

适用于离子注入工艺套刻精度的评估方法
技术领域
本发明涉及光刻技术领域，尤其涉及一种适用于离子注入工艺套刻精度的评估方法。
背景技术
半导体技术的发展往往局限于光刻技术的发展，特征尺寸的缩小对硅片套刻精度提出了更加严格的要求。如果光刻层间套刻精度没有达到设计准则的要求，会导致前段器件功能和后段连线功能的失效，直接造成产品良率的损失。光刻工艺的套刻精度要求与半导体工艺的技术节点成正比，即更高的技术节点要求更精准的套刻精度。现在业界越来越重视光刻工艺中套刻精度的优化，相比于光刻工艺中关键层次(有源层、栅极层、接触孔层和金属连接层)而言，对于离子注入层次的套刻精度的研究和评估则容易被忽视。
离子注入是将原子或分子电离，加速到一定的能量后，再注入到芯片中进行掺杂的过程。随着器件尺寸微缩，需要更精确地控制各个器件的性能，离子注入的步骤随之增多，随之离子注入的光刻层也越来越多。在栅极形成之前，离子注入的目的是为了形成阱区(WELL)和调整阀值电压。在栅极形成以后，离子注入层，比如浅掺杂源漏极(LDD)，源漏级离子掺杂(Source/Drain)等。在整个半导体工艺中通常有好几道LDD的离子注入层，LDD的目的是通过浅掺杂抑制热载子效应和短沟道效应，同时起到延展源漏极的作用。随着光刻技术节点的推进，从90纳米，65/55纳米，45/40纳米，32/28纳米，22/20纳米，16/14纳米以及10纳米以下，离子注入层次的套刻精度的要求也越来越严格，因此对于套刻精度的评估也就显得格外重要。
目前业界在离子注入光刻层普遍使用的套刻精度量测方法是基于图像信号处理的套刻精度量测方法(IBO)，最通用的套刻标记称为BIB(Box In Box or Bar In Bar)，外面的Box或Bar在前层光刻步骤的时候留下来，而里面的Box或Bar在当层光刻步骤的时候曝出图形。通过量测前层和当层套刻标记中心的偏移获得相应的套刻精度。随着先进光刻工艺的推进，特别是双重图形技术(DP)及鳍式场效应晶体管(FinFET)在光刻工艺中的应用，离子注入光刻层底层结构具有复杂的三维结构，对光刻套刻精度量测方法的准确性和稳定性提出了更为严格的要求。因此新型光刻套刻精度量测方法也应运而生，如基于AIM(advanced image metrology)量测标记的量测方法和更为先进的基于衍射信号处理的套刻精度量测方法。判断一种新的量测方法能够能否真实反映晶圆的位移偏差，对于这些量测方法的评估就显得尤为重要。
通常，晶圆当层与前层的实际套刻精度可以通过设计合适的量测标记，利用扫描电子显微镜(SEM)进行量测得到。这对于光刻工艺关键层(如有源层、栅极层、接触孔层和金属连接层等)通常是有效的，因为这些关键层在光刻结束后会通过刻蚀从而将前层的量测标记显现出来，可供SEM量测获得实际套刻精度。而对于某些离子注入层而言，由于前层对准标记被一些膜层覆盖，无法对前层标记进行SEM量测，因此不能通过SEM量测晶圆的实际套刻精度，这就使得其他套刻精度量测方法的准确性评估失去参比对照。另外业界也有对待评估晶圆进行切片，以获得光刻胶在基底的剖面图来验证实际的套刻精度。这种切片方式具有一定的破坏性且很难获得整片晶圆上大量的数据来对套刻精度量测方法进行评估验证。
发明内容
本发明的目的在于，提供一种适用于离子注入工艺套刻精度的评估方法，解决现有技术中离子注入层套刻精度难以量测的问题。
为了实现上述目的，本发明一种适用于离子注入工艺套刻精度的评估方法，包括：
提供半导体衬底，所述半导体衬底中具有前层辅助图形；
于所述半导体衬底表面形成覆盖层；
刻蚀部分所述覆盖层，暴露出所述前层辅助图形；
于所述半导体衬底表面形成当层辅助图形，且所述当层辅助图形暴露出所述前层辅助图形；
采用多种方法对所述当层辅助图形与所述前层辅助图形的套刻精度进行评估；
测量不同方向上所述当层辅助图形与所述前层辅助图形的套刻精度；
分别将多种方法评估得到的套刻精度与测量得到的套刻精度进行线性拟合，获得各自的线性拟合斜率及线性相关系数，确定与测量得到的套刻精度最接近的评估方法为最佳评估方法。
可选的，所述前层辅助图形为周期排布的第一沟槽。
可选的，所述第一沟槽的宽度为5nm～2000nm。
可选的，所述当层辅助图形为周期排布的第二沟槽，且所述前层辅助图形与所述当层辅助图形的周期相同。
可选的，所述第二沟槽的宽度为5nm～2000nm。
可选的，所述周期为20nm～2000nm。
可选的，于所述半导体衬底表面形成覆盖层的步骤包括：于所述第一沟槽中填充介质层；依次于所述半导体衬底表面形成栅极氧化层及多晶硅栅极。
可选的，所述介质层为氧化硅、氮化硅、多晶硅、碳化硅、底部抗反射材料中的一种或几种的组合。
可选的，刻蚀部分所述覆盖层，暴露出所述前层辅助图形的步骤包括：于所述覆盖层上形成第一光阻；对所述第一光阻进行曝光、显影，暴露出部分所述覆盖层；刻蚀暴露出的所述覆盖层；去除所述第一光阻。
可选的，于所述半导体衬底表面形成当层辅助图形的步骤包括：于暴露出的所述前层辅助图形上形成第二光阻；对所述第二光阻进行曝光、显影，形成所述当层辅助图形。
可选的，采用基于图像信号处理的套刻精度量测方法或基于衍射信号处理的套刻精度量测方法评估所述套刻精度。
可选的，离子注入工艺为阱区离子注入工艺、多晶硅栅离子注入工艺、轻掺杂漏极离子注入工艺或源和漏离子注入工艺。
与现有技术相比，本发明的适用于离子注入工艺套刻精度的评估方法具有以下有益效果：
本发明中，通过在前层和当层光罩上加入前层辅助图形和当层辅助图形，并在前层辅助图形和当层辅助图形之间增加一道光刻、刻蚀工艺将有前层辅助图形区域的其他覆盖膜层打开，可以在离子注入光刻层次以CD-SEM量测的方法获得准确的当层辅助图形相对于前层辅助图形的套刻精度，并以此作为基准，从而较为准确的评估不同套刻精度量测方法。
附图说明
图1为本发明一实施例中适用于离子注入工艺套刻精度的评估方法的流程图；
图2为本发明一实施例中前层辅助图形的示意图；
图3为本发明一实施例中前层辅助图形的俯视示意图；
图4为本发明一实施例中形成覆盖层的结构示意图；
图5为本发明一实施例中形成第一光阻的示意图；
图6为本发明一实施例中图形化的第一光阻的示意图；
图7为本发明一实施例中刻蚀覆盖层的示意图；
图8为本发明一实施例中第二光阻的示意图；
图9为本发明一实施例中当层辅助图形的示意图；
图10为本发明一实施例中前层辅助图形与当层辅助图形套刻的俯视示意图；
图11为本发明一实施例中BIB、AIM套刻评估标记；
图12为本发明一实施例中BIB套刻精度评估结果；
图13为本发明一实施例中AIM套刻精度评估结果。
具体实施方式
下面将结合示意图对本发明的适用于离子注入工艺套刻精度的评估方法进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明的核心思想在于，提供一种适用于离子注入工艺套刻精度的评估方法，包括：提供半导体衬底，所述半导体衬底中具有前层辅助图形；于所述半导体衬底表面形成覆盖层；刻蚀部分所述覆盖层，暴露出所述前层辅助图形；于所述半导体衬底表面形成当层辅助图形，且所述当层辅助图形暴露出所述前层辅助图形；采用多种方法对所述当层辅助图形与所述前层辅助图形的套刻精度进行评估；测量不同方向上所述当层辅助图形与所述前层辅助图形的套刻精度；分别将多种方法评估得到的套刻精度与测量得到的套刻精度进行线性拟合，获得各自的线性拟合斜率及线性相关系数，确定与测量得到的套刻精度最接近的评估方法为最佳评估方法。本发明中，通过在前层和当层光罩上加入前层辅助图形和当层辅助图形，并在前层辅助图形和当层辅助图形之间增加一道光刻、刻蚀工艺将有前层辅助图形区域的其他覆盖膜层打开，可以在离子注入光刻层次以CD-SEM量测的方法获得准确的当层辅助图形相对于前层辅助图形的套刻精度，并以此作为基准，从而较为准确的评估不同套刻精度量测方法。
以下结合附图对本发明适用于离子注入工艺套刻精度的评估方法进行具体说明。本发明的套刻精度评估方法可针对130nm以上、90nm、65/55nm、45/40nm、32/28nm、22/20nm、16/14nm及10nm以下等技术节点，可应用于的离子注入工艺包括阱区离子注入工艺、多晶硅栅离子注入工艺、轻掺杂漏极离子注入工艺或源和漏离子注入工艺等，并且本发明的评估方法适用于不同的光刻机台，例如，I线光刻机、KrF光刻机、ArF光刻机、EUV光刻机台和电子束光刻机等。
参考图1中所示，本发明的适用于离子注入工艺套刻精度的评估方法包括如下步骤：
执行步骤S1，参考图2和图3所示，提供半导体衬底100，所述半导体衬底100中具有前层辅助图形，所述前层辅助图形为呈周期排布的第一沟槽110。本实施例中，所述周期P为20nm～2000nm，优选为100nm～1000nm，所述第一沟槽110的宽度S1为5nm～P，即5nm～2000nm，优选为30nm～300nm。
执行步骤S2，参考图4所示，于所述半导体衬底100表面形成覆盖层，具体步骤包括：于所述第一沟槽110中填充介质层120，所述介质层120为氧化硅、氮化硅、多晶硅、碳化硅、底部抗反射材料中的一种或几种的组合；依次于所述半导体衬底100表面形成栅极氧化层121及多晶硅栅极122。
执行步骤S3，刻蚀部分所述覆盖层，暴露出所述前层辅助图形，具体步骤包括：参考图5所示，于所述覆盖层上形成第一光阻131；参考图6所示，对所述第一光阻131进行曝光、显影，从而暴露出部分所述覆盖层；参考图7所示，刻蚀暴露出的所述覆盖层，从而将前层辅助图形暴露出来，即刻蚀所述半导体衬底100表面暴露出的栅极氧化层及多晶硅栅极；之后，去除所述第一光阻131。
执行步骤S4，于所述半导体衬底100表面形成当层辅助图形，且所述当层辅助图形暴露出所述前层辅助图形，同样的，所述当层辅助图形为周期排布的第二沟槽，且所述前层辅助图形与所述当层辅助图形的周期相同。本发明中，于所述半导体衬底表面形成当层辅助图形的步骤包括：参考图8所示，于暴露出的所述前层辅助图形上形成第二光阻132；，参考图9和图10所示，对所述第二光阻132进行曝光、显影，形成所述当层辅助图形132。本实施例中，所述当层辅助图形与所述前层辅助图形的周期相同，即第二沟槽的周期为20nm～2000nm，优选为100nm～1000nm，所述第二沟槽的宽度为S1～P，即第一沟槽的宽度～周期P，为5nm～2000nm，优选为10nm～1000nm。本实施例中，可以对多种不同尺寸的周期、前层辅助图形及当层辅助图形进行套刻精度的评估，周期、前层辅助图形及当层辅助图形的尺寸如下表一所示。图10中为前层辅助图形和当层辅助图形的套刻标记的俯视图，其中W1、W2表示图形水平(X)方向的偏移量。
表一：套刻精度评估辅助图形示例
执行步骤S5，采用多种方法对所述当层辅助图形与所述前层辅助图形的套刻精度进行评估，本发明中可以采用基于图像信号处理的套刻精度量测方法(IBO)或基于衍射信号处理的套刻精度量测方法(DBO)评估所述套刻精度等方法。例如，本实施例中分别采用BIB、AIM两种分别对套刻精度进行评估。图11中a表示BIB评估方法的套刻标记，b表示AIM评估方法的套刻标记，图12为采用BIB方法对分别X方向和Y方向的套刻精度进行评估结果，图13为采用AIM方法对分别X方向和Y方向的套刻精度进行评估结果。
执行步骤S6，测量不同方向上所述当层辅助图形与所述前层辅助图形的套刻精度，通过电子显微镜机台量测整片晶圆上栅极离子注入层次辅助图形相对于前层有源区辅助图形之间的偏移量。在水平(X)方向，可量测W1和W2的CD-SEM值，其在X方向的套刻精度OVL＝(W2-W1)/2，同理可得到竖直(Y)方向的套刻精度，并且，以CD-SEM量测结果作为其他套刻精度量测方法的评估标准。
执行步骤S7，分别将多种方法评估得到的套刻精度与测量得到的套刻精度进行线性拟合，获得各自的线性拟合斜率及线性相关系数，如下表二所示，确定与测量得到的套刻精度最接近的评估方法为最佳评估方法。从下表二中可知，AIM套刻精度的评估方法的线性相关斜率、线性相关系数更接近1，从而AIM套刻精度的评估方法更适合。
表二：套刻精度评估结果
综上所述，本发明提供的套刻精度的评估方法中，通过在前层和当层光罩上加入前层辅助图形和当层辅助图形，并在前层辅助图形和当层辅助图形之间增加一道光刻、刻蚀工艺将有前层辅助图形区域的其他覆盖膜层打开，可以在离子注入光刻层次以CD-SEM量测的方法获得准确的当层辅助图形相对于前层辅助图形的套刻精度，并以此作为基准，从而较为准确的评估不同套刻精度量测方法。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (12)

1.一种适用于离子注入工艺套刻精度的评估方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底中具有前层辅助图形；
于所述半导体衬底表面形成覆盖层；
刻蚀部分所述覆盖层，暴露出所述前层辅助图形；
于所述半导体衬底表面形成当层辅助图形，且所述当层辅助图形暴露出所述前层辅助图形；
采用多种方法对所述当层辅助图形与所述前层辅助图形的套刻精度进行评估；
测量不同方向上所述当层辅助图形与所述前层辅助图形的套刻精度；
分别将多种方法评估得到的套刻精度与测量得到的套刻精度进行线性拟合，获得各自的线性拟合斜率及线性相关系数，确定与测量得到的套刻精度最接近的评估方法为最佳评估方法。
2.如权利要求1所述的适用于离子注入工艺套刻精度的评估方法，其特征在于，所述前层辅助图形为周期排布的第一沟槽。
3.如权利要求2所述的适用于离子注入工艺套刻精度的评估方法，其特征在于，所述第一沟槽的宽度为5nm～2000nm。
4.如权利要求3所述的适用于离子注入工艺套刻精度的评估方法，其特征在于，所述当层辅助图形为周期排布的第二沟槽，且所述前层辅助图形与所述当层辅助图形的周期相同。
5.如权利要求4所述的适用于离子注入工艺套刻精度的评估方法，其特征在于，所述第二沟槽的宽度为5nm～2000nm。
6.如权利要求4所述的适用于离子注入工艺套刻精度的评估方法，其特征在于，所述周期为20nm～2000nm。
7.如权利要求1所述的适用于离子注入工艺套刻精度的评估方法，其特征在于，于所述半导体衬底表面形成覆盖层的步骤包括：于所述第一沟槽中填充介质层；依次于所述半导体衬底表面形成栅极氧化层及多晶硅栅极。
8.如权利要求8所述的适用于离子注入工艺套刻精度的评估方法，其特征在于，所述介质层为氧化硅、氮化硅、多晶硅、碳化硅、底部抗反射材料中的一种或几种的组合。
9.如权利要求1所述的适用于离子注入工艺套刻精度的评估方法，其特征在于，刻蚀部分所述覆盖层，暴露出所述前层辅助图形的步骤包括：于所述覆盖层上形成第一光阻；对所述第一光阻进行曝光、显影，暴露出部分所述覆盖层；刻蚀暴露出的所述覆盖层；去除所述第一光阻。
10.如权利要求1所述的适用于离子注入工艺套刻精度的评估方法，其特征在于，于所述半导体衬底表面形成当层辅助图形的步骤包括：于暴露出的所述前层辅助图形上形成第二光阻；对所述第二光阻进行曝光、显影，形成所述当层辅助图形。
11.如权利要求1所述的适用于离子注入工艺套刻精度的评估方法，其特征在于，采用基于图像信号处理的套刻精度量测方法或基于衍射信号处理的套刻精度量测方法评估所述套刻精度。
12.如权利要求1所述的适用于离子注入工艺套刻精度的评估方法，其特征在于，所述离子注入工艺为阱区离子注入工艺、多晶硅栅离子注入工艺、轻掺杂漏极离子注入工艺或源和漏离子注入工艺。
CN201711461652.5A 2017-12-28 2017-12-28 适用于离子注入工艺套刻精度的评估方法 Active CN108198765B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711461652.5A CN108198765B (zh) 2017-12-28 2017-12-28 适用于离子注入工艺套刻精度的评估方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711461652.5A CN108198765B (zh) 2017-12-28 2017-12-28 适用于离子注入工艺套刻精度的评估方法

Publications (2)

Publication Number Publication Date
CN108198765A true CN108198765A (zh) 2018-06-22
CN108198765B CN108198765B (zh) 2020-04-10

Family

ID=62585479

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711461652.5A Active CN108198765B (zh) 2017-12-28 2017-12-28 适用于离子注入工艺套刻精度的评估方法

Country Status (1)

Country Link
CN (1) CN108198765B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112331579A (zh) * 2020-11-12 2021-02-05 上海华虹宏力半导体制造有限公司 测试结构及测试方法
CN115877672A (zh) * 2023-01-09 2023-03-31 合肥晶合集成电路股份有限公司 套刻精度获取方法以及校正方法
CN117826547A (zh) * 2024-03-05 2024-04-05 合肥晶合集成电路股份有限公司 套刻检测方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1601379A (zh) * 2003-09-22 2005-03-30 南亚科技股份有限公司 制作晶圆试片的方法及评估光罩图案间迭对位准的方法
KR20070064161A (ko) * 2005-12-16 2007-06-20 삼성전자주식회사 반도체 소자의 오버레이 키 패턴 형성 방법
CN102386322A (zh) * 2010-08-25 2012-03-21 中芯国际集成电路制造(上海)有限公司 提高对准精度的方法
CN103681250A (zh) * 2012-09-17 2014-03-26 上海华虹宏力半导体制造有限公司 两次刻蚀成型图形的关键尺寸的控制方法
CN204303805U (zh) * 2014-10-10 2015-04-29 中芯国际集成电路制造(北京)有限公司 一种基于二维衍射的套刻精度量测结构
CN104749906A (zh) * 2015-04-23 2015-07-01 上海华力微电子有限公司 一种监控光刻机台稳定性的方法及系统
CN107316823A (zh) * 2017-07-12 2017-11-03 张婉婷 一种离子注入层图形套准偏差的检测方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1601379A (zh) * 2003-09-22 2005-03-30 南亚科技股份有限公司 制作晶圆试片的方法及评估光罩图案间迭对位准的方法
KR20070064161A (ko) * 2005-12-16 2007-06-20 삼성전자주식회사 반도체 소자의 오버레이 키 패턴 형성 방법
CN102386322A (zh) * 2010-08-25 2012-03-21 中芯国际集成电路制造(上海)有限公司 提高对准精度的方法
CN103681250A (zh) * 2012-09-17 2014-03-26 上海华虹宏力半导体制造有限公司 两次刻蚀成型图形的关键尺寸的控制方法
CN204303805U (zh) * 2014-10-10 2015-04-29 中芯国际集成电路制造(北京)有限公司 一种基于二维衍射的套刻精度量测结构
CN104749906A (zh) * 2015-04-23 2015-07-01 上海华力微电子有限公司 一种监控光刻机台稳定性的方法及系统
CN107316823A (zh) * 2017-07-12 2017-11-03 张婉婷 一种离子注入层图形套准偏差的检测方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112331579A (zh) * 2020-11-12 2021-02-05 上海华虹宏力半导体制造有限公司 测试结构及测试方法
CN112331579B (zh) * 2020-11-12 2023-11-24 上海华虹宏力半导体制造有限公司 测试结构及测试方法
CN115877672A (zh) * 2023-01-09 2023-03-31 合肥晶合集成电路股份有限公司 套刻精度获取方法以及校正方法
CN117826547A (zh) * 2024-03-05 2024-04-05 合肥晶合集成电路股份有限公司 套刻检测方法
CN117826547B (zh) * 2024-03-05 2024-06-07 合肥晶合集成电路股份有限公司 套刻检测方法

Also Published As

Publication number Publication date
CN108198765B (zh) 2020-04-10

Similar Documents

Publication Publication Date Title
CN108089412B (zh) 光刻套刻精度量测准确性的评估方法
US20170084506A1 (en) Structure and method for overlay marks
US7741221B2 (en) Method of forming a semiconductor device having dummy features
CN104155846B (zh) 采用单次曝光限定多层图案的方法
CN108198765A (zh) 适用于离子注入工艺套刻精度的评估方法
US20110124134A1 (en) End-cut first approach for critical dimension control
US20180130668A1 (en) Enhanced patterning of integrated circuit layer by tilted ion implantation
CN101398630B (zh) 对准及叠对的标记、及其掩模结构与使用方法
TWI379153B (en) Method of correcting mask pattern, photo mask, method of manufacturing semiconductor device, and semiconductor device
US7419882B2 (en) Alignment mark and alignment method for the fabrication of trench-capacitor dram devices
US8062810B2 (en) Method of correcting a mask pattern and method of manufacturing a semiconductor device
KR20120126442A (ko) 반도체 소자의 패턴 형성 방법
US7736844B2 (en) Overlay mark and method of forming the same
CN110034097B (zh) 半导体结构及其形成方法
CN110767601A (zh) 光刻版中沟槽的制造方法和沟槽刻蚀方法
US6800403B2 (en) Techniques to characterize iso-dense effects for microdevice manufacture
US20080261375A1 (en) Method of Forming a Semiconductor Device Having a Dummy Feature
CN210721012U (zh) 一种光刻版
US9377701B2 (en) Mask overlay control
Bailey et al. Reflectivity-induced variation in implant layer lithography
US6808946B1 (en) Method of using critical dimension measurements to control stepper process parameters
JP2013149708A (ja) 半導体装置の製造方法
US11143973B2 (en) Method for designing photomask
KR100842751B1 (ko) 듀얼폴리실리콘 게이트에 대한 광근접효과 보정 방법
KR20090069091A (ko) 오버레이 버니어 형성 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant