CN117826547A - 套刻检测方法 - Google Patents
套刻检测方法 Download PDFInfo
- Publication number
- CN117826547A CN117826547A CN202410244666.5A CN202410244666A CN117826547A CN 117826547 A CN117826547 A CN 117826547A CN 202410244666 A CN202410244666 A CN 202410244666A CN 117826547 A CN117826547 A CN 117826547A
- Authority
- CN
- China
- Prior art keywords
- layer
- dielectric layer
- interconnection
- detection method
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 230000000694 effects Effects 0.000 claims abstract description 8
- 239000010410 layer Substances 0.000 claims description 304
- 238000009792 diffusion process Methods 0.000 claims description 32
- 230000004888 barrier function Effects 0.000 claims description 29
- 238000000034 method Methods 0.000 claims description 16
- 230000008569 process Effects 0.000 claims description 11
- 238000005259 measurement Methods 0.000 claims description 9
- 239000000126 substance Substances 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 5
- 238000007517 polishing process Methods 0.000 claims description 5
- 238000001039 wet etching Methods 0.000 claims description 5
- 230000003667 anti-reflective effect Effects 0.000 claims description 4
- 238000013461 design Methods 0.000 claims description 4
- 239000012790 adhesive layer Substances 0.000 claims description 2
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 238000012360 testing method Methods 0.000 abstract description 9
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 10
- 239000010949 copper Substances 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- 230000005540 biological transmission Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000012212 insulator Substances 0.000 description 5
- 229910052757 nitrogen Inorganic materials 0.000 description 5
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 5
- 229910010271 silicon carbide Inorganic materials 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 238000010219 correlation analysis Methods 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供一种套刻检测方法，包括提供一衬底，所述衬底上形成有下层互连层，所述下层互连层上形成有上层介质层，所述上层介质层中形成有沟槽，所述沟槽的位置与所述下层互连层的位置相对应；形成上层通孔，所述上层通孔位于所述沟槽下方并与所述沟槽连通，所述上层通孔贯穿所述上层介质层，并延伸至所述下层互连层中以在所述下层互连层上形成凹坑；去除所述上层介质层，并暴露出所述下层互连层上的凹坑；采用特征尺寸测量用扫描电子显微镜测量所述凹坑的偏移量以判断所述上层通孔与所述下层互连层的对准效果。采用特征尺寸测量用扫描电子显微镜测量所述凹坑的偏移量，提高了测试的准确性和效率。
Description
技术领域
本发明涉及集成电路技术领域，特别涉及一种套刻检测方法。
背景技术
在半导体器件的制备过程中通常需要形成上下叠层的多个膜层，并在相应的膜层中形成各种元件，其中上下叠层的膜层中当层和前层需要对准，以便在当层中形成的某个元件与下层的某个元件上下对应或上下连接等，因此上下层之间的套刻(Overlay)成为影响器件性能的重要因素。
在半导体器件中，通常是通过在互连层上的介质层内形成通孔（Via）并填充导电材料进而形成互连结构来实现层间电连接的。对于高深宽比的通孔结构来说，光刻工艺的套刻很具有挑战性，同时在开发初期通过套刻对准标记（overlay mark）得到的量测数据真实性也需要与芯片（chip）内实际有效结构进行校准。传统的校准方式是在高深宽比结构形成后进行透射电子显微镜(Transmission Electron Microscope，TEM)量测和分析，以判断上层通孔与下层互连层是否出现超出规格的对准偏移。然而，采用TEM量测方式虽然可以得到较为准确的结果，但耗时耗力成本高，可以分析的样品数量非常有限。
发明内容
本发明的目的在于提供一种套刻检测方法，以解决传统的检测技术耗时耗力成本高的问题。
为解决上述技术问题，本发明提供一种套刻检测方法，包括：
提供一衬底，所述衬底上形成有下层互连层，所述下层互连层上形成有上层介质层，所述上层介质层中形成有沟槽，所述沟槽的位置与所述下层互连层的位置相对应；
形成上层通孔，所述上层通孔位于所述沟槽下方并与所述沟槽连通，所述上层通孔贯穿所述上层介质层，并延伸至所述下层互连层中以在所述下层互连层上形成凹坑；
去除所述上层介质层，并暴露出所述下层互连层上的凹坑；
采用特征尺寸测量用扫描电子显微镜测量所述凹坑的偏移量以判断所述上层通孔与所述下层互连层的对准效果。
可选的，所述下层互连层上还形成有上层扩散阻挡层，所述上层介质层覆盖所述上层扩散阻挡层。
可选的，先采用湿法刻蚀工艺去除所述上层介质层，再采用干法刻蚀工艺去除所述上层扩散阻挡层。
可选的，所述上层通孔的宽度小于所述沟槽的宽度。
可选的，形成所述上层通孔之后、去除所述上层介质层之前，还包括：
在所述上层通孔的底部和侧壁以及所述沟槽的底部和侧壁形成粘附层；
在所述上层通孔中形成贯通结构，并在所述沟槽内形成上层互连层，所述贯通结构电连接所述上层互连层和所述下层互连层。
可选的，去除所述上层介质层的方法包括：
采用化学机械研磨工艺去除所述上层互连层、贯通结构和上层介质层，并暴露出所述凹坑内的粘附层。
可选的，所述衬底上还形成有抗反射层，所述抗反射层覆盖所述上层介质层。
可选的，所述衬底上还形成有有机介电层，所述有机介电层填充所述沟槽并覆盖所述抗反射层，所述上层通孔贯穿所述有机介电层。
可选的，所述衬底上还形成有硬掩膜层，所述硬掩膜层中形成有开口，所述开口的位置与所述下层互连层的位置相对应。
可选的，采用特征尺寸测量用扫描电子显微镜测量所述凹坑的偏移量的步骤包括：采用特征尺寸测量用扫描电子显微镜识别凹坑，并测量所述凹坑的实际值与设计值的偏差以获取所述凹坑的偏移量。
在本发明提供的套刻检测方法中，衬底上形成有下层互连层，下层互连层上形成有上层介质层，上层介质层中形成有沟槽，沟槽的位置与下层互连层的位置相对应；在形成上层通孔时，上层通孔位于沟槽下方并与沟槽连通，上层通孔贯穿上层介质层，并延伸至下层互连层中以在所述下层互连层上形成凹坑，然后去除上层介质层和上层扩散阻挡层以暴露出下层互连层上的凹坑，再采用特征尺寸测量用扫描电子显微镜测量凹坑的偏移量以判断所述上层通孔与所述下层互连层的对准效果，本发明意想不到的技术效果是：本发明能够高效准确的量测衬底中高深宽比下的通孔与底层互连层的实际偏移量。
附图说明
本领域的普通技术人员将会理解，提供的附图用于更好地理解本发明，而不对本发明的范围构成任何限定。
图1是本发明实施例的套刻检测方法流程图。
图2是本发明实施例的形成图形化的硬掩膜层后的结构示意图。
图3是本发明实施例的形成上层通孔后的结构示意图。
图4是本发明实施例的湿法刻蚀去除上层介质层的结构示意图。
图5是本发明实施例的干法刻蚀去除扩散阻挡层的结构示意图。
图6是本发明实施例的形成上层互连层和贯通结构的结构示意图。
图7是本发明实施例的化学机械研磨去除上层互连层、贯通结构、上层介质层和扩散阻挡层的结构示意图。
附图中：
11-下层介质层；12-下层插塞；13a-下层扩散阻挡层；13b-上层扩散阻挡层；14-下层互连层；14a-互连层介质层；15-上层介质层；15’-沟槽；16-抗反射层；17-有机介电层；18-硬掩膜层；19-上层通孔；19a-凹坑；19b-粘附层；19c-上层互连层；19d-贯通结构。
具体实施方式
为使本发明的目的、优点和特征更加清楚，以下结合附图和具体实施例对本发明作进一步详细说明。需说明的是，附图均采用非常简化的形式且未按比例绘制，仅用以方便、明晰地辅助说明本发明实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。
如在本发明中所使用的，单数形式“一”、“一个”以及“该”包括复数对象，术语“或”通常是以包括“和/或”的含义而进行使用的，术语“若干”通常是以包括“至少一个”的含义而进行使用的，术语“至少两个”通常是以包括“两个或两个以上”的含义而进行使用的，此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”、“第三”的特征可以明示或者隐含地包括一个或者至少两个该特征，术语“近端”通常是靠近操作者的一端，术语“远端”通常是靠近患者的一端，“一端”与“另一端”以及“近端”与“远端”通常是指相对应的两部分，其不仅包括端点，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。此外，如在本发明中所使用的，一元件设置于另一元件，通常仅表示两元件之间存在连接、耦合、配合或传动关系，且两元件之间可以是直接的或通过中间元件间接的连接、耦合、配合或传动，而不能理解为指示或暗示两元件之间的空间位置关系，即一元件可以在另一元件的内部、外部、上方、下方或一侧等任意方位，除非内容另外明确指出外。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
图1是本发明实施例的套刻检测方法流程图。如图1所示，本实施例提供一种套刻检测方法，包括：
步骤S10，提供一衬底，所述衬底上形成有下层互连层，所述下层互连层上形成有上层介质层，所述上层介质层中形成有沟槽，所述沟槽的位置与所述下层互连层的位置相对应；
步骤S20，形成上层通孔，所述上层通孔位于所述沟槽下方并与所述沟槽连通，所述上层通孔贯穿所述上层介质层，并延伸至所述下层互连层中以在所述下层互连层上形成凹坑；
步骤S30，去除所述上层介质层，并暴露出所述下层互连层上的凹坑；
步骤S40，采用特征尺寸测量用扫描电子显微镜测量所述凹坑的偏移量以判断所述上层通孔与所述下层互连层的对准效果。
图2至图7是本发明实施例的套刻检测方法对应步骤的结构示意图。下面结合图2至图7详细介绍本发明实施例的方法。
如图2所示，提供一衬底，所述衬底上形成有互连结构。所述互连结构包括下层互连层14。下层互连层14可以是导电层，较佳的，下层互连层14的材质例如是铜。
所述衬底例如是硅衬底、绝缘体上硅(SOI)衬底、绝缘体上层叠硅(SSOI)衬底、绝缘体上层叠锗化硅(S-SiGeOI)衬底、绝缘体上锗化硅(SiGeOI)衬底以及绝缘体上锗(GeOI)衬底中的至少一种。
所述衬底上可以形成有下层介质层11。下层介质层11的材质例如是氧化层，可采用TEOS工艺形成所述氧化层。下层介质层11中形成有接触孔，所述接触孔内形成有下层插塞12。下层插塞12用于实现下层互连层14与衬底中的器件结构的电连接，例如下层插塞12用于实现下层互连层14与多晶硅栅极的电连接。下层插塞12的材料例如是钨。
在形成下层互连层14之前，可以形成下层扩散阻挡层13a和互连层介质层14a，在所述下层扩散阻挡层13a和互连层介质层14a中形成贯穿下层扩散阻挡层13a和互连层介质层14a的沟槽，所述沟槽暴露出下层插塞12，在沟槽内形成下层互连层材料层，对所述下层互连层材料层进行化学机械研磨工艺以得到下层互连层14。在形成下层互连层14之后，可以形成上层扩散阻挡层13b。下层扩散阻挡层13a和上层扩散阻挡层13b可用于防止下层互连层14向其他膜层的扩散，也有利于阻挡外界的湿气和氧元素扩散至下层互连层14中。下层扩散阻挡层13a和上层扩散阻挡层13b 的材质例如是氮掺杂碳化硅（nitride dopedsilicon carbide，NDC）。氮掺杂的碳化硅是一种含氮（N）、硅（Si）、氢（H）、碳（C）四种元素的薄膜，被用作阻挡铜扩散的扩散阻挡层而淀积。氮掺杂的碳化硅是和铜（Cu）临界的介质层，其保持了较低的介电常数（K），并且不含铜（Cu）和 氧（O）元素，从而确保了良好的电学可靠性。氮掺杂的碳化硅同时提高了介质层的刻蚀选择性，且其密封性较好，有利于阻挡外界的湿气和氧元素扩散至铜（Cu）中。
在上层扩散阻挡层13b上可以形成有上层介质层15。上层介质层15的材质例如是氧化层，可采用TEOS工艺形成上层介质层15。可选的，在上层介质层15上形成有抗反射层16，抗反射层16的材质例如是氮氧化硅，用于消除从衬底反射到光刻胶中的光,阻止衬底上的杂质向光刻胶中扩散。所述上层介质层15中形成有沟槽15’，沟槽15’贯穿抗反射层16且延伸至上层介质层15的部分厚度。沟槽15’的尺寸和位置与下层互连层14的尺寸相匹配，例如，沟槽15’的宽度与下层互连层14相同且位于下层互连层14的正上方。所述上层介质层15上形成有机介电层17。通过有机介电层17，有利于获得平坦化的表面。有机介电层17上形成硬掩膜层18，所述硬掩膜层18具有开口。
如图2和图3所示，以硬掩膜层18为掩膜，依次刻蚀有机介电层17、上层介质层15和上层扩散阻挡层13b，从而形成高深宽比的上层通孔19。上层通孔19的宽度小于沟槽15’的宽度，例如，上层通孔19的宽度与下层插塞12的宽度相同。上层通孔19用于形成上层互连层19c，沟槽15’用于形成上层互连层19c。在该刻蚀工艺中，硬掩膜层18和有机介电层17被消耗殆尽，暴露出上层介质层15中的沟槽15’，上层通孔19与上层介质层15内的沟槽15’连通，且上层通孔19延伸至下层互连层14内，并在下层互连层14内形成凹坑19a。为了保证所有的上层通孔19都被打开，就需要一定量的过量刻蚀，就自然会在下层互连层14内形成凹坑19a。通过测试凹坑19a在下层互连层14内的位置，可得知上层通孔19与下层互连层14的对准情况。
可知，由于上层通孔19为高深宽比结构，若采用透射电子显微镜(TransmissionElectron Microscope，TEM)测试上层通孔19与下层互连层14的对准，耗时耗力成本高，可以分析的样品数量非常有限。
如图4和图5所示，去除上层介质层15和上层扩散阻挡层13b，并暴露出所述下层互连层14上的凹坑19a。去除上层介质层15时，一并去除抗反射层16。较佳的，先采用湿法刻蚀去除所述上层介质层15，在去除上层介质层15时，由于抗反射层16下面的上层介质层15被腐蚀空，抗反射层16无法被支撑，也同时被剥离掉了。湿法刻蚀工艺中例如是采用氢氟酸溶液。再采用干法刻蚀去除所述扩散阻挡层13b，干法刻蚀工艺的工艺气体包括NF3或者CF4中的至少一种。
如图5所示，去除上层扩散阻挡层13b后，暴露出下层互连层14上的凹坑19a。此时，可以采用特征尺寸测量用扫描电子显微镜（Critical Dimension Scanning ElectronMicroscope，CD SEM）测试上层通孔19与下层互连层14的对准。具体的，量测凹坑19a在下层互连层14中的实际位置，并将该实际位置与设计值进行比对，由此可得知上层通孔19与下层互连层14的偏移量。
对比发现，若采用TEM 方案单个点的量测周期为3天~14天，而采用本实施例的CDSEM测试方案可在一小时内量测出上百个点，并且可对多个图案进行同步量测，以及可在一片晶圆上得到所有测试点（shot）的对准（overlay）偏移量，方便晶圆接受测试 (WaferAcceptance Test，WAT)的相关性分析。可知，采用本实施例的方法，可高效地量测芯片内出高深宽比下的上层通孔与下层互连层的实际有效图案的对准（overlay）数值。
在另一个实施例中，如图6和图7所示，在去除所述上层介质层15和所述上层扩散阻挡层13b之前还包括如下步骤：首先，在上层通孔19的底部和侧壁以及沟槽的底部和侧壁形成粘附层19b；在本实施例中，粘附层19b的材质例如是钛或者氮化钛；接着，在上层通孔19中形成贯通结构19d并在沟槽内形成上层互连层19c，所述贯通结构19d连接上层互连层19c和下层互连层14。
形成上层互连层19c和贯通结构19d之后，如图7所示，可去除所述上层介质层15和上层扩散阻挡层13b。具体的，可采用化学机械研磨工艺去除所述抗反射层16、上层互连层19c、贯通结构19d、上层介质层15和上层扩散阻挡层13b，并暴露出凹坑内的粘附层19b。
接着，可采用CD SEM测试上层通孔19与下层互连层14的对准。具体可量测凹坑19a内的粘附层19b在下层互连层14中的实际位置，并将该实际位置与设计值比对，进而可得出上层通孔19与下层互连层14的偏移量。采用该测试方法，可高效准确地量测芯片内出高深宽比下的上层通孔与下层互连层的实际有效图案的对准（overlay）数值。研究发现，采用该方法可在一小时内量测出上百个点，并且可对多个图案进行同步量测，以及可在一片晶圆上得到所有测试点（shot）的对准（overlay）偏移量，方便晶圆接受测试 (WaferAcceptance Test，WAT)的相关性分析。
综上可见，在本发明实施例提供的套刻检测方法中，衬底上形成有下层互连层，下层互连层上形成有上层介质层，上层介质层中形成有沟槽，沟槽的位置与下层互连层的位置相对应；在形成上层通孔时，上层通孔位于沟槽下方并与沟槽连通，上层通孔贯穿上层介质层，并延伸至下层互连层中以在所述下层互连层上形成凹坑，然后去除上层介质层和上层扩散阻挡层以暴露出下层互连层上的凹坑，再采用特征尺寸测量用扫描电子显微镜测量凹坑的偏移量以判断所述上层通孔与所述下层互连层的对准效果，本发明意想不到的技术效果是：本发明能够高效准确的量测衬底中高深宽比下的通孔与底层互连层的实际偏移量。
需要说明的是，本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可，此外，各个实施例之间不同的部分也可互相组合使用，本发明对此不作限定。
此外还应该认识到，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围。
Claims (10)
1.一种套刻检测方法，其特征在于，包括：
提供一衬底，所述衬底上形成有下层互连层，所述下层互连层上形成有上层介质层，所述上层介质层中形成有沟槽，所述沟槽的位置与所述下层互连层的位置相对应；
形成上层通孔，所述上层通孔位于所述沟槽下方并与所述沟槽连通，所述上层通孔贯穿所述上层介质层，并延伸至所述下层互连层中以在所述下层互连层上形成凹坑；
去除所述上层介质层，并暴露出所述下层互连层上的凹坑；
采用特征尺寸测量用扫描电子显微镜测量所述凹坑的偏移量以判断所述上层通孔与所述下层互连层的对准效果。
2.根据权利要求1所述的套刻检测方法，其特征在于，所述下层互连层上还形成有上层扩散阻挡层，所述上层介质层覆盖所述上层扩散阻挡层。
3.根据权利要求2所述的套刻检测方法，其特征在于，先采用湿法刻蚀工艺去除所述上层介质层，再采用干法刻蚀工艺去除所述上层扩散阻挡层。
4.根据权利要求1所述的套刻检测方法，其特征在于，所述上层通孔的宽度小于所述沟槽的宽度。
5.根据权利要求4所述的套刻检测方法，其特征在于，形成所述上层通孔之后、去除所述上层介质层之前，还包括：
在所述上层通孔的底部和侧壁以及所述沟槽的底部和侧壁形成粘附层；
在所述上层通孔中形成贯通结构，并在所述沟槽内形成上层互连层，所述贯通结构电连接所述上层互连层和所述下层互连层。
6.根据权利要求5所述的套刻检测方法，其特征在于，去除所述上层介质层的方法包括：
采用化学机械研磨工艺去除所述上层互连层、贯通结构和上层介质层，并暴露出所述凹坑内的粘附层。
7.根据权利要求1所述的套刻检测方法，其特征在于，所述衬底上还形成有抗反射层，所述抗反射层覆盖所述上层介质层。
8.根据权利要求7所述的套刻检测方法，其特征在于，所述衬底上还形成有有机介电层，所述有机介电层填充所述沟槽并覆盖所述抗反射层，所述上层通孔贯穿所述有机介电层。
9.根据权利要求8所述的套刻检测方法，其特征在于，所述衬底上还形成有硬掩膜层，所述硬掩膜层中形成有开口，所述开口的位置与所述下层互连层的位置相对应。
10.根据权利要求1至9中任一项所述的套刻检测方法，其特征在于，采用特征尺寸测量用扫描电子显微镜测量所述凹坑的偏移量的步骤包括：采用特征尺寸测量用扫描电子显微镜识别凹坑，并测量所述凹坑的实际值与设计值的偏差以获取所述凹坑的偏移量。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410244666.5A CN117826547B (zh) | 2024-03-05 | 2024-03-05 | 套刻检测方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410244666.5A CN117826547B (zh) | 2024-03-05 | 2024-03-05 | 套刻检测方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117826547A true CN117826547A (zh) | 2024-04-05 |
| CN117826547B CN117826547B (zh) | 2024-06-07 |
Family
ID=90515597
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410244666.5A Active CN117826547B (zh) | 2024-03-05 | 2024-03-05 | 套刻检测方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117826547B (zh) |
Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6190928B1 (en) * | 1998-08-14 | 2001-02-20 | Mosel Vitelic Incorporated | Method for actually measuring misalignment of via |
| US20170263508A1 (en) * | 2016-03-10 | 2017-09-14 | Kabushiki Kaisha Toshiba | Measurement method, manufacturing method of device, and measurement system |
| CN108198765A (zh) * | 2017-12-28 | 2018-06-22 | 上海华力微电子有限公司 | 适用于离子注入工艺套刻精度的评估方法 |
| CN109643700A (zh) * | 2018-11-21 | 2019-04-16 | 长江存储科技有限责任公司 | 接合界面处的接合对准标记 |
| CN111276416A (zh) * | 2020-02-20 | 2020-06-12 | 长江存储科技有限责任公司 | 半导体结构套刻对准的检测方法及3d存储器件制造方法 |
| CN111522210A (zh) * | 2020-06-03 | 2020-08-11 | 中科晶源微电子技术（北京）有限公司 | 套刻对准标记、套刻误差测量方法和套刻对准方法 |
| CN112563151A (zh) * | 2021-03-01 | 2021-03-26 | 晶芯成(北京)科技有限公司 | 套刻精度的量测方法 |
| CN112614846A (zh) * | 2020-12-15 | 2021-04-06 | 长江存储科技有限责任公司 | 沟道孔的制作方法、存储器及其制作方法 |
| CN114545743A (zh) * | 2022-02-21 | 2022-05-27 | 合肥晶合集成电路股份有限公司 | 套刻误差的补偿方法 |
| WO2022205723A1 (zh) * | 2021-04-02 | 2022-10-06 | 长鑫存储技术有限公司 | 半导体结构及其制备方法 |
| CN115206874A (zh) * | 2021-06-03 | 2022-10-18 | 台湾积体电路制造股份有限公司 | 集成芯片 |
| CN115799212A (zh) * | 2022-12-07 | 2023-03-14 | 上海集成电路装备材料产业创新中心有限公司 | 一种通孔互连结构及其工艺实现方法 |
| CN115881572A (zh) * | 2023-01-06 | 2023-03-31 | 广州粤芯半导体技术有限公司 | 半导体纳米通孔制作量测方法 |
| CN117293170A (zh) * | 2023-10-27 | 2023-12-26 | 上海华虹宏力半导体制造有限公司 | 自对准沟槽mosfet及其制造方法 |
-
2024
- 2024-03-05 CN CN202410244666.5A patent/CN117826547B/zh active Active
Patent Citations (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6190928B1 (en) * | 1998-08-14 | 2001-02-20 | Mosel Vitelic Incorporated | Method for actually measuring misalignment of via |
| US20170263508A1 (en) * | 2016-03-10 | 2017-09-14 | Kabushiki Kaisha Toshiba | Measurement method, manufacturing method of device, and measurement system |
| CN108198765A (zh) * | 2017-12-28 | 2018-06-22 | 上海华力微电子有限公司 | 适用于离子注入工艺套刻精度的评估方法 |
| CN109643700A (zh) * | 2018-11-21 | 2019-04-16 | 长江存储科技有限责任公司 | 接合界面处的接合对准标记 |
| CN111276416A (zh) * | 2020-02-20 | 2020-06-12 | 长江存储科技有限责任公司 | 半导体结构套刻对准的检测方法及3d存储器件制造方法 |
| CN111522210A (zh) * | 2020-06-03 | 2020-08-11 | 中科晶源微电子技术（北京）有限公司 | 套刻对准标记、套刻误差测量方法和套刻对准方法 |
| CN112614846A (zh) * | 2020-12-15 | 2021-04-06 | 长江存储科技有限责任公司 | 沟道孔的制作方法、存储器及其制作方法 |
| CN112563151A (zh) * | 2021-03-01 | 2021-03-26 | 晶芯成(北京)科技有限公司 | 套刻精度的量测方法 |
| WO2022205723A1 (zh) * | 2021-04-02 | 2022-10-06 | 长鑫存储技术有限公司 | 半导体结构及其制备方法 |
| CN115206874A (zh) * | 2021-06-03 | 2022-10-18 | 台湾积体电路制造股份有限公司 | 集成芯片 |
| US20220392802A1 (en) * | 2021-06-03 | 2022-12-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Dual etch-stop layer structure |
| CN114545743A (zh) * | 2022-02-21 | 2022-05-27 | 合肥晶合集成电路股份有限公司 | 套刻误差的补偿方法 |
| CN115799212A (zh) * | 2022-12-07 | 2023-03-14 | 上海集成电路装备材料产业创新中心有限公司 | 一种通孔互连结构及其工艺实现方法 |
| CN115881572A (zh) * | 2023-01-06 | 2023-03-31 | 广州粤芯半导体技术有限公司 | 半导体纳米通孔制作量测方法 |
| CN117293170A (zh) * | 2023-10-27 | 2023-12-26 | 上海华虹宏力半导体制造有限公司 | 自对准沟槽mosfet及其制造方法 |
Non-Patent Citations (2)
| Title |
|---|
| 耿荣鑫 等: "自对准超导纳米线单光子探测器", 激光与光电子学进展, 30 April 2021 (2021-04-30), pages 1011022 - 1 * |
| 聂钰节 等: "55nm金属沟槽通孔一体化刻蚀关 键尺寸偏差与图形相关性研究", 工艺与制造, 31 December 2018 (2018-12-31), pages 26 - 28 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117826547B (zh) | 2024-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6316328B1 (en) | Fabrication method for semiconductor device utilizing parallel alignment slits | |
| US6376924B1 (en) | Position check mark | |
| US8901737B2 (en) | Integrated circuit arrangement with an auxiliary indentation, particularly with aligning marks | |
| US8093074B2 (en) | Analysis method for semiconductor device | |
| CN117826547B (zh) | 套刻检测方法 | |
| US20120231564A1 (en) | Monitoring test element groups (tegs) for etching process and methods of manufacturing a semiconductor device using the same | |
| KR100294833B1 (ko) | 반도체장치의제조방법 | |
| KR101030295B1 (ko) | 반도체 소자의 소자 분리막 검사용 필드 트랜지스터 | |
| US6995074B2 (en) | Method for manufacturing a semiconductor wafer | |
| US6204073B1 (en) | Shallow trench isolation with conductive hard mask for in-line moat/trench width electrical measurements | |
| US8890551B2 (en) | Test key structure and method for measuring step height by such test key structure | |
| JP2010219541A (ja) | 半導体装置およびその製造方法 | |
| TW201320212A (zh) | 測試鍵結構與使用此測試鍵結構以量測階段高度的方法 | |
| CN115274835B (zh) | 半导体结构的制备方法、测量方法及半导体结构 | |
| KR100850148B1 (ko) | 이중 다마신 공정에서의 오버레이 측정 방법 | |
| CN118197939A (zh) | 利用顶层金属层进行电性测试的芯片及其制造方法 | |
| Huang et al. | Application of 3D scatterometry to contacts and vias at 90nm and beyond | |
| JP2000164497A (ja) | 半導体装置及びその製造方法 | |
| KR101175276B1 (ko) | 반도체소자의 콘택홀 형성 방법 | |
| CN117253814A (zh) | 测试结构及其形成方法 | |
| CN117253813A (zh) | 半导体互连可靠性结构及其形成方法 | |
| US6703311B2 (en) | Method for estimating capacitance of deep trench capacitors | |
| CN115394669A (zh) | 一种测试结构及其形成方法 | |
| CN114975146A (zh) | 半导体结构和半导体结构的制造方法 | |
| CN117334671A (zh) | 半导体测试结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant |