CN114545743A - 套刻误差的补偿方法 - Google Patents
套刻误差的补偿方法 Download PDFInfo
- Publication number
- CN114545743A CN114545743A CN202210158358.1A CN202210158358A CN114545743A CN 114545743 A CN114545743 A CN 114545743A CN 202210158358 A CN202210158358 A CN 202210158358A CN 114545743 A CN114545743 A CN 114545743A
- Authority
- CN
- China
- Prior art keywords
- layer
- overlay error
- pattern
- photoresist layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 39
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 91
- 239000000758 substrate Substances 0.000 claims abstract description 57
- 239000000463 material Substances 0.000 claims abstract description 20
- 230000008602 contraction Effects 0.000 claims abstract description 9
- 229910052751 metal Inorganic materials 0.000 claims description 29
- 239000002184 metal Substances 0.000 claims description 29
- 239000004020 conductor Substances 0.000 claims description 21
- 239000007769 metal material Substances 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 7
- 238000005498 polishing Methods 0.000 claims description 7
- 239000000126 substance Substances 0.000 claims description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 4
- 239000010949 copper Substances 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 239000010937 tungsten Substances 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 description 11
- 238000001514 detection method Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical compound [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70616—Monitoring the printed patterns
- G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供了一种套刻误差的补偿方法，首先提供参考衬底，在所述参考衬底上依次形成第一图形层与第二层图形层，获取第二图形层与第一图形层之间的套刻误差参数，接着提供衬底，在衬底上依次形成第一图形层、第二图形材料层与第一光刻胶层，在对所述第一光刻胶层进行曝光之前，根据所述套刻误差参数，对所述第一光刻胶层进行衬底旋转量补偿与曝光场涨缩量补偿，之后再对第一光刻胶层进行曝光最终形成第二图形层，通过在曝光之前对第一光刻胶层进行补偿，以此降低第二图形层与第一图形层之间的套刻误差，提高产品良率。
Description
技术领域
本发明涉及半导体光刻工艺技术领域，特别涉及一种套刻误差的补偿方法。
背景技术
静态随机存储器(Static Random Access Memory，SRAM)是目前集成电路存储器件领域中非常重要的一种存储器件，其因具有低功耗、数据存取速度快且与CMOS逻辑工艺兼容等特点，在现代超大规模集成电路中被广泛应用。然而，SRAM需要6T以上的晶体管来存储一个Bit新芯，这就使得SRAM的集成度受到了影响，其复杂的布线给制造工艺带来了很多挑战。在SRAM中，为了将半导体器件连接起来，一般设置有多个金属层。半导体器件通过接触孔(Contact，CT)与金属层连接，各金属层之间则通过通孔(Via)连接。
在光刻过程中，曝光显影后的图形(当层)，必须与已有图形(前层)对准，才能保证各器件之间的正确连接。曝光图形的当层和前层之间的相对位置称为套刻误差(Overlay)。套刻误差太大会造成器件短路或断路，影响产量的良率。
在通孔制作过程中，由于化学机械研磨的旋转研磨特性，会导致通孔所在层的对准标记(mark)产生偏移，在后续形成金属层的过程中，偏移会被转移至金属层中，最终导致金属层与通孔产生偏移，形成套刻误差。线宽较小的金属层更容易与通孔产生套刻误差，引起SRAM失效，导致产品良率降低。
发明内容
本发明的目的在于提供一种套刻误差的补偿方法，以补偿相邻两层图形之间的套刻误差，提高产品良率。
为解决上述技术问题，本发明提供一种套刻误差的补偿方法，包括：
提供参考衬底，在所述参考衬底上依次形成第一图形层与第二层图形层，收集所述第二图形层与所述第一图形层之间的套刻误差参数；
提供一衬底，在所述衬底上形成所述第一图形层；
在所述第一图形层上形成第二图形材料层与第一光刻胶层；
根据所述套刻误差参数，对所述第一光刻胶层进行衬底旋转量补偿与曝光场涨缩量补偿；
对所述第一光刻胶层进行曝光，形成图形化的第一光刻胶层；
以所述图形化的第一光刻胶层为掩膜，刻蚀所述第二图形材料层以形成所述第二图形层。
可选的，提供多个所述参考衬底以收集多组套刻误差参数。
可选的，在对所述第一光刻胶层进行曝光的曝光机台内进行补偿。
可选的，所述第二图形层为金属层，所述第一图形层为通孔。
可选的，在所述衬底上形成第一图形层的步骤包括：
在所述衬底上依次形成介质层与第二光刻胶层；
对所述第二光刻胶层进行曝光与显影，形成图形化的第二光刻胶层；
以所述图形化的第二光刻胶层为掩膜，刻蚀所述介质层以形成通孔图形；
去除所述图形化的第二光刻胶层，填充导电材料在所述通孔图形内。
可选的，填充导电材料在所述通孔图形内的步骤包括：
填充导电材料，所述导电材料填满所述通孔图形并覆盖所述介质层；
对所述导电材料进行平坦化至暴露出所述介质层。
可选的，所述平坦化包含化学机械研磨。
可选的，在所述第一图形层上形成第二图形材料层与第一光刻胶层的步骤包括：
在所述介质层与所述通孔上形成金属材料层；
在所述金属材料层上形成第一光刻胶层。
可选的，形成所述第二图形层之后，所述补偿方法还包括：去除所述图形化的第一光刻胶层。
可选的，所述导电材料包含钨，所述金属层的材质包含铝或/和铜。
综上所述，本发明提供的套刻误差的补偿方法中，首先通过在参考衬底上依次形成第一图形层与第二图形层来获取第二图形层与第一图形层之间的套刻误差参数，接着提供衬底，在衬底上形成第一图形层、第二图形材料层与第一光刻胶层，在对所述第一光刻胶层进行曝光之前，根据所述套刻误差参数，对所述第一光刻胶层进行衬底旋转量补偿与曝光场涨缩量补偿，之后再对第一光刻胶层进行曝光，形成图形化的第一光刻胶层，以所述图形化的第一光刻胶层为掩膜，刻蚀所述第二图形材料层以形成第二图形层，通过在曝光之前对第一光刻胶层进行补偿，以此降低第二图形层与第一图形层之间的套刻误差，提高产品良率。
附图说明
本领域的普通技术人员应当理解，提供的附图用于更好地理解本发明，而不对本发明的范围构成任何限定。
图1是本发明一实施例提供的套刻误差的补偿方法的流程图。
图2-8是本发明一实施例提供的套刻误差的补偿方法的各步骤结构示意图。
图9a～图9b是套刻误差补偿前后ADI测试示意图。
图10a～图10b是套刻误差补偿前后AEI测试示意图。
图11是套刻误差补偿前后晶圆边缘由于偏移造成的不良对比图。
附图标记说明：
10-衬底；11-介质层；12-图形化的第二光刻胶层；13-通孔图形；14-导电材料；15-通孔；16-金属材料层；17-图形化的第一光刻胶层；18-金属层。
具体实施方式
为使本发明的目的、优点和特征更加清楚，以下结合附图和具体实施例对本发明作进一步详细说明。需说明的是，附图均采用非常简化的形式且未按比例绘制，仅用以方便、明晰地辅助说明本发明实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。
如在本发明中所使用的，单数形式“一”、“一个”以及“该”包括复数对象，术语“或”通常是以包括“和/或”的含义而进行使用的，术语“若干”通常是以包括“至少一个”的含义而进行使用的，术语“至少两个”通常是以包括“两个或两个以上”的含义而进行使用的，此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”、“第三”的特征可以明示或者隐含地包括一个或者至少两个该特征，除非内容另外明确指出外。
图1是本发明一实施例提供的套刻误差的补偿方法的流程图。
如图1所示，所述套刻误差的补偿方法包括以下步骤：
S1：提供参考衬底，在所述参考衬底上依次形成第一图形层与第二层图形层，收集所述第二图形层与所述第一图形层之间的套刻误差参数；
S2：提供一衬底，在所述衬底上形成第一图形层；
S3：在所述第一图形层上形成第二图形材料层与第一光刻胶层；
S4：根据所述套刻误差参数，对所述第一光刻胶层进行衬底旋转量补偿与曝光场涨缩量补偿；
S5：对所述第一光刻胶层进行曝光，形成图形化的第一光刻胶层；
S6：以所述图形化的第一光刻胶层为掩膜，刻蚀所述第二图形材料层以形成所述第二图形层。
图2-8是本发明一实施例提供的套刻误差的补偿方法的各步骤结构示意图，接下来，将结合图1与图2～图8对本发明一实施例所提供的改善电镀铜过电镀的方法进行详细说明。
在步骤S1中，提供参考衬底，在所述参考衬底上依次形成第一图形层与第二层图形层，收集所述第二图形层与所述第一图形层之间的套刻误差参数。
优选的，提供多个所述参考衬底以收集多组套刻误差参数。
本实施例中，所述参考衬底可以是实际生产线设备制造的任意半导体器件内的衬底，在该衬底上依次形成有第一图形层与第二图形层，即半导体器件内具有依次堆叠的第一图形层与第二图形层，且所述第二图形层与所述第一图形层之间存在套刻误差参数，则可以采用本发明所述的套刻误差的补偿方法来补偿。在本步骤中，收集该半导体器件内所述第二图形层与所述第一图形层之间的套刻误差参数。优选的，收集多组套刻误差参数，也就是说，收集多个相同的半导体器件内的第二图形层与第一图形层之间的套刻误差参数。即相同的多个半导体器件内，所述第二图形层与所述第一图形层之间的套刻误差参数。收集的数据越多越能反应出两层图形之间的套刻误差。
本实施例中，所述第二图形层为金属层，所述第一图形层为通孔，在本步骤中，收集多个半导体器件中通孔与位于该通孔之上的金属层之间的套刻误差参数。在其他实施例中，所述第二图形层也可以为通孔，所述第一图形层也可以为金属层，本发明对此不作限定。
在步骤S2中，提供一衬底，在所述衬底上形成第一图形层。
所述衬底的材料可以为硅、锗、锗化硅、碳化硅、砷化镓或镓化铟等，也可以是绝缘体上硅，绝缘体上锗；或者还可以为其它的材料，例如砷化镓等III-V族化合物。在本实施例中，所述衬底的材料优选为硅。在所述衬底内还可以形成有元器件，例如：PMOS晶体管、NMOS晶体管、电阻器、电容器、电感器等。所述第一图形层与步骤S1中的第一图形层相同，即位于不同半导体器件的同一层。
本实施例中，请参考图2至图5所示，提供一衬底10，在所述衬底10上形成通孔15。
具体的，首先，请参考图2所示，在所述衬底10上依次形成介质层11与第二光刻胶层(未图示)，对所述第二光刻胶层进行曝光与显影，形成图形化的第二光刻胶层12。所述图形化的第二光刻胶层12暴露出预订形成通孔的区域。所述介质层11的材质包含氧化硅，例如可以采用高温氧化的方法在所述衬底10上形成所述介质层11，可以通过旋涂工艺在所述介质层11上形成第二光刻胶层。
接着，请参考图2与图3所示，以所述图形化的所述第二光刻胶层12为掩膜，刻蚀所述介质层11至暴露出所述衬底10，以形成通孔图形13(为了与后续填充导电材料之后的通孔进行区分，此处称为通孔图形，即本实施例中，通孔图形表示没有填充导电材料的通孔，通孔图形内填充了导电材料之后称为通孔)。之后，可以采用灰化工艺去除所述图形化的第二光刻胶层12。
接着，请参考图3至图5所示，填充导电材料14在所述通孔图形13内，所述导电材料14填满所述通孔图形13并覆盖所述介质层11。所述导电材料13的材质包含金属，例如钨。接着，平坦化所述导电材料14至暴露出所述介质层11，以形成通孔15。本实施例中，采用化学机械研磨的方法平坦化所述导电材料14。
然而，由于化学机械研磨是通过研磨头将待研磨的衬底压在研磨垫上并带动衬底旋转，由于其旋转研磨特性，会导致所述通孔15的对准标记产生偏移。如图5所示，理论上对位标记的中心应该在图中虚线所在的位置，但是由于产生偏移，实际上对位标记的中心在实线所在的位置。
在步骤S3中，在所述第一图形层上形成第二图形材料层与第一光刻胶层。
其中，所述第二图形材料层指的是未进行刻蚀之前的第二图形层，对第二图形材料层上的第一光刻胶层进行曝光显影之后形成图形化的第一光刻胶层，以图形化的第一光刻胶层对所述第二图形材料层进行刻蚀，最终形成第二图形层。所述第二图形层与步骤S1中的第二图形层相同，即位于不同半导体器件的同一层。本实施例中，所述第二图形材料层指的是金属材料层。
本实施例中，请参考图6与图7所示，在所述通孔15上形成金属材料层16与第一光刻胶层(未图示)。
在所述通孔15上形成金属材料层16，所述金属材料层覆盖所述通孔15与所述介质层11。由于通孔15的对位标记发生偏移，导致形成的所述金属材料层16的对位标记也发生偏移。所述金属材料层16的材质包含铝或/和铜，可以采用物理气相沉积法形成所述金属材料层16。
接着，在所述金属材料层16上形成第一光刻胶层(未图示)，之后应该是对所述第一光刻胶层进行曝光与显影，形成图形化的第一光刻胶层，接着以图形化的第一光刻胶层为掩膜对所述金属材料层16进行刻蚀形成金属层。但是，由于所述金属材料层16的对位标记产生了偏移，导致图形化的第一光刻胶层中图形的实际位置与理论位置存在偏移，最终会导致形成的金属层的位置发生偏移，金属层与通孔之间产生套刻误差。
在实际工艺过程中，会进行检测以确定套刻精度。ADI(After DevelopInspection)是在曝光与显影之后对所产生的图形进行检测，AEI(After EtchInspection)是在刻蚀之后对所产生的图形进行检测。在对所述第一光刻胶层进行曝光与显影形成图形化的第一光刻胶层之后进行ADI检测，但是由于是通孔15(前层)的对位标记产生偏移，导致金属材料层16的对位标记产生偏移，图形化的第一光刻胶层也产生相应的偏移，ADI检测时仅检测当层与前层的套刻误差，因此无法检测出偏移，ADI的检测结果正常，可以参考图9a所示。在对所述金属材料层16进行刻蚀形成金属层之后，进行AEI检测，此时才会发现所述金属层与所述通孔15之间存在偏移，具体请参考图10a所示。当金属层的线宽比较小时，所述金属层与所述通孔之间更容易产生套刻误差，导致SRAM失效。
在本实施例中，在形成第一光刻胶层之后会通过在步骤S1中收集到的套刻误差参数，对所述第一光刻胶层进行补偿，以弥补所述通孔15的对位标记产生的偏移。
在步骤S4中，根据所述套刻误差参数，对所述第一光刻胶层进行衬底旋转量补偿与曝光场涨缩量补偿。
具体的，根据步骤S1中收集到的套刻误差参数，对所述第一光刻胶层进行补偿，以取消掉所述通孔15的对位标记产生的偏差。主要进行衬底旋转量补偿与曝光场涨缩量补偿，本实施例中，所述补偿在曝光机台内进行，在对所述第一光刻胶层进行曝光的曝光机台内进行，即将所述衬底10放入曝光机台内，对所述第一光刻胶层进行曝光之前进行补偿，可以通过调整曝光机台的各曝光参数实现所述衬底旋转量补偿与所述曝光场涨缩量补偿。
通过对所述第一光刻胶层进行所述衬底旋转量补偿与所述曝光场涨缩量补偿之后，所述第一光刻胶层实际进行曝光的位置与根据所述金属材料层16的对位标记检测出的位置存在偏移，该偏移与所述通孔15的对位标记的偏移相反，可以相互抵消。
在步骤S5中，对所述第一光刻胶层进行曝光，形成图形化的第一光刻胶层。
本实施例中，请参考图7所示，对所述第一光刻胶层进行曝光，由于在上一步骤中已经进行了补偿，曝光的位置不存在偏差。之后，对所述第一光刻胶层进行显影以形成图形化的第一光刻胶层17。
在步骤S6中，以所述图形化的第一光刻胶层为掩膜，刻蚀所述第二图形材料层以形成所述第二图形层。
请参考图7与图8所示，以所述图形化的第一光刻胶层17为掩膜，刻蚀所述金属材料层16以形成金属层18。最后，还包括：通过灰化工艺去除所述图形化的第一光刻胶层17。
虽然所述通孔15与所述金属层18的对位标记都产生偏移，但是由于在对所述第一光刻胶层进行曝光之前进行了补偿，因此能够弥补通孔15对位标记造成的偏移，由此降低金属层18与通孔15之间的套刻误差，提高产品良率。
图9a～图9b是套刻误差补偿前后ADI测试示意图，图10a～图10b是套刻误差补偿前后AEI测试示意图。请参考图9a与图10a所示，在补偿之前，虽然存在偏移，但是两层之间都存在偏移，ADI检测正常，而在补偿之后，一层存在偏移，但是另一层对偏移进行了补偿，ADI检测结果异常。请参考图9b与图10b所示，在补偿之前，金属层与通孔之间存在偏移，AEI检测异常，而进行补偿之后，金属层与通孔之间的偏移得到了改善，AEI检测正常。
图11是套刻误差补偿前后晶圆边缘由于偏移造成的不良对比图。其中横坐标代表时间，即实际生产时间，纵坐标代表晶圆边缘由于偏移造成的不良。从图11可以看出，套刻误差补偿后晶圆边缘由于偏移造成的不良明显下降。
综上所述，本发明提供的一种套刻误差的补偿方法中，首先通过在参考衬底依次形成第一图形层与第二图形层来获取第二图形层与第一图形层之间的套刻误差参数，接着提供衬底，在衬底上形成第一图形层、第二图形材料层与第一光刻胶层，在对所述第一光刻胶层进行曝光之前，根据所述套刻误差参数，对所述第一光刻胶层进行衬底旋转量补偿与曝光场涨缩量补偿，之后再对第一光刻胶层进行曝光，形成图形化的第一光刻胶层，以所述图形化的第一光刻胶层为掩膜，刻蚀所述第二图形材料层以形成第二图形层，通过在曝光之前对第一光刻胶层进行补偿，以此降低第二图形层与第一图形层之间的套刻误差，提高产品良率。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (10)
1.一种套刻误差的补偿方法，其特征在于，包括：
提供参考衬底，在所述参考衬底上依次形成第一图形层与第二层图形层，收集所述第二图形层与所述第一图形层之间的套刻误差参数；
提供一衬底，在所述衬底上形成所述第一图形层；
在所述第一图形层上形成第二图形材料层与第一光刻胶层；
根据所述套刻误差参数，对所述第一光刻胶层进行衬底旋转量补偿与曝光场涨缩量补偿；
对所述第一光刻胶层进行曝光，形成图形化的第一光刻胶层；
以所述图形化的第一光刻胶层为掩膜，刻蚀所述第二图形材料层以形成所述第二图形层。
2.根据权利要求1所述的套刻误差的补偿方法，其特征在于，提供多个所述参考衬底以收集多组套刻误差参数。
3.根据权利要求1所述的套刻误差的补偿方法，其特征在于，在对所述第一光刻胶层进行曝光的曝光机台内进行补偿。
4.根据权利要求1所述的套刻误差的补偿方法，其特征在于，所述第二图形层为金属层，所述第一图形层为通孔。
5.根据权利要求4所述的套刻误差的补偿方法，其特征在于，在所述衬底上形成第一图形层的步骤包括：
在所述衬底上依次形成介质层与第二光刻胶层；
对所述第二光刻胶层进行曝光与显影，形成图形化的第二光刻胶层；
以所述图形化的第二光刻胶层为掩膜，刻蚀所述介质层以形成通孔图形；
去除所述图形化的第二光刻胶层，填充导电材料在所述通孔图形内。
6.根据权利要求5所述的套刻误差的补偿方法，其特征在于，填充导电材料在所述通孔图形内的步骤包括：
填充导电材料，所述导电材料填满所述通孔图形并覆盖所述介质层；
对所述导电材料进行平坦化至暴露出所述介质层。
7.根据权利要求6所述的套刻误差的补偿方法，其特征在于，所述平坦化包含化学机械研磨。
8.根据权利要求7所述的套刻误差的补偿方法，其特征在于，在所述第一图形层上形成第二图形材料层与第一光刻胶层的步骤包括：
在所述介质层与所述通孔上形成金属材料层；
在所述金属材料层上形成第一光刻胶层。
9.根据权利要求8所述的套刻误差的补偿方法，其特征在于，形成所述第二图形层之后，所述补偿方法还包括：
去除所述图形化的第一光刻胶层。
10.根据权利要求9所述的套刻误差的补偿方法，其特征在于，所述导电材料包含钨，所述金属层的材质包含铝或/和铜。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210158358.1A CN114545743A (zh) | 2022-02-21 | 2022-02-21 | 套刻误差的补偿方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210158358.1A CN114545743A (zh) | 2022-02-21 | 2022-02-21 | 套刻误差的补偿方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114545743A true CN114545743A (zh) | 2022-05-27 |
Family
ID=81677993
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210158358.1A Pending CN114545743A (zh) | 2022-02-21 | 2022-02-21 | 套刻误差的补偿方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114545743A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117826547A (zh) * | 2024-03-05 | 2024-04-05 | 合肥晶合集成电路股份有限公司 | 套刻检测方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101458456A (zh) * | 2007-12-13 | 2009-06-17 | 中芯国际集成电路制造(上海)有限公司 | 套刻精度的控制方法和装置 |
| CN106325001A (zh) * | 2015-07-10 | 2017-01-11 | 中芯国际集成电路制造(上海)有限公司 | 套刻精度补偿方法及装置 |
| CN110531591A (zh) * | 2019-08-30 | 2019-12-03 | 上海华力微电子有限公司 | 套刻精度修正方法 |
| CN112987516A (zh) * | 2019-12-02 | 2021-06-18 | 长鑫存储技术有限公司 | 半导体光刻工艺的方法 |
-
2022
- 2022-02-21 CN CN202210158358.1A patent/CN114545743A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101458456A (zh) * | 2007-12-13 | 2009-06-17 | 中芯国际集成电路制造(上海)有限公司 | 套刻精度的控制方法和装置 |
| CN106325001A (zh) * | 2015-07-10 | 2017-01-11 | 中芯国际集成电路制造(上海)有限公司 | 套刻精度补偿方法及装置 |
| CN110531591A (zh) * | 2019-08-30 | 2019-12-03 | 上海华力微电子有限公司 | 套刻精度修正方法 |
| CN112987516A (zh) * | 2019-12-02 | 2021-06-18 | 长鑫存储技术有限公司 | 半导体光刻工艺的方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117826547A (zh) * | 2024-03-05 | 2024-04-05 | 合肥晶合集成电路股份有限公司 | 套刻检测方法 |
| CN117826547B (zh) * | 2024-03-05 | 2024-06-07 | 合肥晶合集成电路股份有限公司 | 套刻检测方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10784155B2 (en) | Multi-metal fill with self-align patterning | |
| US6251745B1 (en) | Two-dimensional scaling method for determining the overlay error and overlay process window for integrated circuits | |
| US10147608B1 (en) | Method for preparing a patterned target layer | |
| CN114545743A (zh) | 套刻误差的补偿方法 | |
| JP4873779B2 (ja) | フォトマスク、パターン欠陥検査方法、及び半導体装置の製造方法 | |
| US20070161245A1 (en) | Use of dual mask processing of different composition such as inorganic/organic to enable a single poly etch using a two-print-two-etch approach | |
| CN111128692A (zh) | 光刻站点三层薄膜堆叠结构片返工工艺方法 | |
| US7333173B2 (en) | Method to simplify twin stage scanner OVL machine matching | |
| KR101328611B1 (ko) | 반도체 메모리 디바이스 제조를 위한 패턴 매칭 방법 | |
| US7700946B2 (en) | Structure for reducing prior level edge interference with critical dimension measurement | |
| JP3952248B2 (ja) | 露光方法およびそれに用いられるマスクの製造方法 | |
| CN114706277A (zh) | 一种套刻匹配方法 | |
| US7851234B2 (en) | System and method for enhanced control of copper trench sheet resistance uniformity | |
| JP3587712B2 (ja) | 保護ダミーパターンを有する半導体製造用アライメントマーク構造 | |
| US7693682B2 (en) | Method for measuring critical dimensions of a pattern using an overlay measuring apparatus | |
| US6759112B2 (en) | Exposed and embedded overlay structure | |
| US6586143B1 (en) | Accurate wafer patterning method for mass production | |
| US20020051914A1 (en) | Method of forming alignment marks for photolithographic processing | |
| CN112180690A (zh) | 提升器件关键尺寸面内均一性的方法 | |
| TWI406145B (zh) | 光罩缺陷判定方法 | |
| US20020151131A1 (en) | Method of forming minute pattern and method of manufacturing semiconductor device | |
| KR100819094B1 (ko) | 반도체 메모리 디바이스 제조를 위한 글로벌 매칭 방법 | |
| CN117878098A (zh) | 一种用于硅通孔tsv套刻标记 | |
| JP3552350B2 (ja) | レジストパターンの合わせずれ判定方法 | |
| CN116314139A (zh) | 一种测试结构及测试方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |