CN106325001A - 套刻精度补偿方法及装置 - Google Patents

套刻精度补偿方法及装置 Download PDF

Info

Publication number
CN106325001A
CN106325001A CN201510404693.5A CN201510404693A CN106325001A CN 106325001 A CN106325001 A CN 106325001A CN 201510404693 A CN201510404693 A CN 201510404693A CN 106325001 A CN106325001 A CN 106325001A
Authority
CN
China
Prior art keywords
alignment precision
layer
front layer
compensation method
litho pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510404693.5A
Other languages
English (en)
Other versions
CN106325001B (zh
Inventor
张强
邢滨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201510404693.5A priority Critical patent/CN106325001B/zh
Publication of CN106325001A publication Critical patent/CN106325001A/zh
Application granted granted Critical
Publication of CN106325001B publication Critical patent/CN106325001B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

本发明提供一种套刻精度补偿方法及装置。所述套刻精度补偿方法包括：测量当层光刻图形与前层光刻图形的第一套刻精度；测量所述前层光刻图形与更前层光刻图形的第二套刻精度；以及基于所述第一套刻精度和所述第二套刻精度计算工艺过程的误差，以用于反馈到曝光机系统中。本发明所提供的套刻精度补偿方法及装置采用多层之间的套刻精度作为反馈，能够改进双镶嵌工艺窗口，针对双镶嵌工艺获得更高的套刻精度。

Description

套刻精度补偿方法及装置
技术领域
本发明涉及半导体光刻工艺技术领域，具体而言涉及一种套刻精度(overlay,OVL)补偿方法及装置。
背景技术
随着集成电路制造业的迅速发展，光刻成像技术不断提高，芯片的特征尺寸也不断的缩小，对套刻精度有了更高的要求。套刻精度是现代高精度步进扫描投影光刻机的重要性能指标之一，也是新型光刻技术需要考虑的一个重要部分。套刻精度将会严重影响产品的良率和性能。提高光刻机的套刻精度，也是决定最小单元尺寸的关键。
具体来说，套刻精度是光刻制造工艺中当层图形和前层图形的叠对位置精度。集成电路芯片是由很多层电路层层叠加起来的，如果当层和前层没有对准的话，芯片就不能正常的工作，因此保证当层和前层的套刻精度极为重要。目前，制造公司大多是使用先进工艺控制(Advanced Process Control，APC)系统进行光刻工艺，以满足套刻精度的要求。然而，APC系统目前只针对一层OVL的结果进行反馈，会引起对更前层的OVL偏移更大。
发明内容
针对现有技术的不足，一方面，本发明提供一种套刻精度补偿方法，所述套刻精度补偿方法包括：测量当层光刻图形与前层光刻图形的第一套刻精度；测量所述前层光刻图形与更前层光刻图形的第二套刻精度；以及基于所述第一套刻精度和所述第二套刻精度计算工艺过程的误差(Process Induce Error,PIE)，以用于反馈到曝光机系统中。
在本发明的一个实施例中，所述基于所述第一套刻精度和所述第二套刻精度计算工艺过程的误差进一步包括：基于所述第一套刻精度和所述第二套刻精度的平均值计算工艺过程的误差。
在本发明的一个实施例中，所述当层光刻图形和所述更前层光刻图形均为金属层光刻图形，所述前层光刻图形为通孔(via)光刻图形。
在本发明的一个实施例中，所述工艺过程的误差包括以下参数：X、Y方向的位移、晶圆的放大或缩小、晶圆的旋转、曝光场(shot)的放大或缩小以及曝光场的旋转。
在本发明的一个实施例中，所述曝光机系统包括先进工艺控制系统。
在本发明的一个实施例中，所述套刻精度补偿方法还包括：根据计算得到的所述工艺过程的误差计算当层曝光机台的工艺补偿值，以用于控制所述当层曝光机台进行光刻工艺。
在本发明的一个实施例中，所述当层曝光机台的工艺补偿值的计算还基于前层曝光机台的光刻工艺条件。
在本发明的一个实施例中，所述前层曝光机台的光刻工艺条件包括：前层曝光机台的误差值和前层曝光机台的工艺补偿值。
另一方面，本发明还提供一种套刻精度补偿装置，所述套刻精度补偿装置包括：测量单元，用于测量当层光刻图形与前层光刻图形的第一套刻精度、以及所述前层光刻图形与更前层光刻图形的第二套刻精度；以及计算单元，用于基于所述第一套刻精度和所述第二套刻精度计算工艺过程的误差，以用于反馈到曝光机系统中。
在本发明的一个实施例中，所述计算单元进一步基于所述第一套刻精度和所述第二套刻精度的平均值计算工艺过程的误差。
本发明所提供的套刻精度补偿方法及装置采用多层之间的套刻精度作为反馈，能够改进双镶嵌工艺窗口，针对双镶嵌工艺获得更高的套刻精度。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1A示出了基于现有的套刻精度补偿方法的OVL配准(registration)矢量图；
图1B示出了采用现有的套刻精度补偿方法进行OVL补偿前后的晶圆对比示意图；
图1C示出了基于现有的套刻精度补偿方法的对准仿真图；
图2示出了根据本发明实施例的套刻精度补偿方法的流程图；
图3A示出了基于根据本发明实施例的套刻精度补偿方法的OVL配准矢量图；
图3B示出了采用根据本发明实施例的套刻精度补偿方法进行OVL补偿前后的晶圆对比示意图；以及
图3C示出了基于根据本发明实施例的套刻精度补偿方法的对准仿真图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
光刻是通过对准、曝光等一系列步骤将掩膜图形转移到晶圆上的工艺过程。在半导体的制造过程中，通常要通过多层光刻工艺才能完成整个制造过程，而如何控制当层光刻图形与前层光刻图形(晶圆上的图形)的位置对准，以满足套刻精度的要求是多层光刻工艺中至关重要的步骤。套刻精度定义为在光刻制造工艺中，当层图形和前层图形的叠对位置精度。
目前，制造公司大多是使用APC系统进行光刻工艺，以满足套刻精度的要求。APC系统是用于各个工艺过程的工艺机台进行微调和控制的系统，它可以及时地调整机台的工作参数，纠正机台工作条件的漂移，使工艺结果更接近所需规格，得到更高的良率。在光刻工艺过程中，APC系统根据曝光机台的误差调整曝光机台的工作参数，控制曝光机台对晶圆进行光刻工艺，同时也可以根据光刻后测量得到的套刻精度的反馈，重新调整曝光机台的工作参数。完整的套刻精度是量测整片晶圆上每一个曝光场的当层和前层的矢量位置变化，但是这样的话会花费较长的时间，因此在实际生产中，通常在一片晶圆上测量5～10点来表征这片晶圆的套刻精度。
具体地，在现有的套刻精度补偿方法中，通常测量当层光刻图形与前层光刻图形之间的套刻精度，然后基于套刻精度计算补偿参数。例如，通常测量通孔VN到前层金属层MN的套刻精度，或者测量通孔VN到当层金属层MN+1的套刻精度，正如图1A的配准矢量图所示的。随后获得配准X和Y并计算套刻精度补偿参数，以用于反馈到曝光机系统中进行OVL补偿，正如图1B所示的。然而，现有的套刻精度补偿方法通常只测量一层OVL的结果(例如VN→MN或者VN→MN+1)进行反馈，这样会引起对更前层的OVL偏移更大，甚至可能产生短路等错误，正如图1C的仿真图所示的。
本发明提供一种套刻精度补偿方法。图2示出了根据本发明实施例的套刻精度补偿方法200的流程图。如图2所示，套刻精度补偿方法200包括以下步骤：
步骤201：测量当层光刻图形与前层光刻图形的第一套刻精度；
步骤202：测量前层光刻图形与更前层光刻图形的第二套刻精度；
步骤203：基于第一套刻精度和第二套刻精度计算工艺过程的误差，以用于反馈到曝光机系统中。
其中，当层光刻图形和更前层光刻图形例如均为金属层光刻图形(分别为当层金属层MN+1和前层金属层MN)，前层光刻图形例如为通孔光刻图形(通孔VN)。所述曝光机系统例如可以包括APC系统。
在套刻精度补偿方法200中，既测量当层光刻图形MN+1与前层光刻图形VN的套刻精度(如步骤201)，又测量前层光刻图形VN与更前层光刻图形MN的套刻精度(如步骤202)。随后，例如针对通孔VN到前层金属层MN的套刻精度获得相对应的配准XN和YN，针对通孔VN到当层金属层MN+1的套刻精度获得相对应的配准XN+1和YN+1，并基于所获得的XN、YN、XN+1以及YN+1计算新的配准X和Y，正如图3A的配准矢量图所示的。
在一个实施例中，基于当层光刻图形与前层光刻图形的第一套刻精度和前层光刻图形与更前层光刻图形的第二套刻精度计算工艺过程的误差可以进一步包括：基于当层光刻图形与前层光刻图形的第一套刻精度(例如通孔VN到当层金属层MN+1的套刻精度)和前层光刻图形与更前层光刻图形的第二套刻精度(例如通孔VN到前层金属层MN的套刻精度)的平均值计算工艺过程的误差，例如新的配准X和Y可以为X＝(XN+XN+1)/2，Y＝(YN+YN+1)/2，正如图3B所示的。
最后，可以基于新的配准X和Y计算工艺过程的误差，以用于反馈到曝光机系统中(如步骤203)。其中，所述工艺过程的误差例如可以包括以下参数：X、Y方向的位移(Trans_X，Trans_Y)、晶圆的放大或缩小(Exp_X，Exp_Y)、晶圆的旋转(Wfr_RotX，Wfr_RotY)、曝光场的放大或缩小(Sht_MagX，Sht_MagY)以及曝光场的旋转(Sht_RotX，Sht_Rot Y)。
如图1A-1C所示的现有的套刻精度补偿方法仅能确保通孔到一个金属层的OVL性能，通孔到另一个金属层的OVL性能不优且可能变得更差。相比之下，上述套刻精度补偿方法200采用多层之间的套刻精度作为反馈，虽然针对单层不能获得最佳OVL性能，然而针对通孔VN到两个金属层MN和MN+1能够获得最佳OVL性能，正如图3C所示的。OVL配准针对两个金属层到通孔是一样的，因此可以改进工艺窗口，尤其能够改进双镶嵌工艺窗口，针对双镶嵌工艺获得更高的套刻精度。
根据本发明的实施例，套刻精度补偿方法200还可以包括：根据计算得到的工艺过程的误差计算当层曝光机台的工艺补偿值，以用于控制当层曝光机台进行光刻工艺，例如用于对下一批次(lot)的晶圆进行更为精确的光刻。进一步地，当层曝光机台的工艺补偿值的计算还可以基于前层曝光机台的光刻工艺条件。其中，前层曝光机台的光刻工艺条件可以包括：前层曝光机台的误差值和前层曝光机台的工艺补偿值。
例如，当层曝光机台的工艺补偿值可以根据下述公式计算：
PC(M0,l0)＝PC(m0,l-1)+[MS(m0,l-1)-MS(m0,l0)]+PIE(m0,M0)
其中，PC(M0,l0)表示当层曝光机台的工艺补偿值，PC(m0,l-1)表示前层曝光机台的工艺补偿值，MS(m0,l-1)表示前层曝光机台的误差值，MS(m0,l0)表示当层曝光机台的误差值，PIE(m0,M0)表示工艺过程引入的误差。PIE(m0,M0)可以基于步骤203的计算而被更新。
在计算当层曝光机台的工艺补偿值时考虑前层的光刻工艺条件意味着当层曝光机台的工艺补偿值的计算结合了前层曝光机台的误差和当前曝光机台的误差。因此，利用该计算得到的当层曝光机台的工艺补偿值调整和控制当层曝光机台对晶圆进行光刻工艺，可以减小晶圆的当层光刻图形与前层光刻图形的位置对准误差，进而精确控制套刻精度。此外，不论前后曾使用的曝光机台是否是同一类型，只需通过这一种计算方式就能得到对当层曝光机台的补偿方式，实现简单方便。
根据本发明的另一方面，还提供了一种套刻精度补偿装置，该套刻精度补偿装置包括测量单元和计算单元。其中，测量单元用于测量当层光刻图形与前层光刻图形的第一套刻精度、以及前层光刻图形与更前层光刻图形的第二套刻精度；计算单元用于基于第一套刻精度和第二套刻精度计算工艺过程的误差，以用于反馈到曝光机系统中。
其中，当层光刻图形和更前层光刻图形例如均为金属层光刻图形(分别为当层金属层MN+1和前层金属层MN)，前层光刻图形例如为通孔光刻图形(通孔VN)。进一步地，计算单元可以基于当层光刻图形与前层光刻图形的第一套刻精度和前层光刻图形与更前层光刻图形的第二套刻精度的平均值计算工艺过程的误差。
上述套刻精度补偿装置采用多层之间的套刻精度作为反馈，虽然针对单层不能获得最佳OVL性能，然而针对通孔VN到两个金属层MN和MN+1能够获得最佳OVL性能。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (10)

1.一种套刻精度补偿方法，其特征在于，包括：
测量当层光刻图形与前层光刻图形的第一套刻精度；
测量所述前层光刻图形与更前层光刻图形的第二套刻精度；以及
基于所述第一套刻精度和所述第二套刻精度计算工艺过程的误差，以用于反馈到曝光机系统中。
2.如权利要求1所述的套刻精度补偿方法，其特征在于，所述基于所述第一套刻精度和所述第二套刻精度计算工艺过程的误差进一步包括：基于所述第一套刻精度和所述第二套刻精度的平均值计算工艺过程的误差。
3.如权利要求1或2所述的套刻精度补偿方法，其特征在于，所述当层光刻图形和所述更前层光刻图形均为金属层光刻图形，所述前层光刻图形为通孔光刻图形。
4.如权利要求1或2所述的套刻精度补偿方法，其特征在于，所述工艺过程的误差包括以下参数：X、Y方向的位移、晶圆的放大或缩小、晶圆的旋转、曝光场的放大或缩小以及曝光场的旋转。
5.如权利要求1或2所述的套刻精度补偿方法，其特征在于，所述曝光机系统包括先进工艺控制系统。
6.如权利要求1或2所述的套刻精度补偿方法，其特征在于，所述套刻精度补偿方法还包括：根据计算得到的所述工艺过程的误差计算当层曝光机台的工艺补偿值，以用于控制所述当层曝光机台进行光刻工艺。
7.如权利要求6所述的套刻精度补偿方法，其特征在于，所述当层曝光机台的工艺补偿值的计算还基于前层曝光机台的光刻工艺条件。
8.如权利要求7所述的方法，其特征在于，所述前层曝光机台的光刻工艺条件包括：前层曝光机台的误差值和前层曝光机台的工艺补偿值。
9.一种套刻精度补偿装置，其特征在于，包括：
测量单元，用于测量当层光刻图形与前层光刻图形的第一套刻精度、以及所述前层光刻图形与更前层光刻图形的第二套刻精度；以及
计算单元，用于基于所述第一套刻精度和所述第二套刻精度计算工艺过程的误差，以用于反馈到曝光机系统中。
10.如权利要求9所述的套刻精度补偿装置，其特征在于，所述计算单元进一步基于所述第一套刻精度和所述第二套刻精度的平均值计算工艺过程的误差。
CN201510404693.5A 2015-07-10 2015-07-10 套刻精度补偿方法及装置 Active CN106325001B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510404693.5A CN106325001B (zh) 2015-07-10 2015-07-10 套刻精度补偿方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510404693.5A CN106325001B (zh) 2015-07-10 2015-07-10 套刻精度补偿方法及装置

Publications (2)

Publication Number Publication Date
CN106325001A true CN106325001A (zh) 2017-01-11
CN106325001B CN106325001B (zh) 2019-01-22

Family

ID=57725689

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510404693.5A Active CN106325001B (zh) 2015-07-10 2015-07-10 套刻精度补偿方法及装置

Country Status (1)

Country Link
CN (1) CN106325001B (zh)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107045267A (zh) * 2017-03-27 2017-08-15 上海华力微电子有限公司 套刻精度补正的优化方法及系统
CN109240050A (zh) * 2018-11-19 2019-01-18 赛莱克斯微系统科技（北京）有限公司 一种光刻方法、掩膜及光刻系统
CN110244527A (zh) * 2019-06-13 2019-09-17 华中科技大学 一种套刻标记形貌和测量条件优化方法
CN110620057A (zh) * 2019-09-12 2019-12-27 中国科学院微电子研究所 一种三维器件的套刻误差补偿方法及系统
CN110690162A (zh) * 2018-07-06 2020-01-14 长鑫存储技术有限公司 基于叠对偏移量的补偿方法
CN110908256A (zh) * 2019-12-30 2020-03-24 南京诚芯集成电路技术研究院有限公司 一种光刻套刻标识设计方法
CN110967947A (zh) * 2018-09-29 2020-04-07 长鑫存储技术有限公司 一种光掩膜补偿方法
CN111158217A (zh) * 2020-01-02 2020-05-15 长江存储科技有限责任公司 一种套刻偏差的确定方法及系统
CN111290219A (zh) * 2020-01-20 2020-06-16 长江存储科技有限责任公司 测量晶圆套刻精度的方法和设备、计算机可读存储介质
CN111433676A (zh) * 2017-12-07 2020-07-17 科磊股份有限公司 用于装置相关叠加计量的系统及方法
WO2022077941A1 (zh) * 2020-10-15 2022-04-21 长鑫存储技术有限公司 套刻精度的控制方法和装置
CN114428445A (zh) * 2022-01-27 2022-05-03 华虹半导体(无锡)有限公司 套刻误差量测方法和装置
CN115390374A (zh) * 2022-11-01 2022-11-25 睿力集成电路有限公司 套刻误差的量测方法以及控制半导体制造过程的方法
CN115877672A (zh) * 2023-01-09 2023-03-31 合肥晶合集成电路股份有限公司 套刻精度获取方法以及校正方法
CN116149146A (zh) * 2023-04-21 2023-05-23 长鑫存储技术有限公司 工艺控制方法、系统和计算机设备
WO2023184627A1 (zh) * 2022-04-02 2023-10-05 长鑫存储技术有限公司 半导体光刻补偿方法
US11803128B2 (en) 2020-10-15 2023-10-31 Changxin Memory Technologies, Inc. Control method and device of overlay accuracy

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101458456A (zh) * 2007-12-13 2009-06-17 中芯国际集成电路制造(上海)有限公司 套刻精度的控制方法和装置
KR20120025761A (ko) * 2010-09-08 2012-03-16 주식회사 하이닉스반도체 반도체 소자의 오버레이 버니어 형성 방법
CN102608877A (zh) * 2012-03-30 2012-07-25 上海华力微电子有限公司 光刻套刻方法以及光刻方法
CN104317170A (zh) * 2014-11-14 2015-01-28 四川飞阳科技有限公司 测量套刻精度的方法及装置、光刻方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101458456A (zh) * 2007-12-13 2009-06-17 中芯国际集成电路制造(上海)有限公司 套刻精度的控制方法和装置
KR20120025761A (ko) * 2010-09-08 2012-03-16 주식회사 하이닉스반도체 반도체 소자의 오버레이 버니어 형성 방법
CN102608877A (zh) * 2012-03-30 2012-07-25 上海华力微电子有限公司 光刻套刻方法以及光刻方法
CN104317170A (zh) * 2014-11-14 2015-01-28 四川飞阳科技有限公司 测量套刻精度的方法及装置、光刻方法

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107045267A (zh) * 2017-03-27 2017-08-15 上海华力微电子有限公司 套刻精度补正的优化方法及系统
CN111433676B (zh) * 2017-12-07 2022-08-05 科磊股份有限公司 用于装置相关叠加计量的系统及方法
CN111433676A (zh) * 2017-12-07 2020-07-17 科磊股份有限公司 用于装置相关叠加计量的系统及方法
CN110690162B (zh) * 2018-07-06 2022-02-01 长鑫存储技术有限公司 基于叠对偏移量的补偿方法
CN110690162A (zh) * 2018-07-06 2020-01-14 长鑫存储技术有限公司 基于叠对偏移量的补偿方法
CN110967947A (zh) * 2018-09-29 2020-04-07 长鑫存储技术有限公司 一种光掩膜补偿方法
CN110967947B (zh) * 2018-09-29 2022-02-11 长鑫存储技术有限公司 一种光掩膜补偿方法
CN109240050A (zh) * 2018-11-19 2019-01-18 赛莱克斯微系统科技（北京）有限公司 一种光刻方法、掩膜及光刻系统
CN110244527B (zh) * 2019-06-13 2020-05-19 华中科技大学 一种套刻标记形貌和测量条件优化方法
CN110244527A (zh) * 2019-06-13 2019-09-17 华中科技大学 一种套刻标记形貌和测量条件优化方法
CN110620057B (zh) * 2019-09-12 2021-12-07 中国科学院微电子研究所 一种三维器件的套刻误差补偿方法及系统
CN110620057A (zh) * 2019-09-12 2019-12-27 中国科学院微电子研究所 一种三维器件的套刻误差补偿方法及系统
CN110908256B (zh) * 2019-12-30 2021-11-26 南京诚芯集成电路技术研究院有限公司 一种光刻套刻标识设计方法
CN110908256A (zh) * 2019-12-30 2020-03-24 南京诚芯集成电路技术研究院有限公司 一种光刻套刻标识设计方法
CN111158217B (zh) * 2020-01-02 2022-06-21 长江存储科技有限责任公司 一种套刻偏差的确定方法及系统
CN111158217A (zh) * 2020-01-02 2020-05-15 长江存储科技有限责任公司 一种套刻偏差的确定方法及系统
CN111290219A (zh) * 2020-01-20 2020-06-16 长江存储科技有限责任公司 测量晶圆套刻精度的方法和设备、计算机可读存储介质
WO2022077941A1 (zh) * 2020-10-15 2022-04-21 长鑫存储技术有限公司 套刻精度的控制方法和装置
US11803128B2 (en) 2020-10-15 2023-10-31 Changxin Memory Technologies, Inc. Control method and device of overlay accuracy
CN114428445A (zh) * 2022-01-27 2022-05-03 华虹半导体(无锡)有限公司 套刻误差量测方法和装置
WO2023184627A1 (zh) * 2022-04-02 2023-10-05 长鑫存储技术有限公司 半导体光刻补偿方法
CN115390374A (zh) * 2022-11-01 2022-11-25 睿力集成电路有限公司 套刻误差的量测方法以及控制半导体制造过程的方法
CN115877672A (zh) * 2023-01-09 2023-03-31 合肥晶合集成电路股份有限公司 套刻精度获取方法以及校正方法
CN116149146A (zh) * 2023-04-21 2023-05-23 长鑫存储技术有限公司 工艺控制方法、系统和计算机设备

Also Published As

Publication number Publication date
CN106325001B (zh) 2019-01-22

Similar Documents

Publication Publication Date Title
CN106325001A (zh) 套刻精度补偿方法及装置
CN101458456B (zh) 套刻精度的控制方法和装置
TWI600976B (zh) 微影系統與用於此微影系統之機器學習控制器
CN108089412B (zh) 光刻套刻精度量测准确性的评估方法
US9123583B2 (en) Overlay abnormality gating by Z data
CN112969967A (zh) 确定对过程的校正
TW201319760A (zh) 施加一圖案至一基板之方法、元件製造方法及用於此等方法之微影裝置
TW201940982A (zh) 自參考與自校準之干擾圖型套疊測量
CN107367911A (zh) 对准方法及对准系统
TW201921133A (zh) 調適前饋參數之方法
CN110750038A (zh) 掩膜版和标准片及对准图形误差补偿方法
KR101421258B1 (ko) Ａｐｃ 제어 방법으로 노출 필드 내 오버레이 오차를 줄이는 방법 및 시스템
US8638438B2 (en) Self-calibrated alignment and overlay target and measurement
CN105204299B (zh) 对准精度测量的图形结构
KR102183619B1 (ko) 모니터링 방법 및 디바이스의 제조 방법
CN100428058C (zh) 光刻机投影物镜奇像差原位检测方法
TW201727381A (zh) 預測微影裝置之性能之方法、微影裝置之校正及器件製造方法
CN114207527B (zh) 用于控制半导体制造过程的方法
CN114371602B (zh) 套刻精度的控制方法和装置
CN100487581C (zh) 光刻投影装置和器件制造方法
CN113109997B (zh) 测量外延前后光刻套刻误差的方法及结构
US6868301B1 (en) Method and application of metrology and process diagnostic information for improved overlay control
CN115453828A (zh) 补偿高阶套刻误差的方法
CN112987516B (zh) 半导体光刻工艺的方法
CN105223785B (zh) 提高晶片产品套准精度的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant