CN116149146A - 工艺控制方法、系统和计算机设备 - Google Patents

工艺控制方法、系统和计算机设备 Download PDF

Info

Publication number
CN116149146A
CN116149146A CN202310430809.7A CN202310430809A CN116149146A CN 116149146 A CN116149146 A CN 116149146A CN 202310430809 A CN202310430809 A CN 202310430809A CN 116149146 A CN116149146 A CN 116149146A
Authority
CN
China
Prior art keywords
wafers
overlay error
film layer
manufactured
batch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202310430809.7A
Other languages
English (en)
Other versions
CN116149146B (zh
Inventor
付旺
邱杰振
田锋
冯伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202310430809.7A priority Critical patent/CN116149146B/zh
Publication of CN116149146A publication Critical patent/CN116149146A/zh
Application granted granted Critical
Publication of CN116149146B publication Critical patent/CN116149146B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

本申请涉及一种工艺控制方法、系统和计算机设备。所述方法包括：获取第一套刻误差，所述第一套刻误差为前批次晶圆的第一膜层制作时的套刻误差，所述前批次晶圆已完成第一膜层制作；获取第二套刻误差，所述第二套刻误差为当前批次晶圆的第二膜层制作时的套刻误差，所述当前批次晶圆已完成第二膜层制作，所述第一膜层制作在所述第二膜层制作后完成；根据所述第一套刻误差和所述第二套刻误差得到修正数据，并将所述修正数据作为所述当前批次晶圆的所述第一膜层制作时的目标套刻误差。采用本方法能够提高校正准确度。

Description

工艺控制方法、系统和计算机设备
技术领域
本申请涉及集成电路技术领域，特别是涉及一种工艺控制方法、系统和计算机设备。
背景技术
随着集成电路技术的发展，出现了自动过程校正（Automatic ProcessCorrection，简称APC）技术。APC通过测量前面光刻工艺的套刻误差（Overlay）并进行反馈，对后面的光刻工艺进行校正，以减少后面光刻工艺的套刻误差。
光刻工艺按照衬底数量分为多个批次。传统技术中，APC采用前一批次衬底光刻工艺的套刻误差对后一批次衬底的光刻工艺进行校正。然而，这种校正方法的准确度不高。
发明内容
基于此，有必要针对上述技术问题，提供一种能够提高校正准确度的工艺控制方法、系统和计算机设备。
第一方面，本申请提供了一种工艺控制方法。所述方法包括：
获取第一套刻误差，所述第一套刻误差为前批次晶圆的第一膜层制作时的套刻误差，所述前批次晶圆已完成所述第一膜层制作；
获取第二套刻误差，所述第二套刻误差为当前批次晶圆的第二膜层制作时的套刻误差，所述当前批次晶圆已完成所述第二膜层制作，所述第一膜层制作在所述第二膜层制作后完成；
根据所述第一套刻误差和所述第二套刻误差得到修正数据，并将所述修正数据作为所述当前批次晶圆的所述第一膜层制作时的目标套刻误差。
在其中一个实施例中，获取第一套刻误差包括：
获取前N个批次晶圆的所述第一膜层制作时的套刻误差，N为正整数，所述前N个批次晶圆均已完成所述第一膜层制作；
基于所述前N个批次晶圆中各批次晶圆的所述第一膜层制作时的套刻误差，得到所述第一套刻误差。
在其中一个实施例中，获取前N个批次晶圆的所述第一膜层制作时的套刻误差包括：
在所述前N个批次晶圆中的每一批次晶圆中选取部分所述晶圆进行量测，以得到所述前N个批次晶圆中各批次晶圆的所述第一膜层制作时的套刻误差。
在其中一个实施例中，基于所述前N个批次晶圆中各批次晶圆的所述第一膜层制作时的套刻误差，得到所述第一套刻误差包括：
将所述前N个批次晶圆中各批次晶圆的所述第一膜层制作时的套刻误差求平均值，以得到所述第一套刻误差。
在其中一个实施例中，基于所述前N个批次晶圆中各批次晶圆的所述第一膜层制作时的套刻误差，得到所述第一套刻误差包括：
将所述前N个批次晶圆中各批次晶圆的所述第一膜层制作时的套刻误差进行加权求和，以得到所述第一套刻误差。
在其中一个实施例中，所述前N个批次晶圆中各批次晶圆对应的加权系数按批次顺序依次递减。
在其中一个实施例中，2≤N≤20。
在其中一个实施例中，所述第二膜层和所述第一膜层在同一所述晶圆中相邻或者不相邻。
在其中一个实施例中，根据所述第一套刻误差和所述第二套刻误差得到修正数据包括：
根据所述第一套刻误差得到第一修正数据；
根据所述第二套刻误差得到第二修正数据；
基于所述第一修正数据和所述第二修正数据得到所述修正数据。
在其中一个实施例中，基于所述第一修正数据和所述第二修正数据得到所述修正数据包括：
将所述第一修正数据和所述第二修正数据进行加权求和，以得到所述修正数据。
在其中一个实施例中，根据所述第一套刻误差和所述第二套刻误差得到目标套刻误差之后，还包括：
基于所述目标套刻误差对所述当前批次晶圆的所述第一膜层制作时的工艺参数进行修正。
在其中一个实施例中，基于所述目标套刻误差对所述当前批次晶圆的所述第一膜层制作时的工艺参数进行修正包括：
运行控制系统中的自动过程校正模型基于所述目标套刻误差，控制光刻设备对所述当前批次晶圆的所述第一膜层制作时的工艺参数进行修正。
第二方面，本申请还提供了一种工艺控制系统。所述系统包括：
套刻误差获取模块，用于获取第一套刻误差和第二套刻误差，所述第一套刻误差为前批次晶圆的第一膜层制作时的套刻误差，所述前批次晶圆已完成所述第一膜层制作，所述第二套刻误差为当前批次晶圆的第二膜层制作时的套刻误差，所述当前批次晶圆已完成所述第二膜层制作，所述第一膜层制作在所述第二膜层制作后完成；
修正数据获取模块，用于根据所述第一套刻误差和所述第二套刻误差得到修正数据，并将所述修正数据作为所述当前批次晶圆的所述第一膜层制作时的目标套刻误差。
在其中一个实施例中，还包括：
修正模块，用于基于所述目标套刻误差对所述当前批次晶圆的所述第一膜层制作时的工艺参数进行修正。
第三方面，本申请还提供了一种计算机设备。所述计算机设备包括存储器和处理器，所述存储器存储有计算机程序，所述处理器执行所述计算机程序时实现以下步骤：
获取第一套刻误差，所述第一套刻误差为前批次晶圆的第一膜层制作时的套刻误差，所述前批次晶圆已完成所述第一膜层制作；
获取第二套刻误差，所述第二套刻误差为当前批次晶圆的第二膜层制作时的套刻误差，所述当前批次晶圆已完成所述第二膜层制作，所述第一膜层制作在所述第二膜层制作后完成；
根据所述第一套刻误差和所述第二套刻误差得到修正数据，并将所述修正数据作为所述当前批次晶圆的所述第一膜层制作时的目标套刻误差。
上述工艺控制方法、系统和计算机设备，通过获取前批次晶圆的第一膜层制作时的第一套刻误差和当前批次晶圆的第二膜层制作时的第二套刻误差，第一膜层制作在第二膜层制作后完成，并根据第一套刻误差和第二套刻误差得到修正数据，作为当前批次晶圆的第一膜层制作时的目标套刻误差，可以基于修正数据对当前批次的晶圆的第一膜层制作时的工艺参数进行修正。由于修正数据是结合前批次晶圆的第一膜层制作时的第一套刻误差和当前批次晶圆的第二膜层制作时的第二套刻误差，因此修正数据综合有前批次晶圆的套刻误差和当前批次晶圆的套刻误差，对于当前批次晶圆的第一膜层制作来说，充分考虑到不同膜层之间的差异、以及不同批次晶圆之间的差异，因而可以对当前批次晶圆的第一膜层制作进行更准确地校正，进而可以更准确地控制当前批次晶圆的第一膜层的套刻误差，最终提高晶圆的稳定性和导电性能。
附图说明
图1为一个实施例中工艺控制方法的应用环境图；
图2为一个实施例中工艺控制方法的流程示意图；
图3为一个实施例中工艺控制过程的示意图；
图4为一个实施例中晶圆位置关系的示意图；
图5为一个实施例中步骤202的流程示意图；
图6为一个实施例中步骤204的流程示意图；
图7为另一个实施例中工艺控制方法的流程示意图；
图8为一个实施例中工艺控制系统的结构框图；
图9为一个实施例中计算机设备的内部结构图。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
本申请实施例提供的工艺控制方法，可以应用于如图1所示的应用环境中。其中，晶圆102先放入光刻设备104内进行光刻工艺，再放在量测机台106上测量套刻误差。运行控制系统（Run to Run，简称R2R）108提供APC模型110，APC模型110根据量测机台106测量的套刻误差确定光刻设备104的修正数据，以使光刻设备104进行自动校正，避免手动操作产生的误差，并且节省调整时间。其中，运行控制系统108可以但不限于用各种个人计算机、笔记本电脑、平板电脑、物联网设备、独立的服务器或者是多个服务器组成的服务器集群来实现。
在一个实施例中，如图2所示，提供了一种工艺控制方法，以该方法应用于图1中的运行控制系统为例进行说明，包括以下步骤：
步骤202，获取第一套刻误差。
其中，第一套刻误差为前批次晶圆的第一膜层制作时的套刻误差，前批次晶圆已完成第一膜层制作。
步骤S204，获取第二套刻误差。
其中，第二套刻误差为当前批次晶圆的第二膜层制作时的套刻误差，当前批次晶圆已完成第二膜层制作，第一膜层制作在第二膜层制作后完成。
在实际应用中，受到设备产能的限制，将大量的晶圆分成多个批次进行加工，同一批次的晶圆一起自下而上逐层加工。第一套刻误差是在当前批次（即目标批次）之前批次的晶圆（简称为前批次晶圆）在完成第一膜层（即目标层）制作时测量得到的套刻误差，第二套刻误差是指当前批次（即目标批次）的晶圆在完成第一膜层下面的第二膜层（即目标层的前层）制作时测量得到的套刻误差。假设目标批次为P，目标层为Q，则第一套刻误差为（P-p）批次的晶圆在完成Q层制作时测量得到的套刻误差，第二套刻误差为P批次的晶圆在完成（Q-q）层制作时测量得到的套刻误差，p和q均为正整数。
可选地，先对目标批次之前批次的晶圆进行加工，并在目标批次之前批次的晶圆完成目标层制作时，对目标批次之前批次的晶圆测量套刻误差，得到第一套刻误差。再对目标批次的晶圆进行加工，并在目标批次的晶圆完成目标层的前层制作时，对目标批次的晶圆测量套刻误差，得到第二套刻误差。例如，相邻两个批次的晶圆都是先加工A层，再加工B层，则先对前一批次的晶圆依次加工A层和B层，并在前一批次的晶圆完成B层加工时测量套刻误差，得到第一套刻误差，再对后一批次的晶圆依次加工A层和B层，并在后一批次的晶圆完成A层加工时测量套刻误差，得到第二套刻误差。
示例性地，前批次晶圆来自多个批次，可以避免单一批次的晶圆出现问题而影响到第一套刻误差的准确性，因而有利于提高第一套刻误差的准确性和稳定性。
其中，套刻误差为相邻两层套叠在一起时两者之间的位置偏差，具体为最上面的一层与该层下面的一层对准时测量出来的偏差。
在一种实现方式中，第一膜层下面的一层和第二膜层下面的一层可以为同一层，称为参考层，即第一套刻误差为前批次晶圆中第一膜层与参考层套叠在一起时两者之间的位置偏差，第二套刻误差为当前批次晶圆中第二膜层与参考层套叠在一起时两者之间的位置偏差。此时同一晶圆中的第二膜层和第一膜层先后形成于参考层上，且第一膜层在参考层上的正投影与第二膜层在参考层上的正投影不重合。
如图3所示，每一晶圆中都是D层和E层先后形成于C层上，D层与C层的距离小于E层与C层的距离，D层在C层上的正投影与E层在C层上的正投影不重合。此时，第一套刻误差为前批次晶圆中E层与C层套叠在一起时两者之间的位置偏差，第二套刻误差为当前批次晶圆中D层与C层套叠在一起时两者之间的位置偏差。
由于第一膜层下面的一层和第二膜层下面的一层为同一层（即参考层），因此参考当前批次的晶圆在完成第二膜层制作时的套刻误差，有利于准确控制当前批次的晶圆在完成第一膜层制作时的套刻误差。而且第一膜层在参考层上的正投影与第二膜层在参考层上的正投影不重合，第一膜层和第二膜层之间相互独立。
在另一种实现方式中，第二膜层为第一膜层下面的一层，第一套刻误差为前批次晶圆中第一膜层与第二膜层套叠在一起时两者之间的位置偏差，第二套刻误差为当前批次晶圆中第二膜层与第二膜层下面的一层套叠在一起时两者之间的位置偏差。此时同一晶圆中的第一膜层形成于第二膜层上，第一膜层和第二膜层在晶圆衬底上的正投影至少部分重合。
还是以图3为例，第一套刻误差还是前批次晶圆中E层与C层套叠在一起时两者之间的位置偏差，第二套刻误差也可以为当前批次晶圆中C层与C层下面的一层套叠在一起时两者之间的位置偏差。
示例性地，第二膜层和第一膜层在同一晶圆中可以相邻，也可以不相邻。第二膜层和第一膜层在同一晶圆中相邻，是指制作第二膜层和制作第一膜层之间没有制作其它层。第二膜层和第一膜层在同一晶圆中不相邻，是指制作第二膜层和制作第一膜层之间有制作其它层，如制作第三膜层，即依次制作第二膜层、第三膜层、第一膜层。
步骤206，根据第一套刻误差和第二套刻误差得到修正数据，并将修正数据作为当前批次晶圆的第一膜层制作时的目标套刻误差。
其中，修正数据是对当前批次晶圆的第一膜层制作时的工艺参数进行修正的数据。
如图4所示，当前批次和前面多个批次的晶圆都是先加工A层，再加工B层，将前面多个批次的晶圆完成B层之后测量的第一套刻误差进行反馈（Feed Back，简称FB）给AFC，并将当前批次的晶圆完成A层之后测量的第二套刻误差进行前馈（Feed Forward，简称FF）给AFC，AFC综合第一套刻误差和第二套刻误差之后进行校正，以得到当前批次的晶圆的B层制作时的目标套刻误差，目标套刻误差用于修正当前批次的晶圆制作B层时的工艺参数。
上述工艺控制方法中，通过获取前批次晶圆的第一膜层制作时的第一套刻误差和当前批次晶圆的第二膜层制作时的第二套刻误差，第一膜层制作在第二膜层制作后完成，并根据第一套刻误差和第二套刻误差得到修正数据，作为当前批次晶圆的第一膜层制作时的目标套刻误差，可以基于修正数据对当前批次的晶圆的第一膜层制作时的工艺参数进行修正。由于修正数据是结合前批次晶圆的第一膜层制作时的第一套刻误差和当前批次晶圆的第二膜层值制作时的第二套刻误差，因此修正数据综合有前批次晶圆的套刻误差和当前批次晶圆的套刻误差，对于当前批次晶圆的第一膜层制作来说，充分考虑到不同膜层之间的差异、以及不同批次晶圆之间的差异，因而可以对当前批次晶圆的第一膜层制作进行更准确地校正，进而可以更准确地控制当前批次晶圆的第一膜层的套刻误差，最终提高晶圆的稳定性和导电性能。这样晶圆更容易符合工艺要求，减少晶圆的返工，提高晶圆的产能，同时避免物料的浪费，降低晶圆的生产成本。而且也有利于降低晶圆套刻误差的测量频率，进一步提高晶圆的产能。
在一个实施例中，如图5所示，步骤202包括：
步骤502，获取前N个批次晶圆的第一膜层制作时的套刻误差，N为正整数，前N个批次晶圆均已完成第一膜层制作。
其中，前N个批次可以为自当前批次向前获取的N个批次，也可以为当前批次之前的任意N个批次；可以为N个连续的批次，也可以为N个非连续的批次。例如，N=5，当前批次为第十批次，则前N个批次可以为第五批次、第六批次、第七批次、第八批次和第九批次，也可以为第一批次、第三批次、第五批次、第七批次和第九批次，又可以为第三批次、第四批次、第五批次、第六批次和第七批次，还可以为第三批次、第四批次、第五批次、第八批次和第九批次。
由于晶圆是逐个批次依次加工，因此第一批次晶圆、第二批次晶圆、第三批次晶圆、第四批次晶圆、第五批次晶圆、第六批次晶圆、第七批次晶圆、第八批次晶圆、第九批次晶圆、第十批次晶圆依次加工。还是以当前批次为第十批次为例，此时第一批次晶圆至第九批次晶圆均已完成第一膜层工艺。如果N=5，则可以获取第五批次晶圆的第一膜层制作时的套刻误差、第六批次晶圆的第一膜层制作时的套刻误差、第七批次晶圆的第一膜层制作时的套刻误差、第八批次晶圆的第一膜层制作时的套刻误差、以及第九批次晶圆的第一膜层制作时的套刻误差，也可以获取第一批次晶圆的第一膜层制作时的套刻误差、第三批次晶圆的第一膜层制作时的套刻误差、第五批次晶圆的第一膜层制作时的套刻误差、第七批次晶圆的第一膜层制作时的套刻误差、以及第九批次晶圆的第一膜层制作时的套刻误差，还可以获取第三批次晶圆的第一膜层制作时的套刻误差、第四批次晶圆的第一膜层制作时的套刻误差、第五批次晶圆的第一膜层制作时的套刻误差、第六批次晶圆的第一膜层制作时的套刻误差、以及第七批次晶圆的第一膜层制作时的套刻误差，还可以获取第三批次晶圆的第一膜层制作时的套刻误差、第四批次晶圆的第一膜层制作时的套刻误差、第五批次晶圆的第一膜层制作时的套刻误差、第八批次晶圆的第一膜层制作时的套刻误差、以及第九批次晶圆的第一膜层制作时的套刻误差。
可选地，步骤502包括：在前N个批次晶圆中的每一批次晶圆中选取部分晶圆进行量测，以得到前N个批次晶圆中各批次晶圆的第一膜层制作时的套刻误差。
例如，同一批次的晶圆有25个，可以从每一批次晶圆中选择3个晶圆量测套刻误差，也可以从每一批次晶圆中选择4个晶圆量测套刻误差，还可以从每一批次晶圆中选择5个晶圆量测套刻误差。
从每一批次晶圆中选取部分晶圆进行量测之后，可以将同一批次的各个晶圆量测的套刻误差取平均值，作为这个批次晶圆的套刻误差。例如，从第一批次的25个晶圆中选择5个晶圆量测套刻误差，则将第一批次选择的5个晶圆的套刻误差取平均值，作为第一批次晶圆的套刻误差。又如，从第二批次的25个晶圆中选择3个晶圆量测套刻误差，则将第二批次选择的3个晶圆的套刻误差取平均值，作为第二批次晶圆的套刻误差。
同一批次晶圆使用同一套刻误差，进行加工的工艺参数相同。通过在同一批次晶圆中选择部分进行量测，可以有效减少量测的晶圆的数量，节省量测时间，降低量测成本。而且与在同一批次晶圆中选择一个进行量测相比，在同一批次晶圆中选择部分进行量测可以降低单个晶圆出现问题而影响到第一套刻误差的准确性，因而有利于提高第一套刻误差的准确性和稳定性。
进一步地，各批次晶圆中选取晶圆的数量可以相同，也可以不同。例如，从第一批次的25个晶圆中选择5个晶圆量测套刻误差，从第二批次的25个晶圆中选择4个晶圆量测套刻误差，从第三批次的25个晶圆中选择3个晶圆量测套刻误差，从第四批次的25个晶圆中选择3个晶圆量测套刻误差，从第五批次的25个晶圆中选择3个晶圆量测套刻误差。
示例性地，2≤N≤20，如N=2，N=3，N=4，N=5，N=6，N=8，N=10，N=10，N=15，N=18，N=20等。
获取前N个批次晶圆中各批次晶圆的第一膜层制作时的套刻误差，2≤N≤20，可以避免单一批次晶圆出现问题而影响到第一套刻误差的准确性，因而有利于提高第一套刻误差的准确性和稳定性。同时限制批次上限，可以控制量测时间，以便及时得到修正数据进行自动校正。
步骤504，基于前N个批次晶圆中各批次晶圆的第一膜层制作时的套刻误差，得到第一套刻误差。
上述实施例中，由于各批次晶圆的第一膜层制作时的套刻误差会随着批次增加而逐渐变化，因此相邻批次晶圆的第一膜层制作时的套刻误差差不多，获取前N个批次晶圆中各批次晶圆的第一膜层制作时的套刻误差，N为正整数，得到第一套刻误差，可以根据各个批次的晶圆之间的关联，有利于准确确定出当前批次晶圆的同一膜层制作时的套刻误差。
在一种实现方式中，步骤504包括：将前N个批次晶圆中各批次晶圆的第一膜层制作时的套刻误差求平均值，以得到第一套刻误差。
上述实施例中，各批次晶圆的第一膜层制作时的套刻误差取平均值，作为第一套刻误差，可以均衡获取各批次晶圆的第一膜层制作时的套刻误差，有效避免单个批次晶圆出现问题而影响到第一套刻误差的准确性。
例如，前N个批次为第五批次、第六批次、第七批次、第八批次和第九批次，则将第五批次晶圆的第一膜层制作时的套刻误差、第六批次晶圆的第一膜层制作时的套刻误差、第七批次晶圆的第一膜层制作时的套刻误差、第八批次晶圆的第一膜层制作时的套刻误差、以及第九批次晶圆的第一膜层制作时的套刻误差取平均值，作为第一套刻误差。又如，前N个批次为第一批次、第三批次、第五批次、第七批次和第九批次，则将第一批次晶圆的第一膜层制作时的套刻误差、第三批次晶圆的第一膜层制作时的套刻误差、第五批次晶圆的第一膜层制作时的套刻误差、第七批次晶圆的第一膜层制作时的套刻误差、第九批次晶圆的第一膜层制作时的套刻误差取平均值，作为第一套刻误差。
在另一种实现方式中，步骤504包括：将前N个批次晶圆中各批次晶圆的第一膜层制作时的套刻误差进行加权求和，以得到第一套刻误差。
例如，前N个批次为第五批次、第六批次、第七批次、第八批次和第九批次，则将第五批次晶圆的第一膜层制作时的套刻误差与对应权重的乘积、第六批次晶圆的第一膜层制作时的套刻误差与对应权重的乘积、第七批次晶圆的第一膜层制作时的套刻误差与对应权重的乘积、第八批次晶圆的第一膜层制作时的套刻误差与对应权重的乘积、以及第九批次晶圆的第一膜层制作时的套刻误差与对应权重的乘积求和，作为第一套刻误差。又如，前N个批次为第一批次、第三批次、第五批次、第七批次和第九批次，则将第一批次晶圆的第一膜层制作时的套刻误差与对应权重的乘积、第三批次晶圆的第一膜层制作时的套刻误差与对应权重的乘积、第五批次晶圆的第一膜层制作时的套刻误差与对应权重的乘积、第七批次晶圆的第一膜层制作时的套刻误差与对应权重的乘积、以及第九批次晶圆的第一膜层制作时的套刻误差与对应权重的乘积求和，作为第一套刻误差。
在实际应用中，可以根据各批次晶圆与当前批次晶圆之间关联程度（关联程度包括但不限于时间接近程度、施工环境相近程度、工艺参数相近程度）的大小，设定各批次晶圆对应的权重系数，使得第一套刻误差可以最大程度真实反映出当前批次晶圆制作同一膜层时的套刻误差，提高修正数据的准确性，最终可以精确控制当前批次晶圆制作同一膜层时的套刻误差。
示例性地，前N个批次晶圆中各批次晶圆对应差的加权系数按批次顺序依次递减。
通常情况下，前N个批次晶圆中，批次距当前批次晶圆越近的晶圆，其一个膜层制作时的套刻误差越接近当前批次晶圆的同一膜层制作时的套刻误差。例如，N=5，当前批次为第十批次，则第九批次晶圆的第一膜层制作时的套刻误差最接近第十批次晶圆的第一膜层制作时的套刻误差，第八批次晶圆的第一膜层制作时的套刻误差第二接近第十批次晶圆的第一膜层制作时的套刻误差，第七批次晶圆的第一膜层制作时的套刻误差第三接近第十批次晶圆的第一膜层制作时的套刻误差。前N个批次晶圆中各批次晶圆对应的加权系数按批次顺序依次递减，这样一个批次晶圆的一个膜层制作时的套刻误差越接近当前批次晶圆的同一膜层制作时的套刻误差，则这个批次晶圆对应的加权系数越大。将前N个批次晶圆中各批次晶圆的第一膜层制作时的套刻误差进行加权求和，得到的第一套刻误差可以较为真实地反映出当前批次晶圆制作同一膜层时的套刻误差，提高修正数据的准确性，最终精确控制当前批次晶圆制作同一膜层时的套刻误差。
可选地，加权系数可以采用功率加权平均值（Power Weighted Average，简称PWA）、加权移动平均值（Weighted Moving Average，简称WMA）、指数加权移动平均值（Exponentially WeightedMoving Average，简称EWMA）中的一种。
例如，N=5，如果采用PWM，则前五个批次晶圆对应的加权系数均为0.2；如果采用WMA，则前五个批次晶圆对应的加权系数按批次顺序依次为0.063、0.063、0.125、0.25、0.5；如果采用EWMA，则前五个批次晶圆对应的加权系数按批次顺序依次为0.02、0.03、0.05、0.3、0.6。
在一个实施例中，如图6所示，步骤206包括：
步骤602，根据第一套刻误差得到第一修正数据。
可选地，将第一套刻误差与第一膜层制作时允许的套刻误差范围进行比较，得到第一修正数据，第一修正数据用于将当前晶圆的第一膜层制作时的套刻误差控制在第一膜层制作时允许的套刻误差范围内。
步骤604，根据第二套刻误差得到第二修正数据。
可选地，将第二套刻误差与第二膜层制作时允许的套刻误差范围进行比较，得到第二修正数据，第二修正数据用于将当前批次晶圆的第二膜层制作时的套刻误差控制在第二膜层制作时允许的套刻误差范围内。
步骤606，基于第一修正数据和第二修正数据得到修正数据。
上述实施例中，分别根据第一套刻误差和第二套刻误差，得到对应的第一修正数据和第二修正数据，再综合第一修正数据和第二修正数据得到最终的修正数据，这样得到的修正数据可以同时考虑到第一套刻误差和第二套刻误差，更为合适地对套刻误差进行自动校正。比如，第一套刻误差朝向一个方向，第二套刻误差也朝向同一方向，那么此时修正数据朝向相反方向移动第一套刻误差和第二套刻误差的平均值较好。又如，第一套刻误差朝向一个方向，第二套刻误差朝向另一相反方向，那么此时修正数据朝向其中一个方向移动第一套刻误差和第二套刻误差的平均值较好。
可选地，步骤606包括：将第一修正数据和第二修正数据进行加权求和，以得到修正数据。
示例性地，修正数据可以采用如下公式确定：
Figure SMS_1
；/>
其中，APC correction为修正数据，APC pre-layer FF为第二套刻误差，APCcurrent layer FB为第一套刻误差，x为比例系数，0≤X≤1。
在实际应用中，x根据各个批次晶圆之间的差异大小、以及晶圆各层之间的差异大小进行设定。如果当前批次是第一批，则X=1。
在一个实施例中，如图7所示，提供了一种工艺控制方法，包括以下步骤：
步骤702，获取第一套刻误差。
步骤704，获取第二套刻误差。
步骤706，根据第一套刻误差和第二套刻误差得到修正数据，并将修正数据作为当前批次晶圆的第一膜层制作时的目标套刻误差。
步骤708，基于目标套刻误差对当前批次晶圆的第一膜层制作时的工艺参数进行修正。
可选地，步骤708包括：R2R中的APC模型基于目标套刻误差，控制光刻设备对当前批次晶圆的第一膜层制作时的工艺参数进行修正。
应该理解的是，虽然如上所述的各实施例所涉及的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，如上所述的各实施例所涉及的流程图中的至少一部分步骤可以包括多个步骤或者多个阶段，这些步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤中的步骤或者阶段的至少一部分轮流或者交替地执行。
基于同样的发明构思，本申请实施例还提供了一种用于实现上述所涉及的工艺控制方法的工艺控制系统。该系统所提供的解决问题的实现方案与上述方法中所记载的实现方案相似，故下面所提供的一个或多个工艺控制系统实施例中的具体限定可以参见上文中对于工艺控制方法的限定，在此不再赘述。
在一个实施例中，如图8所示，提供了一种工艺控制系统800，包括：套刻误差获取模块801和修正数据获取模块802，其中：
套刻误差获取模块801，用于获取第一套刻误差和第二套刻误差，第一套刻误差为前批次晶圆的第一膜层制作时的套刻误差，前批次晶圆已完成第一膜层制作，第二套刻误差为当前批次晶圆的第二膜层制作时的套刻误差，当前批次晶圆已完成第二膜层制作，第一膜层制作在第二膜层制作后完成。
修正数据获取模块802，用于根据第一套刻误差和第二套刻误差得到修正数据，并将修正数据作为当前批次晶圆的第一膜层制作时的目标套刻误差。
在一个实施例中，套刻误差获取模块801包括：获取单元和确定单元，其中：
获取单元，用于获取前N个批次晶圆的第一膜层制作时的套刻误差，N为正整数，前N个批次晶圆均已完成第一膜层制作。
确定单元，用于基于前N个批次晶圆中各批次晶圆的第一膜层制作时的套刻误差，得到第一套刻误差。
可选地，获取单元用于，在前N个批次晶圆中的每一批次晶圆中选取部分晶圆进行量测，以得到前N个批次晶圆中各批次晶圆的第一膜层制作时的套刻误差。
可选地，确定单元用于，将前N个批次晶圆中各批次晶圆的第一膜层制作时的套刻误差求平均值，以得到第一套刻误差。
可选地，确定单元用于，将前N个批次晶圆中各批次晶圆的第一膜层制作时的套刻误差进行加权求和，以得到第一套刻误差。
示例性地，前N个批次晶圆中各批次晶圆对应的加权系数按批次顺序依次递减。
可选地，2≤N≤20。
在一个实施例中，第二膜层和第一膜层在同一晶圆中相邻或者不相邻。
在一个实施例中，修正数据获取模块802包括：第一确定单元、第二确定单元和第三确定单元，其中：
第一确定单元，用于根据第一套刻误差得到第一修正数据。
第二确定单元，用于根据第二套刻误差得到第二修正数据。
第三确定单元，用于基于第一修正数据和第二修正数据得到修正数据。
可选地，第三确定单元用于，将第一修正数据和第二修正数据进行加权求和，以得到修正数据。
在一个实施例中，工艺控制系统800还包括：修正模块，其中：
修正模块，用于基于目标套刻误差对当前批次晶圆的第一膜层制作时的工艺参数进行修正。
可选地，修正模块用于，基于目标套刻误差，控制光刻设备对当前批次晶圆的第一膜层制作时的工艺参数进行修正。
上述工艺控制系统中的各个模块可全部或部分通过软件、硬件及其组合来实现。上述各模块可以硬件形式内嵌于或独立于计算机设备中的处理器中，也可以以软件形式存储于计算机设备中的存储器中，以便于处理器调用执行以上各个模块对应的操作。
在一个实施例中，提供了一种计算机设备，该计算机设备可以是服务器，其内部结构图可以如图9所示。该计算机设备包括通过系统总线连接的处理器、存储器和网络接口。其中，该计算机设备的处理器用于提供计算和控制能力。该计算机设备的存储器包括非易失性存储介质和内存储器。该非易失性存储介质存储有操作系统、计算机程序和数据库。该内存储器为非易失性存储介质中的操作系统和计算机程序的运行提供环境。该计算机设备的数据库用于存储修正数据。该计算机设备的网络接口用于与外部的终端通过网络连接通信。该计算机程序被处理器执行时以实现一种工艺控制方法。
本领域技术人员可以理解，图9中示出的结构，仅仅是与本申请方案相关的部分结构的框图，并不构成对本申请方案所应用于其上的计算机设备的限定，具体的计算机设备可以包括比图中所示更多或更少的部件，或者组合某些部件，或者具有不同的部件布置。
在一个实施例中，提供了一种计算机设备，包括存储器和处理器，存储器中存储有计算机程序，该处理器执行计算机程序时实现以下步骤：获取第一套刻误差，第一套刻误差为前批次晶圆的第一膜层制作时的套刻误差，前批次晶圆已完成第一膜层制作；获取第二套刻误差，第二套刻误差为当前批次晶圆的第二膜层制作时的套刻误差，当前批次晶圆已完成第二膜层制作，第一膜层制作在第二膜层制作后完成；根据第一套刻误差和第二套刻误差得到修正数据，并将修正数据作为当前批次晶圆的第一膜层制作时的目标套刻误差。
在一个实施例中，处理器执行计算机程序时还实现以下步骤：获取前N个批次晶圆的第一膜层制作时的套刻误差，N为正整数，前N个批次晶圆均已完成第一膜层制作；基于前N个批次晶圆中各批次晶圆的第一膜层制作时的套刻误差，得到第一套刻误差。
在一个实施例中，处理器执行计算机程序时还实现以下步骤：在前N个批次晶圆中的每一批次晶圆中选取部分晶圆进行量测，以得到前N个批次晶圆中各批次晶圆的第一膜层制作时的套刻误差。
在一个实施例中，处理器执行计算机程序时还实现以下步骤：将前N个批次晶圆中各批次晶圆的第一膜层制作时的套刻误差求平均值，以得到第一套刻误差。
在一个实施例中，处理器执行计算机程序时还实现以下步骤：将前N个批次晶圆中各批次晶圆的第一膜层制作时的套刻误差进行加权求和，以得到第一套刻误差。
在一个实施例中，处理器执行计算机程序时还实现以下步骤：前N个批次晶圆中各批次晶圆对应的加权系数按批次顺序依次递减。
在一个实施例中，处理器执行计算机程序时还实现以下步骤：2≤N≤20。
在一个实施例中，处理器执行计算机程序时还实现以下步骤：第二膜层和第一膜层在同一晶圆中相邻或者不相邻。
在一个实施例中，处理器执行计算机程序时还实现以下步骤：根据第一套刻误差得到第一修正数据；根据第二套刻误差得到第二修正数据；基于第一修正数据和第二修正数据得到修正数据。
在一个实施例中，处理器执行计算机程序时还实现以下步骤：将第一修正数据和第二修正数据进行加权求和，以得到修正数据。
在一个实施例中，处理器执行计算机程序时还实现以下步骤：基于目标套刻误差对当前批次晶圆的第一膜层制作时的工艺参数进行修正。
在一个实施例中，处理器执行计算机程序时还实现以下步骤：运行控制系统中的自动过程校正模型基于目标套刻误差，控制光刻设备对当前批次晶圆的第一膜层制作时的工艺参数进行修正。
在一个实施例中，提供了一种计算机可读存储介质，其上存储有计算机程序，计算机程序被处理器执行时实现以下步骤：获取第一套刻误差，第一套刻误差为前批次晶圆的第一膜层制作时的套刻误差，前批次晶圆已完成第一膜层制作；获取第二套刻误差，第二套刻误差为当前批次晶圆的第二膜层制作时的套刻误差，当前批次晶圆已完成第二膜层制作，第一膜层制作在第二膜层制作后完成；根据第一套刻误差和第二套刻误差得到修正数据，并将修正数据作为当前批次晶圆的第一膜层制作时的目标套刻误差。
在一个实施例中，计算机程序被处理器执行时还实现以下步骤：获取前N个批次晶圆的第一膜层制作时的套刻误差，N为正整数，前N个批次晶圆均已完成第一膜层制作；基于前N个批次晶圆中各批次晶圆的第一膜层制作时的套刻误差，得到第一套刻误差。
在一个实施例中，计算机程序被处理器执行时还实现以下步骤：在前N个批次晶圆中的每一批次晶圆中选取部分晶圆进行量测，以得到前N个批次晶圆中各批次晶圆的第一膜层制作时的套刻误差。
在一个实施例中，计算机程序被处理器执行时还实现以下步骤：将前N个批次晶圆中各批次晶圆的第一膜层制作时的套刻误差求平均值，以得到第一套刻误差。
在一个实施例中，计算机程序被处理器执行时还实现以下步骤：将前N个批次晶圆中各批次晶圆的第一膜层制作时的套刻误差进行加权求和，以得到第一套刻误差。
在一个实施例中，计算机程序被处理器执行时还实现以下步骤：前N个批次晶圆中各批次晶圆对应的加权系数按批次顺序依次递减。
在一个实施例中，计算机程序被处理器执行时还实现以下步骤：2≤N≤20。
在一个实施例中，计算机程序被处理器执行时还实现以下步骤：第二膜层和第一膜层在同一晶圆中相邻或者不相邻。
在一个实施例中，计算机程序被处理器执行时还实现以下步骤：根据第一套刻误差得到第一修正数据；根据第二套刻误差得到第二修正数据；基于第一修正数据和第二修正数据得到修正数据。
在一个实施例中，计算机程序被处理器执行时还实现以下步骤：将第一修正数据和第二修正数据进行加权求和，以得到修正数据。
在一个实施例中，计算机程序被处理器执行时还实现以下步骤：基于目标套刻误差对当前批次晶圆的第一膜层制作时的工艺参数进行修正。
在一个实施例中，计算机程序被处理器执行时还实现以下步骤：运行控制系统中的自动过程校正模型基于目标套刻误差，控制光刻设备对当前批次晶圆的第一膜层制作时的工艺参数进行修正。
在一个实施例中，提供了一种计算机程序产品，包括计算机程序，该计算机程序被处理器执行时实现以下步骤：获取第一套刻误差，第一套刻误差为前批次晶圆的第一膜层制作时的套刻误差，前批次晶圆已完成第一膜层制作；获取第二套刻误差，第二套刻误差为当前批次晶圆的第二膜层制作时的套刻误差，当前批次晶圆已完成第二膜层制作，第一膜层制作在第二膜层制作后完成；根据第一套刻误差和第二套刻误差得到修正数据，并将修正数据作为当前批次晶圆的第一膜层制作时的目标套刻误差。
在一个实施例中，计算机程序被处理器执行时还实现以下步骤：获取前N个批次晶圆的第一膜层制作时的套刻误差，N为正整数，前N个批次晶圆均已完成第一膜层制作；基于前N个批次晶圆中各批次晶圆的第一膜层制作时的套刻误差，得到第一套刻误差。
在一个实施例中，计算机程序被处理器执行时还实现以下步骤：在前N个批次晶圆中的每一批次晶圆中选取部分晶圆进行量测，以得到前N个批次晶圆中各批次晶圆的第一膜层制作时的套刻误差。
在一个实施例中，计算机程序被处理器执行时还实现以下步骤：将前N个批次晶圆中各批次晶圆的第一膜层制作时的套刻误差求平均值，以得到第一套刻误差。
在一个实施例中，计算机程序被处理器执行时还实现以下步骤：将前N个批次晶圆中各批次晶圆的第一膜层制作时的套刻误差进行加权求和，以得到第一套刻误差。
在一个实施例中，计算机程序被处理器执行时还实现以下步骤：前N个批次晶圆中各批次晶圆对应的加权系数按批次顺序依次递减。
在一个实施例中，计算机程序被处理器执行时还实现以下步骤：2≤N≤20。
在一个实施例中，计算机程序被处理器执行时还实现以下步骤：第二膜层和第一膜层在同一晶圆中相邻或者不相邻。
在一个实施例中，计算机程序被处理器执行时还实现以下步骤：根据第一套刻误差得到第一修正数据；根据第二套刻误差得到第二修正数据；基于第一修正数据和第二修正数据得到修正数据。
在一个实施例中，计算机程序被处理器执行时还实现以下步骤：将第一修正数据和第二修正数据进行加权求和，以得到修正数据。
在一个实施例中，计算机程序被处理器执行时还实现以下步骤：基于目标套刻误差对当前批次晶圆的第一膜层制作时的工艺参数进行修正。
在一个实施例中，计算机程序被处理器执行时还实现以下步骤：运行控制系统中的自动过程校正模型基于目标套刻误差，控制光刻设备对当前批次晶圆的第一膜层制作时的工艺参数进行修正。
需要说明的是，本申请所涉及的用户信息（包括但不限于用户设备信息、用户个人信息等）和数据（包括但不限于用于分析的数据、存储的数据、展示的数据等），均为经用户授权或者经过各方充分授权的信息和数据。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的计算机程序可存储于一非易失性计算机可读取存储介质中，该计算机程序在执行时，可包括如上述各方法的实施例的流程。其中，本申请所提供的各实施例中所使用的对存储器、数据库或其它介质的任何引用，均可包括非易失性和易失性存储器中的至少一种。非易失性存储器可包括只读存储器（Read-OnlyMemory，ROM）、磁带、软盘、闪存、光存储器、高密度嵌入式非易失性存储器、阻变存储器（ReRAM）、磁变存储器（Magnetoresistive Random Access Memory，MRAM）、铁电存储器（Ferroelectric Random Access Memory，FRAM）、相变存储器（Phase Change Memory，PCM）、石墨烯存储器等。易失性存储器可包括随机存取存储器（Random Access Memory，RAM）或外部高速缓冲存储器等。作为说明而非局限，RAM可以是多种形式，比如静态随机存取存储器（Static Random AccessMemory，SRAM）或动态随机存取存储器（Dynamic RandomAccess Memory，DRAM）等。本申请所提供的各实施例中所涉及的数据库可包括关系型数据库和非关系型数据库中至少一种。非关系型数据库可包括基于区块链的分布式数据库等，不限于此。本申请所提供的各实施例中所涉及的处理器可为通用处理器、中央处理器、图形处理器、数字信号处理器、可编程逻辑器、基于量子计算的数据处理逻辑器等，不限于此。
以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请的保护范围应以所附权利要求为准。

Claims (15)

1.一种工艺控制方法，其特征在于，所述方法包括：
获取第一套刻误差，所述第一套刻误差为前批次晶圆的第一膜层制作时的套刻误差，所述前批次晶圆已完成所述第一膜层制作；
获取第二套刻误差，所述第二套刻误差为当前批次晶圆的第二膜层制作时的套刻误差，所述当前批次晶圆已完成所述第二膜层制作，所述第一膜层制作在所述第二膜层制作后完成；
根据所述第一套刻误差和所述第二套刻误差得到修正数据，并将所述修正数据作为所述当前批次晶圆的所述第一膜层制作时的目标套刻误差。
2.根据权利要求1所述的方法，其特征在于，获取第一套刻误差包括：
获取前N个批次晶圆的所述第一膜层制作时的套刻误差，N为正整数，所述前N个批次晶圆均已完成所述第一膜层制作；
基于所述前N个批次晶圆中各批次晶圆的所述第一膜层制作时的套刻误差，得到所述第一套刻误差。
3.根据权利要求2所述的方法，其特征在于，获取前N个批次晶圆的所述第一膜层制作时的套刻误差包括：
在所述前N个批次晶圆中的每一批次晶圆中选取部分所述晶圆进行量测，以得到所述前N个批次晶圆中各批次晶圆的所述第一膜层制作时的套刻误差。
4.根据权利要求2所述的方法，其特征在于，基于所述前N个批次晶圆中各批次晶圆的所述第一膜层制作时的套刻误差，得到所述第一套刻误差包括：
将所述前N个批次晶圆中各批次晶圆的所述第一膜层制作时的套刻误差求平均值，以得到所述第一套刻误差。
5.根据权利要求2所述的方法，其特征在于，基于所述前N个批次晶圆中各批次晶圆的所述第一膜层制作时的套刻误差，得到所述第一套刻误差包括：
将所述前N个批次晶圆中各批次晶圆的所述第一膜层制作时的套刻误差进行加权求和，以得到所述第一套刻误差。
6.根据权利要求5所述的方法，其特征在于，所述前N个批次晶圆中各批次晶圆对应的加权系数按批次顺序依次递减。
7.根据权利要求2的方法，其特征在于， 2≤N≤20。
8.根据权利要求1所述的方法，其特征在于，所述第二膜层和所述第一膜层在同一所述晶圆中相邻或者不相邻。
9.根据权利要求1至8中任一项所述的方法，其特征在于，根据所述第一套刻误差和所述第二套刻误差得到修正数据包括：
根据所述第一套刻误差得到第一修正数据；
根据所述第二套刻误差得到第二修正数据；
基于所述第一修正数据和所述第二修正数据得到所述修正数据。
10.根据权利要求9所述的方法，其特征在于，基于所述第一修正数据和所述第二修正数据得到所述修正数据包括：
将所述第一修正数据和所述第二修正数据进行加权求和，以得到所述修正数据。
11.根据权利要求1至8任一项所述的方法，其特征在于，根据所述第一套刻误差和所述第二套刻误差得到目标套刻误差之后，还包括：
基于所述目标套刻误差对所述当前批次晶圆的所述第一膜层制作时的工艺参数进行修正。
12.根据权利要求11所述的方法，其特征在于，基于所述目标套刻误差对所述当前批次晶圆的所述第一膜层制作时的工艺参数进行修正包括：
运行控制系统中的自动过程校正模型基于所述目标套刻误差，控制光刻设备对所述当前批次晶圆的所述第一膜层制作时的工艺参数进行修正。
13.一种工艺控制系统，其特征在于，所述系统包括：
套刻误差获取模块，用于获取第一套刻误差和第二套刻误差，所述第一套刻误差为前批次晶圆的第一膜层制作时的套刻误差，所述前批次晶圆已完成所述第一膜层制作，所述第二套刻误差为当前批次晶圆的第二膜层制作时的套刻误差，所述当前批次晶圆已完成所述第二膜层制作，所述第一膜层制作在所述第二膜层制作后完成；
修正数据获取模块，用于根据所述第一套刻误差和所述第二套刻误差得到修正数据，并将所述修正数据作为所述当前批次晶圆的所述第一膜层制作时的目标套刻误差。
14.根据权利要求13所述的系统，其特征在于，还包括：
修正模块，用于基于所述目标套刻误差对所述当前批次晶圆的所述第一膜层制作时的工艺参数进行修正。
15.一种计算机设备，包括存储器和处理器，所述存储器存储有计算机程序，其特征在于，所述处理器执行所述计算机程序时实现权利要求1至12中任一项所述的方法的步骤。
CN202310430809.7A 2023-04-21 2023-04-21 工艺控制方法、系统和计算机设备 Active CN116149146B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310430809.7A CN116149146B (zh) 2023-04-21 2023-04-21 工艺控制方法、系统和计算机设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310430809.7A CN116149146B (zh) 2023-04-21 2023-04-21 工艺控制方法、系统和计算机设备

Publications (2)

Publication Number Publication Date
CN116149146A true CN116149146A (zh) 2023-05-23
CN116149146B CN116149146B (zh) 2023-07-07

Family

ID=86356543

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310430809.7A Active CN116149146B (zh) 2023-04-21 2023-04-21 工艺控制方法、系统和计算机设备

Country Status (1)

Country Link
CN (1) CN116149146B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013110664A1 (en) * 2012-01-25 2013-08-01 Qoniac Gmbh Overlay model for aligning and exposing semiconductor wafers
CN106019860A (zh) * 2016-07-27 2016-10-12 京东方科技集团股份有限公司 一种套刻精度的确定方法
CN106325001A (zh) * 2015-07-10 2017-01-11 中芯国际集成电路制造(上海)有限公司 套刻精度补偿方法及装置
CN108628107A (zh) * 2018-04-13 2018-10-09 上海华力集成电路制造有限公司 套刻误差测量方法及套刻标记
CN109240050A (zh) * 2018-11-19 2019-01-18 赛莱克斯微系统科技（北京）有限公司 一种光刻方法、掩膜及光刻系统
CN114355732A (zh) * 2021-12-20 2022-04-15 南京诚芯集成电路技术研究院有限公司 一种套刻误差补偿精度的测量方法
CN115390374A (zh) * 2022-11-01 2022-11-25 睿力集成电路有限公司 套刻误差的量测方法以及控制半导体制造过程的方法
CN115877672A (zh) * 2023-01-09 2023-03-31 合肥晶合集成电路股份有限公司 套刻精度获取方法以及校正方法
CN115963710A (zh) * 2023-01-05 2023-04-14 长鑫存储技术有限公司 套刻误差修正方法及装置、电子设备和存储介质

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013110664A1 (en) * 2012-01-25 2013-08-01 Qoniac Gmbh Overlay model for aligning and exposing semiconductor wafers
CN106325001A (zh) * 2015-07-10 2017-01-11 中芯国际集成电路制造(上海)有限公司 套刻精度补偿方法及装置
CN106019860A (zh) * 2016-07-27 2016-10-12 京东方科技集团股份有限公司 一种套刻精度的确定方法
CN108628107A (zh) * 2018-04-13 2018-10-09 上海华力集成电路制造有限公司 套刻误差测量方法及套刻标记
CN109240050A (zh) * 2018-11-19 2019-01-18 赛莱克斯微系统科技（北京）有限公司 一种光刻方法、掩膜及光刻系统
CN114355732A (zh) * 2021-12-20 2022-04-15 南京诚芯集成电路技术研究院有限公司 一种套刻误差补偿精度的测量方法
CN115390374A (zh) * 2022-11-01 2022-11-25 睿力集成电路有限公司 套刻误差的量测方法以及控制半导体制造过程的方法
CN115963710A (zh) * 2023-01-05 2023-04-14 长鑫存储技术有限公司 套刻误差修正方法及装置、电子设备和存储介质
CN115877672A (zh) * 2023-01-09 2023-03-31 合肥晶合集成电路股份有限公司 套刻精度获取方法以及校正方法

Also Published As

Publication number Publication date
CN116149146B (zh) 2023-07-07

Similar Documents

Publication Publication Date Title
US8440475B2 (en) Alignment calculation
KR101899011B1 (ko) 반도체 웨이퍼를 정렬하고 노광하는 오버레이 모델
JP2867982B2 (ja) 半導体装置の製造装置
KR20130007575A (ko) 스마트 보간을 갖는 최적화된 샘플링 방식을 사용하여 공정 도구 교정 가능 요인을 제공하는 방법 및 시스템
JP3897922B2 (ja) 半導体装置の製造方法、及びコンピュ−タ読取り可能な記録媒体
CN116149146B (zh) 工艺控制方法、系统和计算机设备
Sandak Multiscale fast summation of long‐range charge and dipolar interactions
CN109429528B (zh) 半导体晶粒偏移补偿变化
Pan et al. An inferential modeling method using enumerative PLS based nonnegative garrote regression
CN115877650A (zh) 散射条的添加方法、掩膜版的制备方法
US20210216059A1 (en) Multi-objective calibrations of lithography models
US20230238291A1 (en) Process control system including process condition determination using attribute-relative process condition
KR20220077678A (ko) 기계 학습을 이용한 반도체 공정을 위한 레이아웃의 보정 방법 및 장치
CN117406563B (zh) 套刻对准标记的位置偏移量检测方法及半导体的加工方法
CN117111399B (zh) 光学邻近修正方法、系统、计算机设备及介质
US20240210925A1 (en) Method and apparatus with operational control dependent on multiple processes
Chue et al. Optimization of alignment/overlay sampling and marker layout to improve overlay performance for double patterning technology
CN114415475B (zh) 掩膜版的套刻补偿参数的确定方法及装置、终端
WO2022142364A1 (zh) 光罩摆放误差校正方法和装置
TW201539145A (zh) 疊對度量方法
CN117312333A (zh) 工艺参数调整方法、系统、生产系统及计算机设备
US20230123680A1 (en) Correction and compensation method in semiconductor manufacturing process
JP6223944B2 (ja) フォーカス補正装置、フォーカス補正方法およびプログラム
TW202145412A (zh) 製造半導體裝置中之步驟間前饋製程控制
Ren et al. Alignment sampling by thorough run-to-run simulation

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant