KR20130007575A - 스마트 보간을 갖는 최적화된 샘플링 방식을 사용하여 공정 도구 교정 가능 요인을 제공하는 방법 및 시스템 - Google Patents

스마트 보간을 갖는 최적화된 샘플링 방식을 사용하여 공정 도구 교정 가능 요인을 제공하는 방법 및 시스템 Download PDF

Info

Publication number
KR20130007575A
KR20130007575A KR1020127024189A KR20127024189A KR20130007575A KR 20130007575 A KR20130007575 A KR 20130007575A KR 1020127024189 A KR1020127024189 A KR 1020127024189A KR 20127024189 A KR20127024189 A KR 20127024189A KR 20130007575 A KR20130007575 A KR 20130007575A
Authority
KR
South Korea
Prior art keywords
series
wafer
process tool
sampling
sub
Prior art date
Application number
KR1020127024189A
Other languages
English (en)
Other versions
KR101763446B1 (ko
Inventor
파벨 이직슨
다니엘 칸델
존 로빈슨
Original Assignee
케이엘에이-텐코 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 케이엘에이-텐코 코포레이션 filed Critical 케이엘에이-텐코 코포레이션
Publication of KR20130007575A publication Critical patent/KR20130007575A/ko
Application granted granted Critical
Publication of KR101763446B1 publication Critical patent/KR101763446B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • General Factory Administration (AREA)

Abstract

본 발명은 전지적 샘플링 프로세스를 통해 제1 로트의 웨이퍼 중의 웨이퍼에 대해 제1 측정을 수행하는 단계 - 전지적 샘플링 프로세스를 통해 수행된 측정의 하나 이상의 결과를 이용하여 제1 일련의 공정 도구 교정 가능 요인을 계산하는 단계 - 제1 로트의 웨이퍼 중의 웨이퍼의 일련의 필드 샘플링 위치를 랜덤하게 선택하는 단계, 랜덤하게 선택된 일련의 필드 샘플링 위치에 보간 프로세스를 적용함으로써 제2 일련의 공정 도구 교정 가능 요인을 계산하는 단계 - 보간 프로세스는 랜덤하게 선택된 일련의 필드 샘플링 위치에 대한 제1 일련의 공정 도구 교정 요인으로부터의 값을 이용하여 일련의 랜덤하게 선택된 필드에 포함되지 않은 제1 로트의 웨이퍼의 필드에 대한 교정 가능 요인을 계산함 -; 및 제1 일련의 공정 도구 교정 가능 요인을 제2 일련의 교정 가능 요인과 비교함으로써 서브-샘플링 방식을 결정하는 단계를 포함할 수 있다.

Description

스마트 보간을 갖는 최적화된 샘플링 방식을 사용하여 공정 도구 교정 가능 요인을 제공하는 방법 및 시스템{METHOD AND SYSTEM FOR PROVIDING PROCESS TOOL CORRECTABLES USING AN OPTIMIZED SAMPLING SCHEME WITH SMART INTERPOLATION}
관련 출원의 상호 참조
본 출원은 이하에 열거된 출원(들)("관련 출원")에 관한 것으로서, 이들 중에서 가장 빠른 이용가능한 유효 출원일(들)의 이익을 주장한다[예컨대, 가특허 출원 이외의 것에 대한 이용가능한 최선의 우선일을 주장하거나, 관련 출원(들)의 모든 모출원, 모출원의 모출원, 모출원의 모출원의 모출원 등의 가특허 출원에 대한 미국 특허법 제119조 (e) 하에서의 이익을 주장한다].
관련 출원:
미국 특허 상표청의 법정외 요건(extra-statutory requirement)을 위해, 본 출원은 2010년 2월 18일자로 출원된, 발명의 명칭이 "OPTIMIZED SAMPLING AND SMART INTERPOLATION TO ENABLE FIELD BY FIELD CONTROL IN DEVELOPMENT AND PRODUCTION ENVIRONMENTS(개발 및 생산 환경에서 필드별 제어를 가능하게 해주는 최적화된 샘플링 및 스마트 보간)"(발명자: Pavel Izikson, Danny Kandel, 및 John Robinson)인 미국 가특허 출원(출원 번호: 61/305,615)의 정규(정식) 특허 출원을 구성한다.
본 발명은 일반적으로 보간 프로세스와 협력하여 반도체 웨이퍼의 서브샘플링 방식을 생성하고 수행하는 방법 및 시스템에 관한 것이다.
논리 및 메모리 장치와 같은 반도체 장치를 제조하는 것은 통상적으로 반도체 장치의 다양한 특징부 및 다수의 레벨을 형성하기 위해 많은 수의 반도체 제조 공정을 사용하여 반도체 웨이퍼와 같은 기판을 처리하는 것을 포함한다. 예를 들어, 리소그래피는 십자선으로부터의 패턴을 반도체 웨이퍼 상에 배열된 레지스트에 전사하는 것을 포함하는 반도체 제조 공정이다. 반도체 제조 공정의 부가의 일례는 화학-기계적 연마(chemical-mechanical polishing, CMP), 에칭, 증착, 및 이온 주입을 포함하지만, 이들로 제한되지 않는다. 다수의 반도체 장치가 단일 반도체 웨이퍼 상에 일정 배열로 제조되고, 이어서 개별 반도체 장치로 분리될 수 있다.
반도체 제조 공정 동안 다양한 단계에서 하나 이상의 반도체층 공정을 모니터링 및 제어하기 위해 계측 프로세스가 사용된다. 예를 들어, 계측 프로세스는 공정 단계 동안 웨이퍼 상에 형성된 특징부의 치수(예컨대, 선폭, 두께 등) 등의 웨이퍼의 하나 이상의 특성을 측정하기 위해 사용되고, 여기서 공정 단계의 품질은 하나 이상의 특성을 측정하는 것에 의해 판정될 수 있다. 한가지 이러한 특성은 오버레이 오차(overlay error)를 포함한다. 오버레이 측정은 일반적으로 제1 패턴화된 층이 그 위에 또는 그 아래에 배치된 제2 패턴화된 층에 대해 얼마나 정확하게 정렬되는지 또는 제1 패턴이 동일한 층 상에 배치된 제2 패턴에 대해 얼마나 정확하게 정렬되는지를 규정한다. 오버레이 오차는 통상적으로 가공물(예컨대, 반도체 웨이퍼)의 하나 이상의 층 상에 형성되는 구조물을 갖는 오버레이 타겟(overlay target)에 의해 결정된다. 구조물은 격자의 형태를 가질 수 있고, 이들 격자는 주기적일 수 있다. 2개의 층 또는 패턴이 적당히 형성되는 경우, 하나의 층 또는 패턴 상의 구조물은 다른 층 또는 패턴 상의 구조물에 대해 정렬되는 경향이 있다. 2개의 층 또는 패턴이 적당히 형성되지 않는 경우, 하나의 층 또는 패턴 상의 구조물은 다른 층 또는 패턴 상의 구조물에 대해 오프셋되거나 오정렬되는 경향이 있다. 오버레이 오차는 반도체 집적 회로 제조의 상이한 스테이지에서 사용되는 임의의 패턴 사이의 오정렬이다. 종래에는, 다이 및 웨이퍼에 걸친 변동에 대해 아는 것이 정해진 샘플링으로 제한되어 있고, 따라서 오버레이 오차가 기지의 선택된 위치에 대해서만 검출된다.
게다가, 웨이퍼의 측정된 특성(오버레이 오차 등)이 용인될 수 없는 경우(예컨대, 특성에 대한 소정의 범위를 벗어나는 경우), 공정에 의해 제조되는 부가의 웨이퍼가 용인될 수 있는 특성을 가지도록 공정의 하나 이상의 파라미터를 변경하기 위해 하나 이상의 특성의 측정이 사용될 수 있다.
오버레이 오차(overlay error)의 경우에, 리소그래피 공정을 교정하여 오버레이 오차가 원하는 한도 내에 있도록 하기 위해 오버레이 측정이 사용될 수 있다. 예를 들어, 웨이퍼 가공에서 사용되는 리소그래피 도구를 더 잘 정렬시키기 위해 조작자에 의해 사용될 수 있는 "교정 가능 요인(correctable)" 및 기타 통계를 계산하는 분석 루틴에 오버레이 측정이 피드될 수 있다.
그렇지만, 공정 모니터링 및 제어 응용을 위해 웨이퍼의 하나 이상의 특성을 측정하는 데 계측 프로세스 및 도구를 사용하는 것은 다수의 단점이 있다. 예를 들어, 대부분의 계측 도구는, 특히 검사 시스템에 비해, 비교적 느리다. 따라서, 계측 결과가 비교적 편리한 방식으로 획득될 수 있도록, 계측 프로세스가 종종 웨이퍼 상의 한 위치 또는 제한된 수의 위치에서 수행된다. 그렇지만, 반도체 디바이스를 제조하는 데 사용되는 많은 공정이 웨이퍼의 표면에 걸쳐 변하는 특성(들)을 가지는 웨이퍼를 생산한다. 그에 따라, 웨이퍼 상의 한 위치 또는 제한된 수의 위치에서 수행되는 계측 측정을 사용하는 것은, 공정이 정확하게 모니터링되고 제어될 수 있도록, 웨이퍼의 특성(들)에 관한 충분한 정보를 제공하지 못할 수 있다. 따라서, 계측 프로세스의 샘플링 계획은 계측 결과의 의미성(meaningfulness) 및 유용성에 상당한 영향을 미칠 수 있다.
그에 따라, 근사화 방법을 이용하여 미측정된 샘플링 위치에 대한 적절한 교정가능 정보를 제공함으로써 측정 정보의 손실을 감소시키면서, 선택된 웨이퍼의 보다 적은 횟수의 측정을 가능하게 해주는 보다 효율적인 샘플링 방식을 제공하는 방법 및/또는 시스템을 제공하는 것이 바람직할 수 있다.
스마트 보간을 갖는 서브-샘플링 방식을 사용하여 공정 도구 교정 가능 요인을 제공하는 방법이 개시되어 있다. 한 측면에서, 방법은 전지적(omniscient) 샘플링 프로세스를 통해 제1 로트의 웨이퍼 중의 웨이퍼에 대해 제1 측정을 수행하는 단계 - 전지적 샘플링 프로세스는 제1 웨이퍼의 각각의 필드의 각각의 측정 위치에서 하나 이상의 파라미터 값을 측정하는 단계를 포함함 -, 전지적 샘플링 프로세스를 통해 수행된 측정의 하나 이상의 결과를 이용하여 제1 일련의 공정 도구 교정 가능 요인을 계산하는 단계 - 일련의 공정 도구 교정 가능 요인 각각이 제1 로트의 웨이퍼 중의 웨이퍼의 각각의 필드에 대해 계산됨 -, 제1 일련의 공정 도구 교정가능 요인에 대해 웨이블릿(wavelet) 분석을 적용함으로써 제1 로트의 웨이퍼 중의 웨이퍼에 걸쳐 공정 도구 교정 가능 요인 서명을 분석하는 단계, 및 분석된 공정 도구 교정 가능 요인 서명을 이용하여 서브-샘플링 방식을 결정하는 단계 - 서브-샘플링 방식은 웨이퍼의 일련의 필드 위치 및 웨이퍼의 각각의 필드 내의 일련의 측정 위치를 포함함 - 를 포함할 수 있지만, 이들로 제한되지 않는다.
다른 측면에서, 방법은 전지적 샘플링 프로세스를 통해 제1 로트의 웨이퍼 중의 웨이퍼에 대해 제1 측정을 수행하는 단계, 전지적 샘플링 프로세스를 통해 수행된 측정의 하나 이상의 결과를 이용하여 제1 일련의 공정 도구 교정 가능 요인을 계산하는 단계 - 제1 로트의 웨이퍼 중의 웨이퍼의 일련의 필드 샘플링 위치를 랜덤하게 선택하는 단계, 랜덤하게 선택된 일련의 필드 샘플링 위치에 보간 프로세스를 적용함으로써 제2 일련의 공정 도구 교정 가능 요인을 계산하는 단계 - 보간 프로세스는 랜덤하게 선택된 일련의 필드 샘플링 위치에 대한 제1 일련의 공정 도구 교정 요인으로부터의 값을 이용하여 일련의 랜덤하게 선택된 필드에 포함되지 않은 제1 로트의 웨이퍼 중의 웨이퍼의 필드에 대한 공정 도구 교정 가능 요인을 계산함 -, 및 제1 일련의 공정 도구 교정 가능 요인을 제2 일련의 공정 도구 교정 가능 요인과 비교함으로써 서브-샘플링 방식을 결정하는 단계 - 서브-샘플링 방식은 웨이퍼의 일련의 필드 위치 및 웨이퍼의 각각의 필드 내의 일련의 측정 위치를 포함함 - 를 포함할 수 있지만, 이들로 제한되지 않는다.
스마트 보간을 갖는 서브-샘플링 방식을 사용하여 공정 도구 교정 가능 요인을 제공하는 시스템이 개시되어 있다. 한 측면에서, 시스템은 반도체 웨이퍼에 대해 하나 이상의 측정을 수행하도록 구성된 측정 시스템, 및 제1 로트의 웨이퍼 중의 웨이퍼에 대해 전지적 샘플링 프로세스를 통해 측정 시스템에 의해 수행된 측정의 하나 이상의 결과를 이용하여 제1 일련의 공정 도구 교정 가능 요인을 계산하고, 제1 로트의 웨이퍼 중의 웨이퍼의 일련의 필드 샘플링 위치를 랜덤하게 선택하며, 랜덤하게 선택된 일련의 필드 샘플링 위치에 보간 프로세스를 적용함으로써 제2 일련의 공정 도구 교정 가능 요인을 계산하고, 제1 일련의 공정 도구 교정 가능 요인을 제2 일련의 공정 도구 교정 가능 요인과 비교함으로써 서브-샘플링 방식을 결정 - 서브-샘플링 방식은 웨이퍼의 일련의 필드 위치 및 웨이퍼의 각각의 필드 내의 일련의 측정 위치를 포함함 - 하도록 구성된 하나 이상의 컴퓨터 시스템을 포함할 수 있지만, 이들로 제한되지 않는다.
이상의 개괄적인 설명 및 이하의 상세한 설명 둘 다가 단지 예시적이고 설명적인 것에 불과하며 청구된 발명을 꼭 제한하는 것은 아니라는 것을 잘 알 것이다. 본 명세서에 포함되어 그의 일부를 구성하는 첨부 도면은 본 발명의 실시예를 나타내고, 개괄적인 설명과 함께, 본 발명의 원리를 설명하는 역할을 한다.
기술 분야의 당업자가 첨부 도면을 참조하면 본 개시 내용의 다수의 이점을 더 잘 이해할 수 있다.
도 1a는 구분된(demarked) 필드를 갖는 반도체 웨이퍼의 평면도.
도 1b는 필드 내에 복수의 타겟을 보여주는 반도체 웨이퍼의 개개의 필드의 평면도.
도 2는 본 발명의 일 실시예에 따른, 스마트 보간을 갖는 서브-샘플링 방식을 사용하여 공정 도구 교정 가능 요인을 제공하는 시스템을 나타낸 블록도.
도 3은 본 발명의 일 실시예에 따른, 스마트 보간을 갖는 서브-샘플링 방식을 사용하여 공정 도구 교정 가능 요인을 제공하는 방법을 나타낸 흐름도.
도 4는 본 발명을 구현하기에 적당한 예시적인 서브-샘플링 방식을 나타낸 도면.
도 5는 본 발명의 일 실시예에 따른, 스마트 보간을 갖는 서브-샘플링 방식을 사용하여 공정 도구 교정 가능 요인을 제공하는 방법을 나타낸 흐름도.
이제부터, 첨부 도면에 예시되어 있는, 개시된 발명 요지에 대해 상세히 언급할 것이다.
일반적으로 도 1a 내지 도 5를 참조하여, 본 개시 내용에 따른, 스마트 보간을 갖는 서브-샘플링 방식을 사용하여 공정 도구 교정 가능 요인을 제공하는 방법 및 시스템이 기술되어 있다. 보간 프로세스와 결합된 최적화된 계측 샘플링 방식을 이용하는 것은 반도체 웨이퍼 공정 도구 교정을 향상시킬 수 있다. 종래에는, 오버레이 계측 또는 임계 치수(critical dimension; CD) 계측 등의 계측 프로세스가 반도체 웨이퍼의 정해진 위치에서 수행된다. 이들 계측 측정은 이어서 반도체 웨이퍼에 대해 주어진 공정을 수행하는 데 사용되는 연관된 공정 도구를 교정하는 데 사용되는 "교정 가능 요인(correctable)"이라고 하는 교정을 계산하는 데 사용될 수 있다. 이들 교정 가능 요인은 오버레이 교정 가능 요인, 선량 교정 가능 요인, 및 초점 교정 가능 요인을 포함한다. 본 발명은 보간 프로세스(예컨대, 웨이블릿 분석, 스플라인 보간, 다항식 보간, 또는 신경망 보간)와 협력하여 이용되는 서브-샘플링 방식(예컨대, 최적화된, 강화, 또는 완화 계측 샘플링 방식)을 통해 생성되는 근사화된 일련의 공정 도구 교정 가능 요인을 제공하는 방법 및 시스템에 관한 것이다. 보간 프로세스는 검사된 반도체 웨이퍼의 미측정된 필드에서 공정 도구 교정 가능 요인을 근사화하는 것을 가능하게 해준다. 보간 프로세스와 함께 서브-샘플링 방식으로 인한 보다 적은 수의 측정 위치의 결합은 사용자가 타당할 정도로 정확한 공정 도구 교정 가능 요인 정보를 보다 효율적으로 수집할 수 있게 해주고, 그에 의해 반도체 제조 공정의 처리율을 향상시킨다.
본 개시 내용 전체에 걸쳐 사용되는 바와 같이, "웨이퍼"라는 용어는 일반적으로 반도체 또는 비반도체 물질로 이루어진 기판을 말한다. 예를 들어, 반도체 또는 비반도체 물질은 단결정 규소, 갈륨 비소(gallium arsenide), 및 인듐 인화물(indium phosphide)을 포함하지만, 이들로 제한되지 않는다. 웨이퍼는 하나 이상의 층을 포함할 수 있다. 예를 들어, 이러한 층은 레지스트, 유전체 물질, 전도성 물질, 및 반도체 물질을 포함할 수 있지만, 이들로 제한되지 않는다. 많은 상이한 종류의 이러한 층이 공지되어 있으며, 본 명세서에서 사용되는 바와 같이, '웨이퍼'라는 용어는 모든 종류의 이러한 층이 형성될 수 있는 웨이퍼를 포함하기 위한 것이다.
전형적인 반도체 공정은 로트별 웨이퍼 가공을 포함한다. 본 명세서에서 사용되는 바와 같이, "로트"는 함께 가공되는 웨이퍼의 그룹(예컨대, 25개 웨이퍼의 그룹)이다. 로트 내의 각각의 웨이퍼는 리소그래피 가공 도구(예컨대, 스텝퍼, 스캐너 등)로부터의 많은 노출 필드로 이루어져 있다. 각각의 필드 내에 다수의 다이가 존재할 수 있다. 다이는 궁극적으로 단일 칩으로 되는 기능 단위이다. 제품 웨이퍼 상에서, 오버레이 계측 마크는 통상적으로 절단선 영역(예를 들어, 피드의 4개의 코너)에 위치되어 있다. 이것은 통상적으로 노출 필드의 주변부 근방의(및 다이 외부의) 회로가 없는 영역이다. 어떤 경우에, 오버레이 타겟은 필드의 주변부에 있지 않은 다이 사이의 영역인 스트리트(street)에 위치된다. 오버레이 타겟이 제품 웨이퍼 상에서 양품 다이(prime die) 영역 내에 위치되는 일은 꽤 드문데, 그 이유는 이 영역이 회로에 아주 필요하기 때문이다. 그렇지만, 이러한 제한이 수반되지 않는 (생산 웨이퍼가 아닌) 엔지니어링 및 특성 분석 웨이퍼는 통상적으로 필드의 중앙에 걸쳐 많은 오버레이 타겟을 가진다. "절단선" 계측 마크와 양품 다이 회로 사이의 공간적 분리로 인해, 측정되는 것과 제품 웨이퍼에 대해 최적화될 필요가 있는 것 사이에 불일치가 있다. 절단선 계측 마크 및 그의 해석 둘 다에서의 개선이 필요하다.
웨이퍼 상에 형성된 하나 이상의 층이 패턴화 또는 비패턴화될 수 있다. 예를 들어, 웨이퍼는 복수의 다이를 포함할 수 있으며, 각각의 다이는 반복하여 패턴화된 특징부를 가진다. 이러한 물질 층의 형성 및 가공에 의해 궁극적으로 완성된 디바이스가 얻어질 수 있다. 많은 상이한 유형의 디바이스가 웨이퍼 상에 형성될 수 있고, 웨이퍼라는 용어는, 본 명세서에서 사용되는 바와 같이, 공지된 임의의 유형의 디바이스가 그 위에 제조되고 있는 웨이퍼를 포함하기 위한 것이다.
도 2는 스마트 보간을 갖는 서브-샘플링 방식을 사용하여 공정 도구 교정 가능 요인을 제공하는 시스템(200)을 나타낸 것이다. 일 실시예에서, 시스템(200)은 반도체 웨이퍼(206)의 식별된 위치에서 오버레이 계측 또는 CD 계측을 수행하도록 구성된 계측 시스템(204) 등의 측정 시스템(202)을 포함할 수 있다. 계측 시스템(204)은 임계 치수 계측에 적합한 계측 시스템(이들로 제한되지 않음) 등의 기술 분야에 공지된 적절한 계측 시스템을 포함할 수 있다. 추가의 실시예에서, 계측 시스템(204)은 지정된 계측 계획을 수행하기 위해 시스템(200)의 다른 서브시스템으로부터 명령어를 수신하도록 구성되어 있을 수 있다. 예를 들어, 계측 시스템(204)은 시스템(200)의 하나 이상의 컴퓨터 시스템(208)으로부터 명령어를 수신할 수 있다. 컴퓨터 시스템(208)으로부터 명령어를 수신할 시에, 계측 시스템(204)은 제공된 명령어에서 식별되는 반도체 웨이퍼(206)의 위치에서 오버레이 계측 또는 CD 측정을 수행할 수 있다. 나중에 논의할 것인 바와 같이, 컴퓨터 시스템(208)에 의해 제공되는 명령어는 반도체 웨이퍼(206) 상의 이용가능한 측정 위치의 선택된 부분집합을 측정하기 위해 계측 도구(204)에 입력될 수 있는 서브-샘플링 계획을 포함할 수 있다.
한 측면에서, 시스템(200)의 하나 이상의 컴퓨터 시스템(208)은 제1 로트의 검사 웨이퍼의 전지적 샘플링의 분석에 기초하여 서브-샘플링 방식을 생성하도록 구성되어 있을 수 있다. 일 실시예에서, 하나 이상의 컴퓨터 시스템(208)은 검사 로트의 하나 이상의 웨이퍼의 전지적 샘플링 프로세스에서 측정 시스템(202)[예컨대, 계측 시스템(204)]에 의해 수행된 일련의 측정을 수신하도록 구성되어 있을 수 있다. 하나 이상의 컴퓨터 시스템(208)은 전지적 샘플링 프로세스로부터 수신된 측정을 사용하여 일련의 공정 도구 교정 가능 요인을 계산하도록 추가로 구성될 수 있다. 게다가, 하나 이상의 컴퓨터 시스템(208)은 이어서 이들 계산된 결과를 사용하여 웨이퍼에 걸쳐 공정 도구 교정 가능 요인 서명을 분석할 수 있다. 이어서, 하나 이상의 컴퓨터 시스템(208)은 분석된 교정 가능 요인 서명을 이용하여 서브-샘플링 방식을 결정할 수 있고, 여기서 서브-샘플링 방식은 전체 샘플링 프로세스에서의 교정 가능 요인 값과 결합된 서브샘플링 및 모델링 프로세스에서의 교정 가능 인자 값 사이의 차이를 최소화하도록 구성되어 있다.
대안의 실시예에서, 하나 이상의 컴퓨터 시스템(208)은 검사 로트의 웨이퍼 중의 웨이퍼의 일련의 필드 위치를 랜덤하게 선택하도록 구성되어 있을 수 있다. 이들 랜덤하게 선택된 위치를 사용하여, 컴퓨터 시스템(208)은 이어서 전지적 샘플링 프로세스로부터 도출되는 계산된 교정 가능 요인 값을 랜덤하게 선택된 위치에 대한 보간 알고리즘에 입력함으로써 모델링된 일련의 공정 도구 교정 가능 요인을 계산할 수 있다. 보간 알고리즘은 이어서 랜덤하게 선택된 일련의 필드 샘플링 위치에 포함되지 않은 웨이퍼의 필드에 대한 공정 도구 교정 가능 요인을 근사화할 수 있다. 이어서, 모델링된 일련의 공정 도구 교정 가능 요인(즉, 보간된 교정 가능 요인 값 및 랜덤한 위치 선택으로부터 얻은 교정 가능 요인 값)이 전지적 샘플링 프로세스에서 얻은 일련의 공정 도구 교정 가능 요인과 비교하기 위해 컴퓨터 시스템(208)에 의해 사용될 수 있다. 추가의 실시예에서, 컴퓨터 시스템(208)은 이어서 어느 일련의 랜덤하게 발생된 위치가 전지적 샘플링을 통해 획득한 계산된 교정 가능 인자와 모델링된 교정 가능 인자 사이의 차이를 가장 최소화시키는지를 판정함으로써 서브-샘플링 방식을 결정할 수 있다. 다른 실시예에서, 컴퓨터 시스템(208)은 어느 일련의 랜덤하게 발생된 위치가 전지적 샘플링을 통해 획득한 계산된 교정 가능 인자와 모델링된 교정 가능 인자 사이의 차이를 선택된 임계값 레벨 아래로 감소시키는지를 판정함으로써 서브-샘플링 방식을 결정할 수 있다.
전술한 단계들이 단일 컴퓨터 시스템(208) 또는, 다른 대안으로서, 다중 컴퓨터 시스템(208)에 의해 수행될 수 있다는 것을 잘 알 것이다. 게다가, 시스템(200)의 다른 서브시스템[계측 시스템(204) 등]은 전술한 단계들의 적어도 일부분을 수행하는 데 적합한 컴퓨터 시스템을 포함할 수 있다. 따라서, 상기 설명이 본 발명에 대한 제한이 아니라 단지 예시로서 해석되어야 한다.
다른 실시예에서, 하나 이상의 컴퓨터 시스템(208)은 이어서 발생된 서브-샘플링 방식을 나타내는 명령어를 측정 시스템(202)[예컨대, 계측 시스템(204)]으로 전송할 수 있다. 게다가, 컴퓨터 시스템(208)은 본 명세서에 기술된 실시예 중 임의의 것에 따라 샘플링 방식을 발생하도록 구성될 수 있다.
다른 실시예에서, 하나 이상의 컴퓨터 시스템(208)은 모델링된 일련의 공정 도구 교정 가능 요인을 나타내는 명령어를 하나 이상의 공정 도구로 전송할 수 있다. 게다가, 전송된 명령어는 오버레이, 초점, 및 선량 교정 가능 요인을 나타내는 정보를 포함할 수 있다. 게다가, 하나 이상의 컴퓨터 시스템(208)은 본 명세서에 기술된 방법 실시예들 중 임의의 것의 임의의 다른 단계(들)를 수행하도록 구성되어 있을 수 있다.
다른 실시예에서, 컴퓨터 시스템(208)은 기술 분야에 공지된 임의의 방식으로 측정 시스템(202) 또는 다른 공정 도구에 통신 연결되어 있을 수 있다. 예를 들어, 하나 이상의 컴퓨터 시스템(208)은 측정 시스템(202)의 컴퓨터 시스템[예컨대, 계측 시스템(204)의 컴퓨터 시스템]에 또는 공정 도구의 컴퓨터 시스템에 결합되어 있을 수 있다. 다른 일례에서, 측정 시스템(202) 및 다른 공정 도구가 단일 컴퓨터 시스템에 의해 제어될 수 있다. 이러한 방식으로, 시스템(200)의 컴퓨터 시스템(208)은 단일 계측-프로세스 도구 컴퓨터 시스템에 결합되어 있을 수 있다. 게다가, 시스템(200)의 컴퓨터 시스템(208)은 유선 및/또는 무선 부분을 포함할 수 있는 전송 매체에 의해 다른 시스템으로부터의 데이터 또는 정보(예컨대, 검사 시스템으로부터의 검사 결과, 계측 시스템으로부터의 계측 결과, 또는 KLA-Tencor의 KT Analyzer 등의 시스템으로부터 계산된 공정 도구 교정 가능 요인)를 수신 및/또는 획득하도록 구성되어 있을 수 있다. 이러한 방식으로, 전송 매체는 컴퓨터 시스템(208)과 시스템(200)의 다른 서브시스템 사이의 데이터 링크로서 역할할 수 있다. 게다가, 컴퓨터 시스템(208)은 전송 매체를 통해 외부 시스템으로 데이터를 송신할 수 있다. 예를 들어, 컴퓨터 시스템(208)은 발생된 서브-샘플링 방식 또는 공정 도구 교정 가능 요인을, 기술된 시스템(200)과 독립적으로 존재하는 별도의 계측 시스템으로 송신할 수 있다.
컴퓨터 시스템과 관련하여 오버레이 측정을 사용하여 최적화된 샘플링 방식을 발생하여 제공하는 방법 및 시스템이 2008년 4월 22일자로 출원된 미국 특허 출원 제12/107,346호(참조 문헌으로서 본 명세서에 포함됨)에 전반적으로 기술되어 있다.
컴퓨터 시스템(208)은 개인용 컴퓨터 시스템, 메인프레임 컴퓨터 시스템, 워크스테이션, 이미지 컴퓨터, 병렬 컴퓨터, 또는 기술 분야에 공지된 임의의 다른 디바이스를 포함할 수 있지만, 이들로 제한되지 않는다. 일반적으로, "컴퓨터 시스템"이라는 용어는 광의적으로 메모리 매체로부터의 명령어를 실행하는 하나 이상의 프로세서를 가지는 임의의 디바이스를 포함하는 것으로 정의될 수 있다.
본 명세서에 기술된 것과 같은 방법을 구현하는 프로그램 명령어(212)는 전달 매체(carrier medium)(210)를 통해 전송되거나 그에 저장될 수 있다. 전달 매체는 유선, 케이블, 또는 무선 전송 링크 등의 전송 매체일 수 있다. 전달 매체는 또한 판독 전용 메모리, 랜덤 액세스 메모리, 자기 또는 광 디스크, 또는 자기 테이프 등의 저장 매체를 포함할 수 있다.
도 2에 예시된 시스템(200)의 실시예는 본 명세서에 기술된 바와 같이 추가로 구성될 수 있다. 그에 부가하여, 서브시스템(200)은 본 명세서에 기술된 임의의 방법 실시예(들)의 임의의 다른 단계(들)을 수행하도록 구성될 수 있다.
도 3은 스마트 보간을 갖는 서브-샘플링 샘플링 방식을 사용하여 공정 도구 교정 가능 요인을 제공하는 방법에서 수행되는 단계를 나타낸 흐름도이다.
제1 단계(302)에서, 전지적 샘플링 프로세스를 사용하여 제1 로트의 웨이퍼 중의 적어도 제1 웨이퍼에 대해 제1 측정이 수행될 수 있다. 전지적 샘플링 프로세스는 제1 로트의 웨이퍼 중의 제1 웨이퍼의 각각의 필드의 각각의 측정 위치에서 하나 이상의 파라미터 값을 측정하는 단계를 포함할 수 있다.
일 실시예에서, 제1 측정은 계측 프로세스를 포함할 수 있다. 계측 프로세스는 오버레이 측정, CD 측정, 선량 측정, 또는 초점 측정(이들로 제한되지 않음)을 비롯한 본 명세서에 기술된 임의의 측정 공정을 포함할 수 있다.
일 실시예에서, 측정된 파라미터 값은 계측 측정 프로세스를 이용하여 측정될 수 있는 임의의 양을 포함할 수 있다. 예를 들어, 측정된 파라미터 값은 오버레이 오차, CD 값(예컨대, CD 선폭, 특징부 형상, 프로파일 정보 등), 선량 또는 초점을 포함할 수 있지만, 이들로 제한되지 않는다.
일 실시예에서, 이 방법은 하나 이상의 모든 측정 지점에서 적어도 하나의 로트의 웨이퍼 중의 하나 이상의 웨이퍼에 대해 측정을 수행하는 단계를 포함한다. 이 단계를 본 명세서에서 "전지적 샘플링(omniscient sampling)"이라고 한다. 일 실시예에서, 모든 측정 지점은 하나 이상의 웨이퍼(102) 상의 모든 필드(104)를 포함한다. 예를 들어, 도 1에 도시된 바와 같이, 웨이퍼(102)는 그 위에 형성된 필드(104)를 가진다. 웨이퍼(102) 상의 특정의 수 및 배열의 필드(104)가 도 1에 도시되어 있지만, 웨이퍼 상의 필드의 수 및 배열은, 예를 들어, 웨이퍼 상에 형성되는 디바이스에 따라 변할 수 있다. 웨이퍼(102) 상에 형성된 모든 필드(104)에서 그리고 적어도 하나의 로트 내의 다른 웨이퍼 상의 모든 필드에서 측정이 수행될 수 있다. 예를 들어, 적어도 하나의 로트 내의 모든 웨이퍼 상에 형성된 필드당 적어도 1회 측정이 수행될 수 있다. 필드에 형성된 디바이스 구조물 및/또는 필드에 형성된 검사 구조물에 대해 측정이 수행될 수 있다. 그에 부가하여, 각각의 필드에서 수행되는 측정은 계측 프로세스 동안 수행되는 모든 측정(예컨대, 하나 이상의 상이한 측정)을 포함할 수 있다.
다른 실시예에서, 전지적 샘플링 프로세스에서 측정되는 모든 측정 지점은 적어도 하나의 로트 내의 웨이퍼 상의 모든 타겟을 포함할 수 있다. 예를 들어, 도 1a에 도시된 바와 같이, 웨이퍼(102) 상에 형성된 필드(104)는 타겟(106)을 포함할 수 있다. 필드(104) 내의 특정의 수 및 배열의 타겟(106)이 도 1b에 도시되어 있지만, 필드(104) 내의 타겟(106)의 수 및 배열은, 예를 들어, 웨이퍼(102) 상에 형성되는 디바이스에 따라 변할 수 있다. 타겟(106)은 디바이스 구조물 및/또는 검사 구조물을 포함할 수 있다. 이 실시예에서, 따라서, 각각의 필드(104)에 형성된 모든 타겟(106)에 대해 측정이 수행될 수 있다. 그에 부가하여, 필드(104)에 형성된 타겟당 적어도 1회 측정이 수행될 수 있다. 측정은 또한 계측 프로세스 동안 수행되는 모든 측정(예컨대, 하나 이상의 상이한 측정)을 포함할 수 있다.
다른 실시예에서, 모든 측정 지점은 적어도 하나의 로트 내의 웨이퍼 상의 모든 필드 및 모든 타겟을 포함한다. 예를 들어, 도 1a에서 웨이퍼(102) 상에 형성되는 것으로 도시된 각각의 필드(104)는 도 1b에 도시된 타겟(106) 등의 하나 이상의 타겟을 포함할 수 있다. 따라서, 적어도 하나의 로트 내의 각각의 웨이퍼(102) 상에 형성되는 각각의 필드(104)에서의 각각의 타겟(106)에 대해 측정이 수행될 수 있다.
다른 실시예에서, 전지적 샘플링 단계에서 수행되는 측정의 결과는 측정 프로세스에서의 변동에 관한 정보를 포함한다. 측정의 변동은 기술 분야에 공지된 임의의 방식(예컨대, 표준 편차, 변동의 양 등)으로 결정될 수 있다. 측정의 변동이 일반적으로 공정 또는 공정 과정(process excursion)에서의 변동을 나타낼 것이기 때문에, 전지적 샘플링 단계에서 측정되는 웨이퍼의 로트의 수가 공정 또는 공정 과정에 따라 변할 수 있다. 그에 따라, 적어도 하나의 로트가 전지적 샘플링 단계에서 측정되지만, 측정되는 로트의 수는 각각의 샘플링된 로트에 대한 측정의 결과에 따라 3개의 로트, 4개의 로트, 5개의 로트 등일 수 있다. 이러한 방식으로, 이 방법은 모든 웨이퍼 및 모든 필드 및/또는 웨이퍼 상의 모든 타겟이 측정되는 다수의 로트의 전지적 샘플링으로 시작되고, 변동의 원인을 알아낸다. 이 단계에서 식별 또는 확인되는 변동의 원인은 오버레이 변동, 임계 치수(CD) 변동, 웨이퍼의 다른 특성의 변동, 로트간 변동, 웨이퍼간 변동, 필드간 변동, 측면간 변동, 통계적 변동 원인 등, 또는 이들의 임의의 조합(이들로 제한되지 않음)을 비롯한 임의의 변동 원인을 포함할 수 있다.
본 발명에서의 구현에 적합한 측정 프로세스 및 시스템은 2008년 4월 22일자로 출원된 미국 특허 출원 제12/107,346호(참조 문헌으로서 이상에서 포함됨)에 전반적으로 기술되어 있다.
제2 단계(304)에서, 단계(302)의 측정 결과를 사용하여 제1 일련의 공정 도구 교정 가능 요인이 계산될 수 있다. N개의 필드(104)를 갖는 각각의 웨이퍼에 대해, 방법 단계(304)가 N개의 공정 도구 교정 가능 요인 집합체를 계산하도록, 웨이퍼의 각각의 필드(104)에 대해 별도의 교정 가능 요인 값이 계산될 수 있다. 보다 구체적으로는, 제1 일련의 공정 도구 교정 가능 요인은 N개의 교정 가능 요인 집합체를 포함하고, 웨이퍼(102)의 각각의 개별 필드에 대해 각각의 교정 가능 요인 그룹이 계산된다.
일 실시예에서, 측정된 웨이퍼(102)의 각각의 필드(104)에 대해 오버레이 교정 가능 요인, 선량 교정 가능 요인, 또는 초점 교정 가능 요인을 계산하기 위해 오버레이 또는 CD 계측 데이터가 사용될 수 있다. 이들 교정 가능 요인 값은 이어서, 리소그라피 도구 성능을 향상시키기 위해, 리소그래피 도구로 송신될 수 있다. 일반적으로, 교정 가능 요인 데이터는 오버레이 성능에 대한 후속 리소그라피 패턴화의 제어를 향상시키기 위해 리소그래피 도구(예컨대, 스텝퍼) 또는 스캐너 도구의 정렬을 교정하는 데 사용될 수 있다. 주목할 중요한 점은, 본 발명이 교정 가능 요인의 필드별 분석을 적용한다는 것이며, 여기서 필드내 교정 가능 요인 값의 테이블이 측정된 웨이퍼(102)의 각각의 필드(104)에 대해 계산될 수 있다.
종래에는, 선형 오버레이 함수를 결정하기 위해 웨이퍼의 필드로부터 얻어진 오버레이 오차가 사용될 수 있다. 이 선형 오버레이 함수는 이어서 연관된 공정 도구(스캐너 또는 스텝퍼 도구 등)에 대한 교정 가능 요인로서 사용될 수 있다. 선형 오버레이 함수에 부가하여, 고차 비선형 오버레이 함수가 주어진 공정 도구에 대한 대응하는 교정 가능 요인을 계산하는 오버레이 함수로서 구현될 수 있다. 예를 들어, 분석기(예컨대, KLA-Tencor의 KT Analyzer)는 고차 모델 - 나중에 웨이퍼에 걸쳐 필드별로 교정 가능 요인을 계산하기 위해 오버레이 및 CD 계측 데이터를 입력하는 데 사용될 수 있음 - 을 구현하도록 구성되어 있을 수 있다. 필드내 교정 가능 요인은 오버레이 교정 가능 요인, 초점 교정 가능 요인, 및 선량 교정 가능 요인을 포함할 수 있지만, 이들로 제한되지 않는다. 측정된 웨이퍼의 각각의 필드에 대해 생성된 필드내 교정 가능 요인의 연관된 테이블은 기술 분야에 공지되어 있는 임의의 교정 가능 요인 값을 포함할 수 있다.
공정 도구 교정 가능 요인의 계산에서 사용되는 오버레이 함수가 2011년 1월 25일자로 특허된 미국 특허 제7,876,438호(참조 문헌으로서 본 명세서에 포함됨)에 전반적으로 기술되어 있다.
제3 단계(306)에서, 웨이퍼에 걸친 공정 도구 교정 가능 요인 서명이 웨이블릿 분석을 통해 분석될 수 있다. 본 명세서에서 사용되는 바와 같이, "교정 가능 요인 서명"은 웨이퍼에 걸친 불균일 공간 특성 패턴(characteristic non-uniform spatial pattern)이다. 이 경우에, 웨이퍼의 각각의 개별 필드에 대해 계산된 개개의 필드내 교정 가능 요인 값에 의해 교정 가능 요인 서명이 형성된다. 각각의 필드의 필드내 교정 가능 요인 값은 웨이퍼의 표면에 걸쳐 2차원 교정 가능 요인 서명을 생성하는 역할을 한다.
또한, 교정 가능 요인 서명이 또한 각각의 필드 내에서의 오버레이 값을 모델링하는 데 사용되는 고차 오버레이 모델로부터의 필드내 잔차(intrafield residual)를 사용하여 구성될 수 있는 것이 생각되고 있다.
본 발명의 한 측면은 웨이블릿 분석 루틴을 사용하여 교정 가능 요인 서명을 분석하는 것을 포함한다. 웨이퍼의 개개의 필드의 이산적인 필드내 교정 가능 요인 값에 웨이블릿 분석 루틴을 적용함으로써, 연속적인 교정 가능 요인 서명 모델이 개발될 수 있다. 웨이블릿 분석 등의 위상 검색 알고리즘이 일반적으로 기술 분야에 공지되어 있다. 웨이블릿 분석이 2006년 8월 24일자로 출원된 미국 특허 출원 제11/510,147호 및 2009년 7월 31일자로 출원된 미국 특허 출원 제12/533,295호 - 둘 다 참조 문헌으로서 본 명세서에 포함됨 - 에 전반적으로 기술되어 있다.
제4 단계(308)에서, 단계(306)의 분석된 교정 가능 요인 서명을 이용하여 서브-샘플링 방식이 결정될 수 있다. 일 실시예에서, 서브-샘플링 방식은 웨이퍼의 전체 필드의 부분집합을 포함할 수 있다. 예를 들어, 도 4에 예시된 바와 같이, 서브-샘플링 방식(402)은 웨이퍼(400)의 전체 필드(406)의 부분집합 필드(404)를 포함할 수 있다. 도 4와 관련하여, 음영된 영역(404)은 서브-샘플링 방식에 포함되는 필드를 나타내고, 비음영된 영역(406)은 후속 로트에서 샘플링되지 않을 필드를 나타낸다. 그에 따라, 서브-샘플링 방식은 주어진 웨이퍼의 전체 필드보다 적은 수의 샘플링될 필드를 포함할 수 있다. 다른 실시예에서, 서브-샘플링 방식은 웨이퍼의 단일 필드에서의 전체 측정 지점(예컨대, 오버레이 타겟)의 부분 집합을 포함할 수 있다.
한 측면에서, 적절한 서브-샘플링 방식을 선택하는 것은 단계(302)의 전지적 샘플링 프로세스에서 얻은 데이터 값을 선택된 레벨의 정확도 내로 정합시키기 위해 측정될 필요가 있는 웨이퍼의 필드 및 측정 위치의 부분 집합을 결정하기 위해 단계(306)의 분석된 교정 가능 요인 서명을 이용하는 것을 포함할 수 있다.
일 실시예에서, 서브-샘플링 방식은 최적의 샘플링 방식을 포함할 수 있다. 예를 들어, 단계(306)의 교정 가능 요인 서명을 비교 분석할 시에, 한 로트의 웨이퍼 중의 적어도 하나의 웨이퍼 상의 최적의 측정 위치의 수 및 웨이퍼 상의 그 측정 위치를 결정함으로써 최적의 샘플링 방식이 결정될 수 있다. 그에 따라, 서브-샘플링 방식은 소정의 측정 위치의 개수 및 소정의 측정 위치의 개수의 위치를 포함할 수 있다. 최적의 샘플링 방식은, 일반적인 의미에서, 측정된 웨이퍼에 걸쳐 교정 가능 요인 서명을 가장 최소화시키는 일련의 부분 집합 샘플링 조건(예컨대, 측정 위치의 위치 및 수)이다. 기술 분야의 당업자라면 부분 집합 샘플링 방식의 최적화가 D-최적법(D-Optimal method) 및 Federov 교환(Federov exchange) 알고리즘(이들로 제한되지 않음)을 비롯한 공지의 기법을 사용하여 달성될 수 있다는 것을 잘 알 것이다.
다른 실시예에서, 서브-샘플링 방식은 강화 샘플링 방식을 포함할 수 있다. 일반적인 의미에서, 강화 샘플링 방식은 최적화된 샘플링 방식보다 더 높은 샘플링 레이트를 가능하게 해준다. 다른 실시예에서, 서브-샘플링 방식은 완화 샘플링 방식을 포함할 수 있다. 일반적인 의미에서, 완화 샘플링 방식은 최적화된 샘플링 방식보다 더 낮은 샘플링 레이트를 제공한다. 최적, 강화 및 완화 서브-샘플링 방식은 2008년 4월 22일자로 출원된 미국 특허 출원 제12/107,346호(이상에서 참조 문헌으로서 포함됨)에 전반적으로 기술되어 있다.
결정된 최적의 서브-샘플링 방식이 본 발명의 요건이 아니라는 것을 잘 알 것이다. 오히려, 본 발명의 구현에 적절한 서브-샘플링 방식만 결정되면 된다. 예를 들어, 본 발명의 한 상황에서는 설정된 레벨의 정확도가 필요할 수 있고, 따라서 이 방법은 전지적 샘플링의 교정 가능 요인과 모델링된 교정 가능 요인 사이의 차이를 이 선택된 레벨 미만의 값으로 감소시키는 서브-샘플링 방식을 제공하기만 하면 된다.
또한, 서브-샘플링 계획이 임의의 적당한 형식으로 발생될 수 있다는 것을 잘 알 것이다. 예를 들어, 파일 형식이 기술 분야에 공지된 임의의 측정 시스템 또는 공정 도구에 의해 사용될 수 있도록 구성될 수 있다.
추가의 단계(310)에서, 단계(308)에서 발생된 서브-샘플링 방식에서 제공된 필드 및 측정 위치에서 후속 로트의 웨이퍼 중의 웨이퍼에 대해 하나 이상의 후속 측정이 수행될 수 있다. 후속 로트의 하나 이상의 웨이퍼에 대해 수행된 측정은 단계(302)에서 수행된 측정과 유사한 측정을 포함할 수 있다. 이러한 방식으로, 단계(302)에서 개략적으로 설명한 바와 같은 다양한 측정 및 측정 방법이 서브-샘플링 방식을 통해 측정 시스템에 제공되는 측정 위치(예컨대, 선택된 필드 및 각각의 필드 내의 측정 위치)에 적용될 수 있다.
추가의 단계(312)에서, 서브-샘플링 방식에 따라 하나 이상의 후속 로트에서 측정되는 필드에 대해 부가적인 일련의 공정 도구 교정 가능 요인이 계산될 수 있다. 부가적인 일련의 공정 도구 교정 가능 요인은 서브-샘플링 방식의 각각의 측정된 필드에 대한 개개의 필드내 교정 가능 요인을 포함한다. 일반적인 의미에서, 부가적인 일련의 공정 도구 교정 가능 요인은 공정(300)의 단계(304)에서 개략적으로 설명된 것과 유사한 방식으로 계산될 수 있다. 따라서, 단계(304)에서 개략적으로 설명된 계산 방법이 서브-샘플링 방식에서 제공된 측정 위치로부터 수집된 측정 값에 적용될 수 있다.
추가의 단계(314)에서, 후속 로트의 웨이퍼의 비측정된 필드에 대한 공정 도구 교정 가능 요인은 하나 이상의 웨이블릿 함수를 이용하여 근사화될 수 있다. 서브-샘플링 방식에 포함되지 않은 측정 위치에 대한 공정 도구 교정 가능 요인이 웨이블릿 함수 등의 기지의 보간 절차를 이용하여 근사화될 수 있다. 측정된 데이터를 사용하여 데이터를 보간하는 웨이블릿 함수의 일반적인 사용이 2002년 9월 26일자로 출원된 미국 특허 출원 제10/260,374호(참조 문헌으로서 본 명세서에 포함됨)에 기술되어 있다.
도 5는 스마트 보간을 갖는 서브-샘플링 샘플링 방식을 사용하여 공정 도구 교정 가능 요인을 제공하는 대안의 방법에서 수행되는 단계를 나타낸 흐름도이다.
제1 단계(502)에서, 공정(300)과 유사한 방식으로, 전지적 샘플링 프로세스를 사용하여 제1 로트의 웨이퍼 중의 적어도 제1 웨이퍼에 대해 제1 측정이 수행될 수 있다. 전지적 샘플링 프로세스는 제1 로트의 웨이퍼 중의 제1 웨이퍼의 각각의 필드의 각각의 측정 위치에서 하나 이상의 파라미터 값을 측정하는 단계를 포함할 수 있다. 전술한 바와 같이, 제1 로트의 웨이퍼 중의 하나 이상의 웨이퍼에 대해 수행된 측정은 공정(300)의 단계(302, 310)에서 수행된 측정과 유사한 측정 프로세스를 포함할 수 있다. 이러한 방식으로, 단계(302, 310)에서 개략적으로 설명한 다양한 측정 및 측정 방법이 공정(500)의 전지적 샘플링 프로세스에 적용될 수 있다.
제2 단계(504)에서, 공정(300)과 유사한 방식으로, 단계(502)의 측정 결과를 사용하여 제1 일련의 공정 도구 교정 가능 요인이 계산될 수 있다. 단계(502)에서 얻은 측정 결과를 사용하여 공정 도구 교정 가능 요인을 계산하기 위해 공정(300)의 단계(304)에 기술된 절차 및 방법이 유사한 방식으로 구현될 수 있다.
제3 단계(506)에서, 일련의 필드 샘플링 위치가 랜덤하게 발생될 수 있다. 일 실시예에서, 몬테 카를로(Monte Carlo) 시뮬레이션 프로세스에서 필드 샘플링 위치가 랜덤하게 선택될 수 있다. 한 측면에서, 샘플링 지점의 수가 사전 선택될 수 있는 반면, 그 샘플링 지점의 위치는 랜덤하게 발생될 수 있다. 게다가, 샘플링될 샘플링 지점의 수가 서브-샘플 지점의 범위 내에 있도록 사전 선택될 수 있다. 예를 들어, 사용자는 샘플링될 샘플링 지점의 최소 수 또는 최대 수를 선택할 수 있다. 이어서, 샘플링 지점의 수 또는 샘플링 지점의 범위의 선택 후에, 연관된 컴퓨터 시스템은 그 서브-샘플링 지점의 위치를 랜덤하게 선택할 수 있다. 보다 구체적으로는, 컴퓨터 시스템은 후속 공정 단계에서 분석될 선택된 필드 내에서 복수의 필드 및 측정 지점을 랜덤하게 선택할 수 있다.
다른 실시예에서, 사용자는 부가적인 제약 조건을 선택할 수 있다. 예를 들어, 샘플링 지점의 위치에 의해 형성되는 패턴이 180° 또는 90° 회전 대칭 등의 선택된 공간적 대칭을 가질 필요가 있다.
주목할 점은, 랜덤 선택 프로세스를 통해 발생된 필드와 연관되어 있는 교정 가능 요인 값을 특징지우기 위해 사용되는 측정 프로세스가 502의 전지적 샘플링 프로세스에서 얻어진다.
제4 단계(508)에서, 단계(506)의 랜덤하게 선택된 필드 샘플링 위치에 적용되는 보간 프로세스를 통해 제2 일련의 공정 도구 교정 가능 요인이 계산될 수 있다. 예를 들어, 보간 프로세스는, 단계(506)의 랜덤하게 선택된 필드 위치로부터 얻은 측정 결과를 사용하여 계산되는 교정 가능 요인 값을 이용하여, 비샘플링된 위치[즉, 단계(506)의 랜덤 선택에 의해 선택되지 않은 위치]에서 교정 가능 요인 값을 계산하는 데 사용될 수 있다.
일 실시예에서, 보간 프로세스는 스플라인 보간, 다항식 보간, 또는 신경망 보간 프로세스를 포함할 수 있지만, 이들로 제한되지 않는다. 일반적으로, 일련의 출력 값을 계산하거나 모델링하기 위해 일련의 입력 값에 적용되는 임의의 보간 알고리즘이 본 발명에서 구현될 수 있다.
반도체 계측 시스템과 관련하여 사용되는 모델링의 일례는 미국 특허 제6,704,661호; 미국 특허 제6,768,967호; 미국 특허 제6,867,866호; 미국 특허 제6,898,596호; 미국 특허 제6,919,964호; 미국 특허 제7,069,153호; 미국 특허 제7,145,664호; 미국 특허 제7,873,585호; 및 미국 특허 출원 제12/486,830호(이들 모두는 참조 문헌으로서 본 명세서에 포함됨)에 전반적으로 기술되어 있다.
제5 단계(510)에서, 전지적 샘플링을 사용하여 단계(504)에서 계산된 제1 일련의 공정 도구 교정 가능 요인을 서브-샘플링 및 보간의 조합을 사용하여 단계(508)에 얻어진 제2 일련의 공정 도구 교정 가능 요인과 비교함으로써 서브-샘플링 방식이 결정될 수 있다.
일 실시예에서, 제1 일련의 교정 가능 요인과 제2 일련의 보정 가능 요인 사이의 비교는 제1 일련의 공정 도구 교정 가능 요인과 제2 일련의 공정 도구 교정 가능 요인 사이의 차이를 사전 선택된 레벨 미만으로 제공하도록 구성되어 있는 서브-샘플링 방식을 선택하는 것을 포함할 수 있다.
다른 실시예에서, 제1 일련의 교정 가능 요인과 제2 일련의 보정 가능 요인 사이의 비교는 제1 일련의 공정 도구 교정 가능 요인과 제2 일련의 공정 도구 교정 가능 요인 사이의 차이를 최소화하는 서브-샘플링 방식을 선택하는 것을 포함할 수 있다. 이러한 방식으로, 제1 일련의 교정 가능 요인과 제2 일련의 교정 가능 요인 사이의 차이를 가장 최소화시키는 샘플링 방식이 최적의 샘플링 방식이다.
공정(300)과 유사하게, D-최적법 및 Federov 교환 알고리즘(이들로 제한되지 않음)을 비롯한 공지의 기법을 사용하여 최적의 샘플링 방식이 선택될 수 있다.
또한, 공정(300)과 관련하여 논의한 바와 같이, 서브-샘플링 방식은 강화 샘플링 방식 또는 완화 샘플링 방식을 포함할 수 있다.
추가의 단계(512)에서, 단계(510)에서 발생된 서브-샘플링 방식에서 제공된 필드 및 측정 위치에서 후속 로트의 웨이퍼 중의 웨이퍼에 대해 하나 이상의 후속 측정이 수행될 수 있다. 후속 로트의 하나 이상의 웨이퍼에 대해 수행된 측정은 공정(300)의 단계(302, 310) 및 공정(500)의 단계(502)에서 수행된 측정과 유사한 측정을 포함할 수 있다. 이러한 방식으로, 단계(302, 310, 502)에서 개략적으로 설명한 바와 같은 다양한 측정 및 측정 방법이 서브-샘플링 방식을 통해 측정 시스템에 제공되는 측정 위치(예컨대, 선택된 필드 및 각각의 필드 내의 측정 위치)에 적용될 수 있다.
추가의 단계(514)에서, 서브-샘플링 방식에 따라 수행되는 측정의 하나 이상의 결과를 이용하여 제3 일련의 공정 도구 교정 가능 요인이 계산될 수 있다. 단계(510)에서 발생된 서브-샘플링 방식에 따라 하나 이상의 후속 로트에서 측정되는 필드에 대해 제3 일련의 공정 도구 교정 가능 요인이 계산될 수 있다. 제3 일련의 공정 도구 교정 가능 요인은 서브-샘플링 방식의 각각의 측정된 필드에 대한 개개의 필드내 교정 가능 요인을 포함한다. 일반적인 의미에서, 제3 일련의 공정 도구 교정 가능 요인은 공정(300)의 단계(304, 312) 및 공정(500)의 단계(508)에서 개략적으로 설명된 것과 유사한 방식으로 계산될 수 있다. 따라서, 단계(304, 312, 508)에서 개략적으로 설명된 교정 가능 요인 계산 방법이 서브-샘플링 방식에서 제공된 측정 위치로부터 수집된 측정 값에 적용될 수 있다.
추가의 단계(516)에서, 서브-샘플링 방식에 포함되지 않은 일련의 필드 각각에 대한 공정 도구 교정 가능 요인이 보간 프로세스를 이용하여 근사화될 수 있다. 한 측면에서, 보간 프로세스는 서브-샘플링 방식의 각각의 필드에 대해 계산된 제3 일련의 공정 도구 교정 가능 요인을 입력으로서 사용할 수 있다. 서브-샘플링 방식에 포함되지 않은 필드의 교정 가능 요인을 근사화하는 데 사용되는 보간 프로세스는 단계(508)에서 개략적으로 설명한 보간 프로세스과 유사하다.
또한, 서브-샘플링 방식 내의 위치의 측정 프로세스를 사용하여 계산된 교정 가능 요인을 포함하는, 단계(514)에서 계산된 교정 가능 요인, 및 (샘플링된 위치를 입력으로서 사용하여) 서브-샘플링 방식에 포함되지 않은 측정 위치에 걸쳐 보간함으로써 근사화되는 교정 가능 요인을 포함하는, 단계(516)에서 근사화된 교정 가능 요인이 하나의 테이블로 결합될 수 있는 것이 생각되고 있다. 단일 교정 가능 테이블이 임의의 편리한 컴퓨터 파일 형식으로 수집될 수 있다.
또한, 이들 시스템에 교정을 제공하기 위해, 전술한 단일 교정 가능 테이블이 이어서 하나 이상의 측정 도구 또는 공정 도구로 전송될 수 있는 것이 생각되고 있다.
본 명세서에 기술된 모든 방법이 방법 실시예의 하나 이상의 단계의 결과를 저장 매체에 저장하는 단계를 포함할 수 있다. 결과는 본 명세서에 기술된 임의의 결과를 포함할 수 있고, 기술 분야에 공지된 임의의 방식으로 저장될 수 있다. 저장 매체는 본 명세서에 기술된 임의의 저장 매체 또는 기술 분야에 공지된 임의의 다른 적당한 저장 매체를 포함할 수 있다. 결과가 저장된 후에, 결과가 저장 매체에서 액세스되어 본 명세서에 기술된 임의의 방법 또는 시스템 실시예에 의해 사용되며, 사용자에게 디스플레이하기 위해 형식 설정되고, 다른 소프트웨어 모듈, 방법 또는 시스템 등에 의해 사용될 수 있다. 예를 들어, 방법이 서브-샘플링 계획을 생성한 후에, 방법은 서브샘플링 계획을 저장 매체에서의 계측 레시피에 저장하는 단계를 포함할 수 있다. 그에 부가하여, 출력 파일이 계측 시스템에 의해 이해될 수 있다고 가정할 때 계측 시스템이 계측을 위해 서브-샘플링 계획을 사용할 수 있도록, 본 명세서에 기술된 실시예의 결과 또는 출력이 CD SEM 등의 계측 시스템에 의해 저장 및 액세스될 수 있다. 게다가, 결과가 "영구적으로", "반영구적으로", 일시적으로 또는 어떤 기간 동안 저장될 수 있다. 예를 들어, 저장 매체는 랜덤 액세스 메모리(RAM)일 수 있고, 결과가 저장 매체에 무기한으로 유지될 필요는 없다.
또한, 전술한 방법의 각각의 실시예가 본 명세서에 기술된 임의의 다른 방법(들)의 임의의 다른 단계(들)를 포함할 수 있는 것이 생각되고 있다. 그에 부가하여, 전술한 방법의 각각의 실시예는 본 명세서에 기술된 임의의 시스템에 의해 수행될 수 있다.
당업자라면 종래 기술이 시스템의 측면의 하드웨어 구현과 소프트웨어 구현 간의 구별이 거의 없는 시점까지 진보했고, 하드웨어 또는 소프트웨어의 사용이 일반적으로 비용 대 효율 트레이드오프를 나타내는 설계 선택사항이라는 것(그렇지만, 어떤 상황에서, 하드웨어와 소프트웨어 간의 선택이 중요하게 될 수 있다는 점에서 항상 그러하지는 않음)을 잘 알 것이다. 당업자라면 본 명세서에 기술된 공정 및/또는 시스템 및/또는 기타 기술이 실시될 수 있는 다양한 수단(예컨대, 하드웨어, 소프트웨어 및/또는 펌웨어)이 있고, 공정 및/또는 시스템 및/또는 기타 기술이 실시되는 상황에 따라 바람직한 수단이 변한다는 것을 잘 알 것이다. 예를 들어, 구현자가 속도 및 정확도가 우수하다고 판정하는 경우, 구현자는 주로 하드웨어 및/또는 펌웨어 수단을 선택할 수 있거나; 다른 대안으로서, 유연성이 우수한 경우, 구현자는 주로 소프트웨어 구현을 선택할 수 있거나; 또 다시 다른 대안으로서, 구현자는 하드웨어, 소프트웨어 및/또는 펌웨어의 어떤 조합을 선택할 수 있다. 따라서, 본 명세서에 기술된 공정 및/또는 디바이스 및/또는 기타 기술이 실시될 수 있는 몇가지 가능한 수단이 있고, 이용될 임의의 수단이 수단이 실시될 상황 및 구현자의 특성의 관심사(이들 중 어느 것이라도 변할 수 있음)에 의존적인 선택 항목이라는 점에서 그 중 어느 것도 다른 것보다 본질적으로 우수하지 않다. 당업자라면 구현의 광학적 측면이 통상적으로 광학-지향 하드웨어, 소프트웨어 및/또는 펌웨어를 이용한다는 것을 잘 알 것이다.
당업자라면 디바이스 및/또는 공정을 본 명세서에 기재된 방식으로 기술하고 그 후에 이러한 기재된 디바이스 및/또는 공정을 가공 시스템에 통합시키기 위해 엔지니어링 실무를 사용하는 것이 기술 분야에서 흔하다는 것을 잘 알 것이다. 즉, 본 명세서에 기술된 디바이스 및/또는 공정의 적어도 일부분이 타당한 양의 실험을 통해 데이터 처리 시스템에 통합될 수 있다. 당업자라면 통상적인 데이터 처리 시스템이 일반적으로 시스템 유닛 하우징, 비디오 디스플레이 장치, 메모리(휘발성 및 비휘발성 메모리 등), 프로세서(마이크로프로세서 및 디지털 신호 처리기 등), 계산 엔터티(운영 체제, 드라이버, 그래픽 사용자 인터페이스 및 응용 프로그램 등), 하나 이상의 상호작용 디바이스(터치 패드 또는 스크린 등), 및/또는 피드백 루프 및 제어 모터(예컨대, 위치 및/또는 속력을 감지하는 피드백; 구성요소 및/또는 양을 이동 및/또는 조정하는 제어 모터 등)를 포함하는 제어 시스템 중 하나 이상을 포함한다는 것을 잘 알 것이다. 통상적인 데이터 처리 시스템은 데이터 컴퓨팅/통신 및/또는 네트워크 컴퓨팅/통신 시스템에서 통상적으로 발견되는 것 등의 임의의 적당한 구매가능한 구성요소를 이용하여 구현될 수 있다.
본 명세서에 기술된 발명 요지는 때때로 상이한 다른 구성요소 내에 포함되어 있거나 그와 연결되어 있는 상이한 구성요소를 예시하고 있다. 이러한 설명된 아키텍처가 단지 예시적인 것이고, 실제로 동일한 기능을 달성하는 많은 다른 아키텍처가 구현될 수 있다는 것을 잘 알 것이다. 개념적 의미에서, 동일한 기능을 달성하는 구성요소의 임의의 배열이, 원하는 기능이 달성되도록, 사실상 "연관"되어 있다. 따라서, 본 명세서에서 특정의 기능을 달성하기 위해 결합되는 임의의 2개의 구성요소는, 아키텍처 또는 중간 구성요소에 상관없이 원하는 기능이 달성되도록, 서로 "연관"되어 있는 것으로 볼 수 있다. 마찬가지로, 그와 같이 연관된 임의의 2개의 구성요소는 또한 원하는 기능을 달성하기 위해 서로 "연결되어 동작" 또는 "결합되어 동작"하는 것으로 볼 수 있고, 그와 같이 연관될 수 있는 임의의 2개의 구성요소가 또한 원하는 기능을 달성하기 위해 서로 "결합가능하게 되어 동작"하는 것으로 볼 수 있다. 결합가능하게 되어 동작하는 것의 구체적인 일례는 물리적으로 짝을 이루는 및/또는 물리적으로 상호작용하는 구성요소 및/또는 무선으로 상호작용한 및/또는 무선으로 상호작용하는 구성요소 및/또는 논리적으로 상호작용하는 및/또는 논리적으로 상호작용가능한 구성요소를 포함하지만, 이들로 제한되지 않는다.
본 명세서에 기술된 본 발명 요지의 특정의 측면이 도시되고 기술되어 있지만, 본 명세서에서의 개시 내용에 기초하여, 본 명세서에 기술된 발명 요지 및 그의 광의의 측면을 벗어나지 않고 변경 및 수정이 행해질 수 있고, 따라서 첨부된 특허청구범위가 그의 범위 내에 모든 이러한 변경 및 수정을 본 명세서에 기술된 발명 요지의 진정한 사상 및 범위 내에 있는 것처럼 포함하기 위한 것임이 당업자에게는 명백할 것이다.
게다가, 본 발명이 첨부된 특허청구범위에 의해 한정된다는 것을 잘 알 것이다. 당업자라면 일반적으로 본 명세서에서, 특히 첨부된 특허청구범위(예를 들어, 첨부된 특허청구범위의 본문)에서 사용되는 용어가 일반적으로 "개방형" 용어로서 의도되어 있다는 것을 잘 알 것이다(예를 들어, "포함하는"이라는 용어는 "포함하지만 ~로 제한되지 않는"으로 해석되어야 하고, "갖는"이라는 용어는 "적어도 갖는"으로 해석되어야 하며, "포함한다"라는 용어는 "포함하지만, ~로 제한되지 않는다"라고 해석되어야 하며, 기타 등등이다). 또한, 당업자라면 소개된 청구항 인용의 특정의 횟수가 의도되어 있는 경우, 이러한 의도가 청구항에서 명시적으로 인용되어야 하고 이러한 인용이 없는 경우 이러한 의도가 존재하지 않는다는 것을 잘 알 것이다. 예를 들어, 이해를 위한 보조 수단으로서, 이하의 첨부된 특허청구범위는 청구항 인용을 소개하기 위해 도입 문구 "적어도 하나" 및 "하나 이상"의 사용을 포함하고 있을 수 있다. 그렇지만, 동일한 청구항이 도입 문구 "하나 이상" 또는 "적어도 하나" 및 "a" 또는 "an"과 같은 부정 관사를 포함할 때에도, 이러한 문구의 사용이 부정관사 "a" 또는 "an"에 의한 청구항 인용의 소개가 이러한 소개된 청구항 인용을 포함하는 임의의 특정의 청구항이 단지 하나의 이러한 인용을 포함하는 발명으로 제한하는 것을 암시하는 것으로 해석되어서는 안되며(예를 들어, "a" 및/또는 "an"은 통상적으로 "적어도 하나" 또는 "하나 이상"을 의미하는 것으로 해석되어야 함), 청구항 인용을 소개하기 위해 사용되는 정관사의 사용에서도 마찬가지이다. 그에 부가하여, 소개된 청구항 인용의 특정의 횟수가 명확히 인용되는 경우에도, 당업자라면 이러한 인용이 통상적으로 적어도 인용된 수를 의미하는 것으로 해석되어야 한다는 것을 잘 알 것이다(예를 들어, 다른 수식어가 없는 "2개의 인용"의 있는 그대로의 인용은 통상적으로 적어도 2개의 인용 또는 2개 이상의 인용을 의미한다). 게다가, "A, B 및 C 기타 중 적어도 하나"와 유사한 관례가 사용되는 경우에, 일반적으로, 이러한 구조는 당업자가 관례를 이해하는 의미로 보아야 한다(예를 들어, "A, B 및 C 중 적어도 하나를 가지는 시스템"은 A만, B만, C만, A와 B 모두, A와 C 모두, B와 C 모두, 및/또는 A, B 및 C 모두, 기타를 갖는 시스템을 포함하지만, 이들로 제한되지 않을 것이다). "A, B 또는 C 기타 중 적어도 하나"와 유사한 관례가 사용되는 경우에, 일반적으로, 이러한 구조는 당업자가 관례를 이해하는 의미로 보아야 한다(예를 들어, "A, B 또는 C 중 적어도 하나를 가지는 시스템"은 A만, B만, C만, A와 B 모두, A와 C 모두, B와 C 모두, 및/또는 A, B 및 C 모두, 기타를 갖는 시스템을 포함하지만, 이들로 제한되지 않을 것이다). 게다가, 당업자라면 2개 이상의 대안의 용어를 제시하는 거의 모든 분리성 단어 및/또는 문구가, 설명, 특허청구범위 또는 도면에 있더라도, 용어들 중 하나, 용어들 중 어느 하나, 또는 용어들 모두를 포함하는 경우를 생각하는 것으로 이해되어야 한다는 것을 잘 알 것이다. 예를 들어, "A 또는 B"라는 문구는 "A" 또는 "B" 또는 "A 및 B"의 경우를 포함하는 것으로 이해될 것이다.
본 발명의 특정의 실시예가 예시되어 있지만, 상기 개시 내용의 범위 및 사상을 벗어나지 않고 본 발명의 다양한 수정 및 실시가 당업자에 의해 행해질 수 있다는 것이 명백하다. 그에 따라, 본 발명의 범위는 본 명세서에 첨부된 특허청구범위에 의해서만 한정되어야 한다.
본 개시 내용 및 그의 부수적인 이점 중 다수가 이상의 설명에 의해 이해될 것으로 생각되며, 개시된 발명 대상을 벗어나지 않거나 그의 중요한 이점들 모두를 희생시키지 않고, 구성요소의 형태, 구성 및 배열에서 다양한 변경이 행해질 수 있다는 것이 명백할 것이다. 기술된 형태가 단지 설명을 하기 위한 것이며, 하기의 특허청구범위가 이러한 변경을 포괄하고 포함하는 것으로 보아야 한다.

Claims (24)

  1. 공정 도구 교정 가능 요인(process tool correctable)을 제공하는 방법으로서,
    전지적(omniscient) 샘플링 프로세스를 통해 제1 로트(lot)의 웨이퍼 중의 웨이퍼에 대해 제1 측정을 수행하는 단계 - 상기 전지적 샘플링 프로세스는 상기 제1 웨이퍼의 각각의 필드의 각각의 측정 위치에서 하나 이상의 파라미터 값을 측정하는 단계를 포함함 -;
    상기 전지적 샘플링 프로세스를 통해 수행된 상기 측정의 하나 이상의 결과를 이용하여 제1 일련의 공정 도구 교정 가능 요인을 계산하는 단계 - 상기 일련의 공정 도구 교정 가능 요인 각각이 상기 제1 로트의 웨이퍼 중의 웨이퍼의 각각의 필드에 대해 계산됨 -;
    상기 제1 일련의 공정 도구 교정가능 요인에 대해 웨이블릿(wavelet) 분석을 적용함으로써 상기 제1 로트의 웨이퍼 중의 웨이퍼에 걸쳐 공정 도구 교정 가능 요인 서명(process tool correctable signature)을 분석하는 단계; 및
    상기 분석된 공정 도구 교정 가능 요인 서명을 이용하여 서브-샘플링 방식을 결정하는 단계 - 상기 서브-샘플링 방식은 상기 웨이퍼의 일련의 필드 위치 및 상기 웨이퍼의 각각의 필드 내의 일련의 측정 위치를 포함함 - 를
    포함하는, 공정 도구 교정 가능 요인을 제공하는 방법.
  2. 제1항에 있어서, 상기 서브샘플링 방식의 각각의 필드의 각각의 측정 위치에서 후속 로트의 웨이퍼 중의 적어도 하나의 웨이퍼에 대해 후속 측정을 수행하는 단계;
    상기 서브-샘플링 방식을 이용하여 수행된 상기 측정의 하나 이상의 결과를 이용하여 제2 일련의 공정 도구 교정 가능 요인을 계산하는 단계 - 상기 제2 일련의 공정 도구 교정 가능 요인 각각이 상기 서브-샘플링 방식의 각각의 필드에 대해 계산됨 -; 및
    하나 이상의 웨이블릿 함수를 이용하여 상기 후속 로트의 적어도 하나의 웨이퍼의 상기 서브-샘플링 방식에 포함되지 않은 일련의 필드 각각에 대해 공정 도구 교정 가능 요인을 근사화하는 단계를 추가로 포함하는, 공정 도구 교정 가능 요인을 제공하는 방법.
  3. 제1항에 있어서, 상기 서브-샘플링 방식이 한 로트의 웨이퍼 중의 반도체 웨이퍼의 이용가능한 필드의 부분 집합을 포함하는 것인, 공정 도구 교정 가능 요인을 제공하는 방법.
  4. 제1항에 있어서, 상기 서브-샘플링 방식이 한 로트의 웨이퍼 중의 반도체 웨이퍼의 각각의 필드에서의 이용가능한 측정 위치의 부분 집합을 포함하는 것인, 공정 도구 교정 가능 요인을 제공하는 방법.
  5. 제1항에 있어서, 상기 서브샘플링 방식이 최적 샘플링 방식, 강화 샘플링(enhanced sampling) 방식, 또는 완화 샘플링(reduced sampling) 방식 중 적어도 하나를 포함하는 것인, 공정 도구 교정 가능 요인을 제공하는 방법.
  6. 제1항에 있어서, 상기 서브-샘플링 방식이 상기 제1 일련의 교정 가능 요인과 상기 서브-샘플링 방식을 사용하여 계산된 제2 일련의 교정 가능 요인 간의 차이를 최소화하도록 구성되어 있는 것인, 공정 도구 교정 가능 요인을 제공하는 방법.
  7. 제1항에 있어서, 상기 서브-샘플링 방식이 상기 제1 일련의 교정 가능 요인과 상기 서브-샘플링 방식을 사용하여 계산된 제2 일련의 교정 가능 요인 간의 차이를 선택된 레벨 아래에서 생성하도록 구성되어 있는 것인, 공정 도구 교정 가능 요인을 제공하는 방법.
  8. 제1항에 있어서, 상기 전지적 샘플링 프로세스를 통해 제1 로트의 웨이퍼를 측정하는 단계가
    전지적 샘플링 프로세스를 통해 제1 로트의 웨이퍼에 대해 계측 측정을 수행하는 단계를 포함하는 것인, 공정 도구 교정 가능 요인을 제공하는 방법.
  9. 제1항에 있어서, 상기 파라미터 값이 오버레이 값, 임계 치수(critical dimension; CD) 값, 초점 값, 또는 선량 값 중 적어도 하나를 포함하는 것인, 공정 도구 교정 가능 요인을 제공하는 방법.
  10. 제1항에 있어서, 각각의 필드에 대한 상기 계산된 교정 가능 요인이 오버레이 교정 가능 요인, 선량 교정 가능 요인, 또는 초점 교정 가능 요인 중 적어도 하나를 포함하는 것인, 공정 도구 교정 가능 요인을 제공하는 방법.
  11. 제1항에 있어서, 상기 공정 도구 교정 가능 요인 서명이 상기 제1 로트의 웨이퍼 중의 웨이퍼의 각각의 필드에 대해 계산된 상기 공정 도구 교정 가능 요인의 조합에 의해 생성된 웨이퍼-레벨 불균일 공간 패턴을 포함하는 것인, 공정 도구 교정 가능 요인을 제공하는 방법.
  12. 제1항에 있어서, 상기 제1 로트의 웨이퍼에 대한 측정의 결과가 상기 측정의 변동을 나타내는 정보를 포함하는 것인, 공정 도구 교정 가능 요인을 제공하는 방법.
  13. 공정 도구 교정 가능 요인을 제공하는 방법으로서,
    전지적 샘플링 프로세스를 통해 제1 로트의 웨이퍼 중의 웨이퍼에 대해 제1 측정을 수행하는 단계 - 상기 전지적 샘플링 프로세스는 상기 웨이퍼의 각각의 필드의 각각의 측정 위치에서 하나 이상의 파라미터 값을 측정하는 단계를 포함함 -;
    상기 전지적 샘플링 프로세스를 통해 수행된 상기 측정의 하나 이상의 결과를 이용하여 제1 일련의 공정 도구 교정 가능 요인을 계산하는 단계 - 상기 일련의 공정 도구 교정 가능 요인 각각이 상기 제1 로트의 웨이퍼 중의 웨이퍼의 각각의 필드에 대해 계산됨 -;
    상기 제1 로트의 웨이퍼 중의 웨이퍼의 일련의 필드 샘플링 위치를 랜덤하게 선택하는 단계 - 샘플링될 필드의 수가 사전 선택되어 있음 -;
    상기 랜덤하게 선택된 일련의 필드 샘플링 위치에 보간 프로세스를 적용함으로써 제2 일련의 공정 도구 교정 가능 요인을 계산하는 단계 - 상기 보간 프로세스는 상기 랜덤하게 선택된 일련의 필드 샘플링 위치에 대한 제1 일련의 공정 도구 교정 요인으로부터의 값을 이용하여 상기 일련의 랜덤하게 선택된 필드에 포함되지 않은 상기 제1 로트의 웨이퍼 중의 웨이퍼의 필드에 대한 공정 도구 교정 가능 요인을 계산함 -; 및
    상기 제1 일련의 공정 도구 교정 가능 요인을 상기 제2 일련의 공정 도구 교정 가능 요인과 비교함으로써 서브-샘플링 방식을 결정하는 단계 - 상기 서브-샘플링 방식은 상기 웨이퍼의 일련의 필드 위치 및 상기 웨이퍼의 각각의 필드 내의 일련의 측정 위치를 포함함 - 를
    포함하는, 공정 도구 교정 가능 요인을 제공하는 방법.
  14. 제13항에 있어서, 상기 서브샘플링 방식의 각각의 필드 및 각각의 측정 위치에서 후속 로트의 웨이퍼 중의 적어도 하나의 웨이퍼에 대해 후속 측정을 수행하는 단계;
    상기 서브-샘플링 방식을 이용하여 수행된 상기 측정의 하나 이상의 결과를 이용하여 제3 일련의 공정 도구 교정 가능 요인을 계산하는 단계 - 상기 제3 일련의 공정 도구 교정 가능 요인 각각이 상기 서브-샘플링 방식의 각각의 필드에 대해 계산됨 -; 및
    하나 이상의 보간 프로세스를 이용하여 상기 후속 로트의 적어도 하나의 웨이퍼의 상기 서브-샘플링 방식에 포함되지 않은 일련의 필드 각각에 대해 공정 도구 교정 가능 요인을 근사화하는 단계를
    추가로 포함하는, 공정 도구 교정 가능 요인을 제공하는 방법.
  15. 제13항에 있어서, 상기 제1 일련의 공정 도구 교정 가능 요인을 상기 제2 일련의 공정 도구 교정 가능 요인과 비교함으로써 서브-샘플링 방식을 결정하는 단계가
    상기 제1 일련의 공정 도구 교정 가능 요인과 상기 제2 일련의 공정 도구 교정 가능 요인 간의 차이를 계산함으로써 서브-샘플링 방식을 결정하는 단계 - 상기 서브-샘플링 방식이 상기 제1 일련의 공정 도구 교정 가능 요인과 상기 제2 일련의 공정 도구 교정 가능 요인 간의 차이를 최소화하도록 구성되어 있음 - 를 포함하는 것인, 공정 도구 교정 가능 요인을 제공하는 방법.
  16. 제13항에 있어서, 상기 제1 일련의 공정 도구 교정 가능 요인을 상기 제2 일련의 공정 도구 교정 가능 요인과 비교함으로써 서브-샘플링 방식을 결정하는 단계가
    상기 제1 일련의 공정 도구 교정 가능 요인과 상기 제2 일련의 공정 도구 교정 가능 요인 간의 차이를 계산함으로써 서브-샘플링 방식을 결정하는 단계 - 상기 서브-샘플링 방식이 상기 제1 일련의 공정 도구 교정 가능 요인과 상기 제2 일련의 공정 도구 교정 가능 요인 간의 차이를 사전 선택된 레벨 아래로 제공하도록 구성되어 있음 - 를 포함하는 것인, 공정 도구 교정 가능 요인을 제공하는 방법.
  17. 제13항에 있어서, 상기 보간 프로세스가 스플라인 보간 프로세스, 다항식 보간 프로세스, 또는 신경망 보간 프로세스 중 적어도 하나를 포함하는 것인, 공정 도구 교정 가능 요인을 제공하는 방법.
  18. 제13항에 있어서, 제1 로트의 웨이퍼 중의 웨이퍼의 일련의 필드 샘플링 위치를 랜덤하게 선택하는 단계가
    몬테 카를로(Monte Carlo) 분석 프로세스를 포함하는 것인, 공정 도구 교정 가능 요인을 제공하는 방법.
  19. 제13항에 있어서, 제1 로트의 웨이퍼 중의 웨이퍼의 일련의 필드 샘플링 위치를 랜덤하게 선택하는 단계가 서브-샘플링 방식이 결정될 때까지 반복될 수 있는 것인, 공정 도구 교정 가능 요인을 제공하는 방법.
  20. 공정 도구 교정 가능 요인을 제공하는 시스템으로서,
    반도체 웨이퍼에 대해 하나 이상의 측정을 수행하도록 구성되어 있는 측정 시스템; 및
    제1 로트의 웨이퍼 중의 웨이퍼에 대해 상기 측정 시스템에 의해 수행된 전지적 샘플링 프로세스의 하나 이상의 결과를 이용하여 제1 일련의 공정 도구 교정 가능 요인을 계산하고;
    상기 제1 로트의 웨이퍼 중의 웨이퍼의 일련의 필드 샘플링 위치를 랜덤하게 선택하며 - 샘플링될 필드의 수가 사전 선택되어 있음 -;
    상기 랜덤하게 선택된 일련의 필드 샘플링 위치에 보간 프로세스를 적용함으로써 제2 일련의 공정 도구 교정 가능 요인을 계산하고 - 상기 보간 프로세스는 상기 랜덤하게 선택된 일련의 필드 샘플링 위치에 대한 제1 일련의 공정 도구 교정 요인으로부터의 값을 이용하여 상기 일련의 랜덤하게 선택된 필드에 포함되지 않은 상기 제1 로트의 웨이퍼 중의 웨이퍼의 필드에 대한 공정 도구 교정 가능 요인을 계산함 -; 및
    상기 제1 일련의 공정 도구 교정 가능 요인을 상기 제2 일련의 공정 도구 교정 가능 요인과 비교함으로써 서브-샘플링 방식을 결정 - 상기 서브-샘플링 방식은 상기 웨이퍼의 일련의 필드 위치 및 상기 웨이퍼의 각각의 필드 내의 일련의 측정 위치를 포함함 - 하도록 구성된 하나 이상의 컴퓨터 시스템을
    포함하는, 공정 도구 교정 가능 요인을 제공하는 시스템.
  21. 제20항에 있어서, 상기 측정 시스템이 계측 시스템을 포함하는 것인, 공정 도구 교정 가능 요인을 제공하는 시스템.
  22. 제21항에 있어서, 상기 계측 시스템이 임계 치수 계측 또는 오버레이 오차 계측 중 적어도 하나를 수행하도록 구성되어 있는 것인, 공정 도구 교정 가능 요인을 제공하는 시스템.
  23. 제20항에 있어서, 상기 측정 시스템이 상기 결정된 서브-샘플링 방식을 이용하도록 구성되어 있는 것인, 공정 도구 교정 가능 요인을 제공하는 시스템.
  24. 제20항에 있어서, 상기 하나 이상의 컴퓨터 시스템이 또한
    상기 서브-샘플링 방식을 이용하여 수행된 후속 측정의 하나 이상의 결과를 이용하여 제3 일련의 공정 도구 교정 가능 요인을 계산하고 - 상기 제3 일련의 공정 도구 교정 가능 요인 각각이 상기 서브-샘플링 방식의 각각의 필드에 대해 계산됨 -;
    하나 이상의 보간 프로세스를 이용하여 상기 후속 로트의 적어도 하나의 웨이퍼의 상기 서브-샘플링 방식에 포함되지 않은 일련의 필드 각각에 대해 공정 도구 교정 가능 요인을 근사화하도록 구성되어 있는 것인, 공정 도구 교정 가능 요인을 제공하는 시스템.
KR1020127024189A 2010-02-18 2011-02-14 스마트 보간을 갖는 최적화된 샘플링 방식을 사용하여 공정 도구 교정 가능 요인을 제공하는 방법 및 시스템 KR101763446B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US30561510P 2010-02-18 2010-02-18
US61/305,615 2010-02-18
US13/018,729 2011-02-01
US13/018,729 US9620426B2 (en) 2010-02-18 2011-02-01 Method and system for providing process tool correctables using an optimized sampling scheme with smart interpolation
PCT/US2011/024689 WO2011103048A2 (en) 2010-02-18 2011-02-14 Method and system for providing process tool correctables using an optimzed sampling scheme with smart interpolation

Publications (2)

Publication Number Publication Date
KR20130007575A true KR20130007575A (ko) 2013-01-18
KR101763446B1 KR101763446B1 (ko) 2017-07-31

Family

ID=44370250

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127024189A KR101763446B1 (ko) 2010-02-18 2011-02-14 스마트 보간을 갖는 최적화된 샘플링 방식을 사용하여 공정 도구 교정 가능 요인을 제공하는 방법 및 시스템

Country Status (5)

Country Link
US (1) US9620426B2 (ko)
EP (1) EP2537180B1 (ko)
JP (1) JP5808347B2 (ko)
KR (1) KR101763446B1 (ko)
WO (1) WO2011103048A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210013648A (ko) * 2016-05-12 2021-02-04 에이에스엠엘 네델란즈 비.브이. 측정치 획득 방법, 프로세스 단계 수행 장치, 계측 장치, 디바이스 제조 방법

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL2009853A (en) 2011-12-23 2013-06-26 Asml Netherlands Bv Methods and apparatus for measuring a property of a substrate.
JP6133980B2 (ja) * 2012-07-05 2017-05-24 エーエスエムエル ネザーランズ ビー．ブイ． リソグラフィのためのメトロロジ
US9329033B2 (en) * 2012-09-05 2016-05-03 Kla-Tencor Corporation Method for estimating and correcting misregistration target inaccuracy
US9390492B2 (en) * 2013-03-14 2016-07-12 Kla-Tencor Corporation Method and system for reference-based overlay measurement
US9053284B2 (en) * 2013-09-04 2015-06-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method and system for overlay control
NL2013417A (en) 2013-10-02 2015-04-07 Asml Netherlands Bv Methods & apparatus for obtaining diagnostic information relating to an industrial process.
NL2013677A (en) 2014-01-24 2015-07-29 Asml Netherlands Bv Method of determining a measurement subset of metrology points on a substrate, associated apparatus and computer program.
US10290088B2 (en) 2014-02-14 2019-05-14 Kla-Tencor Corporation Wafer and lot based hierarchical method combining customized metrics with a global classification methodology to monitor process tool condition at extremely high throughput
US10466596B2 (en) 2014-02-21 2019-11-05 Kla-Tencor Corporation System and method for field-by-field overlay process control using measured and estimated field parameters
WO2016003575A2 (en) * 2014-07-02 2016-01-07 Applied Materials, Inc. Localized stress modulation for overlay and epe
US10509329B2 (en) * 2014-09-03 2019-12-17 Kla-Tencor Corporation Breakdown analysis of geometry induced overlay and utilization of breakdown analysis for improved overlay control
US9286675B1 (en) 2014-10-23 2016-03-15 Applied Materials Israel Ltd. Iterative defect filtering process
US10754260B2 (en) 2015-06-18 2020-08-25 Kla-Tencor Corporation Method and system for process control with flexible sampling
US10062543B2 (en) * 2015-06-23 2018-08-28 Kla-Tencor Corp. Determining multi-patterning step overlay error
US10190991B2 (en) 2016-11-03 2019-01-29 Applied Materials Israel Ltd. Method for adaptive sampling in examining an object and system thereof
CN110121681B (zh) * 2016-12-28 2022-04-01 Asml荷兰有限公司 在制造过程中引导过程模型和检查的方法
US10598617B2 (en) * 2017-05-05 2020-03-24 Kla-Tencor Corporation Metrology guided inspection sample shaping of optical inspection results
KR20190034985A (ko) 2017-09-25 2019-04-03 삼성전자주식회사 인공 신경망의 양자화 방법 및 장치
CN112670196B (zh) * 2019-10-16 2022-08-26 夏泰鑫半导体(青岛)有限公司 晶圆检测方法
US20220020649A1 (en) * 2020-06-25 2022-01-20 Kla Corporation Wavelet System and Method for Ameliorating Misregistration and Asymmetry of Semiconductor Devices
US11429091B2 (en) 2020-10-29 2022-08-30 Kla Corporation Method of manufacturing a semiconductor device and process control system for a semiconductor manufacturing assembly

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5719796A (en) * 1995-12-04 1998-02-17 Advanced Micro Devices, Inc. System for monitoring and analyzing manufacturing processes using statistical simulation with single step feedback
JP3900562B2 (ja) * 1996-10-18 2007-04-04 ソニー株式会社 露光装置
US7317531B2 (en) * 2002-12-05 2008-01-08 Kla-Tencor Technologies Corporation Apparatus and methods for detecting overlay errors using scatterometry
US7698012B2 (en) * 2001-06-19 2010-04-13 Applied Materials, Inc. Dynamic metrology schemes and sampling schemes for advanced process control in semiconductor processing
JP4022395B2 (ja) * 2001-12-25 2007-12-19 Ｎｅｃエレクトロニクス株式会社 半導体装置、半導体ウェハ及び半導体装置の製造方法
US7295695B1 (en) 2002-03-19 2007-11-13 Kla-Tencor Technologies Corporation Defect detection via multiscale wavelets-based algorithms
US7069104B2 (en) 2002-04-30 2006-06-27 Canon Kabushiki Kaisha Management system, management apparatus, management method, and device manufacturing method
US7608468B1 (en) 2003-07-02 2009-10-27 Kla-Tencor Technologies, Corp. Apparatus and methods for determining overlay and uses of same
US7433039B1 (en) * 2004-06-22 2008-10-07 Kla-Tencor Technologies Corporation Apparatus and methods for reducing tool-induced shift during overlay metrology
US7651825B2 (en) * 2005-03-02 2010-01-26 Asml Netherlands B.V. Method and system for overlay control using dual metrology sampling
US7445945B1 (en) 2005-08-01 2008-11-04 Advanced Micro Devices, Inc. Method and apparatus for dynamic adjustment of a sampling plan based on wafer electrical test data
CN101258498B (zh) * 2005-08-08 2011-04-13 Asml荷兰有限公司 用于形成光刻工艺的焦点曝光模型的系统和方法
US7749666B2 (en) * 2005-08-09 2010-07-06 Asml Netherlands B.V. System and method for measuring and analyzing lithographic parameters and determining optimal process corrections
US7236848B2 (en) 2005-09-12 2007-06-26 Advanced Micro Devices, Inc. Data representation relating to a non-sampled workpiece
US7679069B2 (en) * 2006-03-16 2010-03-16 Kla-Tencor Technologies Corporation Method and system for optimizing alignment performance in a fleet of exposure tools
US7583359B2 (en) * 2006-05-05 2009-09-01 Asml Netherlands B.V. Reduction of fit error due to non-uniform sample distribution
US8175831B2 (en) * 2007-04-23 2012-05-08 Kla-Tencor Corp. Methods and systems for creating or performing a dynamic sampling scheme for a process during which measurements are performed on wafers
US7711514B2 (en) 2007-08-10 2010-05-04 Kla-Tencor Technologies Corp. Computer-implemented methods, carrier media, and systems for generating a metrology sampling plan
US7873585B2 (en) 2007-08-31 2011-01-18 Kla-Tencor Technologies Corporation Apparatus and methods for predicting a semiconductor parameter across an area of a wafer
US7756658B2 (en) 2008-05-14 2010-07-13 Kla-Tencor Corp. Systems and methods for detecting defects on a wafer and generating inspection results for the wafer
US7937234B2 (en) * 2008-08-29 2011-05-03 Intel Corporation Classification of spatial patterns on wafer maps
JP5408975B2 (ja) * 2008-12-02 2014-02-05 アズビル株式会社 検査位置決定方法、検査情報管理システム及び検査支援方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210013648A (ko) * 2016-05-12 2021-02-04 에이에스엠엘 네델란즈 비.브이. 측정치 획득 방법, 프로세스 단계 수행 장치, 계측 장치, 디바이스 제조 방법
KR20220010588A (ko) * 2016-05-12 2022-01-25 에이에스엠엘 네델란즈 비.브이. 측정치 획득 방법, 프로세스 단계 수행 장치, 계측 장치, 디바이스 제조 방법
US11774862B2 (en) 2016-05-12 2023-10-03 Asml Netherlands B.V. Method of obtaining measurements, apparatus for performing a process step, and metrology apparatus

Also Published As

Publication number Publication date
WO2011103048A3 (en) 2012-03-01
US20110202298A1 (en) 2011-08-18
JP2013520795A (ja) 2013-06-06
EP2537180B1 (en) 2019-06-12
KR101763446B1 (ko) 2017-07-31
JP5808347B2 (ja) 2015-11-10
US9620426B2 (en) 2017-04-11
WO2011103048A2 (en) 2011-08-25
EP2537180A2 (en) 2012-12-26
EP2537180A4 (en) 2016-05-04

Similar Documents

Publication Publication Date Title
KR20130007575A (ko) 스마트 보간을 갖는 최적화된 샘플링 방식을 사용하여 공정 도구 교정 가능 요인을 제공하는 방법 및 시스템
US9052709B2 (en) Method and system for providing process tool correctables
KR102521159B1 (ko) 반도체 제조 공정을 위한 개선된 공정 제어 기술
KR101943593B1 (ko) 공정 제어를 개선하기 위한 품질 메트릭 제공 방법 및 시스템
US9329033B2 (en) Method for estimating and correcting misregistration target inaccuracy
US10466596B2 (en) System and method for field-by-field overlay process control using measured and estimated field parameters
KR101869573B1 (ko) 서브 샘플링 방식을 이용하여 툴-유도 시프트를 제공하는 방법 및 시스템
US9513565B2 (en) Using wafer geometry to improve scanner correction effectiveness for overlay control
TWI582539B (zh) 用於改良程序控制之品質度量的方法及系統
US6788988B1 (en) Method and apparatus using integrated metrology data for pre-process and post-process control
US6978189B1 (en) Matching data related to multiple metrology tools
US7502702B1 (en) Method and apparatus for dynamic adjustment of sensor and/or metrology sensitivities

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant