KR101899011B1 - 반도체 웨이퍼를 정렬하고 노광하는 오버레이 모델 - Google Patents

반도체 웨이퍼를 정렬하고 노광하는 오버레이 모델 Download PDF

Info

Publication number
KR101899011B1
KR101899011B1 KR1020147023760A KR20147023760A KR101899011B1 KR 101899011 B1 KR101899011 B1 KR 101899011B1 KR 1020147023760 A KR1020147023760 A KR 1020147023760A KR 20147023760 A KR20147023760 A KR 20147023760A KR 101899011 B1 KR101899011 B1 KR 101899011B1
Authority
KR
South Korea
Prior art keywords
overlay
wafer
exposure
mark
subset
Prior art date
Application number
KR1020147023760A
Other languages
English (en)
Other versions
KR20140126341A (ko
Inventor
보리스 하베츠
Original Assignee
코니악 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코니악 게엠베하 filed Critical 코니악 게엠베하
Publication of KR20140126341A publication Critical patent/KR20140126341A/ko
Application granted granted Critical
Publication of KR101899011B1 publication Critical patent/KR101899011B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/705—Modelling or simulating from physical phenomena up to complete wafer processes or whole workflow in wafer productions
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7003—Alignment type or strategy, e.g. leveling, global alignment
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7003—Alignment type or strategy, e.g. leveling, global alignment
    • G03F9/7046—Strategy, e.g. mark, sensor or wavelength selection

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Engineering & Computer Science (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

기판 상에 구조적 패턴을 포함하고, 제1 층에 생성된 제1 오버레이 마크와 제2 층에 생성된 제2 오버레이 마크를 갖는 웨이퍼의 제조를 위한 장치에서 오버레이 모델을 계산하는 방법. 오버레이 마크의 서브 세트의 오버레이 편차가 측정되어 오버레이 모델 파라미터의 서브 세트를 제공한다. 복수의 오버레이 마크 위치에 대하여, 오버레이 오차가 오버레이 모델 파라미터의 서브 세트를 이용하여 예측된다. 오버레이 오차로부터 유도된 공정 보정 파라미터 세트가 복수의 오버레이 마크 위치에 대하여 제공된다. 오버레이 마크의 서브 세트는 노광 필드의 위치까지의 거리에 따라 선택되고, 선택된 오버레이 마크는 오버레이 마크 위치와 노광 필드 사이의 거리에 기초하여 가중치가 부여된다.

Description

반도체 웨이퍼를 정렬하고 노광하는 오버레이 모델{OVERLAY MODEL FOR ALIGNING AND EXPOSING SEMICONDUCTOR WAFERS}
[다른 출원에 대한 교차 참조]
본 출원은 모두 발명의 명칭이 "Method and Apparatus for fabricating wafers"이고 2012년 1월 25일 출원된 미국 가특허 출원 제61/590,665호 및 유럽 특허 출원 No. 12 152 483 대한 우선권 및 그 이익을 주장한다.
[기술분야]
본 출원의 분야는 일반적으로 층을 이루는 평면 요소 제조 방법 및 층을 이루는 실질적으로 평면인 요소를 위한 제조 유닛과, 반도체 웨이퍼(광전자 소자(photovoltaic device) 포함)의 처리 방법 및 반도체 웨이퍼를 위한 제조 유닛에 관한 것이다. 또한 본 출원의 분야는 반도체 웨이퍼 처리 분야에서 공정 보정 파라미터를 계산하는 방법에 관한 것이다.
본 개시 내용에 사용된 바와 같은 "반도체 웨이퍼(semiconductor wafer)"라는 용어는 메모리 소자나 ASICS와 같은 마이크로 전자 유닛, 액정 패널 및 광전자 회로(photovoltaic circuit)를 포함하지만 이에 한정되지 않는 모든 종류의 반도체 소자의 제조에 사용되는 웨이퍼를 의미하도록 의도된다는 것이 이해될 것이다.
반도체 웨이퍼 처리에서의 현재의 경향은 오버레이(overlay) 예산이 축소되는 기본 원칙에 따라 축소하고, 제조 공정은 더욱 공격적으로 되어 가고 있다는 것을 의미한다. 이러한 공격적인 제조 공정의 비한정적인 예는 반도체 웨이퍼의 표면에서의 이색적인 물질의 부착 또는 높은 형상비(aspect ratio)의 에칭을 포함한다. 반도체 웨이퍼 표면에 걸친 일부 제조 공정 및 복수의 제조 공정 단계들의 비균일성은 불균일한 스트레스가 반도체 웨이퍼에 인가되게 할 수 있다. 반도체 웨이퍼가 한 제조 공정 단계로부터 이어지는 제조 공정 단계로, 예를 들어, 한 하부층으로부터 그 하부층의 상부에서의 후속층으로 변형될 때, 상부층에서의 패턴은 하부층에서의 패턴에 대하여 오정렬된다. 반도체의 에러 없는 기능을 위하여, 각각에 대한 상이한 층들 상의 패턴의 상대적 위치가 관련된다. 이러한 상대적 위치 에러는 "오버레이 에러(overlay error)"라 불리어진다. 반도체 웨이퍼 상에서의 더 작고 더 밀집된 구조에 대한 필요성은 오버레이 에러에 대한 허용 오차가 감소한다는 것을 의미한다.
오버레이 에러는 이른바 "오버레이 마크(overlay mark)"를 이용하여 결정된다. 공정 단계의 반도체 구조를 위한 패턴을 갖는 하부층에서, 제1 오버레이 마크 세트는 포토레지스트 필름에서 노광된다. 이러한 하부층을 현상하고 가공한 후에, 제1 오버레이 마크는 이 하부층의 구조의 일부가 된다. 상부층의 반도체 구조를 위한 패턴을 갖는 후속 처리 단계에서의 상부층 상에, 제2 오버레이 마크 세트가 포토레지스트 필름에서 노광된다. 포토레지스트 필름의 현상 후에, 하부층 상의 제1 오버레이 마크와 상부층 상의 제2 오버레이 마크 사이의 상대적 위치 에러는 오버레이 측정 도구에서 측정될 수 있다. 오버레이 에러의 허용 오차가 너무 크다면, 반도체 웨이퍼는 적용된 보정으로 재작업될 수 있다. 목표는 다음 롯트(lot)의 반도체 웨이퍼에서 오버레이 에러를 보상하기 위하여 측정된 오버레이 에러를 사용하여, 다음 롯트에서 오버레이 에러를 최소화하고 이에 따라 비용이 많이 드는 재작업을 방지하는 것이다.
정렬과 오버레이의 개념은 다르다. 반도체 웨이퍼의 정렬은 노광 전에 반도체 웨이퍼를 정렬하기 위하여 노광 도구 내에서 수행된다. 일반적으로, 하나의 정렬 마크는 노광 필드마다 사용된다. 제2 오버레이 마크 세트가 포토레지스트 필름에 의해 형성된 층에 형성될 때 포토레지스트 필름의 노광 및 현상 후에, 오버레이 에러의 측정이 수행된다. 각각의 노광 필드에 대하여 일반적으로 여러 오버레이 마크가 있다.
다수의 종래 기술에 관한 문헌이 오버레이 제어를 개선하기 위하여 반도체 웨이퍼 상의 정렬 마크를 이용하는 것에 대하여 알려져 있다. 예를 들어, US 2010/0030360은 제조 유닛에서 "정렬 오차(alignment residual)"를 계산하는 방법으로서, 정렬 모델 파라미터를 포함하는 정렬 마크를 제공하는 단계; 복수의 노광 필드에서 반도체 웨이퍼 롯트를 노광하기에 적합한 노광 도구를 제공하는 단계; 정렬 모델의 정렬 모델 파라미터를 위한 값을 계산하는데 사용되는 노광 필드의 복수의 위치에서 상기 롯트의 반도체 웨이퍼 상에서 노광 도구에 의해 측정된 정렬 값을 포함하는 정렬 데이터를 검색하는 단계; 복수의 측정된 위치의 각각에 대하여 그리고 상기 롯트 내의 각각의 반도체 웨이퍼에 대하여 정렬 모델 파라미터의 효과를 빼서 정렬 데이터로부터 정렬 오차 세트를 계산하는 단계; 및 정렬 오차 세트와 기준값 세트 사이의 비교에 기초하여 경고 신호를 발행하는 단계를 포함하는 방법을 교시한다. US '360 문헌은 정렬 오차를 계산하는 시스템과, 컴퓨터에서 정렬 오차를 계산하는 단계를 수행할 수 있는 명령어를 포함하는 컴퓨터 판독 가능한 매체를 더 포함한다.
Chun-Yen Huang 등의 "Overlay improvement by zone alignment strategy"(Proceedings of SPIE, Vol. 6922, 2008. 1, 1., 페이지 69221G-1 - 69221G-8)는, 웨이퍼 상의 구역들에 대하여 추가 보정 인자(오차)를 제공하기 위하여 웨이퍼 상의 정렬 마크가 구역별로 측정되는 이른바 구역 정렬 전략을 교시한다(페이지 69221G-3 참조). Huang 등에서 개시된 방법은 이웃하는 정렬 마크에 대한 오차의 값에 가중치를 부여한다.
또한, Michael Kupers 등의 "Non-linear methods for overlay control"(Proceedings of SPIE Vol. 6518, 2007. 1. 1., 페이지 65184S-1 내지 65184S-6)는 구역 정렬 전략에 의해 오버레이 제어를 개선하는 방법을 교시한다.
또한, 미국 등록 특허 제5,525,808호(Irie 등, Nikon에 양도됨)는 오버레이 개선을 위한 구역 정렬 전략을 개시한다. US '808 특허는 설계된 정렬 좌표에 따라 기판 상에 규칙적으로 정렬된 복수의 처리 영역의 각각을 정적 좌표계에서의 미리 정해진 기준 위치에 정렬하는 방법을 개시한다. 이 방법은 미리 선택된 웨이퍼의 적어도 3개의 처리 영역의 좌표 위치를 측정하는 단계를 포함한다. 이 방법은 기판 상의 처리 영역 유닛에서 관심 대상인 처리 영역과 3개의 특정 처리 영역의 각각 사이의 거리에 따라 3개의 특정 처리 영역의 좌표 위치에 가중치를 부여함으로써 반도체 기판 상의 복수의 처리 영역의 좌표 위치를 결정하는 단계를 더 포함한다. 마지막으로 가중치가 부여된 복수의 좌표 위치를 이용하여 통계적 계산이 수행된다. US '808 특허의 교시는 반도체 웨이퍼(기판)의 정렬에 관련되지만, 오버레이 편차를 측정하고 공정 보정 파라미터 계산하는 것에 의한 오버레이 에러의 보정에 관련되지 않는다.
어떠한 인용 문헌들도 제1 층에서 생성된 제1 오버레이 마크의 서브 세트와 제2 층을 생성하는 제2 오버레이 마크의 대응하는 서브 세트의 차이를 결정함으로써 제1 오버레이 마크와 제2 오버레이 마크의 서브 세트의 오버레이 편차의 측정을 교시하지 않는다. 종래 기술에 개시된 구역 정렬 전략은 노광 도구 내에 웨이퍼를 정렬하는데 사용되는 정렬 마크를 이용한다. 이러한 정렬 마크는 반도체 웨이퍼 상의 상이한 층들에 형성된 오버레이 마크와는 상이하다.
이상적으로는, 정밀도를 달성하고 이에 따라 반도체 웨이퍼의 제조에 대한 높은 수율을 달성하기 위하여, 오버레이 측정이 각각의 웨이퍼 상에서 각각의 노광 필드에서의 여러 위치에서 포토레지스트층의 노광 후에 반도체 웨이퍼의 각각의 하나에 대하여 이루어져야만 한다. 그러나, 완전한 오버레이 측정은 수행하는데 매우 느리며, 이에 따라 도구 용량 문제를 야기할 수 있다. 다른 말로 하면, 완전한 오버레이 측정을 수행하기 위하여 걸린 시간은 반도체 웨이퍼를 처리하는데 걸리는 시간의 배수이다. 따라서, 각각의 반도체 웨이퍼의 오버레이 측정을 제공하기 위하여, 다수의 오버레이 측정 유닛이 여러 개의 병렬로 조직화된 오버레이 측정 유닛에 오버레이 측정을 분배하기 위하여 제공되어야 한다.
오버레이 측정 유닛은 반도체 제조 공정에서 중요한 비용 인자이며, 비용 때문에 병렬로 조직화된 오버레이 측정 유닛의 배치는 회피된다. 오버레이 측정 유닛의 개수를 늘리지 않으면서 반도체 제조 공정에서 제한 사항을 감소시키기 위한 다른 해결 방안은 반도체 웨이퍼의 서브 세트만으로 오버레이 측정값을 측정하는 것이다.
기판 상에 구조적 패턴을 포함하고, 제1 층에 생성된 제1 오버레이 마크와 제2 층에 생성된 제2 오버레이 마크를 갖는 웨이퍼의 제조를 위한 유닛에서 오버레이 모델을 계산하는 방법을 제공하는 것이 본 출원의 교시의 양태이다. 본 방법은 제1 오버레이 마크의 서브 세트를 제2 오버레이 마크의 대응하는 서브 세트를 비교함으로써 오버레이 편차를 측정하여, 오버레이 모델 파라미터의 서브 세트를 제공하는 단계를 포함한다. 본 방법은 복수의 오버레이 위치에 대하여 오버레이 모델 파라미터를 이용하여 오버레이 편차를 예측하는 단계를 포함하여, 수정된 오버레이 모델을 생성한다. 오버레이 모델 파라미터는 웨이퍼의 제조를 위하여 오버레이 편차로부터 유도된 공정 보정 파라미터를 생성하는데 이용된다.
제1 오버레이 마크는 기준 마크 역할을 하고, 예를 들어 에칭에 의해, 기판 또는 웨이퍼의 제1 층(또는 추가 층)에서 생성된 마크일 수 있다. 제2 오버레이 마크는 후속 리소그라피 단계에서 생성되는 마크이다. 제1 오버레이 마크의 생성과 제2 오버레이 마크의 생성 사이의 공정 단계들이 웨이퍼 기하 구조에서 변동을 발생시켰을 수 있기 때문에, 제2 오버레이 마크는 예측된 위치에서 벗어날 수 있다. 오버레이 편차는 웨이퍼 및/또는 더 큰 영역에 대한 노광 필드의 편차를 평가하도록 한정된 개수의 오버레이 마크에서 계산될 수 있다. 더 큰 영역은 웨이퍼 표면의 전체를 포함할 수 있다. 모든 사용 가능한 오버레이 마크의 서브 세트로부터, 오버레이 편차가 계산되어 웨이퍼의 더 작은 영역에 한정된 편차를 평가할 수 있다.
웨이퍼가 광전자 장치뿐만 아니라 메모리 장치나 ASICS와 같은 마이크로 회로를 위한 웨이퍼, 액정 패널일 수 있다는 것이 이해될 것이다.
이러한 오버레이 모델은 더 큰 영역에 대하여 그리고 더 작은 영역에 대하여 개별적으로 웨이퍼의 표면의 모델링을 가능하게 한다. 본 개시 내용의 결과는, 계산이 너무 많은 시간을 소비할 수 있기 때문에, 오버레이 모델 파라미터를 계산하기 위하여 사용 가능한 오버레이 마크를 모두 이용하지 않는다는 것이다. 대신에, 공정 보정 파라미터는 오버레이 마크의 서브 세트에만 기초하여 계산된다. 그 다음, 관심 대상인 웨이퍼 상의 임의의 추가 위치가 보간(interpolation)에 의해 오버레이 편차에 기초하여 예측된다. 이것은 오버레이 마크의 모든 편차를 측정하기 위한 시간을 절약한다.
본 개시 내용의 교시의 다른 양태는 오버레이 위치까지의 거리에 따른 오버레이의 서브 세트의 선택이다. 오버레이 모델 파라미터는 본 개시 내용의 일 양태에서 가중치가 부여되고 합쳐져서 이에 의해 수정된 오버레이 모델을 생성한다.
임의의 오버레이 위치에 대한 웨이퍼의 변형을 예측하기 위하여, 가장 가깝게 측정된 별개 개수의 오버레이 마크, 예를 들어, 본 개시 내용의 일 양태에서 항상 가장 가까운 4개의 오버레이 마크가 선택될 수 있다. 본 개시 내용의 다른 양태는 예측된 공정 보정 파라미터가 계산되는 오버레이 위치까지의 거리에 따라 가변하는 개수의 오버레이 마크의 선택을 제안한다. 이것은 웨이퍼의 작은 영역의 국지적인 변형에 상관되는 것으로 여겨지는 오버레이 마크만이 오버레이 편차의 계산에 포함되기 때문에, 예측을 더욱 정밀하게 만든다. 선택된 오버레이 마크가 편차의 계산이 수행되는 오버레이 위치까지의 거리에 따라 가중치가 부여되기 때문에, 논의가 되고 있는 오버레이 위치에 더 가까운 오버레이 마크는 더 많은 영향을 받고, 보통 공정 보정 파라미터는 오버레이 마크의 편차에 가중치를 부여하지 않는 것에 비하여 더 정밀하다.
본 출원의 교시의 다른 양태는 본 방법이 반도체 웨이퍼의 복수의 롯트에 대한 수정된 오버레이 모델을 저장하는 단계와, 롯트의 개수에 따라 수정된 오버레이 파라미터에 가중치를 부여하는 단계를 더 포함하는 것이다. 본 개시 내용의 이 양태로, 반도체 롯트의 반도체 웨이퍼에 걸친 오버레이 편차의 모델링이 개선된다.
본 출원의 교시의 다른 양태는 노광 장치에서 제1 오버레이 마크 및 제2 오버레이 마크를 갖는 구조 패턴을 구비한 반도체 웨이퍼를 정렬하고 노광하는 방법이다. 본 방법은 노광 장치에 초기 오버레이 모델을 공급하는 단계를 포함한다. 제1 오버레이 마크를 갖는 반도체 웨이프가 포토레지스트층으로 코팅되고, 제2 오버레이 마크를 포함하는 복수의 노광 필드가 포토레지스트층 상에 생성된다. 전술한 바와 같이, 본 방법은 제1 오버레이 마크의 서브 세트를 대응하는 제2 오버레이 마크에 비교하여 오버레이 편차를 측정하여 오버레이 모델 파라미터를 생성하는 단계를 포함한다. 모델 파라미터는 수정된 오버레이 모델을 생성하는데 이용된다. 수정된 오버레이 모델은 이어서 노광 장치로 공급된다.
본 개시 내용의 이 양태는 반도체 웨이퍼의 생산에, 예를 들어, 반도체 공정에 본 방법을 적용한다. 제2 오버레이 마크는 반도체 웨이퍼의 표면 상에 코팅된 포토레지스트층에서 생성된다. 수정된 오버레이 모델은 노광 장치로 공급되어 반도체 웨이퍼 상의 각각의 개별 노광 필드에 대한 개별 오버레이 보정 파라미터를 제공한다.
도 1은 본 개시 내용의 제1 양태를 도시한다.
도 2a는 노광 필드를 갖는 웨이퍼를 도시한다.
도 2b는 노광 필드를 갖는 다른 웨이퍼를 도시한다.
도 3a는 제1 오버레이 마크 및 제2 오버레이 마크의 상면도를 도시한다.
도 3b는 제1 오버레이 마크 및 제2 오버레이 마크의 단면도를 도시한다.
도 4a는 평행 이동 기하학적 에러를 도시한다.
도 4b는 시간에 대한 기하학적 에러의 드리프트를 도시한다.
도 4c는 보정 파라미터의 적용 이후의 후속 롯트에서의 기하학적 에러를 도시한다.
도 5a는 웨이퍼 상의 배율 에러를 도시한다.
도 5b는 웨이퍼의 x 축에 대한 시간에 대한 배율 에러의 드리프트를 도시한다.
도 5c는 웨이퍼의 y 축에 대한 시간에 대한 배율 에러의 드리프트를 도시한다.
도 6a는 비선형 에러를 갖는 웨이퍼를 도시한다.
도 6b는 웨이퍼의 확대된 부분과 비선형 에러를 도시한다.
도 7은 본 개시 내용의 방법에 대한 흐름도를 도시한다.
도 8은 측정 방법의 흐름도를 도시한다.
이제 본 발명이 도면을 기반으로 설명될 것이다. 본 명세서에 설명된 실시예 및 양태는 단지 예이며, 특허청구범위의 보호 범위를 어떠한 방식으로도 제한하지 않는다는 것이 이해될 것이다. 본 발명은 특허청구범위 및 그 균등물에 의해 정의된다. 또한, 본 발명의 일 양태 또는 실시예의 특징은 본 발명의 다른 양태(들) 및/또는 실시예들의 특징과 조합될 수 있다는 것이 이해될 것이다.
이하, 방법 및 시스템에 대한 실시예 및/또는 구현예가 반도체 웨이퍼 상에서 반도체 장치의 제조 동안 오버레이 안정성을 결정하는 것에 관하여 설명된다. 그러나, 실시예는, 예를 들어, 공정 제어에서의 개선, 레이아웃 패턴의 롯트별 변화를 식별하는데 있어서의 개선, 수율 향상 기술 등과 같은 다른 관점에서도 유용할 수 있다.
또한, 실시예 및/또는 구현예가 반도체 웨이퍼에 관하여 설명되지만 필름 소자를 포함하지만 이에 한정되지 않는 다른 관점에서 유용할 수도 있다는 것이 주목되어야 한다. 예를 들어 액정 패널, ASICS, 광전자 소자 등과 같은 다른 제품도 제조될 수 있다.
도 1은 반도체 웨이퍼(10)의 표면을 패터닝하고 오버레이 계산을 수행하기 위한 제조 유닛(10)을 개략도에 도시한다. 제조 유닛(1)은 반도체 제조 시스템의 일부를 형성한다. 제조 유닛(1)은 반도체 웨이퍼(10)의 표면의 일부를 정렬하고 노광하기 위한 노광 도구(20), 노광 컨트롤러(30), 반도체 웨이퍼 중 노광 된 것(11)을 현상하기 위한 현상 유닛(40) 및 오버레이 측정 도구(50)를 포함한다.
일반적으로 롯트(lot)라 불리는 복수의 반도체 웨이퍼(10)는 노광 도구(20)로 로딩된다. 노광 도구(20)에 로딩된 반도체 웨이퍼(10)는 선행하는 공정 단계에서 포토레지스트 필름으로 코팅되었다. 노광 도구(20)는 반도체 웨이퍼(10)를 로딩하기 위한 로드 포트(21)와 반도체 웨이퍼 중 노광된 것(11)을 언로딩하기 위하여 언로드 포트(29)를 구비한다. 노광 도구(20) 내에서 반도체 웨이퍼(10)는 기판 홀더(22) 상에 위치된다.
반도체 웨이퍼(10) 중 전형적인 것은, 도 2에 개략적으로 도시된 바와 같이, 그리드형 패턴으로 반도체 웨이퍼(10) 상에 배열된 복수의 노광 필드(70)를 포함한다. 복수의 노광 필드(70)는 일반적으로 노광 필드(70)가 차례로 노광된다. 이 목적으로, 기판 홀더(22)는 적어도 2차원으로 액추에이터(미도시)에 의해 위치 설정된다. 따라서, 반도체 웨이퍼(10) 상의 노광 필드(70)의 각각은 반도체 웨이퍼(10)가 기판 홀더(22) 내에서 상하 좌우로 스텝핑됨에 따라 투사 시스템(24, 26, 28) 아래에서 차례로 위치 설정된다. 투사 시스템은 방사선원(radiation source)(24), 투사 광학 장치(26) 및 포토 마스크(22)를 포함한다. 반도체 웨이퍼(10)는 정확한 노광 필드(70)가 조명되는 것을 보장하기 위하여 반도체 웨이퍼(10)의 표면을 방사선원(24) 및 투사 광학 장치(26)와 정렬하도록 노광 도구(20)에 의해 사용되는 정렬 마크를 포함한다. 일반적으로 노광 필드마다 하나의 정렬 마크가 있지만, 이는 본 발명을 제한하지 않는다. 방사선원은 일반적으로 자외선 또는 극자외선 광이지만, 이온 빔 또는 전자 빔과 같은 입자를 포함할 수 있다.
반도체 웨이퍼(10) 및 투사 시스템(24, 26, 28)이 정렬될 때마다, 포토 마스크(28)는 방사선원(24)으로 조명되고, 포토 마스크(28)로부터의 패턴이 한 번에 하나씩 각각의 개별 노광 필드(70)에 투사된다. 포토 마스크(28) 상의 패턴은 오버레이 마크(71) 뿐만 아니라 반도체 장치의 한 층의 구조를 생성하는데 사용된다.
오버레이 마크(71)는 노광 필드(70)에 대한 반도체 웨이퍼(10)의 표면의 정확한 부분 상으로 포토 마스크(28)를 투사하기 위하여 노광 도구(20)에 의해 사용될 보정 파라미터를 결정하는데 이용된다. 오버레이 마크(71)의 다른 것들은 이러한 이전의 반도체층을 위한(즉, 하부 반도체층을 위한) 구조의 노광 동안 이전 포토레지스트층에서의 상이한 노광 패턴에 의해 이전 공정 단계 동안 하부층에서 생성되었을 것이다. 이전 포토레지스트층에서의 이러한 하부 오버레이 마크(71)는 포토레지스트층이 투명하기 때문에 나중의(상부) 포토레지스트층을 통해 보일 수 있다. 이러한 하부 오버레이 마크는 "기준 마크(reference mark)"(74)라 불릴 것이다. 일반적으로 복수의 오버레이 마크가 있다.
오버레이 에러는 개별 노광 필드(70)의 예상 위치와 개별 노광 필드(70)의 패턴의 실제 위치 사이의 차이이다. 오버레이 에러는 전술한 바와 같이 계산된다. 오버레이 에러는 반도체 웨이퍼(10)의 반도체 층의 특정 쌍 사이에 보정될 수 있다. 상이한 기준 마크(74)가 상이한 반도체층에 제공되고, 여러 층을 통해 상이한 기준 마크(74)를 보는 것이 가능하다.
오버레이 오차는 종종 반도체 웨이퍼(10)가 노광되는 다양한 공정 단계 동안 반도체 웨이퍼(10)에 유입되는 반도체 웨이퍼 변형에 기인한다. 오버레이 오차는 측정 데이터를 공정 보정 유닛(60)으로 전달하는 오버레이 측정 도구(50)에 의해 측정된다. 공정 보정 유닛(60)은 공정 보정 파라미터를 결정하고 공정 보정 파라미터를 노광 컨트롤러(30)로 전달한다. 노광 컨트롤러(30)는 노광 도구(20)를 제어하고 패턴이 투사되는 반도체 웨이퍼(10)의 일부를 계산하기 위하여 공정 보정 파라미터를 사용한다. 공정 보정 유닛(60)에 의해 제공된 공정 보정 파라미터는 각각의 반도체 웨이퍼(10)에 대하여(웨이퍼 정밀 모델 보정 파라미터(wafer fine model correction parameter)라 한다) 그리고 반도체 웨이퍼(10) 상의 각각의 노광 필드에 대하여(필드 정밀 보정 파라미터(field fine model correction parameter)라 한다) 계산된다. 계산된 공정 보정 파라미터로, 반도체 웨이퍼(10) 또는 포토 마스크(28)는 x 방향과 y 방향 중 어느 하나 또는 모두로 시프트될 수 있거나, 수직인 z 축 주위로 회전될 수 있거나, 또는 z 축을 따라 투사 시스템을 배치함으로써 투사 시스템이 상이한 배율로 조정될 수 있다. 본 명세서에서 반도체 웨이퍼(10) 및 노광 필드(70)에 대한 개별 공정 보정 파라미터의 계산은 아래에서 더욱 상세히 설명될 것이다.
마스크 투사 단계 이후에, 예를 들어 모든 노광 필드(70)가 포토 마스크(28)의 패턴으로 노광된 후에, 각각의 완전하게 노광된 반도체 웨이퍼(11)가 언로드부(29)를 통해 언로딩되고, 롯트의 다음 반도체 웨이퍼(10)가 로드부(21)를 통해 노광 도구(20)로 로딩된다. 롯트의 모든 노광된 반도체 웨이퍼(11)가 노광 도구(20)에 노광된 후에, 노광된 반도체 웨이퍼(11)의 전체 롯트는 이어서 현상 유닛(40)으로 전달된다. 현상 유닛(40)에서, 노광된 반도체 웨이퍼(11)의 상부 표면 상의 노광된 포토레지스트 필름은 포토레지스트 필름의 노광되지 않은 영역을 씻어버리는 현상 화학품에 의해 현상된다. 다른 말로 하면, 포토레지스트 필름의 패턴이, 표면의 일부가 포토 마스크(29)를 통과하는 방사선원(24)의 광에 노광되었는지 여부에 기초하는 반도체 웨이퍼(10)의 표면 상에 형성된다. 간결함을 위하여, 노광후 베이크 등과 같은 필요할 수 있는 중간 공정 단계는 논의되지 않는다는 것이 주목될 것이다.
그 다음, 노광되고 현상된 반도체 웨이퍼(12)의 롯트는 오버레이 측정 도구(60)로 전달된다. 다른 구성이 또한 고려될 수 있지만, 오버레이 측정 도구(60)는 제조 유닛(1)의 통합 부분일 수 있다. 실제 노광 단계에서, 특정 층의 기준 마크(74)에 대응하는 오버레이 마크(71)는 포토레지스트 층에 노광되었다. 현상 단계 이후, 이러한 오버레이 마크(71)는 현상된 포토레지스트 층에서 보일 수 있으며, 포토레지스트 마크(75)라 불린다.
도 3은 기준 마크(74)와 포토레지스트 마크(75)에 대하여 사용되는 전형적인 패턴을 도시한다. 도 3a는 기준 마크(74)와 포토레지스트 마크(75)의 상면도를 도시하고, 도 3b는 도 3a의 선 A-A를 따르는 기준 마크(74)와 포토레지스트 마크(75)의 단면도를 도시한다. 기준 마크(74)의 일부는 제1 레벨의 리소그라피 동안 또는 특정의 0 레벨 리소그래피에서 공정의 초기에 반도체 웨이퍼(10) 상에 초기에 배치되었을 수 있다. 다른 기준 마크(74)(도 3에서는 명료함을 이유로 도시되지 않음)는 현재의 중간층에서 이후 공정 단계에 배치되었을 수 있다.
또한, 기준 마크(74)는 나중에 반도체 웨이퍼(10)의 일부가 될 가공되지 않은 반도체 기판(76) 상에 형성될 수 있다. 그 다음, 반도체 웨이퍼(10)는 몇 가지 예를 들자면 습식 에칭, 건식 에칭, CMP(chemical mechanical planarization), 산화물 성장, 금속 부착과 같은 많은 공정 단계를 받는다. 이러한 공정 단계는 기준 마크(74)의 외양을 변경한다. 나중에 추가된 층이 실질적으로 투명하기 때문에, 상이한 층들의 기준 마크(74)들이 동시에 보일 수 있다.
오버레이 측정 도구(50)는 대응하는 기준 마크(74)와 포토레지스트 마크(75) 사이의 상대적 편차(78)를 측정한다. 편차(78)는 x 방향 및 y 방향으로의 편차로서 측정될 수 있다. 그러나, 극좌표와 같은 다른 측정 방법도 가능하다.
본 출원이 출원되었을 때 사용가능한 종래 기술에 따른 오버레이 측정 도구(60)로, 노광되고 현상된 반도체 웨이퍼(12) 중 하나에 대하여 완전한 오버레이 측정에 걸린 시간은 대략 20분이며, 노광 도구(20)에서 단일 반도체 웨이퍼의 오버레이 보정을 포함하는 완전한 노광 단계는 단지 20초 걸린다.
도 2는 노광되고 현상된 반도체 웨이퍼(12) 상에서 사용되는 본 개시 내용에 따른 오버레이 마크(71)의 일 양태를 도시한다. 도 2a는 각각의 노광 필드(70) 내의 4개의 개별 오버레이 마크(71)의 평면도를 도시한다. 도 2b는 도 2a와 유사한 도면을 도시하지만, 예를 들어 다양한 노광 필드(70)인 다양한 칩들 사이의 스크라이브 라인(72)이 있는 것이 도 2b로부터 명확하다. 오버레이 마크(71)는 도 2b에서 스크라이브 라인 내에 배치된다.
반도체 웨이퍼(10)의 노광 필드(70) 상의 오버레이 측정은 2가지 이유로 수행된다. 첫 번째 이유는 하부층에 대한 포토레지스트 패턴의 부착을 판단하기 위해서, 예를 들어 오버레이 값이 양호한지 또는 오버레이 에러가 큰지 판단하기 위해서이다. 포토레지스트 패턴의 부착이 너무 커서 다음 공정 단계에서 생성된 부착층이 아래에 있는 층들과 일치하지 않아 제조된 반도체 칩의 불량을 발생시킬 수 있는 경우에, 포토레지스트 패턴을 갖는 포토레지스트 필름(77)은 노광되고 현상된 반도체 웨이퍼(12)의 상부면으로부터 제거될 수 있다. 이 경우에, 포토레지스트 필름(77)의 제거 후에, 반도체 웨이퍼(12)는 새로운 포토레지스트 필름(77)으로 코팅될 수 있고, 마지막으로 새로운 포토레지스트 패턴을 형성하도록 노광 도구(20)에서 다시 노광될 수 있다.
오버레이 측정에 대한 두 번째 이유는 공정 에러를 보상하는데 사용되는 각 노광 필드(70)에 대한 개별 공정 보정 파라미터를 계산하는데 오버레이 측정을 이용하기 위해서이다.
각각의 단일 오버레이 측정에 대하여 각 노광 필드(70)를 위한 시험 구조를 형성하는 여러 오버레이 마크(71)가 도 2에 도시된다. 공통적인 접근 방식은 노광 필드(70)의 각 코너에서의 오버레이 마크(71)와 각 노광 필드(70)의 중앙에서의 하나의 오버레이 마크(71)를 정렬하는 것이다. 기준 마크(74)에 대하여 각 노광 필드(70)를 위한 시험 구조의 여러 오버레이 마크(71) 사이의 측정된 편차는 웨이퍼(10)의 보정 파라미터뿐만 아니라 각 개별 노광 필드(70)에 대한 복수의 보정 파라미터를 결정하는데 사용된다. 일반적으로 적용되는 적어도 10개의 보정 파라미터가 있다.
x 방향 및 y 방향으로의 웨이퍼 평행 이동(Tx, Ty)
x 방향 및 y 방향으로의 웨이퍼 배율(Mx, My)
x 방향 및 y 방향으로의 웨이퍼 회전(Rx, Ry)
x 방향 및 y 방향으로의 필드 배율(FMx, FMy)
x 방향 및 y 방향으로의 필드 회전(FRx, FRy)
보정 파라미터 Tx, Ty, Mx, My, Rx 및 Ry는 웨이퍼 정밀 보정 파라미터이다. 즉, 이들은 웨이퍼 레벨에서 작용한다. 보정 파라미터 Tx, Ty, FMx, FMy, FRx 및 FRy는 각각의 노광 필드에 대한 보정 파라미터이다. 보정 파라미터 Tx, Ty, FMx, FMy, FRx 및 FRy는 웨이퍼 정밀 성분 및 필드 정밀 성분을 모두 가진다. 다른 말로 하면, 전술한 바와 같이, 각각의 노광 필드에 대하여, 웨이퍼 전체에 걸쳐 계산되는 보정 파라미터와, 노광 필드(70)에 특정된 다른 보정 파라미터가 있다.
제1 (비한정적) 예로서, 도 4a는 이전 노광 필드(70)에 비교하여 시간 t에 대하여 선형 드리프트를 갖는 반도체 웨이퍼(10)를 도시한다. 각각의 실제 노광되고 현상된 노광 필드(81)는 유사한 방향으로 유사한 값만큼 평행 이동된다. 평행 이동 방향은 x 방향으로의 성분 Tx와, y 방향으로의 성분 Ty를 갖는 평행 이동 벡터로서 표현된다. 명료함 때문에, 오버레이 마크(71, 74)는 도 4a에서 도시되지 않는다. 경험으로부터 시간에 대한 드리프트가 있다는 것이 밝혀졌다. 도 4b는 시간 t에 대한 x 방향으로의 전형적인 평행 이동 전개를 도시한다. 따라서, 공정 보정 파라미터 P(Tx)는 이 평행 이동을 고려하여 계산될 필요가 있고, 다음 롯트에 적용된다(도 4c는 공정 보정 파라미터의 적용을 도시한다).
제2 (비한정적) 예로서, 도 5a는 이전 노광 필드(70)와 실제 노광 필드(81)를 갖는 반도체 웨이퍼(10)를 도시한다. 명료함 때문에, 오버레이 마크는 도 5a에 도시되지 않는다. 실제 노광 필드(81)는 반도체 웨이퍼(10)의 중심으로부터 반경 방향으로 벗어나고, 편차량은 웨이퍼(10)의 중심으로부터의 거리에 비례하며, 따라서, 이러한 종류의 에러는 배율 에러(magnfication error)로서 알려진다. 배율 에러는 x 방향(Mx) 및 y 방향(My)으로 다를 수 있으며, 2개의 벡터 Mx 및 My로 표현된다. 도 5b는 롯트의 웨이퍼 n에 대하여 x 방향으로의 배율 에러 Mx를 도시하며, 도 5c는 롯트의 웨이퍼 n에 대하여 y 방향으로의 배율 에러 My를 도시한다. 도 5b 및 5c로부터 명확하게 알 수 있는 바와 같이, 배율 에러 Mx 및 My는 반드시 상관될 필요는 없다.
도시된 바와 같이, 도 4가 평행 이동 에러를 도시하고 도 5b 및 5c가 크기 에러를 도시하고 있는 바와 같이, 시간에 대하여 소정의 드리프트량이 있다. 시간에 대한 이러한 드리프트는 공정 보정이 수행되는 것을 요구한다. 공정 보정 파라미터를 계산하기 위한 식이 수학식 1에 표현된다. 수학식 1은 보정 파라미터 P의 어느 하나에 대한 롯트 n에 대하여 보정 파라미터 corr{Lotn; P}를 제공하며, 여기에서 P는 10개의 파라미터 Tx, Ty, Mx, My, Rx, Ry, FMx, FMy, FRx 및 FRy 중 하나를 나타내다. wi는 보정 파라미터 P에 대하여 사용되는 가중 인자이다.
Figure 112014080706303-pct00001
수학식 1은 롯트 n에 대한 보정 파라미터가 이전의 k 롯트에 대하여 이전에 사용된 공정 보정 파라미터와 측정된 에러의 가중 합계를 가중 인자의 합으로 정규화한 것이라는 것을 더 보여준다.
이상적으로, 적용된 공정 보정 파라미터는 모든 공정 편차를 완전하게 보상할 것이다. 그러나, 도 4c는 실제로는 다음 롯트의 초기에만 공정 편차가 실질적으로 예측될 수 있다는 것을 도시한다. 공정 편차는 이어지는 롯트의 첫 번째 반도체 웨이퍼(10)에 대하여 실질적으로 대략 0이다. 다음 롯트에서 웨이퍼 개수가 증가함에 따라, 적용된 공정 보정 파라미터에도 불구하고, 공정 편차가 드리프트한다. 이 공정 드리프트의 원인은 반도체 웨이퍼(10)의 비선형적인 변형이다. 수학식 1에 따른 공정 보정 파라미터의 계산이 선형 변형을 보상할 것이지만 비선형 변형에 대하여 적합하지 않다는 것이 이해되어야 한다. 비선형 변형에 대하여, 다항식 보정이, 예를 들어 수학식 2에 따라, 사용될 수 있다.
Figure 112014080706303-pct00002
그러나, 다항식 보정에 관하여 말하자면, 각각의 노광 필드(70)가 측정되어야 하며, 이에 따라, 이 접근 방식은 매우 많은 시간이 소모된다. 본 개시 내용은 필드 정밀 보정(field fine correction)이라 불리는 노광 필드(70)별 보정 방법을 교시한다.
도 6a는 작은 화살표(90)로 표시된 노광 필드(70) 내의 비선형 오버레이 에러를 갖는 반도체 웨이퍼(10)의 일례를 도시한다. 도 6b는 반도체 웨이퍼(10)의 확대된 부분을 도시한다. 작은 원(91, 92)은 노광 필드(70)의 중앙을 나타낸다. 비선형 오버레이 에러에 대한 완벽한 보상은 각각의 노광 필드(70)의 오버레이 마크(71)가 측정되는 경우에만 가능할 것이다. 그러나, 본 개시 내용의 본 방법은 노광 필드(70)의 오버레이 마크(71)의 서브 세트만을 측정하고, 노광 필드(70)의 측정된 세브 세트 사이에서 노광 필드(70)에 대한 공정 보정 파라미터를 계산하는 보간(interpolation) 알고리즘을 적용한다. 이 접근 방식은, 오버레이 마크(71)의 서브 세트 사이의 거리가 적절하게 선택되는 경우에 비선형 에러의 변동이 오버레이 마크의 서브 세트의 이웃하는 오버레이 마크(71) 사이의 영역에서 충분히 상관된다는 발견에 기초한다.
도 6b에서, 채워진 바디를 갖는 원(91)은 오버레이 측정 도구(50)에서 비선형 오버레이 에러가 측정된 노광 필드(70)를 나타내고, 채워지지 않은 바디를 갖는 원(92)는 오버레이 측정이 수행되지 않은 노광 필드(70)를 나타낸다.
노광 필드(70)의 오버레이 포인트(93)에 대한 공정 보정 파라미터를 계산하기 원한다고 가정하자. 도 6b에 표시된 바와 같이, 본 개시 내용은 보정 파라미터가 보간되어야 하는 노광 필드(93)에 소정으로 근접한 이러한 노광 필드의 오버레이 마크(941, 942, 943)만의 사용을 교시한다. 공정 보정 파라미터가 적용되어야 하는 특정 노광 필드의 오버레이 포인트(93) 주위의 반경 R에 의해 표현되는 이른바 범위부(horizon)(96)가 정의된다. 도 6b는 범위부(96) 밖에 있고 이에 따라 특정 노광 필드(70)의 공정 보정 파라미터의 계산에 고려되지 않는 오버레이 마크(91)를 도시한다. 대조적으로, 범위부(R) 내에서의 모든 식별된 오버레이 마크(941, 942, 943)는 오버레이 포인트(93)로부터의 거리 d에 따라 가중치가 부여된다.
본 발명의 일 양태에서, 오버레이 포인트(93)는 논의되고 있는 노광 필드의 기하학적 중심이다. 그 다음, 범위부(R) 내의 오버레이 마크의 모든 측정된 편차가 계산되고 예를 들어 1/d2 또는 exp(-d2/δ2)로서 주어질 수 있는 가중 인자를 이용하여 가중치가 부여되며, d는 오버레이 포인트(93)로부터 측정된 오버레이 마크(941, 942 또는 943)까지의 거리이다. 이것은 오버레이 포인트(93)로부터 더 멀리 있는 오버레이 마크(941, 942 또는 943)에 적용된 보정이 더 적은 가중치를 제공받는다는 것을 의미한다.
Figure 112014080706303-pct00003
Figure 112014080706303-pct00004
수학식 3은 x 방향으로의 각각의 포인트에 대한 오버레이 에러를 나타내고, 수학식 4는 y 방향으로의 각각의 포인트에 대한 오버레이 에러를 나타낸다. 에러를 최소화하기 위하여, 최소 제곱 피팅이 Σi의 값을 제공하도록 x 방향 및 y 방향 모두에 대하여 각각의 노광 필드에 대해 수행된다.
Figure 112014080706303-pct00005
Figure 112014080706303-pct00006
본 개시 내용의 공정 보정 유닛(60)은 전체 롯트 중 노광되고 현상된 반도체 웨이퍼(12)의 서브 세트만을 측정한다. 노광되고 현상된 반도체 웨이퍼(12)의 서브 세트에 대한 측정 데이터는 롯트 중 오버레이 측정을 위해 선택되지 않은 다른 노광되고 현상된 반도체 웨이퍼(12)에 대한 데이터를 예측하는데 사용된다. 예를 들어, 25개의 반도체 웨이퍼 롯트에 대한 서브 세트는 3개의 웨이퍼를 포함할 수 있다. 선택 전략 뿐만 아니라 측정을 위해 선택된 반도체 웨이퍼(12)의 개수는 사용자가 구성 가능하다. 분명하게는, 선택되는 반도체 웨이퍼(12)의 샘플이 더 많을 수록, 예측된 데이터는 더 정확하게 될 것이다. 반도체 제조 공정의 통계적 변동이 상대적으로 낮다면, 더 적은 개수의 반도체 웨이퍼(12) 샘플이 충분히 정확한 예측을 획득하는데 충분할 것이다. 통계적 변동이 증가하면, 선택된 반도체 웨이퍼의 개수는 이에 따라 증가될 수 있다.
측정 결과는 공정 보정 유닛(60)에 저장된다. 시간이 경과함에 따라, 공정 보정 유닛(60)은 저장된 측정에 대한 히스토리를 가지며, 측정되지 않은 반도체 웨이퍼(10)에 대하여 공정 보정 파라미터에 대한 예측값을 계산할 수 있다. 예측된 공정 보정 파라미터는 반도체 웨이퍼(10)의 다음 롯트에 대하여 노광 정렬을 보정하기 위해 노광 컨트롤러(30)로 제공된다.
한 가지 반도체 웨이퍼 선택 전략은 항상 후속 롯트의 동일한 반도체 웨이퍼를 측정하는 것이다. 예를 들어, 25개 반도체 웨이퍼(12) 롯트에 대하여, 오버레이 측정 도구(50)는 항상 롯트 중 첫 번째 반도체 웨이퍼(10), 25개 웨이퍼의 롯트 내에서 13 번째 웨이퍼일 수 있는 롯트의 중앙에 있는 반도체 웨이퍼(10) 및 롯트의 마지막 반도체 웨이퍼(10)를 측정한다. 전체 롯트 중에서 3개의 반도체 웨이퍼(10)를 무작위로 측정하는 것과 같이 다른 측정 전략이 구성될 수 있다. 선택될 수 있는 다른 선택 전략은 매번 소정 개수의 동일한 반도체 웨이퍼(10)를 측정하고 여기에 더하여 소정 개수의 무작위로 선택된 반도체 웨이퍼(10)를 측정하는 것이다. 본 개시 내용의 공정 보정 절차가 수학적 모델에 기초하기 때문에, 모든 종류의 반도체 웨이퍼 선택 전략은 본 개시 내용의 교시에 의해 용이하게 구현될 수 있다.
본 발명의 다른 양태에서, 현재 롯트 n에 대한 현재 오버레이 측정 이전에 상이한 롯트에 대하여 계산된 일련의 오버레이 측정을 이용하는 것이 가능하다. 예를 들어, 오버레이 측정은 롯트 n-1, n-2, n-3, n-4 및 n-5에 대하여 수행된다. 각각의 오버레이 측정은 개별 인자 λ로 가중치가 부여된다. 예를 들어, 롯트 n-1에 대한 이전 오버레이 측정은 λ1로 가중치가 부여되고, 롯트 n-2에 대한 이전 오버레이 측정은 λ2로 가중치가 부여되고, 롯트 n-3에 대한 이전 오버레이 측정은 λ3으로 가중치가 부여되고, 롯트 n-4에 대한 이전 오버레이 측정은 λ4로 가중치가 부여되고, 롯트 n-5에 대한 이전 오버레이 측정은 λ5로 가중치가 부여된다. 인자 λ에 대한 값이 0과 1 사이의 범위에서 선택됨에 따라, 가장 최근의 롯트에 대한 가장 최근의 오버레이 측정은 이전 오버레이 측정보다 더 높은 가중치가 제공된다. 인자 λ의 사용에 의해, 이동 평균이 획득된다.
맞추어진 가중 인자를 갖는 가중 측정은 수학식 5 및 수학식 6에 나타낸 바와 같이 이루어질 수 있다. 수학식 7이 나타내는 바와 같이, 이러한 맞추어진 가중 인자 wi , lot K 는 각각의 노광 필드 및 각각의 상이한 롯트 K에 대한 평균 거리 <d>의 함수이다. 평균 거리 <d>는 노광 필드의 오버레이 포인트로부터의 마크의 평균 거리를 나타내고, 전체 거리로 나눈 범위부(96) 내의 마크의 개수(N)로 주어진다.
Figure 112014080706303-pct00007
수학식 8은 가중 함수 wi , lot K에 대한 예를 제공한다.
Figure 112014080706303-pct00008
오버레이 모델을 계산하는 방법이 도 7에 도시된다. 제1 단계(700)에서, 초기 오버레이 모델이 노광 도구(20)로 공급되고, 단계 710에서 반도체 웨이퍼(10)가 포토레지스트층으로 덮인다. 초기 오버레이 모델은 이전 롯트에 대하여 계산된 공정 보정 파라미터를 포함한다. 로드 단계(720)에서, 코팅된 반도체 웨이퍼(10)가 노광 도구(20) 내로 로딩된다. 정렬 단계(730)에서, 반도체 웨이퍼는 정렬 마크를 이용하여 노광 모듈(20) 내에서 정렬된다. 정렬 후에, 반도체 웨이퍼(10)의 노광 필드(70)는 오버레이 모델을 이용하여 노광 단계(740)에서 노광된다. 웨이퍼의 모든 필드가 노광 도구(20) 내에서 노광될 때까지 마지막 2 단계가 반복된다(단계 750). 언로드 단계(760)에서, 노광된 웨이퍼(11)는 언로드되고, 노광 도구(30)에서 현상된다(770). 이 현상 단계(770)에서, 포토레지스트 마크(75)가 보이게 된다.
노광되고 현상된 반도체 웨이퍼(12)는 오버레이 측정(780)을 위해 오버레이 측정 장치(50) 내로 로딩된다. 오버레이 측정 단계(780)의 측정 결과를 이용하여, 맞추어진 공정 파라미터로 반도체 웨이퍼를 재처리하기 위하여 웨이퍼를 배출할지(791) 또는 다음 공정 단계로 반도체 웨이퍼를 전달할지(792)를 판단한다(790).
이제, 오버레이 측정 단계(780)가 공정 흐름(실선으로 표시됨)과 데이터 흐름(파선으로 표시됨)을 모두 도시하는 도 8을 참조하여 더욱 상세히 설명된다. 공정 흐름은 시작(800)에서 시작하고, 롯트 중 노광되고 현상된 웨이퍼(12)의 서브 세트만이 단계 820에서 오버레이 측정을 위해 선택되어 오버레이 측정 데이터(835)를 생성하는 웨이퍼 선택 단계(810)가 이어진다. 단계 830에서, 웨이퍼 정밀 모델 보정 파라미터(840)가 단계 820에서 획득된 오버레이 측정으로부터 측정되어 계산된다.
웨이퍼 정밀 모델 보정 파라미터(840)가 계산된 후에, 오버레이 오차(residual)(850)가 단계 845에서 계산된다. 오버레이 오차(850)는 웨이퍼 정밀 보정 파라미터(840)에 의하여 설명될 수 없는 측정된 오버레이 차이의 일부이다. 오버레이 오차(850)는 각각의 측정에 대하여 계산된다. 오버레이 오차(850)는 개별 노광 필드(70)에 대한 오버레이 모델로의 입력 데이터이다. 웨이퍼 상의 각각의 노광 필드(70)에 대하여(카운터 iField로 단계 855 및 885 사이에 형성된 루프), 카운터 iField로 표현되는 노광 필드(70)에 대한 필드 정밀 보정 파라미터(870)를 계산하기 위한 오버레이 마크(71)가 단계 860에서 선택된다. 이는 전술한 범위부(96) 내에 있는 오버레이 마크(71)이다. 단계 865에서, 노광 필드(70) 중 선택된 것(iField)에 대한 필드 정밀 보정 파라미터(870)가 계산되어 모델 보정 파라미터 세트(875)에 추가되는 데이터 세트(870)를 제공한다. 모델 보정 파라미터 세트(850)는 노광 도구(20)에 공급될 수 있다.
본 방법은 모든 필드 정밀 보정 파라미터가 계산되어 모델 보정 파라미터 세트(875)로 공급되는 단계 890에서 종료한다.
본 개시 내용은 컴퓨터 판독 가능한 매체에 임베디드된 컴퓨터 프로그램 제품에 더 관련된다. 컴퓨터 프로그램 제품은 웨이퍼 상에서의 측정과 웨이퍼의 제조를 위한 실행 가능한 명령어를 포함한다.
본 발명의 다양한 실시예가 전술되었지만, 이들은 한정이 아닌 예로서 제공되었다는 것이 이해되어야 한다. 형태 및 상세에 있어서의 다양한 변경이 본 발명의 범위로부터 벗어나지 않으면서 이루어질 수 있다는 것이 관련 기술에서 통상의 지식을 가진 자에게 명백할 것이다. 예를 들어, 본 개시 내용에서, 웨이퍼는 방사선원에 노광되었다. 그러나, 전자 빔, x 선과 같은 다른 조명원 또는 빛보다 훨씬 더 짧은 파장을 갖는 유사한 전자기 에너지원을 사용하는 것이 잘 알려져 있다. 따라서, 본 발명은 임의의 전술한 예시적인 실시예에 의해 제한되지 않아야 하며, 이어지는 특허청구범위 및 그 균등물에 따라서만 정의되어야 한다.
(중앙 처리 유닛(CPU), 마이크로프로세서, 마이크로컨트롤러, 디지털 신호 프로세서, 프로세서 코어, 시스템 온 칩(SOC) 또는 임의의 다른 장치에 연결되거나 이 내에 있는) 하드웨어를 이용하는 것에 더하여, 구현례는 소프트웨어를 저장하도록 구성된 비일시적인 컴퓨터 사용 가능한(예를 들어, 판독 가능한) 매체 내에 배치된 소프트웨어(예를 들어, 소스, 객체 또는 기계어와 같은 임의의 형태로 배치된 컴퓨터 판독 가능한 코드, 프로그램 코드 및/또는 명령어) 내에 임베딩될 수 있다. 이러한 소프트웨어는 본 명세서에서 설명된 방법 및 장치에 대한 예를 들어 기능, 제조, 모델링, 시뮬레이션, 설명 및/또는 시험을 가능하게 할 수 있다. 예를 들어, 이는 범용 컴퓨터 언어(예를 들어, C, C++), Verilog HDL, VHDL 등을 포함하는 하드웨어 설명 언어(HDL; hardware description language) 또는 다른 사용 가능한 언어를 통해 달성될 수 있다. 이러한 소프트웨어는 반도체, 자기 디스크 또는 광 디스크(예를 들어, CD-ROM, DVD-ROM 등)와 같은 임의의 공지된 비일시적인 컴퓨터 사용 가능한 매체 내에 배치될 수 있다. 또한, 소프트웨어는 컴퓨터 사용 가능한(예를 들어, 판독 가능한) 전송 매체(예를 들어, 반송파 또는 디지털, 광학 또는 아날로그 기반의 매체를 포함하는 임의의 매체) 내에 구체화된 컴퓨터 데이터 신호로서 배치될 수 있다. 본 발명의 실시예들은 인터넷 및 인트라넷을 포함하는 통신 네트워크를 통해 장치를 설명하는 소프트웨어를 제공하고 컴퓨터 데이터 신호로서 소프트웨어를 순차적으로 전송함으로써 본 명세서에서 설명된 장치를 제공하는 방법을 포함할 수 있다. 본 명세서에서 설명된 장치 및 방법은 마이크로프로세서 코어(예를 들어, HDL 내에 구체화됨)와 같은 반도체 지적 소유권 코어 내에 포함되어 집적 회로의 생산에 있어서 하드웨어로 변환될 수 있다. 추가로, 본 명세서에서 설명된 장치 및 방법은 하드웨어 및 소프트웨어의 조합으로서 구체화될 수 있다. 따라서, 본 발명은 임의의 전술한 예시적인 실시예에 의해 한정되어서는 안되며, 하기의 특허청구범위 및 그 균등물에 따라서만 정의되어야만 한다.

Claims (15)

  1. 기판 상에 구조적 패턴을 포함하고, 하부의 제1 오버레이 마크와 상부 포토레지스트층에서의 제2 오버레이 마크를 갖는 웨이퍼의 제조를 위한 장치에서 오버레이 보정 모델을 계산하는 방법에 있어서,
    상기 하부의 제1 오버레이 마크의 서브 세트와 상기 상부 포토레지스트층에 생성된 상기 제2 오버레이 마크의 서브 세트 중 대응하는 서브 세트 사이의 차이를 결정함으로써, 상기 하부의 제1 오버레이 마크 및 상기 제2 오버레이 마크의 서브 세트의 오버레이 편차를 측정 도구로 측정하는 단계;
    측정된 상기 오버레이 편차를 공정 보정 유닛에 전달하는 단계로서, 상기 공정 보정 유닛은 측정된 상기 오버레이 편차로부터 웨이퍼 정밀 모델 보정 파라미터(wafer fine model correction parameter)를 계산하는 단계;
    복수의 오버레이 위치에 대하여, 상기 웨이퍼 정밀 모델 보정 파라미터로부터 오버레이 오차(residual)를 상기 공정 보정 유닛으로 예측하는 단계; 및
    상기 공정 보정 유닛으로부터 상기 복수의 오버레이 위치에 대한 상기 오버레이 오차로부터 유도된 공정 보정 파라미터 세트를 제공하는 단계
    를 포함하는,
    오버레이 보정 모델을 계산하는 방법.
  2. 제1항에 있어서,
    상기 공정 보정 파라미터 세트가 보간되어야 하는 복수의 노광 필드 중 하나의 오버레이 위치까지의 거리에 따라 상기 오버레이 마크의 서브 세트를 상기 측정 도구로 선택하는 단계를 더 포함하고, 상기 복수의 노광 필드는 상기 웨이퍼 상에 배열되는,
    오버레이 보정 모델을 계산하는 방법.
  3. 제2항에 있어서,
    선택된 상기 오버레이 마크의 서브 세트로부터 상기 공정 보정 파라미터 세트에 가중치를 부여하는 단계를 더 포함하고,
    상기 가중치를 부여하는 단계는, 상기 복수의 노광 필드 중 하나의 상기 오버레이 위치까지의 거리에 기초하는,
    오버레이 보정 모델을 계산하는 방법.
  4. 제1항에 있어서,
    상기 공정 보정 파라미터 세트는 상기 웨이퍼 정밀 모델 보정 파라미터 및 필드 정밀 보정 파라미터 중 적어도 하나를 포함하는,
    오버레이 보정 모델을 계산하는 방법.
  5. 제2항에 있어서,
    상기 복수의 노광 필드 중 하나에 대하여 상기 공정 보정 파라미터 세트를 제공하는 것은, 수정된 오버레이 보정 모델을 생성하기 위하여, 측정된 상기 오버레이 편차에 최소 제곱 피팅을 이용하여 수행되는,
    오버레이 보정 모델을 계산하는 방법.
  6. 제1항에 있어서,
    상기 웨이퍼의 복수의 롯트(lot)에 대하여 계산된 상기 오버레이 보정 모델을 저장하는 단계; 및
    상기 복수의 롯트 또는 상기 복수의 롯트 내의 웨이퍼에 대하여 계산된 상기 공정 보정 파라미터 세트에 개별 인자로 가중치를 부여하는 단계
    를 더 포함하는,
    오버레이 보정 모델을 계산하는 방법.
  7. 구조적 패턴을 갖는 웨이퍼의 제조를 위한 장치에 있어서,
    상기 웨이퍼의 노광을 위한 노광 도구;
    상기 웨이퍼 상의 하부의 제1 오버레이 마크 및 포토레지스트층에서의 제2 오버레이 마크 사이의 오버레이 편차의 서브 세트를 측정하기 위한 오버레이 측정 도구; 및
    상기 오버레이 측정 도구에 연결되고, 측정된 상기 오버레이 편차의 서브 세트를 받아들이고, 상기 오버레이 편차로부터 웨이퍼 정밀 모델 보정 파라미터를 계산하고, 복수의 오버레이 위치에 대하여 상기 웨이퍼 정밀 모델 보정 파라미터로부터 오버레이 오차(residual)를 예측하고, 상기 오버레이 오차로부터 상기 노광 도구를 위한 공정 보정 파라미터 세트를 계산하고, 상기 공정 보정 파라미터 세트를 상기 노광 도구에 제공하는, 공정 보정 유닛
    을 포함하는,
    웨이퍼의 제조를 위한 장치.
  8. 제7항에 있어서,
    상기 오버레이 측정 도구는 상기 공정 보정 파라미터 세트가 보간되어야 하는 복수의 노광 필드 중 하나까지의 특정된 거리 내의 오버레이 마크만을 선택하도록 맞추어지고, 상기 복수의 노광 필드는 상기 웨이퍼 상에 배열되는,
    웨이퍼의 제조를 위한 장치.
  9. 제8항에 있어서,
    노광된 상기 웨이퍼의 표면 상으로 패턴을 에칭하기 위한 에칭 유닛을 더 포함하는,
    웨이퍼의 제조를 위한 장치.
  10. 노광 도구에서 하부의 제1 오버레이 마크 및 제2 오버레이 마크를 포함하는 오버레이 마크를 갖는 구조적 패턴을 구비한 웨이퍼를 정렬하고 노광하는 방법에 있어서,
    노광 컨트롤러로부터 상기 노광 도구에 초기 오버레이 모델을 공급하는 단계;
    하부의 제1 오버레이 마크를 갖는 상기 웨이퍼를 포토레지스트층으로 코팅하는 단계;
    상기 포토레지스트층 상에서 복수의 노광 필드 내에 제2 오버레이 마크를 포함하는 구조를 상기 노광 도구로 생성하는 단계;
    상기 제1 오버레이 마크의 서브 세트를 대응하는 상기 제2 오버레이 마크에 비교하여 오버레이 측정 도구로 오버레이 편차를 측정하고, 상기 오버레이 편차로부터 웨이퍼 정밀 모델 보정 파라미터를 계산하는 단계;
    측정된 상기 오버레이 편차를 공정 보정 유닛에 전달하는 단계;
    상기 웨이퍼 정밀 모델 보정 파라미터로부터 복수의 오버레이 위치에 대한 오버레이 오차(residual)를 상기 공정 보정 유닛으로 예측하여, 공정 보정 파라미터 세트를 생성하는 단계;
    상기 공정 보정 파라미터 세트를 상기 노광 컨트롤러에 전달하는 단계; 및
    상기 노광 컨트롤러로부터 상기 노광 도구에 상기 공정 보정 파라미터 세트를 공급하는 단계
    웨이퍼를 정렬하고 노광하는 방법.
  11. 제10항에 있어서,
    상기 포토레지스트층이 화학적 공정 또는 물리적 공정 중 적어도 하나를 받게 하여 상기 웨이퍼 상에 구조체를 생성하는 단계를 더 포함하고,
    상기 구조체는 상기 제1 오버레이 마크를 포함하는,
    웨이퍼를 정렬하고 노광하는 방법.
  12. 제10항에 있어서,
    상기 공정 보정 파라미터 세트가 보간되어야 하는 복수의 노광 필드 중 하나까지의 거리에 따라 상기 오버레이 마크의 서브 세트를 선택하는 단계를 더 포함하고, 상기 복수의 노광 필드는 상기 웨이퍼 상에 배열되는,
    웨이퍼를 정렬하고 노광하는 방법.
  13. 제11항에 있어서,
    상기 오버레이 위치까지의 거리에 기초하여 상기 오버레이 마크의 선택된 서브 세트의 상기 오버레이 편차에 가중치를 부여하는 단계; 및
    최소 제곱 피팅을 이용하여 가중치가 부여된 상기 오버레이 편차로부터의 오버레이 에러를 계산하여, 수정된 오버레이 보정 모델을 생성하는 단계
    를 더 포함하는,
    웨이퍼를 정렬하고 노광하는 방법.
  14. 하부의 제1 오버레이 마크의 서브 세트와, 포토레지스트층 내에 생성된 제2 오버레이 마크의 서브 세트의 대응하는 제2 오버레이 마크 사이의 차이를 결정함으로써, 상기 하부의 제1 오버레이 마크의 및 상기 제2 오버레이 마크의 서브 세트의 오버레이 편차를 측정하고, 상기 차이로부터 웨이퍼 정밀 모델 보정 파라미터를 계산하고;
    복수의 오버레이 위치에 대하여, 상기 웨이퍼 정밀 모델 보정 파라미터로부터 오버레이 오차(residual)를 예측하고; 그리고,
    상기 복수의 오버레이 위치에 대하여 상기 웨이퍼 정밀 모델 보정 파라미터로부터 유도된 공정 보정 파라미터 세트를 계산하기 위한
    실행 가능한 명령어를 포함하는 컴퓨터 프로그램을 포함하는,
    컴퓨터 판독 가능한 저장 매체.
  15. 삭제
KR1020147023760A 2012-01-25 2013-01-23 반도체 웨이퍼를 정렬하고 노광하는 오버레이 모델 KR101899011B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201261590665P 2012-01-25 2012-01-25
EP12152483.9A EP2620976B1 (en) 2012-01-25 2012-01-25 Overlay model for aligning and exposing semiconductor wafers
US61/590,665 2012-01-25
EP12152483.9 2012-01-25
PCT/EP2013/051249 WO2013110664A1 (en) 2012-01-25 2013-01-23 Overlay model for aligning and exposing semiconductor wafers

Publications (2)

Publication Number Publication Date
KR20140126341A KR20140126341A (ko) 2014-10-30
KR101899011B1 true KR101899011B1 (ko) 2018-09-14

Family

ID=45524406

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147023760A KR101899011B1 (ko) 2012-01-25 2013-01-23 반도체 웨이퍼를 정렬하고 노광하는 오버레이 모델

Country Status (4)

Country Link
EP (1) EP2620976B1 (ko)
KR (1) KR101899011B1 (ko)
TW (1) TWI590351B (ko)
WO (1) WO2013110664A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103247550B (zh) * 2013-05-07 2016-04-13 上海华力微电子有限公司 监控制程稳定性的测试模块和方法
US9490154B2 (en) * 2015-01-15 2016-11-08 Applied Materials, Inc. Method of aligning substrate-scale mask with substrate
TWI587110B (zh) * 2015-07-03 2017-06-11 元智大學 光學薄膜製程即時監測系統及其方法
US10008422B2 (en) * 2015-08-17 2018-06-26 Qoniac Gmbh Method for assessing the usability of an exposed and developed semiconductor wafer
US11294289B2 (en) * 2016-10-14 2022-04-05 Asml Netherlands B.V. Selecting a set of locations associated with a measurement or feature on a substrate
KR102387947B1 (ko) * 2017-11-21 2022-04-18 삼성전자주식회사 오버레이 패턴을 갖는 반도체 소자
US10483214B2 (en) * 2018-01-03 2019-11-19 Globalfoundries Inc. Overlay structures
CN110932224B (zh) * 2019-12-16 2022-05-06 博洽多闻技术有限公司 一种抗干扰高的一体化微机综合保护测控装置
CN111856895B (zh) * 2020-07-02 2022-11-25 深圳市四元数数控技术有限公司 Ccd曝光机的对位方法、装置及其计算机可读存储介质
CN114695087B (zh) 2020-12-30 2024-05-24 科磊股份有限公司 一种制造集成电路的方法和系统
CN116149146B (zh) * 2023-04-21 2023-07-07 长鑫存储技术有限公司 工艺控制方法、系统和计算机设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1843210A2 (en) 2006-04-04 2007-10-10 ASML Netherlands BV Method of aligning and exposing a substrate
US20090248337A1 (en) * 2008-03-26 2009-10-01 Boris Habets Systems and Methods of Alternative Overlay Calculation

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5525808A (en) * 1992-01-23 1996-06-11 Nikon Corporaton Alignment method and alignment apparatus with a statistic calculation using a plurality of weighted coordinate positions
EP1944654A3 (en) * 1996-11-28 2010-06-02 Nikon Corporation An exposure apparatus and an exposure method
US8440475B2 (en) 2008-08-01 2013-05-14 Qimonda Ag Alignment calculation

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1843210A2 (en) 2006-04-04 2007-10-10 ASML Netherlands BV Method of aligning and exposing a substrate
US20090248337A1 (en) * 2008-03-26 2009-10-01 Boris Habets Systems and Methods of Alternative Overlay Calculation

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Chun-Yen Huang, et al. "Overlay Improvement by Zone Alignment Strategy". Proceedings of SPIE. 1 January 2008, vol. 6922, pp. 69221G-1~69221G-8 (2008.01.01.)

Also Published As

Publication number Publication date
KR20140126341A (ko) 2014-10-30
TWI590351B (zh) 2017-07-01
EP2620976B1 (en) 2016-07-20
TW201342504A (zh) 2013-10-16
WO2013110664A1 (en) 2013-08-01
EP2620976A1 (en) 2013-07-31

Similar Documents

Publication Publication Date Title
KR101899011B1 (ko) 반도체 웨이퍼를 정렬하고 노광하는 오버레이 모델
US10739688B2 (en) Method and apparatus for fabricating wafer by calculating process correction parameters
US11493851B2 (en) Lithographic method and lithographic apparatus
TWI824707B (zh) 判定程序之校正
US8440475B2 (en) Alignment calculation
TWI651758B (zh) 微影設備及方法
KR102451504B1 (ko) 제품 유닛들의 제조를 위한 공정들의 시퀀스의 최적화
US11392044B2 (en) Method of determining a position of a feature
US11366397B2 (en) Method and apparatus for simulation of lithography overlay
CN113376976A (zh) 用于确定对指纹的贡献的方法
US11300889B2 (en) Metrology apparatus
CN114207527A (zh) 用于控制半导体制造过程的方法
CN112585538A (zh) 用于控制制造过程的方法及相关联的设备
TW202324148A (zh) 判定效能參數分布之方法
US10379447B2 (en) Method and apparatus for simulation of lithography overlay
CN110785707A (zh) 器件制造方法
TW202119135A (zh) 用於控制微影設備之方法
TW202221427A (zh) 微影製程之子場控制及相關聯裝置
GB2503879A (en) Simulation of lithography overlay

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant