TW201342504A - 製造晶圓的方法及裝置 - Google Patents

製造晶圓的方法及裝置 Download PDF

Info

Publication number
TW201342504A
TW201342504A TW102102792A TW102102792A TW201342504A TW 201342504 A TW201342504 A TW 201342504A TW 102102792 A TW102102792 A TW 102102792A TW 102102792 A TW102102792 A TW 102102792A TW 201342504 A TW201342504 A TW 201342504A
Authority
TW
Taiwan
Prior art keywords
overlap
overlapping
wafer
overlay
mark
Prior art date
Application number
TW102102792A
Other languages
English (en)
Other versions
TWI590351B (zh
Inventor
Boris Habets
Original Assignee
Qoniac Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qoniac Gmbh filed Critical Qoniac Gmbh
Publication of TW201342504A publication Critical patent/TW201342504A/zh
Application granted granted Critical
Publication of TWI590351B publication Critical patent/TWI590351B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/682—Mask-wafer alignment
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/705—Modelling or simulating from physical phenomena up to complete wafer processes or whole workflow in wafer productions
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70681—Metrology strategies
    • G03F7/70683—Mark designs
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/706835—Metrology information management or control
    • G03F7/706837—Data analysis, e.g. filtering, weighting, flyer removal, fingerprints or root cause analysis
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/706835—Metrology information management or control
    • G03F7/706839—Modelling, e.g. modelling scattering or solving inverse problems
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7003—Alignment type or strategy, e.g. leveling, global alignment
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7003—Alignment type or strategy, e.g. leveling, global alignment
    • G03F9/7019—Calibration
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7003—Alignment type or strategy, e.g. leveling, global alignment
    • G03F9/7046—Strategy, e.g. mark, sensor or wavelength selection

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Data Mining & Analysis (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

本文揭示一種計算用於製造晶圓之單元中之重疊修正模型的方法。本方法包含測量第一重疊標記與第二重疊標記之一子集合的重疊偏差，該測量係藉由測定由第一層產生之第一重疊標記子集合與相對應之第二層產生之第二重疊標記子集合之間的差異而達成。

Description

製造晶圓的方法及裝置 【相關申請案的交叉引用】
本專利申請案根據專利法主張於2012年1月25日提出申請的美國專利申請案序號第61/590,665與歐洲專利申請案序號第12152483的優先權益，兩申請案之標題均為製造晶圓的方法及裝置。
本申請案之領域係關於一般製造層狀平面元件之方法與用於製造實質上為層狀之平面元件之單元，以及關於半導體晶圓製程(包含光電裝置)之方法與用於製造半導體晶圓之單元。本申請案之領域亦與半導體晶圓製程領域之計算製程修正參數之方法有關。
用於本揭示案之術語“半導體晶圓”將理解為意指用於製造晶圓之所有型式的半導體裝置，包含但不限於微電子電路，例如記憶裝置與ASICS、液晶面板與光電裝置。
半導體晶圓製程之現階段潮流意指具有收縮基本規則之重疊預算收縮，以及製造製程變得更為困難。造成製造製程變得更為困難的非限制的例子包括高的深寬比蝕刻或外來材料在半導體晶圓表面上之沉積。於半導體晶圓表面上一 些製造製程與複數個製造製程步驟之非一致性可能導致半導體晶圓上不一致的壓力作用。當半導體晶圓自一製造製程步驟至一隨後的製造製程步驟變形，例如從一較低層至一隨後在該較低層之上方的層，則在較高層之圖案無法與較低層之圖案對準。為了半導體之零錯誤功能，在不同層的圖案之每一個相對位置是相關的。這些相對位置誤差稱作”重疊誤差”。更小與更密集的結構於半導體晶圓上的需求意指降低重疊誤差之可允許的容許偏差。
重疊誤差是藉由所謂的”重疊標記”來測定。半導體結構製程步驟之圖案在一較低層中，一第一組重疊標記在光阻膜中曝光。在顯影與加工該較低層後，第一重疊標記變成較低層結構之部分。在隨後的製程步驟較高層的半導體結構之圖案在一較高層中，一第二組重疊標記在光阻膜中曝光。在曝光該光阻膜後，在較低層之第一重疊標記與在上層之第二重疊標記之間的相對位置誤差可以用一重疊測量工具來測量。若重疊誤差的容許偏差太大，半導體晶圓可以施加修正來加以重做。目標是使用經測量的重疊誤差來補償下一批次半導體晶圓的重疊誤差，以便最小化下一批次的重疊誤差以及因此避免昂貴的重做。
校準與重疊的概念是不同的。半導體晶圓的校準是在曝光工具內執行，以在半導體晶圓曝光前校準半導體晶圓。一般而言一個曝光區域使用一個校準標記。當第二組重疊標記已於層中形成(該層由光阻膜定義)，在光阻膜曝光與顯影後執行重疊誤差的測量。每一曝光區域一般有數個重疊標 記。
已知有若干先前技藝文獻使用在半導體晶圓上的校準標記來改善重疊控制。例如，US 2010/0030360教示一種已知的計算製造單元中”校準殘餘”的方法，該方法包括提供包含校準模型參數之一校準模型；提供適合曝光一批次之半導體晶圓的複數個曝光區域之一曝光工具；擷取包含校準數值之校準數據，該校準數據係藉由曝光工具在該批次半導體晶圓上於曝光區域的複數個位置上之來測量，該曝光區域的複數個位置是用來計算用於校準模型之校準模型參數之數值；自校準數據計算一組校準殘餘，該計算為藉由扣除校準模型參數對於每一個複數個經測量的位置與該批次中每一個半導體晶圓的影響；以及根據校準殘餘與一組參考數值之間的比較來發出一警告信號。US‘360文件進一步包括計算校準殘餘之一系統與一電腦可讀媒體，該電腦可讀媒體包含可用作執行計算於電腦上之校準殘餘的步驟的指示。
Chun-Yen Huang等人發表文章”Overlay improvement by(Zone)區域alignment strategy”，刊登在期刊Proceedings of SPIE，卷6922，2008年1月1日，在第69221G-1至69221G-8頁教示該所述的區域校準策略，為了提供給晶圓上的區域(見第69221G-3頁)額外的修正因子(殘餘)，在晶圓上的校準標記以區域接著區域的方式來測量。Huang以及其他人教示的方法加權鄰近校準標記的殘餘數值。
Michael Kupers等人發表文章”Non-linear methods for overlay control”，刊登在期刊Proceedings of SPIE，卷 6518，2007年1月1日，在第65184S-1至65184S-6頁也教示一種藉由區域校準策略來改善重疊控制的方法。
美國專利案第5,525,808號(由Irie等人發表，受讓給Nikon)也教示用於改善重疊的區域校準策略。US‘808專利教示一種校準每一個複數個製程區域的方法，該複數個製程區域規律地在基板上被對準，該方法係根據設計的校準座標至靜態座標系統中的預定參考位置來進行校準。該方法包含測量預先選定的晶圓之至少三個製程區域的座標位置。該方法進一步包含測定半導體基板上複數個製程區域之座標位置，該測定係藉由加權該三個特定製程區域的座標位置，該加權係根據關注的製程區域與在基板上的製程區域單元中的三個特定製程區域的每一個製程區域之間的距離。最後，使用複數個加權座標位置來執行一個統計的計算。US‘808專利的教示再一次地與半導體晶圓(基材)的校準有關，但是不與藉由測量重疊偏差與計算製程修正參數來修正重疊誤差有關。
沒有一個引證文獻教示藉由測定由第一層產生之第一重疊標記子集合與相對應之第二層產生之第二重疊標記子集合的差異，來測量第一重疊標記與第二重疊標記之一子集合的重疊偏差。在該技藝中揭示的該區域校準策略係使用校準標記，該校準標記是用來校準在曝光工具內的晶圓。這些校準標記不同於在不同層半導體晶圓上形成的重疊標記。
在每一個半導體晶圓上的每一曝光區域之多個位置上之光組層曝光之後，理想地每一個半導體晶圓應採取重疊 測量來達成一個精準的程度，並因此達成半導體晶圓製造的高產出率。然而，執行完整的重疊測量是非常慢的，所以可能造成工具容量的問題。換句話說，用來執行一個完整的重疊測量的時間是半導體晶圓製程時間的倍數。因此，為了提供每一個半導體晶圓的重疊測量，必須提供一些重疊測量單元以分佈重疊測量在數個平行的與經組織的重疊測量單元上。
重疊測量單元在半導體製造製程上是一個巨大的成本因素，並且為了成本的因素，會避免配置平行的與經組織的重疊測量單元。當不增加重疊測量單元的數量時，另一個減少半導體製造製程限制的解決方法是測量只有在一個半導體晶圓子集合中的重疊測量。
本申請案教示的一個方面在於提供一個計算用於製造晶圓之一單元中之重疊模型的方法，該晶圓包含在一基材上的一結構化圖案，並具有產生在第一層的第一重疊標記與產生在第二層的第二重疊標記。該方法包含藉由比較第一重疊標記子集合與相對應之第二重疊標記子集合來測量重疊偏差，因此提供一重疊模型參數子集合。該方法進一步包含對複數個重疊位置而言，使用重疊模型參數估計重疊偏差，因此產生一經修訂的重疊模型。該重疊模型參數是用來產生衍生自用於晶圓製造之重疊偏差的製程修正參數。
第一重疊標記是用作參考標記並可以是已經產生在基板中或晶圓第一層(或更遠的層)中的標記，例如藉由蝕刻。 第二重疊標記是在隨後微影步驟中產生的標記。當製程步驟在產生第一重疊標記與產生第二重疊標記之間時，可能會導致晶圓幾何形狀的改變，該第二層重疊標記可能脫離預期的位置。重疊偏差可以在若干限制的重疊標記上來計算，以評估晶圓的偏差與/或大範圍的曝光區域。該大範圍可以包含一晶圓表面的全部。可以自一全部可取得的重疊標記之子集合來計算該重疊偏差，以評估被限制在晶圓之小範圍的偏差。
晶圓將理解為用於微電子電路之晶圓，例如記憶裝置或ASICS、液晶面板與光電裝置。
此重疊模型能夠分別地使晶圓較大範圍與較小範圍的表面模型化。本揭示案的一個發現是使用非全部可取得的重疊標記來計算重疊模型參數，因為此計算可能消耗太多時間。然而製程修正參數僅以一個重疊標記子集合為基礎作計算。任何關注的晶圓上之更遠的位置接著以插入重疊偏差為基礎作估計。這節省測量所有重疊標記偏差的時間。
本揭示案的教示另一方面在於依據至重疊位置的距離來選擇重疊標記的子集合。在本揭示案的另一方面上，加權與加總該重疊模型參數，而由此產生該經修訂的重疊模型。
為了估計晶圓在任一重疊位置的變形，可以選擇一些最接近的經測量的重疊標記，例如，在本揭示案的一方面上，選擇永遠是最近的四個重疊標記。本揭示案另一方面提議根據至重疊位置之距離來選擇變量的重疊標記，並對於該距離計算經估計的製程修正參數。這使得估計更為精準，因為只有被視為與晶圓上小範圍的局部變形相關聯之那些重疊 標記包含在重疊偏差的計算中。當選定的重疊標記根據至重疊位置的距離來加權(對於該距離執行偏差的計算)，較靠近上述的重疊位置的重疊標記被給予更多影響，並且通常該製程修正參數比起沒有加權的重疊標記偏差更為精準。
本申請案的教示另一方面在於該方法更進一步包含儲存複數個批次半導體晶圓之經修訂的重疊模型，與依據該批次的數量加權該經修訂的重疊參數。偕同本揭示案的這個方面，一半導體批次之整個半導體晶圓的重疊偏差模型化被改善。
本申請案的教示另一方面在於一種用於校準與曝光具有結構化圖案之晶圓的方法，該晶圓具有於曝光裝置上的第一重疊標記與第二重疊標記。該方法包含供給初始重疊模型於該曝光裝置。塗覆一光阻層於具有第一重疊標記之半導體晶圓，並且產生插入光阻層上第二重疊標記之複數個曝光區域。如上所述，該方法包含藉由比較第一重疊標記子集合與相對應之第二重疊標記子集合來測量重疊偏差，以產生重疊模型參數。該模型參數是用作產生經修訂的重疊模型。該經修訂的重疊模型隨後供至曝光裝置。
本揭示案於此方面應用本方法於半導體晶圓的製造上，例如半導體製程。光阻層塗覆於半導體晶圓表面上並產生第二重疊標記。該修訂重疊模型供至曝光裝置以提供每一個個別的半導體晶圓曝光區域個別的重疊修正參數。
圖1顯示本揭示案的第一外觀
圖2a顯示具有曝光區域的晶圓
圖2b顯示另一個具有曝光區域的晶圓
圖3a顯示第一重疊標記與第二重疊標記的俯視圖
圖3b顯示第一重疊標記與第二重疊標記的橫截面圖
圖4a顯示具有平移幾何誤差的晶圓
圖4b顯示隨時間變化之幾何誤差的偏移
圖4c顯示應用修正參數後之隨後批次的幾何誤差
圖5a顯示晶圓上之放大誤差
圖5b顯示晶圓x-軸上隨時間變化之放大誤差的偏移
圖5c顯示晶圓y-軸上隨時間變化之放大誤差的偏移
圖6a顯示具有非線性誤差的晶圓
圖6b顯示晶圓上之放大區域與非線性誤差
圖7顯示本揭示案方法的流程圖
圖8顯示測量方法的流程圖
本發明即刻起將以圖式為基礎作敘述。將明白此文中敘述之本發明的具體例與面向僅為範例，並且在任何方式下不限制申請專利範圍保護的範疇。本發明由申請專利範圍與它們的相等物所定義。將明白本發明的一個面向或具體例的特徵可以與不同的面向或本發明面向與/或具體例的特徵來結合。
接下來，具體例與/或本方法的實行與系統是就測定重疊穩定度於半導體晶圓上的半導體裝置製造期間而言來敘 述。然而，本具體例可能對其他方面也有幫助，例如改善製程控制，改善識別批次與批次之間設計圖案的變異，產量提高技術或之類的方面。
再者，應注意本具體例與/或實行是就半導體晶圓而言來敘述但可能對其他方面而言也有幫助，該其他方面包含但不限制於薄膜元件。其他產品，例如液晶面板，ASICS，光電裝置或之類的元件可能也會被生產。
圖1顯示用於將半導體晶圓10表面圖案化與執行重疊計算的製造單元1的示意圖。製造單元1形成部分半導體製造系統。製造單元1包含一個用於校準與曝光半導體晶圓10部分表面的曝光工具20，一個曝光控制器30，一個用於顯影已曝光的半導體晶圓11的顯影單元40，以及一個重疊測量工具50。
複數個半導體晶圓10，通常稱為一個批次，是裝載在曝光工具20內。裝載在曝光工具20內的半導體晶圓10在先前的製程步驟已被塗覆一層光阻膜。曝光工具20包含一個用於裝載半導體晶圓10的裝載埠21以及一個用於卸載已曝光的半導體晶圓11的卸載埠29。在曝光工具20內的半導體晶圓10被放置在基材支架22上。
一個典型的半導體晶圓10包含以格子狀的圖案排列在半導體晶圓10上的複數個曝光區域70，如圖2所示。複數個曝光區域70通常是一個曝光區域70接著另一個曝光區域70來曝光。為了這個目的，基材支架22藉由致動器(未顯示)被定位於至少兩個維度。因此當半導體晶圓10來回地與上 下地置入基材支架22內，在半導體晶圓10上的每一個曝光區域70被輪流放置在一個投影系統24，26，28之下。投影系統包含一個放射源24，一個投影光學儀器26，與一個光罩28。半導體晶圓10包含校準標記，曝光工具20使用該校準標記來校準半導體晶圓10表面，偕同放射源24與投影光學儀器26以確保修正曝光區域70是被照射的。一般而言一個曝光區域有一個校準標記，但是這不限制於本發明。放射源是典型地紫外光或深紫外光，但也可包含粒子，例如離子束或電子束。
每次當半導體晶圓10與投影系統24，26，28被校準，照明光罩28被放射源24照射，並且來自光罩28的圖案一次一個地被投影在每一個個別的曝光區域70上。光罩28上的圖案是用於產生半導體裝置上一層的結構與重疊標記71。
重疊標記71是用來測定修正參數，該修正參數是藉由曝光工具20來投影光罩28至半導體晶圓10表面上曝光區域70的修正部份。藉由在先前光阻層中的不同曝光圖案於先前的半導體層(即較低的半導體層)結構曝光期間，其他重疊標記71將於先前的製程步驟期間產生在較低層。這些在先前光阻層中的較低的重疊標記71透過後來的(較上的)光阻層是可見的，因為光阻層為透明的。這些較低的重疊標記將稱為”參考標記”74。一般而言有複數個重疊標記。
重疊誤差是個別曝光區域70的預期位置與個別曝光區域70之圖案的實際位置之間的差異。重疊誤差由以下敘 述來計算。重疊誤差在半導體晶圓10的半導體層的特定對之間可以被修正。不同參考標記74提供在不同半導體層上，並且藉由多層來看見不同參考標記74是可能的。
重疊誤差時常是因為半導體晶圓變形，該重疊誤差在半導體晶圓10曝光於不同的製程步驟期間被導入半導體晶圓10中。重疊誤差是藉由重疊測量工具50傳送測量數據至製程修正單元60來測量。製程修正單元60測定製程修正參數與傳送製程修正參數至曝光控制器30。曝光控制器30使用製程修正參數來控制曝光工具20以及計算部分的半導體晶圓10，該部分的半導體晶圓10有圖案投影在其上。製程修正單元60提供的製程修正參數是計算給每一個半導體晶圓10(被稱為晶圓精細模型修正參數)與半導體晶圓10上的每一個曝光區域70(被稱為區域精細修正參數)。有了經計算的製程修正參數，半導體晶圓10或光罩28可以移動至x方向或y方向兩者或任兩者之一者，可以圍繞垂直的z軸轉動，或投影系統可以藉由沿著z軸配置投影系統來適應一個不同的放大。半導體晶圓10與曝光區域70的個別製程修正參數的計算將進一步在之後的說明書更詳細地解釋。
在光罩投影步驟之後，例如所有具有光罩28圖案的曝光區域70曝光之後，每一個已完全曝光的半導體晶圓11經由卸載埠29來卸載，並且下一批次的半導體晶圓10經由裝載埠21裝載至曝光工具20內。在一個批次的所有已曝光的半導體晶圓11在曝光工具20中曝光後，該批次全部的已曝光的半導體晶圓11隨後被遞送至顯影單元40。在顯影單元 40中，已曝光的半導體晶圓11上方表面之曝光的光阻膜藉由顯影化合物洗去光阻膜上那些未曝光的區域來顯影。換言之，光阻膜的圖案是形成在半導體晶圓10的表面，此是基於不管該表面部分是否有暴露在穿過光罩28的放射源24的光之下。將注意，為了簡潔的緣故，可能需要的中間製程步驟沒有被討論，例如曝光後的烘烤之類的製程步驟。
該批次已曝光與顯影的半導體晶圓12接著被送至重疊測量工具60。重疊測量工具60可以是製造單元1的一個完整部分，雖然其他配置也是可能的。在一個實際的曝光步驟中，與特定層的參考標記74相對應的重疊標記71已曝光在光阻層中。在顯影步驟之後，這些重疊標記71在顯影的光阻層中是可見的，並且被稱為光阻標記75。
圖3顯示一個用作參考標記74與光阻標記75的典型圖案。圖3a顯示參考標記74與光阻標記75的俯視圖，以及圖3b顯示相同的參考標記74與光阻標記75沿著圖3a的A-A線的橫截面圖。部分參考標記74可能最初在製程一開始第一級微影期間或特別的零級微影期間已被放置在半導體晶圓10上。其他參考標記74(為了清晰的因素未顯示於圖3)可能於後段的製程步驟中已被放置在目前的中間層。
參考標記74也可在未處理的半導體基板76上產生，該未處理的半導體基板在之後會成為半導體晶圓10的部分。半導體晶圓10接著經歷許多製程步驟如濕式蝕刻，乾式蝕刻，化學機械平坦化(CMP)，氧化物生長，金屬沉積等等。這些製程步驟改變參考標記74的外觀。因後來加入的層大體 上為透明的，不同層的參考標記74可以同時地為可見的。
重疊測量工具50測量在相對參考標記74與光阻標記75之間的相對偏差78。該偏差78可以被當作x方向與y方向的偏差來測量。然而，其他測量參數，如極座標也是可能的。
使用本申請案申請時可取得之先前技藝的重疊測量工具60，單一個已曝光與顯影的半導體晶圓12之完整的重疊測量所需的時間大約是20分鐘，然而包含單一個半導體晶圓在曝光工具20中的重疊修正之一個完整的曝光步驟僅需20秒。
圖2顯示本揭示案重疊標記71的一個面向，該重疊標記71係用於已曝光與顯影的半導體晶圓12上。圖2a顯示在每一個曝光區域70的四個個別的重疊標記71的表面圖。圖2b顯示類似於圖2a的圖，但從圖2b可清楚知道有劃線72在不同的晶片之間，例如不同的曝光區域70。圖2b中重疊標記71被放置在劃線72之內。
在半導體晶圓10的曝光區域70上的重疊測量係基於兩個原因而進行的。第一個原因是相對較低層而言測定光阻圖案的配置，例如在不管是否有好的重疊數值或不管重疊誤差是否太大的情況下進行測定。為了避免光阻圖案的配置太大，以致於產生在下一個製程步驟的沉積層會與下方的層不相配，以及會造成半導體晶片製造的失敗，具有光阻圖案的光阻膜77可以從已曝光與顯影的半導體晶圓12的上表面移開。在此情況下，在移開光阻膜77後，半導體晶圓12可 塗覆一層新的光阻膜77，並且最後可再一次在曝光工具20中曝光來產生一個新的光阻圖案。
進行重疊測量的第二個原因是使用重疊測量來計算對於每一個曝光區域70的個別製程修正參數，該製程修正參數接著用來補償製程誤差。
如圖2所示，產生出數個重疊標記71，其對於每一個單一重疊測量的每一個曝光區域70形成一個測試的結構。一個常見的方式是在曝光區域70的每一個角落設置一個重疊標記71以及在每一個曝光區域70的中間設置一個重疊標記71。測試結構的其他圖案是可能的。相對參考標記74而言，每一個曝光區域70的測試結構的數個重疊標記71之間的經測量的偏差是用來測定每一個個別曝光區域70的複數個修正參數以及晶圓10的修正參數。有至少10項修正參數通常會被應用：在x方向與y方向的晶圓移動(Tx,Ty)
在x方向與y方向的晶圓放大(Mx,My)
在x方向與y方向的晶圓轉動(Rx,Ry)
在x方向與y方向的區域放大(FMx,FMy)
在x方向與y方向的區域轉動(FRx,FRy)
修正參數Tx，Ty，Mx，My，Rx與Ry是晶圓精細修正參數，即它們操作在晶圓等級。修正參數Tx，Ty，FMx，FMy，FRx與FRy是用於每一個曝光區域的修正參數。修正參數Tx，Ty，FMx，FMy，FRx與FRy具有晶圓精細分量與區域精細分量兩者。換言之，對於每一個曝光區域，有計算遍及整個晶圓 的修正參數，與特定於曝光區域70的另一個修正參數，如上面所述。
作為第一個(非限制)的例子，圖4a顯示具有與先前的曝光區域70相比之隨時間t線性偏移的半導體晶圓10。每一個實際已曝光與顯影的曝光區域81在相似的方向移動相似的數值。移動方向係以一個具有x方向分量Tx與y方向分量Ty的移動向量表示之。為了清晰的因素，重疊標記71與74未顯示在圖4a。經驗上發現有一個隨著時間的偏移。圖4b描繪一個在x方向上隨時間t典型的移動進展。因此需要計算製程修正參數P(Tx)以考量這個移動，與應用該製程修正參數在下一批次(圖4c顯示製程修正參數的應用)。
作為第二個(非限制)的例子，圖5a顯示具有先前曝光區域70與實際曝光區域81的半導體晶圓10。為了清晰的因素，重疊標記未顯示於圖5a。實際曝光區域81放射狀地偏離半導體晶圓10的中心，並且偏差的量與它們距晶圓10中心的距離是呈比例的，因此這個型態的誤差被稱為放大誤差。放大誤差可以是不同的，在x方向為Mx與y方向為My，並且以兩個向量Mx與My表示。圖5b顯示在x方向之一個批次n的整批晶圓的放大誤差Mx。圖5c顯示在y方向之相同批次n的整批半導體晶圓的放大誤差My。如同從圖5b與圖5c可以清楚地看見，放大誤差Mx與My不必然是互相關聯的。
如上所述，有一個相當程度之隨時間重疊的偏移量，如圖4顯示的移動誤差以及圖5b與圖5c顯示的放大誤差。這個隨時間的偏移需要一個製程修正來取代。一個計算 製程修正參數的方程式顯示在方程式1。方程式1對於批次n的每一個修正參數P給予修正參數corr{Lotn；P}，其中P代表十個參數Tx，Ty，Mx，My，Rx，Ry，FMx，FMy，FRx，FRy之一者，wi是用作修正參數P的加權因子。
方程式1中的等式進一步顯示用於一個批次n的修正參數P，是一個用於先前k個批次之先前使用的製程修正參數加上經測量的誤差的加權總合，該修正參數P藉由加權因子的總合來標準化。
理想地經應用的製程修正參數會完全補償所有的製程偏差。然而圖4c顯示實際上製程偏差只有在下一批次的一開始可以實質地預料。在接下來批次的第一個半導體晶圓10之製程偏差實質上為零左右。儘管已經應用了製程修正參數，製程偏差仍隨著下一批次增加的晶圓數偏移。造成這些製程偏移的原因是半導體晶圓10的非線性變形。應理解根據方程式1製程修正參數的計算將補償線性變形，但不適合用於非線性變形。多項式的修正可以使用於非線性變形，例如根據方程式2。
然而就多項式修正而言，必須去測量每一個曝光區域70，因此這個方法是非常耗時的。本揭示案教示一個用於每一個曝光區域70修正的方法，該方法被稱為區域精細修正。
圖6a顯示一個在曝光區域70中具有非線性重疊誤 差的半導體晶圓10的例子，該曝光區域70如小箭頭90所指示。圖6b顯示半導體晶圓10的一個放大區域。小圓圈91與92象徵曝光區域70的中間。用於非線性重疊誤差的一個完美的補償只在如果每一個曝光區域70的重疊標記71被測量時為可能的。然而，本揭示案目前的方法僅測量一曝光區域70子集合的重疊標記71，並應用一插入演算法來計算經測量的曝光區域70的子集合之間的用於曝光區域70的製程修正參數。此方式是基於發現非線性誤差之變異是充分地與一個重疊標記子集合之鄰近的重疊標記71之間的區域相關，最後重疊標記71子集合之間的距離是適當地選定的。
圖6b中具有填充體91的圓圈指出曝光區域70上的非線性重疊誤差已在重疊測量工具50中被測量。具有非填充體92的圓圈指出曝光區域70上沒有執行重疊測量。
假設某人希望現在就計算用於曝光區域70的重疊點93的製程修正參數。如同圖6b所指出，本揭示案教示的用途只在那些與曝光區域93相當接近的曝光區域之那些重疊標記941，942與943，該曝光區域93應被插入修正參數。一個所謂的範圍96定義為由一個半徑R圍繞著特定曝光區域的重疊點93所表示，製程修正參數應被應用在該特定曝光區域。圖6b顯示在範圍96外並因此沒被特定曝光區域70的製程修正參數計算納入考量的重疊標記91。相反地所有在範圍R內之經識別的重疊標記941，942，943係根據它們至重疊點93的距離d來加權。
在本發明的一個面向中，重疊點93是上述曝光區域 的幾何中間。接著全部在範圍R內經測量的重疊標記的偏差使用加權因子，例如可以是1/d2或exp(-d2/δ2)兩者之一者來計算與加權，其中d是自重疊點93至經測量的重疊標記941，942或943的距離。這表示應用在進一步遠離重疊點93的重疊標記941，942或943的修正是較少加權的。
方程式3顯示每一個x方向的點的重疊誤差，以及方程式4顯示每一個y方向的點的重疊誤差。為了最小化該誤差，對於每一個曝光區域的x方向與y方向兩者執行一個最小平方逼近以產生Σi數值。
本揭示案的製程修正單元60僅測量一整個批次的已曝光與顯影的半導體晶圓12的子集合。該已曝光與顯影的半導體晶圓12子集合之經測量的數據是用作估計其他未被選作用於重疊測量的已曝光與顯影的半導體晶圓12批次的數據。例如對於一個批次為二十五片半導體晶圓的一子集合可以包含三片晶圓。挑選用於測量的半導體晶圓12的數目與挑選策略是使用者可配置的。明顯地，挑選越多半導體晶圓12的樣品，估計的數據將越精準。若半導體製造製程的統計變異相對地低，較小數量的半導體晶圓12的樣品將足夠獲得充分精準的估計。若統計變異上升，選定的半導體晶圓數目可相應地上升。
測量的結果儲存在製程修正單元60中。製程修正單元60隨著時間有儲存的測量的歷史紀錄，並且是有能力計算用於未被測量的半導體晶圓10的製程修正參數的估計。經估計的製程修正參數提供至曝光控制器30來修正下一批次的半導體晶圓10的曝光校準。
一個半導體晶圓選擇策略為總是測量一隨後批次的相同的半導體晶圓。例如，對於含有二十五片半導體晶圓12的一個批次，重疊測量工具50總是測量一批次的第一片半導體晶圓10，該批次中間的半導體晶圓10(二十五片晶圓的該批次中的第十三片晶圓)，以及一批次的最後一片半導體晶圓10。其他測量策略可以是可配置的，例如隨機測量在整個批次之外的三片半導體晶圓10。另一個可以選擇的選擇策略是每次測量相當數量相同的半導體晶圓10，並另外測量關於這個相當數量的隨機選擇的半導體晶圓10。由於本揭示案的製程修正程序是基於一個數學模型，所有類別的半導體晶圓選擇策略可以輕易地藉由本揭示案的教示執行。
本發明的進一步面向為使用用於不同批次之經計算的一系列的重疊測量是可能的，該不同批次是在用於目前批次n的目前重疊測量之前。例如執行重疊測量在n-1，n-2，n-3，n-4與n-5的批次。每一個重疊測量藉由個別因子λ被加權。例如，用於批次n-1的先前的重疊測量用λ1加權，用於早於先前的重疊測量的批次n-2的重疊測量用λ2加權，而類似地用於先前的重疊測量n-3用λ3加權，先前的重疊測量n-4用λ4加權，以及先前的重疊測量n-5用λ5加權。由於因子λ的 值選定在0至1之間的範圍，比起先前的重疊測量，最近批次的最近的重疊測量被給予一個較高的加權。藉由使用因子λ，一個移動的平均值可以達成。
加權測量可以如具有一適宜的加權因子的方程式5與方程式6所顯示來進行。如方程式7所顯示，這個適宜的加權因子Wi,lot K是一個用於每一個曝光區域與每一個不同批次K的平均距離<d>的函數。此平均距離<d>表示標記自曝光區域的重疊點的平均距離，並且是由在範圍96內藉由總距離劃分的標記數目N所給予。
formula 7 w i,lot K =f(〈d〉,N)
方程式8給予一個加權函數wi,lot K的例子：
計算重疊模型的方法顯示於圖7。在第一步驟700中一個初始的重疊模型提供至曝光工具20，以及在步驟710中半導體晶圓10使用光阻層覆蓋。初始的重疊模型包含計算用於先前批次的製程修正參數。在一裝載步驟720中塗覆的半導體晶圓10裝載在曝光工具20內。在一校準步驟730中半導體晶圓使用校準標記校準在曝光工具20中。在校準之後，半導體晶圓10的曝光區域70使用重疊模型在曝光步驟740中曝光。重複最後兩個步驟(步驟750)直到所有晶圓上的區域在曝光工具20中曝光。在一卸載步驟760中已曝光的晶圓11被卸載以及在一顯影工具30中顯影770。在此顯影步驟770中光阻標記75變為可見的。
已曝光與顯影的半導體晶圓12為了重疊測量780而 裝載在一重疊測量裝置50內。使用重疊測量步驟780的測量結果，不管是為了使用適宜的製程參數再加工791該半導體晶圓而釋出一片晶圓，或是要傳送792該半導體晶圓至下一製程步驟，一個討論790將被採用。
重疊測量步驟780現在更詳細地參考圖8來解釋，圖8顯示一製程流程(如連續線所示)與一數據流程(如虛線所示)兩者。製程流程開始於起始800並且跟隨著晶圓選擇步驟810，晶圓選擇步驟810只有一批次已曝光與顯影的晶圓12的一子集合被選擇來在步驟820的重疊測量中產生重疊測量數據835。步驟830中，藉由測量從步驟820中獲得的重疊測量來計算晶圓精細模型修正參數840。
在計算晶圓精細模型修正參數840之後，在步驟845中計算重疊殘餘850。重疊殘餘850是經測量的重疊差異的部分，該重疊差異無法藉由晶圓精細修正參數840來說明。重疊殘餘850的計算是用於每一個測量。重疊殘餘850是用於個別曝光區域70的重疊模型中的輸入數據。對於每一個晶圓(具有相反的i區域在步驟855與885之間形成的迴圈)上的曝光區域70，用於計算代表曝光區域70的相反的i區域的區域精細修正參數870的重疊標記71在步驟860中選擇。這些是落入範圍96內的重疊標記71，如上所述。步驟865中，計算用於曝光區域70之選定的一個i區域的區域精細修正參數870來給予一數據組870，該數據組870加入模型修正參數組875。模型修正參數組875可供給至曝光工具20。
當所有區域精細修正參數已計算並供給至模型修正 參數組875時，該方法於步驟890中完成。
本揭示案進一步與嵌入電腦可讀媒體的電腦程式產品有關。該電腦程式產品包含用於晶圓上的測量與晶圓製造的執行指示。
當本發明的各種具體例已於上述討論，應明白它們藉由不同形式且非限制的例子呈現。明顯地對於相關領域具有通常知識者，可以在其中產生各種形式與細節的改變而不違反本發明的範疇。例如本揭示案晶圓已被曝光在一放射源。然而，廣為皆知的是使用其他照射源，如電子束、x光或相似的具有波長較日光短許多的電磁能量源。因此，本發明不應受限於任何上述的範例性具體例，但應僅依據接下來的請求項與它們的相等物來定義。
除了使用硬體之外(例如耦合於中央處理器(“CPU”)，微處理器，微控制器，數位信號處理器，處理器核心，系統芯片(“SOC”)或任何其他裝置，或是在上述裝置的內部)，執行也可以由軟體(例如電腦可讀代碼，程式代碼，與/或配置在任何形式的指示，如源頭，物體或機器語言)配置在例如電腦可使用(如可讀)媒體來具體化，該媒體係配置來儲存軟體。這些軟體可以賦予此中敘述的裝置與方法以下的能力，例如功能，製造，模型化，模擬，描寫，與/或測試。例如，可以藉由使用一般程式語言(如C語言，C++語言)，包含Verilog HDL，VHDL等的硬體描述語言(HDL)或其他可取得的程式來完成。這些軟體可配置在任何已知的電腦可使用媒體如半導體，磁盤，或光學盤(如CD-ROM，DVD-ROM等)。該 軟體也可被配置為由一個電腦可使用(如可讀)轉換媒體(如載波或任何其他媒體包含數位，光學，或類似基底的媒體)來具體化的一個電腦數據信號。藉由提供敘述裝置的軟體與隨後通過通訊網路包含網際網路與內部網路來轉換軟體為電腦數據信號，本發明的具體例可包含提供此中敘述的裝置的方法。將明白此中敘述的裝置與方法可以包含半導體智慧財產核心，如微處理器核心(如HOL所具體化)與在積體電路的生產中轉換成硬體。此外，此中敘述的裝置與方法可以由硬體與軟體的結合來具體化。因此，本發明不應受限於任何上述的範例性具體例，但應僅依據接下來的請求項與它們的相等物來定義。

Claims (15)

  1. 一種計算用於製造一晶圓(10)之一裝置(1)中之一重疊修正模型的方法，該晶圓包括在一基材上的一結構化圖案，並具有產生在一第一層的第一重疊標記(74)與產生在一第二層的第二重疊標記，該方法包括下列步驟：測量(820)第一重疊標記(74)與第二重疊標記(75)之一子集合的重疊偏差，該測量係藉由測定由該第一層產生的第一重疊標記(74)子集合與相對應之該第二層產生的第二重疊標記(75)子集合之間的差異而達成，以提供一重疊模型參數子集合；對於複數個重疊位置，使用該重疊模型參數子集合估計(845)該重疊偏差；提供一組製程修正參數(875)，該製程修正參數衍生自該複數個重疊位置之該重疊偏差。
  2. 如請求項1所述之方法，進一步包括依據至一個曝光區域位置之距離來選擇一重疊標記(71)子集合。
  3. 如請求項2所述之方法，進一步包括自該選擇的重疊標記(71)子集合中加權該製程修正參數，該加權是基於至該曝光區域之重疊位置之距離而進行的。
  4. 如上述請求項中任一項所述之方法，其中該製程修正參數(875)包括晶圓修正參數與區域精密修正參數之至少一者。
  5. 如請求項2或3所述之方法，其中：一個曝光區域之製程修正參數的計算係藉由使用迴歸方法來執行，而由此產生一經修訂的重疊修正模型。
  6. 如請求項5所述之方法，其中該迴歸方法包括最小平方根方法、線性最小平方方法或山脊型迴歸方法中之一者。
  7. 如上述請求項中任一項所述之方法，進一步包括儲存複數個批次之經計算的重疊修正模型，與依據該批次或該批次內的晶圓加權該經計算的重疊修正參數。
  8. 一種用於製造具有一結構化圖案之晶圓之裝置(1)，包括：一用於晶圓曝光之曝光工具(20)；一重疊測量工具(50)，該重疊測量工具用於測量於該晶圓(10)上一第一層之第一重疊標記(74)與一第二層之第二重疊標記(75)之間的一重疊偏差子集合；一製程修正單元(60)，該製程修正單元連接至該重疊測量工具(50)，並且藉由請求項2至7所述之方法，藉由內插測量的重疊偏差子集合與供應修正係數至該曝光工具(20)，來接受測量的重疊偏差子集合與該曝光工具(20)之計算的修正係數。
  9. 如請求項8所述之裝置，其中該重疊測量工具適合於選擇只有那些在一曝光區域之一特定距離(R)內之重疊標記。
  10. 如請求項9所述之裝置，進一步包括用於蝕刻一圖案於一曝光晶圓表面上之一蝕刻單元。
  11. 一種用於校準與曝光一具有重疊標記之結構化圖案之晶圓的方法，該重疊標記由一曝光裝置上之一第一層部份與一第二層部分所組成，該方法包括下列步驟：供給一初始重疊模型於該曝光裝置；塗覆一光阻層於具有第一重疊標記之晶圓； 產生插入光阻層上第二重疊標記之複數個曝光區域；藉由比較第一重疊標記的子集合與相對應之第二重疊標記來測量第一重疊偏差，以提供重疊模型參數；使用該重疊模型參數而由此產生之一經修訂的重疊模型來估計重疊偏差；供給該經修訂的重疊模型至該曝光裝置。
  12. 如請求項11所述之方法，進一步包括使該光阻層經歷化學製程或物理製程之至少一者，來產生一結構於晶圓上，其中該結構插入第一重疊標記。
  13. 如請求項11或12所述之方法，進一步包括依據至一曝光區域位置之距離來選擇重疊標記的第二子集合。
  14. 如請求項12所述之方法，進一步包括：依據至該重疊位置之距離來加權該選擇之模型參數；並且使用迴歸方法來計算一自經加權的模型參數之位置，而由此產生該修訂的重疊模型。
  15. 一種在一非實體儲存媒體上具體化之電腦程式，包括：一第一邏輯，該第一邏輯測量第一重疊標記(74)與第二重疊標記(75)之一子集合的重疊偏差，該測量係藉由測定由一第一層產生的第一重疊標記子集合與相對應之一第二層產生的第二重疊標記子集合之間的差異而達成，以提供一重疊模型參數子集合；一第二邏輯，對於複數個重疊位置藉由使用該第一重疊模型參數的一第二子集合估計該重疊偏差；以及 一第三邏輯，該第三邏輯用於計算一組製程修正參數(875)，該製程修正參數衍生自該複數個重疊位置之該重疊偏差。
TW102102792A 2012-01-25 2013-01-25 製造晶圓的方法及裝置 TWI590351B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201261590665P 2012-01-25 2012-01-25
EP12152483.9A EP2620976B1 (en) 2012-01-25 2012-01-25 Overlay model for aligning and exposing semiconductor wafers

Publications (2)

Publication Number Publication Date
TW201342504A true TW201342504A (zh) 2013-10-16
TWI590351B TWI590351B (zh) 2017-07-01

Family

ID=45524406

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102102792A TWI590351B (zh) 2012-01-25 2013-01-25 製造晶圓的方法及裝置

Country Status (4)

Country Link
EP (1) EP2620976B1 (zh)
KR (1) KR101899011B1 (zh)
TW (1) TWI590351B (zh)
WO (1) WO2013110664A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105810623A (zh) * 2015-01-15 2016-07-27 应用材料公司 基板尺度的掩模对准
TWI587110B (zh) * 2015-07-03 2017-06-11 元智大學 光學薄膜製程即時監測系統及其方法
CN109817516A (zh) * 2017-11-21 2019-05-28 三星电子株式会社 具有重叠图案的半导体装置
CN109994414A (zh) * 2018-01-03 2019-07-09 格芯公司 重叠结构
TWI681479B (zh) * 2015-08-17 2020-01-01 德商果尼阿克有限公司 用於分析半導體晶圓之處理的方法及裝置
CN113341659A (zh) * 2016-10-14 2021-09-03 Asml荷兰有限公司 选择与衬底上的测量或特征相关联的部位的集合
CN114695087A (zh) * 2020-12-30 2022-07-01 科磊股份有限公司 一种制造集成电路的方法和系统

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103247550B (zh) * 2013-05-07 2016-04-13 上海华力微电子有限公司 监控制程稳定性的测试模块和方法
KR102669151B1 (ko) * 2018-10-08 2024-05-27 삼성전자주식회사 조합된 모델 함수를 산출하는 방법, 리소그래피 장치 세팅 방법, 리소그래피 방법, 리소그래피 장치
CN110932224B (zh) * 2019-12-16 2022-05-06 博洽多闻技术有限公司 一种抗干扰高的一体化微机综合保护测控装置
US11698251B2 (en) * 2020-01-07 2023-07-11 Kla Corporation Methods and systems for overlay measurement based on soft X-ray Scatterometry
CN111856895B (zh) * 2020-07-02 2022-11-25 深圳市四元数数控技术有限公司 Ccd曝光机的对位方法、装置及其计算机可读存储介质
CN116149146B (zh) * 2023-04-21 2023-07-07 长鑫存储技术有限公司 工艺控制方法、系统和计算机设备

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5525808A (en) * 1992-01-23 1996-06-11 Nikon Corporaton Alignment method and alignment apparatus with a statistic calculation using a plurality of weighted coordinate positions
SG93267A1 (en) * 1996-11-28 2002-12-17 Nikon Corp An exposure apparatus and an exposure method
US7415319B2 (en) * 2006-04-04 2008-08-19 Asml Netherlands B.V. Lithographic apparatus and device manufacturing method
US7783444B2 (en) * 2008-03-26 2010-08-24 Qimonda Ag Systems and methods of alternative overlay calculation
US8440475B2 (en) 2008-08-01 2013-05-14 Qimonda Ag Alignment calculation

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105810623A (zh) * 2015-01-15 2016-07-27 应用材料公司 基板尺度的掩模对准
CN105810623B (zh) * 2015-01-15 2020-11-27 应用材料公司 基板尺度的掩模对准
TWI587110B (zh) * 2015-07-03 2017-06-11 元智大學 光學薄膜製程即時監測系統及其方法
TWI681479B (zh) * 2015-08-17 2020-01-01 德商果尼阿克有限公司 用於分析半導體晶圓之處理的方法及裝置
CN113341659A (zh) * 2016-10-14 2021-09-03 Asml荷兰有限公司 选择与衬底上的测量或特征相关联的部位的集合
CN109817516A (zh) * 2017-11-21 2019-05-28 三星电子株式会社 具有重叠图案的半导体装置
CN109817516B (zh) * 2017-11-21 2024-02-02 三星电子株式会社 具有重叠图案的半导体装置
CN109994414A (zh) * 2018-01-03 2019-07-09 格芯公司 重叠结构
CN114695087A (zh) * 2020-12-30 2022-07-01 科磊股份有限公司 一种制造集成电路的方法和系统
CN114695087B (zh) * 2020-12-30 2024-05-24 科磊股份有限公司 一种制造集成电路的方法和系统

Also Published As

Publication number Publication date
EP2620976B1 (en) 2016-07-20
EP2620976A1 (en) 2013-07-31
KR101899011B1 (ko) 2018-09-14
KR20140126341A (ko) 2014-10-30
TWI590351B (zh) 2017-07-01
WO2013110664A1 (en) 2013-08-01

Similar Documents

Publication Publication Date Title
TWI590351B (zh) 製造晶圓的方法及裝置
US10739688B2 (en) Method and apparatus for fabricating wafer by calculating process correction parameters
US11493851B2 (en) Lithographic method and lithographic apparatus
CN107111250B (zh) 度量方法、计算机产品和系统
US10025193B2 (en) Lithographic apparatus, device manufacturing method and associated data processing apparatus and computer program product
US8440475B2 (en) Alignment calculation
CN108700826B (zh) 控制图案化工艺的方法、光刻设备、量测设备光刻单元和相关联的计算机程序
CN108369382A (zh) 控制光刻设备的方法和器件制造方法、用于光刻设备的控制系统及光刻设备
TW201319760A (zh) 施加一圖案至一基板之方法、元件製造方法及用於此等方法之微影裝置
TWI654499B (zh) 判定特徵之位置之方法、系統及電腦程式產品
KR102217214B1 (ko) 성능 파라미터의 핑거프린트를 결정하는 장치 및 방법
US11366397B2 (en) Method and apparatus for simulation of lithography overlay
TW201907234A (zh) 器件製造方法
CN112585540B (zh) 量测设备
TWI657486B (zh) 器件製造方法
US10379447B2 (en) Method and apparatus for simulation of lithography overlay
TW202119135A (zh) 用於控制微影設備之方法
US8336004B2 (en) Dimension assurance of mask using plurality of types of pattern ambient environment
US7643126B2 (en) Method of setting focus condition at time of exposure, apparatus for setting focus condition at time of exposure, program, and computer readable recording medium
TWI811952B (zh) 度量衡方法及設備
WO2023104391A1 (en) Methods of determining a mechanical property of a layer applied to a substrate, and associated devices
GB2503879A (en) Simulation of lithography overlay