CN109429528B - 半导体晶粒偏移补偿变化 - Google Patents

半导体晶粒偏移补偿变化 Download PDF

Info

Publication number
CN109429528B
CN109429528B CN201780032129.2A CN201780032129A CN109429528B CN 109429528 B CN109429528 B CN 109429528B CN 201780032129 A CN201780032129 A CN 201780032129A CN 109429528 B CN109429528 B CN 109429528B
Authority
CN
China
Prior art keywords
processor
model
shift
measurements
shift measurement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780032129.2A
Other languages
English (en)
Other versions
CN109429528A (zh
Inventor
查尔斯·安德鲁·库兹
约翰·约瑟夫·皮切勒
马克西姆·费克托罗维奇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Universal Instruments Corp
Original Assignee
Universal Instruments Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Universal Instruments Corp filed Critical Universal Instruments Corp
Publication of CN109429528A publication Critical patent/CN109429528A/zh
Application granted granted Critical
Publication of CN109429528B publication Critical patent/CN109429528B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/418—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM]
    • G05B19/41885—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM] characterised by modeling, simulation of the manufacturing system
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F16/00—Information retrieval; Database structures therefor; File system structures therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/45—Nc applications
    • G05B2219/45031—Manufacturing semiconductor wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Data Mining & Analysis (AREA)
  • Databases & Information Systems (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Quality & Reliability (AREA)
  • Automation & Control Theory (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Acyclic And Carbocyclic Compounds In Medicinal Compositions (AREA)

Abstract

提供了一种用于改进自动拾放装置、半导体设备放置过程的方法和系统。该方法包括自动执行移位测量，该移位测量有关于与半导体晶圆的多个半导体晶粒的原始放置的偏移，以进行处理。读取相关的移位测量值并将其存储入数据库中，该数据库包括先前测得的移位测量的先前读取的移位测量值。针对所有移位测量值执行特定的模型，并且确定用于处理的预测的移位测量值，该预测的移位测量值有关于与新半导体晶圆上的多个新半导体晶粒将来的偏移。将拾放装置的放置硬件置于多个位置，用于根据预测的移位测量值在新半导体晶圆上生成多个新半导体晶粒。

Description

半导体晶粒偏移补偿变化
技术领域
本发明一般涉及集成电路，更具体地涉及用于集成电路的半导体材料的晶粒的数学建模、预测和调整放置的系统、方法和工具，以补偿晶粒放置中随机产生的移位。
背景技术
用于大规模生产集成电路封装的现代工业工序通常包括将半导体晶粒排列成晶圆状的模式，然后使用成型树脂的液化形态同时制造上千个封装件，以便后续用于随后的电子组装阶段。这些集成电路生产工序可依赖高度精确的晶粒放置要求。然而，使用目前可行的技术可能达不到这样的精确水平。显然，目前的工艺容易在晶粒放置中随机产生移位，这可能导致晶粒错位并且因此增加集成电路产品中的不良率。
现有可行的补偿方法是有限的。这些方法或限制于计算晶粒与晶粒理论位置之间的平均偏移量，或限制于使用线性回归模型以便试图调整不同晶圆区域中放置的变化。在某些情况下，对晶粒或晶圆的调整是通过在产品调整列表中插入所需的值而人工完成的。
现有技术的一些局限可包括缺乏局部的调整，由于基材形状、模具沉积、粘合剂厚度变化、晶粒形状和尺寸的细节以及许多其他原因，不能抑制局部的变化。现有模型和技术的局限可能是靠近晶圆边缘容易失效，在那里可能发生回流效应，并且由于不同放置模块(即手和/或轴)之间的变化，当前的调整方法和系统可能需要生成并叠加多个模型，这引入了额外的误差。
由此，一种用于补偿晶粒偏移变化的改进的系统、方法和工具在本领域中将深受欢迎。
发明内容
本发明的第一个方面提供一种自动化半导体设备放置改进的方法，包括：自动执行，其中由拾放装置的处理器自动执行移位测量，移位测量有关于用于处理的半导体晶圆的多个半导体晶粒的原始放置的偏移；读取，其中由处理器读取关于移位测量的移位测量值；存储，其中由处理器将移位测量值存储至数据库中，其中数据库包括有关于先前测得的移位测量数值的多个先前读取的移位测量值，先前测得的移位测量数值是针对用于处理的先前多个半导体晶圆的先前多个半导体晶粒的原始放置的偏移；执行，其中由处理器执行关于移位测量值以及多个先前读取的移位测量值的特定模型；确定，其中由处理器基于执行的结果确定预测的移位测量值，预测的移位测量值有关于用于处理的新半导体晶圆上的多个新半导体晶粒将来的偏移；以及自动放置，其中由处理器将拾放装置的放置硬件自动放置在多个位置，以根据预测的移位测量值在新半导体晶圆上生成多个新半导体晶粒。
本发明的第二个方面提供了一种计算机程序产品，包括存储计算机可读程序代码的计算机可读硬件存储设备，该计算机可读程序代码包括算法，当由拾放装置的处理器执行该算法时实施自动化半导体设备放置改进的方法，该方法包括：自动执行，其中由处理器自动执行移位测量，移位测量有关于用于处理的半导体晶圆的多个半导体晶粒的原始放置的偏移；读取，其中由处理器读取关于移位测量的移位测量值；存储，其中由处理器将移位测量值存储至数据库中，其中数据库包括有关于先前测得的移位测量数值的多个先前读取的移位测量值，先前测得的移位测量数值是针对用于处理的先前多个半导体晶圆的先前多个半导体晶粒的原始放置的偏移；执行，其中由处理器执行关于移位测量值以及多个先前读取的移位测量值的特定模型；确定，其中由处理器基于执行的结果确定预测的移位测量值，预测的移位测量值有关于用于处理的新半导体晶圆上的多个新半导体晶粒将来的偏移；以及自动放置，其中由处理器将拾放装置的放置硬件自动放置在多个位置，以根据预测的移位测量值在新半导体晶圆上生成多个新半导体晶粒。
本发明的第三个方面提供了一种拾放装置，其包括耦合到计算机可读存储单元的处理器，该存储单元包括指令，当计算机处理器执行该指令时实施自动化半导体设备放置改进方法，该方法包括：自动执行，其中由处理器自动执行移位测量，移位测量有关于用于处理的半导体晶圆的多个半导体晶粒的原始放置的偏移；读取，其中由处理器读取关于移位测量的移位测量值；存储，其中由处理器将移位测量值存储至数据库中，其中数据库包括有关于先前测得的移位测量数值的多个先前读取的移位测量值，先前测得的移位测量数值是针对用于处理的先前多个半导体晶圆的先前多个半导体晶粒的原始放置的偏移；执行，其中由处理器执行关于移位测量值以及多个先前读取的移位测量值的特定模型；确定，其中由处理器基于执行的结果确定预测的移位测量值，预测的移位测量值有关于用于处理的新半导体晶圆上的多个新半导体晶粒将来的偏移；以及自动放置，其中由处理器将拾放装置的放置硬件自动放置在多个位置，以根据预测的移位测量值在新半导体晶圆上生成多个新半导体晶粒。
本发明有利地提供了一种能够大规模生产集成电路封装件的简单的方法以及相关的系统。
附图说明
图1示出了根据本发明的实施例的一种用于改进半导体制造工艺的系统，通过数学建模、预测以及调整集成电路的半导体材料的晶粒的放置，以补偿晶粒放置中随机产生的移位。
图2示出了根据本发明的实施例的一种非正则化的情形，该情形有关于通过图1的系统执行的分段样条曲线以执行双三次样条曲线。
图3示出了根据本发明的实施例的，用于改进半导体制造工艺的，由图1的系统执行的一种分段贝齐尔曲线。
图4示出了根据本发明的实施例的，用于改进半导体制造工艺的，由图1的系统执行的表示分段贝齐尔曲线的图表。
图5示出了根据本发明的实施例的，用于改进半导体制造工艺的，由图1的系统执行的一种(TPS)模型。
图6示出了根据本发明的实施例的与TPS拟合模型相关联的晶圆。
图7示出了根据本发明的实施例的与X轴和Y轴相关联的一种晶圆。
图8示出了根据本发明的实施例的一种表示模拟的图表，其与关于图7的晶圆的X轴残差相关联。
图9示出了根据本发明的实施例的一种表示模拟的图表，其与关于图7的晶圆的Y轴残差相关联。
图10示出了根据本发明实施例的与TPS投影相关联的一种晶圆。晶圆1000示出了关于晶粒产品位移有关的投影。
图11示出了根据本发明的实施例的一种图形用户界面(GUI)。
图12示出了根据本发明的实施例的另一种GUI。
图13示出了根据本发明的实施例的晶圆的图示。
图14示出了根据本发明的实施例的另一种晶圆的图示。
图15示出了根据本发明的实施例的额外的晶圆的图示。
图16示出了根据本发明的实施例的一种GUI。
图17示出了根据本发明的实施例的一种GUI。
图18示出了根据本发明的实施例的算法，该算法详细说明了图1的系统启用的用于改进半导体制造工艺的工序流程，其通过数学建模、预测和调整集成电路的半导体材料的晶粒放置以补偿晶粒放置中随机产生的移位。
图19示出了根据本发明的实施例的计算机系统的框图，其可被包括为系统的一部分以使用数学建模实施补偿晶粒放置中的移位的方法。
具体实施方式
图1示出了根据本发明的实施例的用于改进半导体制造工艺的系统100，通过数学建模、预测和调整集成电路的半导体材料的晶粒的放置以补偿晶粒放置中随机产生的移位。系统100能够组合多个拟合软件应用(包括专用的软件代码)执行数个组合的算法(例如多项式拟合算法、超越拟合算法、三角拟合算法、分段拟合算法、单变量和多变量拟合算法，等等)，以生成用于基于多个历史输入的特定半导体制造运行的最佳拟合晶粒放置工艺。系统100允许对于任何形状尺寸的芯片载体执行晶粒放置工序。此外，系统100使得用于调节多个(拾放装置的)轴的工序能够负责轴之间偏移差异的问题。
参照附图或提供的图片，对公开的系统、方法及工具的下文所述实施例的描述通过示例的方式呈现且不限于此。
图1的系统100包括通过网络7连接至数据库系统21的(半导体)拾放装置104。拾放装置104包括控制器14、放置硬件19(例如机械臂)以及轴组件23用于半导体晶圆放置。控制器14包括控制电路/逻辑12以及存储系统8。存储系统8包括生成的软件代码17。拾放装置104可包括嵌入式设备。本文中嵌入式设备定义为专用设备或计算机，包括为执行特定功能而专门设计的计算机硬件及软件(固定容量或可编程)的组合。可编程嵌入式计算机或设备可包括专用编程接口。在一个实施例中，拾放装置104可包括专用硬件设备，该专用硬件设备包括专用(非通用)硬件及电路(即，专用的离散非通用的基于模拟、数字和逻辑的电路)，用于(独立地或组合地)执行关于图1-19所描述的工序。该专用的离散非通用的基于模拟、数字和逻辑的电路(例如电路/逻辑15等)可包括专有特殊设计的部件(例如专用集成电路，比如例如特定用途集成电路(ASIC))，其设计为只通过数学建模、预测和调整集成电路的半导体材料的晶粒的放置来实施用于改进半导体制造工艺的自动化工艺，以补偿晶粒放置中随机产生的移位。该存储系统8可包括单个存储系统。可选地，该存储系统8可包括多个存储系统。网络7可包括任意类型的网络，包括，尤其是，局域网(LAN)、广域网(WAN)、互联网、无线网络等等。
本发明的实施例提供了系统、方法和工具，其通过使用数学模型，根据从与本文描述的实施例一致的过去可能已经发生的移位测量中收集的历史数据，来预测未来位移的可能性，由此可提供可靠的方式来补偿晶粒放置的移位。该预测值可用于重新调整晶粒或晶圆放置的理论值以消除或最小化随机影响。
本文公开的方法、系统和工具可例如通过结合数种数学拟合模型，包括但不限于多项式的、超越的、三角的、分段的、单变量、多变量以及其他本领域技术人员所知晓的数学拟合模型，来合并多种超过标准化回归技术的技术和特点。可以应用数学模型的实施例来生成用于特定生产运行的最佳拟合方案。在一些实施例中，应用于所选的数学模型的最佳拟合方案可以基于先前输入到创建集成电路的系统中的单个或多个历史输入。下面公开了本发明的系统、方法和工具可以使用或者执行的更具体的一系列拟合模型。以下列表示出了与全局(模塑)和局部(头部、轴)模型相关的基于软件代码的数学拟合模型的示例：
1.一维拟合模型，比如，尤其是，多项式模型(例如常数、线性、二次、立方等等)、超越模型(指数、对数等等)、分段模型(多态(poly)、转换(trans)、样条曲线、贝齐尔等等)、人工输入模型(例如偏移、曲线、混合以及移位)，等等。
2.二维拟合模型，比如，尤其是，多变量多项式输入模型、超越输入模型、薄板样条(TPS)正则化/非正则化输入模型、人工输入模型(偏移、表面曳力等等)，等等。
在一些实施例中，利用的数学模型可包括多项式回归模型。该多项式回归模型可以是线性回归形式，其中自变量X和因变量y之间的关系可建立为n阶多项式的模型。下面提供多项式回归模型的相关解法：
1.数据点fi(xi)的级数
Figure BDA0001877392580000061
的解使εi的平方最小化，也叫做最小二乘近似法。
2.前述级数可转换为如下的向量/矩阵：
Figure BDA0001877392580000062
ak,k∈{a0,…,akm}T
3.通过例如将高斯-若尔当消元法(Gauss-Jordan Elimination)应用至
Figure BDA0001877392580000063
Figure BDA0001877392580000064
以获得系数ak，由此得到最终解。
在一些实施例中，数学建模算法可包括指数和对数回归技术的组合，其可以是非常近似于上文所描述的多项式回归模型。然而，在指数/对数回归算法下，可以首先对该数学函数取幂或求对数，接着进行余下的近似于多项式回归的步骤。
如上所述在基于软件代码的一系列数学拟合模型中，一维拟合模型(一维拟合)的例子可进一步包括分段拟合。关于图2和图3的分段样条和分段贝齐尔拟合解的示例在下文示出。
图2示出了根据本发明的实施例的非正则化情形，其与由图1的系统100执行的分段样条曲线200相关，执行双三次样条。可由下列提供精确插值的三次多项式组提供样条曲线200的条件的解：
1. limx→pi+f(x)＝limx→pi-f(x)
2.
Figure BDA0001877392580000065
图3示出了根据本发明的实施例的分段贝齐尔曲线300，其由图1的系统100执行以改进半导体制造工艺。
图4示出了根据本发明的实施例的表示分段贝齐尔曲线300的图表400，该分段贝齐尔曲线300由图1的系统100执行以改进半导体制造工艺。图表400示出了用于负责数据中的随机噪声的近似拟合。
图5示出了根据本发明的实施例的TPS 501模型，其由图1的系统100执行以改进半导体制造工艺。TPS 500模型允许由本发明的系统、方法和工具应用二维表面拟合(二维表面拟合)算法。例如，在一个示范性实施例中，TPS模型500可用于生成平滑的插值，用于生成经过任意(非有序)位置的所有点的最低限度混合表面。
图6示出了根据本发明的实施例的与TPS拟合模型相关联的晶圆600a、600b、600c。执行TPS拟合模型可包括与分段多项式模型类似的过程，以下除外：该数学模型可扩展到二维使得拟合值可以同时包括x和y的双变量函数，而不是包括具有独立x和y的单个变量函数(例如一维多项式)。采用TPS拟合模型的实施例可以控制表面是否应当精确地或在一定距离内通过所有点，以便通过使用正则化技术来解决噪声并防止插值伪像。正则化技术如下所示：
1.晶圆600a不包括正则化。
2.晶圆600b包括1％的当前规模正则化。
3.晶圆600c包括10％的当前规模正则化。
在TPS拟合模型的一些实施例中，拟合可限于单个参数，例如高度。在其它实施例中为多维拟合，可以同时使用多个模型。λ参数使表面晶圆600a、600b和600c松弛，使其不易产生局部噪声褶皱。TPS拟合的实施例可定义如下：
拟合表面值z(x，y)由以下给出：
Figure BDA0001877392580000071
其中xi≡(x,y)包括拟合点，ci≡(cx,cy)包括控制点，
Figure BDA0001877392580000072
包括TPS基本函数，并且
(a1,a2,a3)包括全局系数的向量集。
此外，z(x,y)函数的一个重要特性是它如下将弯曲能量最小化：
Figure BDA0001877392580000073
由此，插值能够实现必须的平滑度。
TPS拟合过程的解如下所述：
为了找到向量a≡(a1,a2,a3)T与(w1,…,wn)T,必须解出下列方程：
Figure BDA0001877392580000081
由此涉及矩阵
Figure BDA0001877392580000082
的逆。
此外，向量v≡(zc1,…,zcn)包含每个n控制点的z值。0包括零值的3×1向量/3×3矩阵，且K矩阵包括由下列式子给出的n×n矩阵：
Kij＝U|ci-cj|)+Iij·a2λ
Figure BDA0001877392580000083
其中λ为正则化参数(即用户输入)。
P(3×3)矩阵包含以下控制点数据：
Figure BDA0001877392580000084
TPS拟合算法的实施例可定义如下：
1.计算每对控制点ci、cj的矩阵元素U(|ci-cj|)；
2.计算对角线值a；
3.生成矩阵
Figure BDA0001877392580000085
4.通过找出L的逆且两边都乘以该逆矩阵以得到
Figure BDA0001877392580000086
由此对矩阵方程求解；
5.对拟合网格上每个点的z(x,y)进行求解。
图7示出了根据本发明的实施例与X轴和Y轴相关联的晶圆700。晶圆700可设置为使用任何尺寸或形状的载体(平台)。例如包括圆形、方形、矩形等形状的载体。在一些实施例中，本发明的系统、方法及工具可以使拾放装置的多个轴能够调整或整理。此外，轴的放置位置可以组合在一起或按指定的排列分组，从而导致轴与轴的不同。进一步地，本文描述的系统、工具和方法可包括特定的建模算法，其提供晶粒的精确且接近完美的配合，由此调节生产中的几乎所有未来的变化都在标准误差内，从而减少或消除可观测的随机影响。此外，本系统的计划处理效率可仅受限于在设备可重复性中测量的自然白噪声变化。可全面调整可能发生的任何可重复的变换。进一步地，该数学模型的实施例可允许对系统若干次运行产生的输入和/或输出数据进行组合，以进一步提高系统和相关建模算法的准确性。另外，本文描述的系统、方法及工具的实施例可为全自动化的。因此，本系统、方法及工具可以在更少量的时间内执行所要求的任务，并且可以进一步减少执行任务所需的人力。
在本文描述的本系统、方法及工具的一些实施例中，可以使用电子制表软件或替代软件工具来重新生成建模算法。随后，可以通过人工数据输入来修改由系统制造的半导体产品。在可替代的实施例中，可以借助于自动测量设备，比如AOI，来进行本系统、方法和工具的一系列试错运行。AOI可以根据由试错运行的结果提供的信息，或通过使用先前生产运行的历史数据，来提供充足数量的数据，从而进行大规模的统计分析并生成校正模式。晶圆700提供了TPS拟合的示例，其具有说明产品位移的AOI数据以及产品数据的投影。
图8示出了根据本发明的实施例的表示模拟的图表800，其与关于图7的晶圆700的X轴残差相关联。
图9示出了根据本发明的实施例的表示模拟的图表900，其与相对于图7的晶圆700的Y轴残差相关联。
图10示出了根据本发明的实施例与TPS投影相关联的晶圆1000。晶圆1000示出了关于晶粒产品位移的投影。
图11示出了根据本发明的实施例的图形用户界面(GUI)1100晶圆1000。GUI 1100可与大多数操作系统环境兼容，并且不需要任何第三方安装。GUI 1100设置为呈现晶圆1102、晶粒1104和参考点1108(即AOI)的图形表现和交互表现。GUI 1100的交互表现可以实现可伸缩和交互式的测绘(线性、矢量、表面等)过程，并有能力在每根轴线、每个头、每个轴基以及单个点基上分隔晶粒拟合。此外，GUI 1100有能力通过将建模值混合、移动或偏移至任意程度来人工调整数据。GUI可以全面支持CIl和/或AOI/XLS格式，并且可允许以XML和CSV格式导入数据，或将数据导出为XML和CSV格式。
在一些实施例中，本文描述的系统、方法和工具可以提供为加载到计算机系统存储器或计算机硬件的存储设备中的软件、计算机代码、编程代码或机器代码。
图12示出了根据本发明的实施例的GUI 1200。GUI 1200示出了分别用于x和y模型的数据图1202a和数据图1202b。
图13示出了根据本发明的实施例的晶圆图示1300a…1300f。晶圆图示1300a示出了产品数据图示。晶圆图示1300b示出了AOI数据图示。晶圆图示1300c示出了产品加AOI数据图示。晶圆图示1300d示出了产品加AOI数据图示叠加向量图。晶圆图示1300e示出了TPS映射平滑数据图示。晶圆图示1300f示出了说明单个晶粒移位的TPS映射量子化数据图示。
图14示出了根据本发明的实施例的晶圆图示1400a和1400b。晶圆图示1400a和1400b包括具有x方向(晶圆图示1400a)和y(晶圆图示1400b)方向的相同向量图。
图15示出了根据本发明的实施例的晶圆图示1500a和1500b。晶圆图示1400a和1400b包括在x和y坐标上生成的叠加向量图的TPS映射。
图16示出了根据本发明的实施例的GUI 1600。GUI 1600呈现了说明光标部1604下的AOI点信息的整体向量图。
图17示出了根据本发明的实施例的GUI 1700。GUI 1700呈现了在应用TPS模型后的模拟残差。
图18示出了根据本发明的实施例的算法，该算法详述了图1的系统100能够进行的用于改进半导体制造工艺的工序流程，其通过数学建模、预测和调整集成电路的半导体材料的晶粒的放置以补偿晶粒放置中随机产生的移位。可以通过计算机处理器执行计算机代码，以任意顺序启用和执行图18的算法中的每个步骤。此外，可以通过图1的拾放装置104启用和执行图18的算法中的每个步骤。在步骤1800中，自动执行关于半导体晶圆的多个半导体晶粒从原始位置的偏移的移位测量，以进行处理。在步骤1802中，读取关于移位测量的移位测量值。在步骤1804中，将移位测量值存入数据库。该数据库包括存储的多个先前读取的移位测量值，该移位测量值有关于用于处理的从先前的多个半导体晶圆的先前多个半导体晶粒原始放置的偏移的先前测得的移位测量。在步骤1808中，关于该移位测量值和多个先前读取的移位测量值执行特定的模型。特定的模型包括数学模型，该数学模型可包括一维模型(包括多项式模型、超越模型、分段模型、人工输入模型等)以及二维模型(包括多变量多项式模型、薄板样条模型、人工输入模型等)。在步骤1810中，基于步骤1808的结果确定用于处理的预测的移位测量值，该移位测量值有关于新半导体晶圆上的多个新半导体晶粒的未来偏移。在步骤1812中，拾放装置的放置硬件(例如机械臂)自动放置于多个位置，以便根据预测的移位测量值在新半导体晶圆上生成多个新半导体晶粒。在步骤1814中，根据预测的移位测量值在新半导体晶圆中生成多个新半导体晶粒。在步骤1818中，新半导体晶圆根据预测的移位测量值在多个新位置上自动移位。在步骤1820中，(通过GUI)在新半导体晶圆上呈现出多个新半导体晶粒的虚像。
图19示出了根据本发明的实施例的计算机系统500的框图，其可被包括为系统的一部分，以使用数学建模实施补偿晶粒放置中的移位的方法。计算机系统500可通常包括处理器591、耦合至处理器591的输入设备592、耦合至处理器591的输出设备593以及各自耦合至处理器591的存储设备594和595。输入设备592、输出设备593以及存储设备594、595可各自通过总线耦合至处理器591。处理器591可以进行计算并控制计算机500的功能，包括执行用于工具和程序的包含在计算机代码597中的指令，能够以实施例所规定的方式实现使用数学模型来补偿晶粒放置中的移位的方法，其中计算机代码597的指令可以经由存储设备595通过处理器591执行。计算机代码597可包括软件或程序指令，如上文所详述地，其可实施一个或多个算法，用于使用数学模型来实施补偿晶粒放置中的移位的方法。处理器591执行计算机代码597。处理器591可包括单个处理单元，或可以分布在一个或多个位置上的一个或多个处理单元上(例如在客户端和服务器)。
存储设备594可包括输入数据596。输入数据596包括计算机代码597所需的任何输入。输出设备593显示计算机代码597的输出。存储设备594和595中的一个或两个可用作计算机可用存储介质(或程序存储设备)，其具有包含在其中的计算机可读程序并且/或在其中存储有其他数据，其中计算机可读程序包括计算机代码597。通常，计算机系统500的计算机程序产品(或者可替代的制品)可包括计算机可用存储介质(或所述程序存储设备)。
计算机代码597和/或计算机程序产品的实施例可包括加载在计算机系统500的一个或多个存储设备中的下列软件。
存储设备594、595包括任何已知的计算机可读存储介质，其包括以下详述的那些。在一个实施例中，存储设备594、595的高速缓冲存储器元件可提供至少一些程序代码(例如计算机代码597)的临时储存，以便减少在执行计算机代码597的指令时必须从大容量存储器中读取代码的次数。此外，与处理器591类似地，存储设备594、595可以驻留在单个物理位置，包括一种或多种数据存储类型，或者以各种形式分布在多个物理系统上。进一步地，存储器设备594、595可包括遍布在例如局域网(LAN)或广域网(WAN)上的数据。进一步地，存储设备594、595可包括操作系统(未示出)，并且可包括图1中未示出的其他系统。
在一些实施例中，计算机系统500可进一步地耦合至输入/输出(I/O)界面以及计算机数据存储单元。I/O界面可包括用于交换来自输入设备592/输出设备593的信息或传输至输入设备592/输出设备593的信息的任何系统。输入设备592可以是，尤其是，键盘、鼠标等，或在一些实施例中是滤选系统100。输出设备593可以是，尤其是，打印机、绘图仪、显示设备(比如计算机屏幕)、磁带、可移动硬盘、软盘等等。存储设备594、595可以是，尤其是，硬盘、软盘、磁带、光存储器比如光盘(CD)或数字视频光盘(DVD)、动态随机存取存储器(DRAM)、只读存储器(ROM)等等。总线可以在计算机500中的每个组件之间提供通信链接，并且可包括任何类型的传输链接，包括电的、光的、无线的传输链接等等。
I/O界面可允许计算机系统500在计算机数据存储单元(未示出)上存储信息(例如数据或程序指令如计算机代码597)，并从计算机数据存储单元(未示出)读取信息。计算机数据存储单元包括如下所述的已知的计算机可读存储介质。在一个实施例中，计算机数据存储单元可以是非易失性数据存储设备，比如磁盘驱动器(即硬盘驱动器)或光盘驱动器(例如容纳CD-ROM盘的CD-ROM驱动器)。
如本领域技术人员应当理解的，在第一实施例中，本发明可以是方法；在第二实施例中，本发明可以是系统；以及在第三实施例中，本发明可以是计算机程序产品。本发明的实施例的任意部件可以由服务提供商部署、管理、服务等，该服务提供商提供部署或集成计算基础设施，该计算基础设施关于利用数学模型来预测未来晶粒放置的可能性，从而对晶粒放置的移位进行补偿。因此，本发明的一个实施例公开了支持计算机基础设施的过程，其中该过程包括为计算机系统(例如计算机500)中的集成、托管、维护和部署计算机可读代码(例如程序代码597)中的至少一种提供至少一个支持服务，该计算机系统(例如计算机500)包括一个或多个处理器591，其中处理器执行计算机代码597中包含的指令，该指令使得计算机系统利用数学模型来预测未来晶粒放置的可能性，从而对晶粒放置的移位进行补偿。另一个实施例公开了用于支持计算机基础设施的过程，其中该过程包括将计算机可读程序代码集成至含有处理器的计算机系统中。
集成的步骤包括通过使用处理器将程序代码存储在计算机系统的计算机可读存储设备中。程序代码由处理器执行之后，实施利用数学模型来预测未来晶粒放置的可能性，从而对晶粒放置的移位进行补偿的方法。由此，本发明公开了用于支持、部署、和/或集成计算机基础设施，集成、托管、维持计算机可读代码并将其部署至计算机系统500的过程，其中代码结合计算机系统500能够进行一种利用数学模型来预测未来晶粒放置的可能性，从而对晶粒放置的移位进行补偿的方法。
本发明的计算机程序产品包括一个或多个其中存储有计算机可读程序代码的计算机可读硬件存储设备，所述程序代码包含可由计算机系统的一个或多个处理器执行以实施本发明方法的指令。
本发明的计算机程序产品包括一个或多个其中存储有计算机可读程序代码的计算机可读硬件存储设备，所述程序代码包含可由计算机系统的一个或多个处理器执行以实施本发明方法的指令。
本发明的计算机系统包括一个或多个处理器、一个或多个存储器以及一个或多个计算机可读硬件存储设备，所述一个或多个硬件存储设备包含可由一个或多个处理器执行的程序代码，经由一个或多个存储器以实施本发明的方法。
本发明可以是在任何可能的集成技术细节水平的系统、方法和/或计算机程序产品。计算机程序产品可包括计算机可读存储介质(多个介质)，其上具有计算机可读程序指令，用于使处理器执行本发明的各个方面。
计算机可读存储介质可以是实体设备，其可以保留及存储指令以供指令执行设备使用。计算机可读存储介质可以是，例如但不限于，电子存储设备、磁性存储设备、光学存储设备、电磁存储设备、半导体存储设备或上述任意合适的组合。计算机可读存储介质的一系列非详尽的更具体的例子包括以下：便携式计算机磁盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦除可编程只读存储器(EPROM或闪存)、静态随机存取存储器(SRAM)、便携式光盘只读存储器(CD-ROM)、数字通用光盘(DVD)、记忆棒、软盘、机械编码设备如打孔卡或其上记录有指令的凹槽中的突出结构、以及上述任何适当组合。如本文中使用的计算机可读存储介质不应当解释为暂态信号本身，比如无线电波或其他自由传播的电磁波、通过波导或其他传输介质(例如通过光纤电缆的光脉冲)传播的电磁波、或通过电线传输的电信号。
在一些实施例中，存储的计算机程序代码584(例如包括算法)可存储在静态固定只读存储介质上例如只读存储器(ROM)设备585上，或可由处理器91直接从这种静态固定只读介质585访问，而不是存储在硬盘驱动器、光盘或其它可写的、可重写的或可移动硬件存储设备95，并从其中访问。类似地，在一些实施例中，存储的计算机程序代码597可存储为计算机可读固件585，或可由处理器591直接从这种固件585访问，而不是从更动态的或可移动的硬件数据存储设备595访问，比如硬盘驱动器或光盘。
本文所描述的计算机可读程序指令可以从计算机可读存储介质下载至相应的计算/处理设备，或经由网络例如互联网、局域网、广域网和/或无线网络，下载到外部计算机或外部存储设备。网络可包括铜(或任何其他可替代的金属)传输电缆、光导纤维、无线传输、路由器、防火墙、交换机、网关计算机和/或边缘服务器。每个计算/处理设备中的网络适配器卡或网络接口从网络接收计算机可读程序指令并转发该计算机可读程序指令以存储在相应计算/处理设备内的计算机可读存储介质中。
用于执行本发明的操作的计算机可读程序指令可以是汇编指令、指令集架构(ISA)指令、机器指令、机器相关指令、微代码、固件指令、状态设置数据、用于集成电路的配置数据、或者以一种或多种编程语言的任意组合所编写的源代码或目标代码，该编程语言包括如Smalltalk、C++或这类目标导向的编程语言；以及如“C”编程语言或类似编程语言的程序化编程语言。计算机可读程序指令可全部在用户计算机上执行、部分在用户计算机上执行、作为独立的软件包执行、部分在用户计算机部分在远程计算机上执行、或完全在远程计算机或服务器上执行。在后者的场景中，远程计算机可通过任意类型的网络连接至用户计算机，该网络包括局域网(LAN)、广域网(WAN)或可以与外部计算机建立的连接(例如通过采用互联网服务提供商的互联网)。在一些实施例中，为了进行本发明的各个方面，包括例如可编程逻辑电路、现场可编程门阵列(FPGA)或可编程逻辑阵列(PLA)的电子电路可以通过利用计算机可读程序指令的状态信息来使电子电路个人化，从而执行计算机可读程序指令。
在本文中，根据本发明实施例，参照方法、设备(系统)和计算机程序产品的流程图和/或框图，对本发明的各方面进行了描述。应当理解的是，流程图和/或框图的每个框以及流程图和/或框图中的框的组合，可以通过计算机可读程序指令来实施。
可以向通用计算机、专用计算机或其他制造机器的可编程数据处理装置的处理器提供这些计算机可读程序指令，使得通过计算机或其他可编程数据处理装置的处理器执行的指令，创建了用于实施流程图和/或框图的框或多个框指定的功能/动作的方式。这些计算机可读程序指令还可存储在计算机可读存储介质中，其可指挥计算机、可编程数据处理装置和/或以特定方式运行的其他设备，使得其中存储有指令的计算机可读存储介质包括制品，该制品包括实施流程图和/或框图的框或多个框指定的功能/动作方面的指令。
还可以将计算机可读程序指令下载到计算机、其他可编程数据处理装置或其他设备上，以创建在计算机、其他可编程装置或其它设备上进行的一系列运行步骤，从而生成一个计算机实施的过程，使得在计算机、其他可编程设备或其他设备上执行的指令实施流程图和/或框图的框或多个框指定的功能/动作。
附图中的流程图和框图示出了根据本发明的各种实施例的系统、方法和计算机程序产品的可能实施的架构、功能和运行。就此而言，流程图或框图中的每个框可表示指令的模块、区段或部分，其包括用于实施指定逻辑功能的一个或多个可执行指令。在一些替代实施方式中，框中标注的功能可能不按照图中所示的顺序出现。例如，连续显示的两个框实际上可能几乎同时执行，或者有时以相反的顺序执行，取决于包含的功能。还应当注意的是，框图和/或流程图中的每个框以及框图和/或流程图中的框的组合可以由基于专用硬件的系统来实施，该基于专用硬件的系统进行特定功能或动作，或者执行专用硬件和计算机指令的组合。
用冠词“一个”或“一”来介绍实施例的要素。冠词旨在表示一个或多个要素。术语“包括”和“具有”以及其衍生词意为包含，由此可以有除列出的要素之外的附加要素。当连词“或”与一系列至少两个术语一起使用时，旨在表示任意术语或任意术语的组合。术语“第一”和“第二”用于区分要素，并非用于表示特定的顺序。
尽管本发明仅结合有限数量的实施例进行了详细描述，但应当容易理解的是，本发明不限于这些公开的实施例。不如说，本发明可以修改以包含此前未描述但与本发明的主旨和范围一致的任何数量的变化、改变、置换或等同设置。此外，尽管对本发明的各种实施例进行了描述，但应当理解的是，本发明的方面可仅包括所描述的实施例的一部分。因此，不应将本发明视作受前文描述的限制，而是仅受所附权利要求书的范围限制。

Claims (20)

1.一种自动化半导体设备放置的改进方法，包括：
自动执行，其中由拾放装置的处理器自动执行先前多个移位测量，所述先前多个移位测量针对的是用于处理的先前多个半导体晶圆的先前多个半导体晶粒从其原始位置的偏移量；
读取，其中由所述处理器读取关于所述先前多个移位测量的先前多个移位测量值；
存储，其中由所述处理器将所述先前多个移位测量值存储至数据库中；
自动执行，其中在存储了先前多个移位测量值之后，由所述拾放装置的所述处理器自动执行移位测量，所述移位测量有关于用于处理的半导体晶圆的多个半导体晶粒的原始位置的偏移量；
读取，其中由所述处理器读取关于所述移位测量的移位测量值；
存储，其中由所述处理器将所述移位测量值存储至数据库中；
执行，其中由所述处理器执行关于所述移位测量值以及所述读取的多个先前移位测量值的特定模型；
确定，其中由所述处理器基于所述执行的结果确定预测的移位测量值，所述预测的移位测量值有关于用于处理的新半导体晶圆上的多个新半导体晶粒将来的偏移量；以及
自动放置，其中由所述处理器将所述拾放装置的放置硬件自动放置在多个位置，以根据所述预测的移位测量值在所述新半导体晶圆上生成所述多个新半导体晶粒。
2.根据权利要求1所述的方法，其特征在于，所述特定模型包括数学模型。
3.根据权利要求2所述的方法，其特征在于，所述数学模型包括一维模型，所述一维模型选自由多项式模型、超越模型、分段模型和人工输入模型组成的组。
4.根据权利要求2所述的方法，其特征在于，所述数学模型包括多维模型，所述多维模型选自由多变量多项式模型、薄板样条模型和人工输入模型组成的组。
5.根据权利要求1所述的方法，还包括：
生成，其中通过所述处理器响应所述自动放置而执行所述放置硬件，根据所述预测的移位测量值在所述新半导体晶圆内生成所述多个新半导体晶粒。
6.根据权利要求1所述的方法，还包括：
自动移位，其中由所述处理器根据所述预测的移位测量值，将处于多个新位置的所述新半导体晶圆进行自动移位。
7.根据权利要求1所述的方法，还包括：
显示，其中由所述处理器，经由专门的图形用户界面(GUI)，根据所述预测的移位测量值，显示所述新半导体晶圆上的所述多个新半导体晶粒的虚像。
8.一种计算机介质，包括存储计算机可读程序代码的计算机可读硬件存储设备，所述计算机可读程序代码包括算法，当拾放装置的处理器执行所述算法时，实施自动化半导体设备放置的改进方法，所述方法包括：
自动执行，其中由所述拾放装置的所述处理器自动执行先前多个移位测量，所述先前多个移位测量针对的是用于处理的先前多个半导体晶圆的先前多个半导体晶粒从其原始位置的偏移量；
读取，其中由所述处理器读取关于所述先前多个移位测量的先前多个移位测量值；
存储，其中由所述处理器将所述先前多个移位测量值存储至数据库中；
自动执行，其中在存储了先前多个移位测量值之后，由所述处理器自动执行移位测量，所述移位测量有关于用于处理的半导体晶圆的多个半导体晶粒的原始位置的偏移量；
读取，其中由所述处理器读取关于所述移位测量的移位测量值；
存储，其中由所述处理器将所述移位测量值存储至数据库中；
执行，其中由所述处理器执行关于所述移位测量值以及所述读取的多个先前移位测量值的特定模型；
确定，其中由所述处理器基于所述执行的结果确定预测的移位测量值，所述预测的移位测量值有关于用于处理的新半导体晶圆上的多个新半导体晶粒将来的偏移量；以及
自动放置，其中由所述处理器将所述拾放装置的放置硬件自动放置在多个位置，以根据所述预测的移位测量值在所述新半导体晶圆上生成所述多个新半导体晶粒。
9.根据权利要求8所述的计算机介质，其特征在于，所述特定模型包括数学模型。
10.根据权利要求9所述的计算机介质，其特征在于，所述数学模型包括一维模型，所述一维模型选自由多项式模型、超越模型、分段模型和人工输入模型组成的组。
11.根据权利要求9所述的计算机介质，其特征在于，所述数学模型包括多维模型，所述多维模型选自由多变量多项式模型、薄板样条模型和人工输入模型组成的组。
12.根据权利要求8所述的计算机介质，其特征在于，所述方法还包括：
生成，其中由所述处理器响应所述自动放置而执行所述放置硬件，根据所述预测的移位测量值在所述新半导体晶圆内生成所述多个新半导体晶粒。
13.根据权利要求8所述的计算机介质，其特征在于，所述方法还包括：
自动移位，其中由所述处理器根据所述预测的移位测量值，将处于多个新位置的所述新半导体晶圆进行自动移位。
14.根据权利要求8所述的计算机介质，其特征在于，所述方法还包括：
显示，其中由所述处理器经由专门的图形用户界面(GUI)，根据所述预测的移位测量值显示所述新半导体晶圆上的所述多个新半导体晶粒的虚像。
15.一种拾放装置，包括耦合至计算机可读存储单元的处理器，所述存储单元包括指令，当计算机处理器执行所述指令时实施自动化半导体设备放置的改进方法，包括：
自动执行，其中由所述拾放装置的所述处理器自动执行先前多个移位测量，所述先前多个移位测量针对的是用于处理的先前多个半导体晶圆的先前多个半导体晶粒从其原始位置的偏移量；
读取，其中由所述处理器读取关于所述先前多个移位测量的先前多个移位测量值；
存储，其中由所述处理器将所述先前多个移位测量值存储至数据库中；
自动执行，其中在存储了先前多个移位测量值之后，由所述处理器自动执行移位测量，所述移位测量有关于用于处理的半导体晶圆的多个半导体晶粒的原始位置的偏移量；
读取，其中由所述处理器读取关于所述移位测量的移位测量值；
存储，其中由所述处理器将所述移位测量值存储至数据库中；
执行，其中由所述处理器执行关于所述移位测量值以及所述读取的多个先前移位测量值的特定模型；
确定，其中由所述处理器基于所述执行的结果确定预测的移位测量值，所述预测的移位测量值有关于用于处理的新半导体晶圆上的多个新半导体晶粒将来的偏移量；以及
自动放置，其中由所述处理器将所述拾放装置的放置硬件自动放置在多个位置，以根据所述预测的移位测量值在所述新半导体晶圆上生成所述多个新半导体晶粒。
16.根据权利要求15所述的拾放装置，其特征在于，所述特定模型包括数学模型。
17.根据权利要求16所述的拾放装置，其特征在于，所述数学模型包括一维模型，所述一维模型选自由多项式模型、超越模型、分段模型和人工输入模型组成的组。
18.根据权利要求16所述的拾放装置，其特征在于，所述数学模型包括多维模型，所述多维模型选自由多变量多项式模型、薄板样条模型和人工输入模型组成的组。
19.根据权利要求15所述的拾放装置，其特征在于，所述方法还包括：
生成，其中由所述处理器响应所述自动放置而执行所述放置硬件，根据所述预测的移位测量值在所述新半导体晶圆内生成所述多个新半导体晶粒。
20.根据权利要求15所述的拾放装置，其特征在于，所述方法还包括：
自动移位，其中由所述处理器根据所述预测的移位测量值，将处于多个新位置的所述新半导体晶圆进行自动移位。
CN201780032129.2A 2016-06-02 2017-06-02 半导体晶粒偏移补偿变化 Active CN109429528B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201662344820P 2016-06-02 2016-06-02
US62/344,820 2016-06-02
PCT/US2017/035714 WO2017210576A1 (en) 2016-06-02 2017-06-02 Semiconductor die offset compensation variation

Publications (2)

Publication Number Publication Date
CN109429528A CN109429528A (zh) 2019-03-05
CN109429528B true CN109429528B (zh) 2023-07-07

Family

ID=60477971

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780032129.2A Active CN109429528B (zh) 2016-06-02 2017-06-02 半导体晶粒偏移补偿变化

Country Status (9)

Country Link
US (1) US11156993B2 (zh)
JP (1) JP7138569B2 (zh)
KR (1) KR102443310B1 (zh)
CN (1) CN109429528B (zh)
DE (1) DE112017002802T5 (zh)
MY (1) MY196886A (zh)
SE (1) SE544800C2 (zh)
SG (1) SG11201810017VA (zh)
WO (1) WO2017210576A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017210576A1 (en) 2016-06-02 2017-12-07 Universal Instruments Corporation Semiconductor die offset compensation variation
US11187992B2 (en) * 2017-10-23 2021-11-30 Applied Materials, Inc. Predictive modeling of metrology in semiconductor processes
CN113822009A (zh) * 2021-09-18 2021-12-21 武汉精创电子技术有限公司 晶粒排布方案自动生成方法、装置和系统

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003071708A (ja) * 2001-09-04 2003-03-12 Sony Corp 研磨方法および研磨装置
JP2007095987A (ja) * 2005-09-29 2007-04-12 Shin Etsu Handotai Co Ltd 半導体ウェーハの製造方法及び研削装置
CN101340565A (zh) * 2007-07-04 2009-01-07 索尼株式会社 摄像系统和校正摄像机装配误差的方法
CN101461053A (zh) * 2006-09-05 2009-06-17 东京毅力科创株式会社 基板定位方法、基板位置检测方法、基板回收方法
CN102017121A (zh) * 2008-05-07 2011-04-13 朗姆研究公司 使用通过系列晶片运动获得的补偿值的晶片动态对准

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6374149B1 (en) * 1998-05-18 2002-04-16 Texas Instruments Incorporated System and method for determining the center of a wafer on a wafer table
JP3391287B2 (ja) * 1999-02-23 2003-03-31 松下電器産業株式会社 半導体チップのピックアップ方法
JP3416091B2 (ja) * 2000-01-21 2003-06-16 株式会社新川 ボンディング装置およびボンディング方法
US6625497B2 (en) * 2000-11-20 2003-09-23 Applied Materials Inc. Semiconductor processing module with integrated feedback/feed forward metrology
US6802045B1 (en) * 2001-04-19 2004-10-05 Advanced Micro Devices, Inc. Method and apparatus for incorporating control simulation environment
JP3708031B2 (ja) * 2001-06-29 2005-10-19 株式会社日立製作所 プラズマ処理装置および処理方法
US6965432B2 (en) * 2002-06-07 2005-11-15 Taiwan Semiconductor Manufacturing Co., Ltd. Non-invasive wafer transfer position diagnosis and calibration
US6900877B2 (en) * 2002-06-12 2005-05-31 Asm American, Inc. Semiconductor wafer position shift measurement and correction
US7248353B2 (en) 2003-05-30 2007-07-24 Ebara Corporation Method and apparatus for inspecting samples, and method for manufacturing devices using method and apparatus for inspecting samples
WO2005053007A1 (ja) * 2003-11-28 2005-06-09 Nikon Corporation 露光方法及びデバイス製造方法、露光装置、並びにプログラム
JP4384899B2 (ja) * 2003-12-05 2009-12-16 株式会社テクノホロン デバイスチップ位置測定方法
US6934661B2 (en) * 2003-12-16 2005-08-23 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer edge detector
US7792595B1 (en) * 2004-03-30 2010-09-07 Synopsys, Inc. Method and system for enhancing the yield in semiconductor manufacturing
US7289865B2 (en) * 2004-07-14 2007-10-30 Asm America, Inc. Optimization algorithm to optimize within substrate uniformities
KR100660861B1 (ko) * 2005-02-23 2006-12-26 삼성전자주식회사 반도체 공정 결과를 예측하고 제어하는 반도체 공정 제어장치
US7184853B2 (en) * 2005-05-18 2007-02-27 Infineon Technologies Richmond, Lp Lithography method and system with correction of overlay offset errors caused by wafer processing
JP5077770B2 (ja) * 2006-03-07 2012-11-21 株式会社ニコン デバイス製造方法、デバイス製造システム及び測定検査装置
JP4873230B2 (ja) * 2006-05-19 2012-02-08 株式会社ニコン 露光方法、露光装置、計測方法及び計測装置
US20080074678A1 (en) 2006-09-26 2008-03-27 Tokyo Electron Limited Accuracy of optical metrology measurements
US8798966B1 (en) * 2007-01-03 2014-08-05 Kla-Tencor Corporation Measuring critical dimensions of a semiconductor structure
US20080188016A1 (en) * 2007-02-02 2008-08-07 Texas Instruments, Inc. Die detection and reference die wafermap alignment
JP2010245508A (ja) * 2009-03-16 2010-10-28 Micronics Japan Co Ltd ウェハアライメント装置及びウェハアライメント方法
JP4644294B2 (ja) 2009-05-14 2011-03-02 株式会社新川 ボンディング装置及びボンディング方法
JP5538814B2 (ja) * 2009-10-26 2014-07-02 キヤノン株式会社 シート処理装置システム及びシート処理装置
US8148239B2 (en) * 2009-12-23 2012-04-03 Intel Corporation Offset field grid for efficient wafer layout
US8682617B2 (en) * 2011-07-21 2014-03-25 Bank Of America Corporation Evaluating models using forecast error attribution
JP6116827B2 (ja) * 2012-08-07 2017-04-19 シャープ株式会社 半導体装置の製造方法及び半導体装置の製造装置
KR102070086B1 (ko) * 2013-02-13 2020-01-29 삼성전자주식회사 타겟 값을 보정하여 공정을 수행하는 방법 및 공정 시스템
JP5825502B2 (ja) * 2013-02-27 2015-12-02 株式会社東京精密 プローブ装置
TWI523129B (zh) * 2013-09-03 2016-02-21 國立清華大學 半導體批次生產派工方法
US9087176B1 (en) * 2014-03-06 2015-07-21 Kla-Tencor Corporation Statistical overlay error prediction for feed forward and feedback correction of overlay errors, root cause analysis and process control
US9291576B2 (en) * 2014-07-11 2016-03-22 Intel Corporation Detection of defect in die
WO2017210576A1 (en) 2016-06-02 2017-12-07 Universal Instruments Corporation Semiconductor die offset compensation variation

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003071708A (ja) * 2001-09-04 2003-03-12 Sony Corp 研磨方法および研磨装置
JP2007095987A (ja) * 2005-09-29 2007-04-12 Shin Etsu Handotai Co Ltd 半導体ウェーハの製造方法及び研削装置
CN101461053A (zh) * 2006-09-05 2009-06-17 东京毅力科创株式会社 基板定位方法、基板位置检测方法、基板回收方法
CN101340565A (zh) * 2007-07-04 2009-01-07 索尼株式会社 摄像系统和校正摄像机装配误差的方法
CN102017121A (zh) * 2008-05-07 2011-04-13 朗姆研究公司 使用通过系列晶片运动获得的补偿值的晶片动态对准

Also Published As

Publication number Publication date
MY196886A (en) 2023-05-08
DE112017002802T5 (de) 2019-03-14
SG11201810017VA (en) 2018-12-28
SE544800C2 (en) 2022-11-22
JP7138569B2 (ja) 2022-09-16
KR102443310B1 (ko) 2022-09-14
JP2019522357A (ja) 2019-08-08
US11156993B2 (en) 2021-10-26
CN109429528A (zh) 2019-03-05
WO2017210576A1 (en) 2017-12-07
SE1851419A1 (en) 2018-11-14
US20200301404A1 (en) 2020-09-24
KR20190015243A (ko) 2019-02-13

Similar Documents

Publication Publication Date Title
CN109429528B (zh) 半导体晶粒偏移补偿变化
US9122261B2 (en) Apparatus and method for real-time sequential quadratic programming in industrial process control systems
TWI803690B (zh) 推估方法、推估裝置、模型之產生方法及學習裝置
US10345794B2 (en) Product quality prediction method for mass customization
CN109074529B (zh) 匹配记录的方法、调度维护的方法和装置
US5960185A (en) Method and apparatus for wafer disposition based on systematic error modeling
US20060052897A1 (en) System and method for semiconductor manufacturing automation
US20090106002A1 (en) Process simulation framework
CN113470091B (zh) 轮毂点云配准方法、装置、电子设备和存储介质
CN107909216B (zh) 一种零件实际生产周期预测方法
CN110928265B (zh) 数据处理方法、装置与系统、以及计算器可读取记录介质
US20110022613A1 (en) Method and System for Qualifying CAD Objects
CN111832147A (zh) 用于玻璃弯曲成型的方法、设备和系统
CN112631200A (zh) 一种机床轴线测量方法以及装置
Kwon et al. Integrated remote control of the process capability and the accuracy of vision calibration
Kim et al. Computational metrology: enabling full-lot high-density fingerprint information without adding wafer metrology budget, and driving improved monitoring and process control
US20160041479A1 (en) Focus correction method, focus correction apparatus and non-transitory computer-readable recording medium
Franaszek et al. Improving rigid-body registration based on points affected by bias and noise
JP7424670B2 (ja) 塗布装置
US20230238291A1 (en) Process control system including process condition determination using attribute-relative process condition
CN116050220B (zh) 基于sdas分布的转向节疲劳耐久仿真分析方法与装置
Kim et al. Process margin improvement through finger-print removal based on scanner leveling data
CN112884828B (zh) 遮挡元件位置的监控方法、系统、电子设备和存储介质
TW202240155A (zh) 藉由將底片分割成子模組而包含記錄的底片的即時分析及校正的數位直接記錄裝置
CN107220429B (zh) 一种器件建模中最优器件的自动选择方法及系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant