KR102443310B1 - 반도체 다이 오프셋 보상 변동 - Google Patents

반도체 다이 오프셋 보상 변동 Download PDF

Info

Publication number
KR102443310B1
KR102443310B1 KR1020187033956A KR20187033956A KR102443310B1 KR 102443310 B1 KR102443310 B1 KR 102443310B1 KR 1020187033956 A KR1020187033956 A KR 1020187033956A KR 20187033956 A KR20187033956 A KR 20187033956A KR 102443310 B1 KR102443310 B1 KR 102443310B1
Authority
KR
South Korea
Prior art keywords
processor
model
movement
new
semiconductor
Prior art date
Application number
KR1020187033956A
Other languages
English (en)
Other versions
KR20190015243A (ko
Inventor
찰스 앤드류 쿠츠
존 조셉 피추라
막심 팩투로비치
Original Assignee
유니버셜 인스트루먼츠 코퍼레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 유니버셜 인스트루먼츠 코퍼레이션 filed Critical 유니버셜 인스트루먼츠 코퍼레이션
Publication of KR20190015243A publication Critical patent/KR20190015243A/ko
Application granted granted Critical
Publication of KR102443310B1 publication Critical patent/KR102443310B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/418—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS], computer integrated manufacturing [CIM]
    • G05B19/41885—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS], computer integrated manufacturing [CIM] characterised by modeling, simulation of the manufacturing system
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F16/00—Information retrieval; Database structures therefor; File system structures therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/45—Nc applications
    • G05B2219/45031—Manufacturing semiconductor wafers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Abstract

자동화된 집기 및 놓기 장치 반도체 디바이스 배치 과정을 개선하기 위한 방법 및 시스템이 제공된다. 방법은 처리 동안 반도체 웨이퍼의 복수의 반도체 다이의 원래의 배치로부터 오프셋과 연관된 이동 측정을 자동으로 실행하는 단계를 포함한다. 연관된 이동 측정값은 이전에 측정된 이동 측정의 이전에 검색된 이동 측정값을 포함하는 데이터베이스에서 검색되고 이에 저장된다. 명시된 모델은 모든 이동 측정값에 대하여 실행되고 그리고 처리 동안 새로운 반도체 웨이퍼 상의 새로운 복수의 반도체 다이에 대한 미래의 오프셋과 연관된 예측된 이동 측정값이 결정된다. 집기 및 놓기 장치의 배치 하드웨어는 예측된 이동 측정값에 따라 새로운 반도체 웨이퍼 상에 새로운 복수의 반도체 다이를 생성하기 위한 다수의 위치에 배치된다.

Description

반도체 다이 오프셋 보상 변동
본 개시내용은 일반적으로 집적 회로, 더 구체적으로, 다이 배치의 확률적으로 제공된 이동을 보상하도록 집적 회로의 반도체 재료의 다이의 배치를 수학적으로 모델링, 예측 및 조정하기 위한 시스템, 방법 및 툴에 관한 것이다.
집적 회로 패키지를 대량 생산하기 위한 현대의 산업 공정은 전자 조립체의 나중의 단계에서 차후의 사용을 위해 수천의 패키지를 동시에 생성하도록 반도체 다이를 웨이퍼 같은 패턴으로 배열하는 것 그리고 이어서 성형 수지의 액화된 형태를 사용하는 것을 종종 수반한다. 이 집적 회로 생산 공정은 매우 정확한 다이 배치 필요조건에 의존적일 수도 있다. 그러나, 이러한 수준의 정확도는 현재 이용 가능한 기술을 사용하여 달성할 수도 없다. 분명히, 현재의 공정은 다이 오정렬 및 그 결과, 집적 회로 제품의 증가된 결함률을 야기할 수도 있는 다이 배치의 확률적으로 제공된 이동에 영향을 받는다.
현재 이용 가능한 보상 방법은 제한된다. 방법은 상이한 웨이퍼 영역에서 변위의 변동을 정정하고자 시도하도록 다이의 공칭 위치로부터 다이의 평균 오프셋을 계산하거나 또는 선형 회귀 모델을 사용하는 것으로 제한된다. 일부 경우에서, 다이 또는 웨이퍼에 대한 조정은 원하는 값을 제품 조정 목록에 삽입함으로써, 수동으로 행해진다.
이전의 기법의 제한의 일부는 기판 형상, 주형 침전, 접착제 두께의 변동, 다이 형상과 크기뿐만 아니라 많은 다른 원인의 상세 사항 때문에 국부적 변동을 금하지 못하는 국부적 조정의 부재를 포함할 수도 있다. 이전의 모델 및 기법의 제한은 상이한 배치 모듈(즉, 손 및/또는 스핀들) 간의 변동 때문에 그리고 역류 효과가 발생할 수도 있는 웨이퍼의 에지 근방에서 실패하기 쉽고, 조정의 현재의 방법 및 시스템은 다수의 모델이 생성 및 겹쳐지길 요구할 수도 있고, 이는 부가적인 오류를 도입한다.
이와 같이, 다이 오프셋 변동을 보상하도록 개선된 시스템, 방법 및 툴이 기술에서 잘 수용될 것이다.
본 발명의 제1 양상은, 집기 및 놓기 장치(pick and place apparatus)의 프로세서에 의해, 처리 동안 반도체 웨이퍼의 복수의 반도체 다이의 원래의 배치로부터 오프셋과 연관된 이동 측정을 자동으로 실행하는 단계; 프로세서에 의해, 이동 측정과 연관된 이동 측정값을 검색하는 단계; 데이터베이스의 프로세서에 의해, 이동 측정값을 저장하는 단계로서, 데이터베이스는 처리 동안 이전의 복수의 반도체 웨이퍼의 이전의 복수의 반도체 다이를 위한 원래의 배치로부터 오프셋에 대한 이전에 측정된 이동 측정과 연관된 복수의 이전에 검색된 이동 측정값을 포함하는, 이동 측정값을 저장하는 단계; 프로세서에 의해, 이동 측정값 및 복수의 이전에 검색된 이동 측정값에 대하여 명시된 모델을 실행하는 단계; 실행 단계의 결과에 기초하여 프로세서에 의해, 처리 동안 새로운 반도체 웨이퍼 상의 새로운 복수의 반도체 다이에 대한 미래의 오프셋과 연관된 예측된 이동 측정값을 결정하는 단계; 및 프로세서에 의해, 예측된 이동 측정값에 따라 새로운 반도체 웨이퍼 상에 새로운 복수의 반도체 다이를 생성하기 위한 다수의 위치에 집기 및 놓기 장치의 배치 하드웨어를 자동으로 배치하는 단계를 포함하는, 자동화된 반도체 디바이스 배치 개선 방법을 제공한다.
본 발명의 제2 양상은, 컴퓨터 판독 가능 프로그램 코드를 저장한 컴퓨터 판독 가능 하드웨어 저장 디바이스를 포함하는 컴퓨터 프로그램 제품을 제공하고, 컴퓨터 판독 가능 프로그램 코드는 집기 및 놓기 장치의 프로세서에 의해 실행될 때 자동화된 반도체 디바이스 배치 개선 방법을 구현하는 알고리즘을 포함하되, 방법은, 프로세서에 의해, 처리 동안 반도체 웨이퍼의 복수의 반도체 다이의 원래의 배치로부터 오프셋과 연관된 이동 측정을 자동으로 실행하는 단계; 프로세서에 의해, 이동 측정과 연관된 이동 측정값을 검색하는 단계; 데이터베이스의 프로세서에 의해, 이동 측정값을 저장하는 단계로서, 데이터베이스는 처리 동안 이전의 복수의 반도체 웨이퍼의 이전의 복수의 반도체 다이를 위한 원래의 배치로부터 오프셋에 대한 이전에 측정된 이동 측정과 연관된 복수의 이전에 검색된 이동 측정값을 포함하는, 이동 측정값을 저장하는 단계; 프로세서에 의해, 이동 측정값 및 복수의 이전에 검색된 이동 측정값에 대하여 명시된 모델을 실행하는 단계; 실행 단계의 결과에 기초하여 프로세서에 의해, 처리 동안 새로운 반도체 웨이퍼 상의 새로운 복수의 반도체 다이에 대한 미래의 오프셋과 연관된 예측된 이동 측정값을 결정하는 단계; 및 프로세서에 의해, 예측된 이동 측정값에 따라 새로운 반도체 웨이퍼 상에 새로운 복수의 반도체 다이를 생성하기 위한 다수의 위치에 집기 및 놓기 장치의 배치 하드웨어를 자동으로 배치하는 단계를 포함한다.
본 발명의 제3 양상은, 컴퓨터-판독 가능 메모리 장치에 연결된 프로세서를 포함하는 집기 및 놓기 장치를 제공하고, 메모리 장치는 컴퓨터 프로세서에 의해 실행될 때 자동화된 반도체 디바이스 배치 개선 방법을 구현하는 명령어를 포함하되, 방법은, 프로세서에 의해, 처리 동안 반도체 웨이퍼의 복수의 반도체 다이의 원래의 배치로부터 오프셋과 연관된 이동 측정을 자동으로 실행하는 단계; 프로세서에 의해, 이동 측정과 연관된 이동 측정값을 검색하는 단계; 데이터베이스의 프로세서에 의해, 이동 측정값을 저장하는 단계로서, 데이터베이스는 처리 동안 이전의 복수의 반도체 웨이퍼의 이전의 복수의 반도체 다이를 위한 원래의 배치로부터 오프셋에 대한 이전에 측정된 이동 측정과 연관된 복수의 이전에 검색된 이동 측정값을 포함하는, 이동 측정값을 저장하는 단계; 프로세서에 의해, 이동 측정값 및 복수의 이전에 검색된 이동 측정값에 대하여 명시된 모델을 실행하는 단계; 실행 단계의 결과에 기초하여 프로세서에 의해, 처리 동안 새로운 반도체 웨이퍼 상의 새로운 복수의 반도체 다이에 대한 미래의 오프셋과 연관된 예측된 이동 측정값을 결정하는 단계; 및 프로세서에 의해, 예측된 이동 측정값에 따라 새로운 반도체 웨이퍼 상에 새로운 복수의 반도체 다이를 생성하기 위한 다수의 위치에 집기 및 놓기 장치의 배치 하드웨어를 자동으로 배치하는 단계를 포함한다.
본 발명은 유리하게는 집적 회로 패키지를 대량 생산할 수 있는 간단한 방법 및 연관된 시스템을 제공한다.
도 1은 본 발명의 실시형태에 따른, 다이 배치의 확률적으로 제공된 이동을 보상하도록 집적 회로의 반도체 재료의 다이의 배치를 수학적으로 모델링, 예측 및 조정함으로써 반도체 제조 과정을 개선하기 위한 시스템을 예시하는 도면.
도 2는 본 발명의 실시형태에 따른, 겹삼차 스플라인(bi-cubic spline)을 실행하기 위한 도 1의 시스템에 의해 실행된 구간적 스플라인 커브와 연관된 비규칙화된 경우를 예시하는 도면.
도 3은 본 발명의 실시형태에 따른, 반도체 제조 과정을 개선하기 위한 도 1의 시스템에 의해 실행된 구간적 베지어 커브(piecewise Bezier curve)를 예시하는 도면.
도 4는 본 발명의 실시형태에 따른, 반도체 제조 과정을 개선하기 위한 도 1의 시스템에 의해 실행된 구간적 베지어 커브를 나타내는 그래프.
도 5는 본 발명의 실시형태에 따른, 반도체 제조 과정을 개선하기 위한 도 1의 시스템에 의해 실행된 박판 스플라인(Thin-Plate Spline: TPS) 모델을 예시하는 도면.
도 6은 본 발명의 실시형태에 따른, TPS 피팅 모델과 연관된 웨이퍼를 예시하는 도면.
도 7은 본 발명의 실시형태에 따른, X-축 및 Y-축과 연관된 웨이퍼를 예시하는 도면.
도 8은 본 발명의 실시형태에 따른, 도 7의 웨이퍼에 대하여 X-축 레지듀얼(residual)과 연관된 시뮬레이션을 나타내는 그래프.
도 9는 본 발명의 실시형태에 따른, 도 7의 웨이퍼에 대하여 Y-축 레지듀얼과 연관된 시뮬레이션을 나타내는 그래프.
도 10은 본 발명의 실시형태에 따른, TPS 프로젝션(projection)과 연관된 웨이퍼를 예시하는 도면. 웨이퍼(1000)는 다이 제품 변위와 연관된 프로젝션을 예시한다.
도 11은 본 발명의 실시형태에 따른, 그래픽 사용자 인터페이스(GUI)를 예시하는 도면.
도 12는 본 발명의 실시형태에 따른, 대안적인 GUI를 예시하는 도면.
도 13은 본 발명의 실시형태에 따른, 웨이퍼 표현을 예시하는 도면.
도 14는 본 발명의 실시형태에 따른, 대안적인 웨이퍼 표현을 예시하는 도면.
도 15는 본 발명의 실시형태에 따른, 부가적인 웨이퍼 표현을 예시하는 도면.
도 16은 본 발명의 실시형태에 따른, GUI를 예시하는 도면.
도 17은 본 발명의 실시형태에 따른, GUI를 예시하는 도면.
도 18은 본 발명의 실시형태에 따른, 다이 배치의 확률적으로 제공된 이동을 보상하도록 집적 회로의 반도체 재료의 다이의 배치를 수학적으로 모델링, 예측 및 조정함으로써 반도체 제조 과정을 개선하기 위한 도 1의 시스템에 의해 작동되는 과정 흐름을 상세히 설명하는 알고리즘을 예시하는 도면.
도 19는 본 발명의 실시형태에 따른, 수학적 모델을 사용하여 다이 배치의 이동을 보상하는 방법을 구현하기 위한 시스템의 일부로서 포함될 수도 있는 컴퓨터 시스템의 블록도.
도 1은 본 발명의 실시형태에 따른, 다이 배치의 확률적으로 제공된 이동을 보상하도록 집적 회로의 반도체 재료의 다이의 배치를 수학적으로 모델링, 예측 및 조정함으로써 반도체 제조 과정을 개선하기 위한 시스템(100)을 예시한다. 시스템(100)은 특정한 반도체 제조 실행에 기초한 다수의 이력 입력을 위한 최상의 피팅 다이 배치 과정을 생성하기 위한 수개의 결합된 알고리즘(예를 들어, 다항 피팅 알고리즘, 선험적 피팅 알고리즘, 삼각 피팅 알고리즘, 구간적 피팅 알고리즘, 단일 및 다변수 피팅 알고리즘 등)을 실행하는 다수의 피팅 소프트웨어 애플리케이션(특화된 소프트웨어 코드를 포함함)을 결합하도록 작동된다. 시스템(100)은 다이 배치 과정이 임의의 크기 또는 형상의 칩 캐리어에 대해 수행되게 한다. 부가적으로, 시스템(100)은 (집기 및 놓기 기계의) 다수의 스핀들을 조정하기 위한 과정이 스핀들 간의 오프셋 차를 처리하게 한다.
개시된 시스템, 방법 및 툴의 아래에 설명된 실시형태의 설명은 예시로 제시되고 그리고 도면 또는 제공된 이미지에 대하여 제한되지 않는다.
도 1의 시스템(100)은 네트워크(7)를 통해 데이터베이스 시스템(21)에 연결된 (반도체) 집기 및 놓기 장치(104)를 포함한다. 집기 및 놓기 장치(104)는 제어기(14), 배치 하드웨어(19)(예를 들어, 로봇 암), 및 반도체 웨이퍼 배치를 위한 스핀들 조립체(23)를 포함한다. 제어기(14)는 제어 회로/논리(12) 및 메모리 시스템(8)을 포함한다. 메모리 시스템(8)은 생성된 소프트웨어 코드(17)를 포함한다. 집기 및 놓기 장치(104)는 내장형 디바이스를 포함할 수도 있다. 내장형 디바이스는 특화된 기능을 실행하기 위해 특별히 디자인된 컴퓨터 하드웨어와 소프트웨어(능력이 갖춰져 있거나 또는 프로그램 가능)의 조합을 포함한 전용 디바이스 또는 컴퓨터로서 본 명세서에 규정된다. 프로그램 가능한 내장형 컴퓨터 또는 디바이스는 특화된 프로그래밍 인터페이스를 포함할 수도 있다. 하나의 실시형태에서, 집기 및 놓기 장치(104)는 도 1 내지 도 19에 대하여 설명된 과정을 (독립적으로 또는 조합하여) 실행하기 위한 특화된(비포괄적) 하드웨어 및 회로(즉, 특화된 이산 비포괄적 아날로그, 디지털, 및 논리 기반 회로)를 포함한 특화된 하드웨어 디바이스를 포함할 수도 있다. 특화된 이산 비포괄적 아날로그, 디지털, 및 논리 기반 회로(예를 들어, 회로/논리(15) 등)는 다이 배치의 확률적으로 제공된 이동을 보상하도록 집적 회로의 반도체 재료의 다이의 배치를 수학적으로 모델링, 예측 및 조정함으로써 반도체 제조 과정을 개선하기 위한 자동화 과정을 구현하기 위해서만 디자인된 독점적으로 특별히 디자인된 컴포넌트(예를 들어, 응용 주문형 집적 회로(Application-Specific Integrated Circuit: ASIC)와 같은 특화된 집적 회로)를 포함할 수도 있다. 메모리 시스템(8)은 단일의 메모리 시스템을 포함할 수도 있다. 대안적으로, 메모리 시스템(8)은 복수의 메모리 시스템을 포함할 수도 있다. 네트워크(7)는 그 중에서도, 근거리 통신망(local area network: LAN), 광역 통신망(wide area network: WAN), 인터넷, 무선 네트워크 등을 포함한 임의의 유형의 네트워크를 포함할 수도 있다.
본 개시내용의 실시형태는 본 명세서에 설명된 실시형태와 일치하여 과거에 이전에 발생했을 수도 있는 이동의 측정으로부터 수집된 이력 데이터에 기초하여 미래의 변위의 가능성을 예측하도록 수학적 모델을 사용함으로써 다이 배치의 이동을 보상하는 신뢰할 수 있는 방식을 제공할 수도 있는 시스템, 방법 및 툴을 제공한다. 예측된 값은 다이 또는 웨이퍼 배치의 공칭 값을 재조정하도록 사용될 수도 있어서 그래서 확률적 영향을 무효화 또는 최소화한다.
본 명세서에 개시된 방법, 시스템 및 툴은 예를 들어, 다항, 선험적, 삼각, 구간적, 단일, 다변수 및 당업자에게 알려진 다른 것을 포함하지만 이로 제한되지 않는 수개의 유형의 수학적 피팅 모델을 조합함으로써, 표준화된 회귀 기법을 넘어 다양한 기법 및 특징을 포함할 수도 있다. 수학적 모델의 실시형태는 특정한 생산 실행을 위한 최상의 피팅 시나리오를 생성하도록 적용될 수도 있다. 일부 실시형태에서, 선택된 수학적 모델에 적용된 최상의 피팅 시나리오는 집적 회로를 생성하는 시스템에 이전에 입력된 단일 또는 다수의 이력 입력에 기초할 수도 있다. 다음은 본 개시내용의 시스템, 방법 및 툴에 의해 사용 또는 수행될 수도 있는 피팅 모델의 더 상세한 목록을 개시한다. 다음의 목록은 전반적인(성형) 및 국부적(헤드, 스핀들) 모델과 연관된 소프트웨어 코드 기반 수학적 피팅 모델의 예를 예시한다:
1. 1차원 피팅 모델, 예컨대, 그 중에서도, 다항 모델(예를 들어, 상수, 일차, 이차, 삼차 등), 선험적 모델(지수, 로그 등), 구간적 모델(폴리, 트랜스, 스플라인(spline), 베지어(Bezier) 등), 수동 입력 모델(예를 들어, 오프셋, 커브, 블렌딩 및 이동) 등.
2. 2차원 피팅 모델, 예컨대, 그 중에서도, 다변수 다항 입력 모델, 선험적 입력 모델, 박판 스플라인(thin plate spline: TPS) 규칙화된/비규칙화된 입력 모델, 수동 입력 모델(오프셋, 표면 드래그 등) 등.
일부 실시형태에서, 활용된 수학적 모델은 다항 회귀 모델을 포함할 수도 있다. 다항 회귀 모델은 독립 변수(x)와 종속 변수(y) 간의 관계가 "n"차 다항식으로서 모델링될 수도 있는 선형 회귀의 형태일 수도 있다. 다항 회귀 모델과 연관된 해답은 다음과 같이 제공될 수도 있다:
1. 데이터 포인트(
Figure 112018116891830-pct00001
)의 수열(
Figure 112018116891830-pct00002
)에 대한 해답은
Figure 112018116891830-pct00003
의 제곱을 최소화하고, 이는 최소-자승 근사법으로도 알려져 있다.
2. 전술한 수열은 다음과 같은 벡터/행렬 형태로 변환될 수도 있다:
Figure 112018116891830-pct00004
3. 발생된 해답은 예를 들어, 계수(
Figure 112018116891830-pct00005
)를 획득하도록 가우스-조단 소거법(Gauss-Jordan elimination)을
Figure 112018116891830-pct00006
에 적용함으로써 획득된다.
일부 실시형태에서, 수학적 모델링 알고리즘은 위에서 설명된 바와 같은 다항 회귀 모델과 매우 유사할 수도 있는, 지수 회귀 기법과 로그 회귀 기법의 조합을 포함할 수도 있다. 그러나, 지수/로그 회귀 알고리즘 하에서, 수학 함수는 먼저 거듭제곱될 수도 있거나 또는 로그를 취할 수도 있고, 다항 회귀와 유사한 절차의 나머지를 수행하는 것이 이어질 수도 있다.
소프트웨어 코드 기반 수학적 피팅 모델의 목록에서 위에서 주지된 바와 같이, 1차원 피팅 모델(1차원 피팅)의 예는 구간적 피팅을 더 포함할 수도 있다. 구간적 스플라인 및 구간적 베지어 피팅 해답의 예는 아래에, 도 2 및 도 3에 대하여 다음과 같이 실증된다.
도 2는 본 발명의 실시형태에 따른, 겹삼차 스플라인을 실행하는 도 1의 시스템(100)에 의해 실행된 구간적 스플라인 커브(200)와 연관된 비규칙화된 경우를 예시한다. 스플라인 커브(200)의 조건에 대한 해답은 정확한 보간법을 제공하는 삼차 다항의 다음의 세트에 의해 제공될 수도 있다:
1.
Figure 112018116891830-pct00007
2.
Figure 112018116891830-pct00008
도 3은 본 발명의 실시형태에 따른, 반도체 제조 과정을 개선하기 위한 도 1의 시스템(100)에 의해 실행된 구간적 베지어 커브(300)를 예시한다.
도 4는 본 발명의 실시형태에 따른, 반도체 제조 과정을 개선하기 위한 도 1의 시스템(100)에 의해 실행된 구간적 베지어 커브(300)를 나타내는 그래프(400)를 예시한다. 그래프(400)는 데이터의 불규칙 잡음을 처리하기 위한 근사 피팅을 예시한다.
도 5는 본 발명의 실시형태에 따른, 반도체 제조 과정을 개선하기 위한 도 1의 시스템(100)에 의해 실행된 TPS(501) 모델을 예시한다. TPS(500) 모델은 2차원 표면 피팅(2차원 표면 피팅) 알고리즘이 본 발명의 시스템, 방법 및 툴에 의해 적용되게 한다. 예를 들어, 예시적인 실시형태에서, TPS 모델(500)은 임의적인(순서가 정해지지 않은) 위치의 모든 점을 통과하는 최소한으로 블렌딩된 표면을 생성하기 위한 원활한 보간법을 생성하도록 사용될 수도 있다.
도 6은 본 발명의 실시형태에 따른, TPS 피팅 모델과 연관된 웨이퍼(600a, 600b 및 600c)를 예시한다. TPS 피팅 모델을 실행하는 것은 다음을 제외하고 구간적 다항 모델과 유사한 과정을 포함할 수도 있다: 피팅된 값이 독립적인 x 및 y를 가진 단일의 변수 함수(예를 들어, 1차원 다항식)를 포함하는 대신, x 및 y의 이중-변수 함수를 동시에 포함할 수도 있도록 2차원으로 확장될 수도 있다. TPS 피팅 모델을 채용하는 실시형태는 표면이 규칙화 기법의 사용을 통해 보간법 아티팩트(artifact)를 방지하고 그리고 잡음을 처리하도록 어느 정도 가까이 또는 정확히 모든 점을 통과해야 하는지를 제어할 수도 있다. 규칙화 기법은 다음과 같이 예시된다:
1. 웨이퍼(600a)는 규칙화를 포함하지 않는다.
2. 웨이퍼(600b)는 1%의 현재 축척의 규칙화를 포함한다.
3. 웨이퍼(600c)는 10%의 현재 축척의 규칙화를 포함한다.
TPS 피팅 모델의 일부 실시형태에서, 피팅은 높이와 같은 단일의 매개변수로 제한될 수도 있다. 다차원 피팅인 다른 실시형태에서, 다수의 모델이 동시에 사용될 수도 있다. λ-매개변수가 표면 웨이퍼(600a, 600b 및 600c)를 완화하여 국부적 잡음 결점을 가질 경향을 줄여주는 경향이 있다. TPS 피팅의 실시형태는 다음과 같이 규정될 수도 있다:
피팅된 표면 값(
Figure 112018116891830-pct00009
)은
Figure 112018116891830-pct00010
를 통해 주어지고, 여기서
Figure 112018116891830-pct00011
는 피팅된 점을 포함하고,
Figure 112018116891830-pct00012
Figure 112018116891830-pct00013
는 제어점을 포함하며,
Figure 112018116891830-pct00014
는 TPS 기초 함수를 포함하고, 그리고
Figure 112018116891830-pct00015
는 전체 계수의 벡터 세트를 포함한다.
부가적으로,
Figure 112018116891830-pct00016
함수의 중요한 특성은 이것이 굽힘 에너지를 다음과 같이 최소화한다는 것이다.
Figure 112018116891830-pct00017
따라서, 보간법이 필요한 평활도를 달성하도록 작동된다.
TPS 피팅 과정에 대한 해답은 다음과 같이 설명된다:
벡터(
Figure 112018116891830-pct00018
및
Figure 112018116891830-pct00019
)를 찾아내기 위해서, 다음의 방정식이 풀려야 한다:
Figure 112018116891830-pct00020
이에 따라 행렬(
Figure 112018116891830-pct00021
)의 역이 수반된다.
부가적으로, 벡터(
Figure 112018116891830-pct00022
)는 n개의 제어점의 각각에서 z-값으로 이루어진다. 0은 0 값인 3×1 벡터/3×3 행렬을 포함하고 그리고 K-행렬은 다음에 의해 주어진 n×n 행렬을 포함한다:
Figure 112018116891830-pct00023
여기서 λ는 규칙화 매개변수(즉, 사용자 입력)이다.
Figure 112018116891830-pct00024
행렬은 다음과 같은 제어점 데이터를 포함한다:
Figure 112018116891830-pct00025
TPS 피팅 알고리즘의 실시형태는 다음과 같이 규정될 수도 있다:
1. 제어점(
Figure 112018116891830-pct00026
)의 각각의 쌍에 대한 행렬 구성요소(
Figure 112018116891830-pct00027
)를 계산하라.
2. 대각선 값(α)을 계산하라.
3. 행렬(
Figure 112018116891830-pct00028
)을 생성하라.
4.
Figure 112018116891830-pct00029
를 획득하도록 L의 역을 찾고 그리고 양변에 역을 곱함으로써 행렬 방정식을 풀어라.
5. 피팅 격자의 각각의 점에 대해, z( x,y )를 풀어라.
도 7은 본 발명의 실시형태에 따른, X-축 및 Y-축과 연관된 웨이퍼(700)를 예시한다. 웨이퍼(700)는 임의의 크기 또는 형상의 캐리어(플랫폼)를 활용하도록 구성될 수도 있다. 예를 들어, 캐리어는 둥근, 정사각형, 직사각형 등의 형상을 포함한다. 일부 실시형태에서, 본 발명의 시스템, 방법 및 툴은 집기 및 놓기 장치의 다수의 스핀들의 조정 또는 정비를 가능하게 할 수도 있다. 부가적으로, 스핀들의 배치 위치는 함께 분류될 수도 있거나 또는 명시된 배열로 분류될 수도 있어서 스핀들 대 스핀들 차를 발생시킨다. 게다가, 본 명세서에 설명된 시스템, 툴 및 방법은 다이의 정밀한 그리고 거의 완벽한 피팅을 제공하는 명시된 모델링 알고리즘을 포함할 수도 있어서 표준 오차 내에 있도록 생산 시 거의 모든 미래의 변동을 수용하여 관찰 가능한 확률적 영향을 감소 또는 제거한다. 부가적으로, 시스템의 예상된 공정 효율은 장비의 반복성 내에서 측정된 자연의 백색-잡음 변동에 의해서만 제한될 수도 있다. 발생할 수도 있는 임의의 반복 가능한 이동이 완전히 조정될 수도 있다. 게다가, 수학적 모델의 실시형태는 시스템 및 연관된 모델링 알고리즘의 정확도를 더 개선하도록 시스템의 수개의 실행으로부터 생성된 입력 데이터 및/또는 출력 데이터를 결합하는 것을 허용할 수도 있다. 게다가, 본 명세서에 설명된 시스템, 방법 및 툴의 실시형태는 완전히 자동화될 수도 있다. 따라서 시스템, 방법 및 툴은 요청된 태스크를 감소된 시간량으로 수행할 수도 있고 그리고 태스크를 수행하기 위해 요구되는 인력을 더 감소시킬 수도 있다.
본 명세서에 설명된 방법, 시스템 및 툴의 일부 실시형태에서, 모델링 알고리즘을 재생성하도록 스프레드시트 소프트웨어 또는 대안적인 소프트웨어 툴을 사용하는 것이 가능할 수도 있다. 나중에, 시스템에 의해 생산될 반도체 제품은 수동 데이터 입력을 통해 변경될 수도 있다. 대안적인 실시형태에서, 시스템, 방법 및 툴의 일련의 시행 착오 실행은 자동화된 측정 디바이스, 예컨대, AOI의 도움으로 수행될 수도 있다. AOI는 이전의 생산 실행으로부터 이력 데이터를 사용함으로써 또는 시행 착오 실행의 결과로서 제공된 정보를 고려하여 큰 규모의 통계 분석 및 정정된 패턴 생성을 수행하도록 충분한 양의 데이터를 제공할 수도 있다. 웨이퍼(700)는 제품 변위를 처리하는 제품 데이터의 프로젝션 및 AOI 데이터를 가진 TPS 피팅의 실시예를 제공한다.
도 8은 본 발명의 실시형태에 따른, 도 7의 웨이퍼(700)에 대하여 X-축 레지듀얼과 연관된 시뮬레이션을 나타내는 그래프(800)를 예시한다.
도 9는 본 발명의 실시형태에 따른, 도 7의 웨이퍼(700)에 대하여 Y-축 레지듀얼과 연관된 시뮬레이션을 나타내는 그래프(900)를 예시한다.
도 10은 본 발명의 실시형태에 따른, TPS 프로젝션과 연관된 웨이퍼(1000)를 예시한다. 웨이퍼(1000)는 다이 제품 변위와 연관된 프로젝션을 예시한다.
도 11은 본 발명의 실시형태에 따른, 그래픽 사용자 인터페이스(graphical user interface: GUI)(1100)의 웨이퍼(1000)를 예시한다. GUI(1100)는 대부분의 운영 시스템 환경과 호환 가능할 수도 있고 그리고 임의의 제3자 설치를 요구하지 않는다. GUI(1100)는 웨이퍼(1102), 다이(1104) 및 기준점(1108)(즉, AOI)의 그래픽적 그리고 상호적인 표현을 제공하도록 구성된다. GUI(1100)의 상호적인 표현은 확장 가능한 그리고 상호적인 플롯팅(선형, 벡터, 표면 등) 과정을 가능하게 할 수도 있고 그리고 축당, 헤드당, 스핀들 저면 및 개별 점 저면당 다이 피팅을 구분하는 능력을 제공할 수도 있다. 부가적으로, GUI(1100)는 모델링된 값을 어느 정도로 블렌딩, 셔어팅(shirting) 또는 오프셋함으로써 데이터를 수동으로 조정하는 능력을 제공한다. GUI는 CI1 및/또는 AOI/XLS 포맷에 의해 완전히 지원될 수도 있고 그리고 데이터를 XML 및 CSV 포맷으로부터/으로 수입/수출하는 것을 허용할 수도 있다. 일부 실시형태에서, 본 명세서에 설명된 시스템 방법 및 툴은 컴퓨터 하드웨어의 컴퓨터 시스템 메모리 또는 메모리 디바이스 내로 로딩된 소프트웨어, 컴퓨터 코드, 프로그래밍 코드 또는 기계 코드로서 제공될 수도 있다.
도 12는 본 발명의 실시형태에 따른, GUI(1200)를 예시한다. GUI(1200)는 x 및 y 성형을 위한 데이터 플롯(1202a) 및 데이터 플롯(1202b)을 각각 예시한다.
도 13은 본 발명의 실시형태에 따른, 웨이퍼 표현(1300a 내지 1300f)을 예시한다. 웨이퍼 표현(1300a)은 제품 데이터 표현을 예시한다. 웨이퍼 표현(1300b)은 AOI 데이터 표현을 예시한다. 웨이퍼 표현(1300c)은 제품 더하기 AOI 데이터 표현을 예시한다. 웨이퍼 표현(1300d)은 벡터 플롯과 오버레이된, 제품 더하기 AOI 데이터 표현을 예시한다. 웨이퍼 표현(1300e)은 TPS 맵 평활한 데이터 표현을 예시한다. 웨이퍼 표현(1300f)은 개별적인 다이 변위를 예시하는 TPS 맵 양자화된 데이터 표현을 예시한다.
도 14는 본 발명의 실시형태에 따른, 웨이퍼 표현(1400a 및 1400b)을 예시한다. 웨이퍼 표현(1400a 및 1400b)은 x(웨이퍼 표현(1400a)) 및 y(웨이퍼 표현(1400b)) 방향과 동일한 벡터 플롯을 포함한다.
도 15는 본 발명의 실시형태에 따른, 웨이퍼 표현(1500a 및 1500b)을 예시한다. 웨이퍼 표현(1400a 및 1400b)은 벡터 플롯에 의해 오버레이된 x 좌표 및 y 좌표의 생성된 TPS 맵을 포함한다.
도 16은 본 발명의 실시형태에 따른, GUI(1600)를 예시한다. GUI(1600)는 커서 부분(1604) 아래에 AOI 점 정보를 예시하는 전체 벡터 플롯을 제공한다.
도 17은 본 발명의 실시형태에 따른, GUI(1700)를 예시한다. GUI(1700)는 TPS 모델을 적용한 후에 시뮬레이션된 레지듀얼을 제공한다.
도 18은 본 발명의 실시형태에 따른, 다이 배치의 확률적으로 제공된 이동을 보상하도록 집적 회로의 반도체 재료의 다이의 배치를 수학적으로 모델링, 예측 및 조정함으로써 반도체 제조 과정을 개선하기 위한 도 1의 시스템(100)에 의해 작동되는 과정 흐름을 상세히 설명하는 알고리즘을 예시한다. 도 18의 알고리즘의 단계의 각각은 컴퓨터 코드를 실행하는 컴퓨터 프로세서(들)에 의해 임의의 순서로 작동 및 실행될 수도 있다. 부가적으로, 도 18의 알고리즘의 단계의 각각은 도 1의 집기 및 놓기 장치(104)에 의해 작동 및 실행될 수도 있다. 단계(1800)에서, 처리 동안 반도체 웨이퍼의 복수의 반도체 다이의 원래의 배치로부터 오프셋과 연관된 이동 측정이 자동으로 실행된다. 단계(1802)에서, 이동 측정과 연관된 이동 측정값이 검색된다. 단계(1804)에서, 이동 측정값이 데이터베이스에 저장된다. 데이터베이스는 처리 동안 이전의 복수의 반도체 웨이퍼의 이전의 복수의 반도체 다이를 위한 원래의 배치로부터 오프셋에 대한 이전에 측정된 이동 측정과 연관된 저장된 복수의 이전에 검색된 이동 측정값을 포함한다. 단계(1808)에서, 명시된 모델은 이동 측정값 및 복수의 이전에 검색된 이동 측정값에 대하여 실행된다. 명시된 모델은 1차원 모델(다항 모델, 선험적 모델, 구간적 모델, 수동 입력 모델 등을 포함함) 및 2차원 모델(다변수 다항 모델, 박판 스플라인 모델, 수동 입력 모델 등을 포함함)을 포함할 수도 있는 수학적 모델을 포함한다. 단계(1810)에서, 처리 동안 새로운 반도체 웨이퍼의 새로운 복수의 반도체 다이에 대한 미래의 오프셋과 연관된 예측된 이동 측정값이 단계(1808)의 결과에 기초하여 결정된다. 단계(1812)에서, 상기 집기 및 놓기 장치의 배치 하드웨어(예를 들어, 로봇 암)는 예측된 이동 측정값에 따라 새로운 반도체 웨이퍼의 새로운 복수의 반도체 다이를 생성하기 위한 다수의 위치에 자동으로 배치된다. 단계(1814)에서, 새로운 복수의 반도체 다이는 예측된 이동 측정값에 따라 새로운 반도체 웨이퍼 내에 생성된다. 단계(1818)에서, 새로운 반도체 웨이퍼는 예측된 이동 측정값에 따라 복수의 새로운 위치로 자동으로 이동된다. 단계(1820)에서, 새로운 복수의 반도체 다이의 가상 이미지는 새로운 반도체 웨이퍼 상에 (GUI를 통해) 제공된다.
도 19는 본 개시내용의 실시형태에 따른, 수학적 모델을 사용하여 다이 배치의 이동을 보상하는 방법을 구현하기 위한 시스템의 일부로서 포함될 수도 있는 컴퓨터 시스템(500)의 블록도를 예시한다. 컴퓨터 시스템(500)은 일반적으로 프로세서(591), 프로세서(591)에 연결된 입력 디바이스(592), 프로세서(591)에 연결된 출력 디바이스(593), 및 프로세서(591)에 각각 연결된 메모리 디바이스(594 및 595)를 포함할 수도 있다. 입력 디바이스(592), 출력 디바이스(593) 및 메모리 디바이스(594, 595)는 버스를 통해 프로세서(591)에 각각 연결될 수도 있다. 프로세서(591)는 실시형태에 의해 규정된 방식으로, 수학적 모델을 사용하여 다이 배치의 이동을 보상하는 방법을 구현할 수 있는 툴 및 프로그램을 위한 컴퓨터 코드(597)에 포함된 명령어를 실행하는 것을 포함하여, 계산을 수행할 수도 있고 그리고 컴퓨터(500)의 기능을 제어할 수도 있고, 컴퓨터 코드(597)의 명령어는 메모리 디바이스(595)를 통해 프로세서(591)에 의해 실행될 수도 있다. 컴퓨터 코드(597)는 위에서 상세히 설명된 바와 같은, 수학적 모델을 사용하여 다이 배치의 이동을 보상하는 방법을 구현하기 위한 하나 이상의 알고리즘을 구현할 수도 있는 소프트웨어 또는 프로그램 명령어를 포함할 수도 있다. 프로세서(591)는 컴퓨터 코드(597)를 실행한다. 프로세서(591)는 단일의 처리 장치를 포함할 수도 있거나 또는 하나 이상의 위치에서(예를 들어, 클라이언트 및 서버 상에서) 하나 이상의 처리 장치에 걸쳐 분산될 수도 있다.
메모리 디바이스(594)는 입력 데이터(596)를 포함할 수도 있다. 입력 데이터(596)는 컴퓨터 코드(597)에 의해 요구된 임의의 입력을 포함한다. 출력 디바이스(593)는 컴퓨터 코드(597)로부터 출력을 디스플레이한다. 메모리 디바이스(594 및 595) 중 하나 또는 둘 다는 내부에 포함된 컴퓨터 판독 가능 프로그램을 갖고/갖거나 내부에 저장된 다른 데이터를 가진 컴퓨터 사용 가능 저장 매체(또는 프로그램 저장 디바이스)로서 사용될 수도 있고, 컴퓨터 판독 가능 프로그램은 컴퓨터 코드(597)를 포함한다. 일반적으로, 컴퓨터 시스템(500)의 컴퓨터 프로그램 제품(또는, 대안적으로, 제작업자의 물품)은 컴퓨터 사용 가능 저장 매체(또는 상기 프로그램 저장 디바이스)를 포함할 수도 있다.
컴퓨터 코드(597) 및/또는 컴퓨터 프로그램 제품의 실시형태는 컴퓨터 시스템(500)의 하나 이상의 메모리 디바이스에 로딩된 다음의 소프트웨어를 포함할 수도 있다.
메모리 디바이스(594, 595)는 아래에 상세히 설명된 것을 포함하여, 임의의 공지된 컴퓨터 판독 가능 저장 매체를 포함한다. 하나의 실시형태에서, 메모리 디바이스(594, 595)의 캐시 메모리 소자는 컴퓨터 코드(597)의 명령어가 실행되는 동안 코드가 대용량 저장소로부터 검색되어야 하는 횟수를 감소시키도록 적어도 일부 프로그램 코드(예를 들어, 컴퓨터 코드(597))의 임시 저장을 제공할 수도 있다. 게다가, 프로세서(591)와 유사하게, 메모리 디바이스(594, 595)는 데이터 저장의 하나 이상의 유형을 포함하여, 단일의 물리적 위치에 있을 수도 있거나 또는 복수의 물리적 시스템에 걸쳐 다양한 형태로 분산될 수도 있다. 또한, 메모리 디바이스(594, 595)는 예를 들어, 근거리 통신망(local area network: LAN) 또는 광역 통신망(wide area network: WAN)에 걸쳐 분산된 데이터를 포함할 수 있다. 또한, 메모리 디바이스(594, 595)는 작동 시스템(미도시)을 포함할 수도 있고 그리고 도 1에 미도시된 다른 시스템을 포함할 수도 있다.
일부 실시형태에서, 컴퓨터 시스템(500)은 입력/출력(Input/Output: I/O) 인터페이스 및 컴퓨터 데이터 저장 장치에 더 연결될 수도 있다. I/O 인터페이스는 정보를 입력 디바이스(592) 또는 출력 디바이스(593)로 또는 이로부터 교환하기 위한 임의의 시스템을 포함할 수도 있다. 입력 디바이스(592)는 그 중에서도, 키보드, 마우스 등일 수도 있거나 또는 일부 실시형태에서 여과 시스템(110)일 수도 있다. 출력 디바이스(593)는 그 중에서도, 프린터, 플로터, 디스플레이 디바이스(예컨대, 컴퓨터 스크린), 자기 테이프, 외장형 하드디스크, 플로피 디스크 등일 수도 있다. 메모리 디바이스(594 및 595)는 그 중에서도, 하드디스크, 플로피 디스크, 자기 테이프, 광기억 장치, 예컨대, 콤팩트 디스크(compact disc: CD) 또는 디지털 비디오 디스크(digital video disc: DVD), 동적 임의 접근 메모리(dynamic random access memory: DRAM), 판독 전용 메모리(read-only memory: ROM) 등일 수도 있다. 버스는 컴퓨터(500) 내의 컴포넌트의 각각 간의 통신 링크를 제공할 수도 있고, 그리고 전기적, 광학적, 무선 등을 포함하여, 통신 링크의 임의의 유형을 포함할 수도 있다.
I/O 인터페이스는 정보(예를 들어, 데이터 또는 프로그램 명령어, 예컨대, 프로그램 코드(597))를 저장하고 그리고 정보를 컴퓨터 데이터 저장 장치(미도시)로부터 검색하게 할 수도 있다. 컴퓨터 데이터 저장 장치는 아래에 설명되는, 공지된 컴퓨터-판독 가능 저장 매체를 포함한다. 하나의 실시형태에서, 컴퓨터 데이터 저장 장치는 비휘발성 데이터 저장 디바이스, 예컨대, 자기 디스크 드라이브(즉, 하드디스크 드라이브) 또는 광 디스크 드라이브(예를 들어, CD-ROM 디스크를 수용하는 CD-ROM 드라이브)일 수도 있다.
당업자에 의해 이해될 바와 같이, 제1 실시형태에서, 본 발명은 방법일 수도 있고; 제2 실시형태에서, 본 발명은 시스템일 수도 있고; 그리고 제3 실시형태에서, 본 발명은 컴퓨터 프로그램 제품일 수도 있다. 본 발명의 실시형태의 컴포넌트 중 임의의 것은 미래의 다이 변위의 가능성을 예측하도록 수학적 모델을 사용하여 다이 배치의 이동을 보상하는 것에 대하여 컴퓨팅 인프라스트럭처를 배치 또는 통합하도록 제공하는 서비스 제공자에 의해 배치, 관리, 서비스 등이 될 수 있다. 따라서, 본 발명의 실시형태는 컴퓨터 인프라스트럭처를 지원하기 위한 과정을 개시하고, 과정은 하나 이상의 프로세서(들)(591)를 포함한 컴퓨터 시스템(예를 들어, 컴퓨터(500))에 컴퓨터-판독 가능 코드(예를 들어, 프로그램 코드(597))를 통합, 호스팅, 유지하는 것 중 적어도 하나를 위한 적어도 하나의 지원 서비스를 제공하는 것을 포함하고, 프로세서(들)는 컴퓨터 시스템이 미래의 다이 변위의 가능성을 예측하도록 수학적 모델을 사용하여 다이 배치의 이동을 보상하게 하는 컴퓨터 코드(597)에 포함된 명령어를 수행한다. 또 다른 실시형태는 컴퓨터 인프라스트럭처를 지원하기 위한 과정을 개시하고, 과정은 컴퓨터-판독 가능 프로그램 코드를 프로세서를 포함한 컴퓨터 시스템에 통합하는 것을 포함한다.
통합 단계는 프로그램 코드를 프로세서의 사용을 통해 컴퓨터 시스템의 컴퓨터-판독 가능 저장 디바이스에 저장하는 것을 포함한다. 프로그램 코드는 프로세서에 의해 실행될 시, 미래의 다이 변위의 가능성을 예측하도록 수학적 모델을 사용하여 다이 배치의 이동을 보상하는 방법을 구현한다. 따라서, 본 발명은 컴퓨터 인프라스트럭처를 지원, 배치 및/또는 통합하고, 컴퓨터-판독 가능 코드를 컴퓨터 시스템(500)에 통합, 호스팅, 유지 및 배치하기 위한 과정을 개시하고, 컴퓨터 시스템(500)과 결합하여 코드는 미래의 다이 변위의 가능성을 예측하도록 수학적 모델을 사용하여 다이 배치의 이동을 보상하기 위한 방법을 수행할 수 있다.
본 발명의 컴퓨터 프로그램 제품은 내부에 저장된 컴퓨터 판독 가능 프로그램 코드를 가진 하나 이상의 컴퓨터 판독 가능 하드웨어 저장 디바이스를 포함하고, 상기 프로그램 코드는 본 발명의 방법을 구현하도록 컴퓨터 시스템의 하나 이상의 프로세서에 의해 실행 가능한 명령어를 포함한다.
본 발명의 컴퓨터 프로그램 제품은 내부에 저장된 컴퓨터 판독 가능 프로그램 코드를 가진 하나 이상의 컴퓨터 판독 가능 하드웨어 저장 디바이스를 포함하고, 상기 프로그램 코드는 본 발명의 방법을 구현하도록 컴퓨터 시스템의 하나 이상의 프로세서에 의해 실행 가능한 명령어를 포함한다.
본 발명의 컴퓨터 시스템은 하나 이상의 프로세서, 하나 이상의 메모리 및 하나 이상의 컴퓨터 판독 가능 하드웨어 저장 디바이스를 포함하고, 상기 하나 이상의 하드웨어 저장 디바이스는 본 발명의 방법을 구현하도록 하나 이상의 메모리를 통해 하나 이상의 프로세서에 의해 실행 가능한 프로그램 코드를 포함한다.
본 발명은 임의의 가능한 기술적 통합 정밀도의, 시스템, 방법 및/또는 컴퓨터 프로그램 제품일 수도 있다. 컴퓨터 프로그램 제품은 프로세서가 본 발명의 양상을 수행하게 하기 위한 컴퓨터 판독 가능 프로그램 명령어를 가진 컴퓨터 판독 가능 저장 매체(또는 매체들)를 포함할 수도 있다.
컴퓨터 판독 가능 저장 매체는 명령어 실행 디바이스에 의한 사용을 위해 명령어를 유지 및 저장할 수 있는 유형 디바이스일 수 있다. 컴퓨터 판독 가능 저장 매체는 예를 들어, 전자 저장 디바이스, 자기 저장 디바이스, 광기억 장치 디바이스, 전자기 저장 디바이스, 반도체 저장 디바이스 또는 전술한 것의 임의의 적합한 조합일 수도 있지만, 이로 제한되지 않는다. 컴퓨터 판독 가능 저장 매체의 더 구체적인 예의 불완전한 목록은, 휴대용 컴퓨터 디스켓, 하드디스크, 임의 접근 메모리(RAM), 판독 전용 메모리(ROM), 소거 가능한 프로그램 가능 판독 전용 메모리(erasable programmable read-only memory: EPROM 또는 플래시 메모리), 정적 임의 접근 메모리(static random access memory: SRAM), 휴대용 콤팩트 디스크 판독 전용 메모리(compact disc read-only memory: CD-ROM), 디지털 다용도 디스크(digital versatile disk: DVD), 메모리 스틱, 플로피 디스크, 기계적으로 인코딩된 디바이스, 예컨대, 명령어가 기록된 홈의 펀치-카드 또는 상승된 구조체 및 전술한 것의 임의의 적합한 조합을 포함한다. 컴퓨터 판독 가능 저장 매체는, 본 명세서에서 사용될 때, 일시적 신호 그 자체, 예컨대, 전파 또는 다른 막힘없이 전파되는 전자기파, 도파관 또는 다른 전송 매체를 통해 전파되는 전자기파(예를 들어, 광섬유 케이블을 통과하는 광 펄스) 또는 전선을 통해 전송된 전기 신호로 해석되지 않는다.
일부 실시형태에서, 하드 드라이브, 광 디스크 또는 다른 작성 가능한, 재작성 가능한, 또는 외장형 하드웨어 메모리 디바이스(95)로부터 저장 및 액세스되기 보다는, 저장된 컴퓨터 프로그램 코드(584)(예를 들어, 알고리즘을 포함함)는 정적, 비외장형, 판독-전용 저장 매체, 예컨대, ROM 디바이스(585)에 저장될 수도 있거나 또는 프로세서(91)에 의해 정적, 비외장형, 판독-전용 매체(585)로부터 직접적으로 액세스될 수도 있다. 유사하게, 일부 실시형태에서, 저장된 컴퓨터 프로그램 코드(597)는 컴퓨터-판독 가능 펌웨어(585)로서 저장될 수도 있거나 또는 더 동적인 또는 외장형 하드웨어 데이터-저장 디바이스(595), 예컨대, 하드 드라이브 또는 광 디스크보다는, 프로세서(591)에 의해 이러한 펌웨어(585)로부터 직접적으로 액세스될 수도 있다.
본 명세서에 설명된 컴퓨터 판독 가능 프로그램 명령어는 컴퓨터 판독 가능 저장 매체로부터 각각의 컴퓨팅/처리 디바이스로 또는 네트워크, 예를 들어, 인터넷, 근거리 통신망, 광역 통신망 및/또는 무선 네트워크를 통해 외부 컴퓨터 또는 외부 저장 디바이스로 다운로딩될 수 있다. 네트워크는 구리(또는 임의의 다른 대안적인 금속) 전송 케이블, 전송 광섬유, 무선 전송, 라우터, 방화벽, 스위치, 게이트웨이 컴퓨터 및/또는 에지 서버를 포함할 수도 있다. 각각의 컴퓨팅/처리 디바이스의 네트워크 어댑터 카드 또는 네트워크 인터페이스는 컴퓨터 판독 가능 프로그램 명령어를 네트워크로부터 수신하고 그리고 각각의 컴퓨팅/처리 디바이스 내의 컴퓨터 판독 가능 저장 매체로의 저장을 위해 컴퓨터 판독 가능 프로그램 명령어를 전달한다.
본 발명의 작동을 수행하기 위한 컴퓨터 판독 가능 프로그램 명령어는 어셈블러 명령어, 명령어-집합-아키텍처(instruction-set-architecture: ISA) 명령어, 기계 명령어, 기계 의존적 명령어, 마이크로코드, 펌웨어 명령어, 상태-집합 데이터, 집적 회로를 위한 구성 데이터, 또는 객체 지향 프로그래밍 언어, 예컨대, 스몰토크, C++ 등 및 절차식 프로그래밍 언어, 예컨대, "C" 프로그래밍 언어 또는 유사한 프로그래밍 언어를 포함한, 하나 이상의 프로그래밍 언어의 임의의 조합으로 작성된 소스 코드 또는 객체 코드일 수도 있다. 컴퓨터 판독 가능 프로그램 명령어는 전적으로 사용자의 컴퓨터에서, 부분적으로 사용자의 컴퓨터에서, 독립형 소프트웨어 패키지로서, 부분적으로 사용자의 컴퓨터에서 그리고 부분적으로 원격 컴퓨터에서 또는 전적으로 원격 컴퓨터 또는 서버에서 실행될 수도 있다. 후자의 시나리오에서, 원격 컴퓨터는 근거리 통신망(LAN) 또는 광역 통신망(WAN)을 포함한, 임의의 유형의 네트워크를 통해 사용자의 컴퓨터에 연결될 수도 있거나 또는 외부 컴퓨터의 연결이 (예를 들어, 인터넷 서비스 제공자를 사용한 인터넷을 통해) 이루어질 수도 있다. 일부 실시형태에서, 예를 들어, 프로그램 가능 논리 회로, 필드-프로그램 가능 게이트 어레이(field-programmable gate array: FPGA) 또는 프로그램 가능 논리 어레이(programmable logic array: PLA)를 포함한 전자 회로는 본 발명의 양상을 수행하기 위해서, 전자 회로를 개인화하도록 컴퓨터 판독 가능 프로그램 명령어의 상태 정보를 활용함으로써 컴퓨터 판독 가능 프로그램 명령어를 실행할 수도 있다.
본 발명의 양상은 본 발명의 실시형태에 따른, 방법의 흐름도 및/또는 블록도, 장치(시스템) 및 컴퓨터 프로그램 제품을 참조하여 본 명세서에 설명된다. 흐름도 및/또는 블록도의 각각의 블록, 및 흐름도 및/또는 블록도의 블록의 조합이 컴퓨터 판독 가능 프로그램 명령어에 의해 구현될 수 있다는 것이 이해될 것이다.
이 컴퓨터 판독 가능 프로그램 명령어는, 컴퓨터 또는 다른 프로그램 가능 데이터 처리 장치의 프로세서를 통해 실행되는 명령어가 흐름도 및/또는 블록도의 블록 또는 블록들에 명시된 기능/작용을 구현하기 위한 수단을 생성하도록, 기계를 생산하기 위해서 범용 컴퓨터, 특수 목적 컴퓨터, 또는 다른 프로그램 가능 데이터 처리 장치의 프로세서에 제공될 수도 있다. 이 컴퓨터 판독 가능 프로그램 명령어는, 명령어가 저장된 컴퓨터 판독 가능 저장 매체가 흐름도 및/또는 블록도의 블록 또는 블록들에 명시된 기능/작용의 양상을 구현하는 명령어를 포함한 제작업자의 물품을 포함하도록, 컴퓨터, 프로그램 가능 데이터 처리 장치 및/또는 다른 디바이스가 특정한 방식으로 기능하게 지시할 수 있는 컴퓨터 판독 가능 저장 매체에 또한 저장될 수도 있다.
컴퓨터 판독 가능 프로그램 명령어는, 컴퓨터, 다른 프로그램 가능 장치, 또는 다른 디바이스에서 실행되는 명령어가 흐름도 및/또는 블록도의 블록 또는 블록들에 명시된 기능/작용을 구현하게끔, 컴퓨터, 다른 프로그램 가능 장치 또는 다른 디바이스에서 수행될 일련의 작동 단계가 컴퓨터 구현된 과정을 생성하게 하도록 컴퓨터, 다른 프로그램 가능 데이터 처리 장치, 또는 다른 디바이스에 또한 로딩될 수도 있다.
도면 중 흐름도 및 블록도는 본 발명의 다양한 실시형태에 따른, 시스템, 방법 및 컴퓨터 프로그램 제품의 아키텍처, 기능, 및 가능한 구현의 작동을 예시한다. 이 점에서, 흐름도 또는 블록도의 각각의 블록은 명시된 논리적 기능(들)을 구현하기 위한 하나 이상의 실행 가능한 명령어를 포함하는, 모듈, 세그먼트 또는 명령어의 일부를 나타낼 수도 있다. 일부 대안적인 구현에서, 블록에 언급된 기능은 도면에서 언급된 순서 외로도 발생할 수도 있다. 예를 들어, 연이어 도시된 2개의 블록은 사실상 실질적으로 동시에 실행될 수도 있거나 또는 블록은 때때로 수반된 목적에 따라, 역 순서로 실행될 수도 있다. 블록도 및/또는 흐름도의 각각의 블록, 및 블록도 및/또는 흐름도의 블록의 조합이 명시된 기능 또는 작용을 수행하거나 또는 특수한 목적의 하드웨어와 컴퓨터 명령어의 조합을 수행하는 특수 목적의 하드웨어-기반 시스템에 의해 구현될 수 있다는 것을 또한 주의할 것이다.
실시형태의 구성요소는 단수 표현으로 소개되었다. 단수 표현은 하나 이상의 구성요소가 있음을 의미하는 것으로 의도된다. 용어 "포함" 및 "가짐" 및 이들의 변형은 나열된 구성요소 이외에 부가적인 구성요소가 있을 수도 있도록 포괄적인 것으로 의도된다. 접속사 "또는"은 적어도 2개의 용어의 목록이 사용될 때 어느 하나의 용어 또는 용어의 조합을 의미하는 것으로 의도된다. 용어 "제1" 및 제2"는 구성요소를 구별하도록 사용되고 그리고 특정한 순서를 나타내도록 사용되지 않는다.
본 발명이 오직 제한된 수의 실시형태와 관련되어 상세히 설명되지만, 본 발명은 이러한 개시된 실시형태로 제한되지 않음이 손쉽게 이해되어야 한다. 오히려, 본 발명은 앞에서 설명되지 않았지만, 본 발명의 정신 및 범위에 상응하는, 임의의 수의 변동, 변경, 치환 또는 등가 배열을 포함하도록 변경될 수 있다. 부가적으로, 본 발명의 다양한 실시형태가 설명되지만, 본 발명의 양상이 설명된 실시형태의 일부만을 포함할 수도 있다는 것이 이해된다. 따라서, 본 발명은 전술한 설명으로 제한되는 것으로 보이지 않지만, 첨부된 청구항의 범위로만 제한된다.

Claims (20)

  1. 자동화된 반도체 디바이스 배치 개선 방법으로서,
    집기 및 놓기 장치(pick and place apparatus)의 프로세서에 의해, 처리를 위해 이전의 복수의 반도체 웨이퍼 상에서의 이전의 복수의 반도체 다이의 제1 배치로부터의 오프셋에 대한 이전의 복수의 이동 측정을 자동으로 실행하는 단계;
    상기 프로세서에 의해, 상기 이전의 복수의 이동 측정에 대한 이전의 복수의 이동 측정값을 검색하는 단계;
    상기 프로세서에 의해, 상기 이전의 복수의 이동 측정값을 데이터베이스에 저장하는 단계;
    상기 이전의 복수의 이동 측정값을 저장한 후, 상기 집기 및 놓기 장치의 프로세서에 의해, 처리를 위해 반도체 웨이퍼 상에서의 복수의 반도체 다이의 제2 배치로부터의 오프셋에 대한 이동 측정을 자동으로 실행하는 단계;
    상기 프로세서에 의해, 상기 이동 측정에 대한 이동 측정값을 검색하는 단계;
    상기 프로세서에 의해 데이터베이스에, 상기 이동 측정값을 저장하는 단계;
    상기 프로세서에 의해, 상기 이동 측정값 및 상기 검색된 이전의 복수의 이동 측정값에 대하여 명시된 모델을 실행하는 단계;
    상기 실행 단계의 결과에 기초하여 상기 프로세서에 의해, 처리를 위해 새로운 반도체 웨이퍼 상에서의 새로운 복수의 반도체 다이에 대한 제2 오프셋에 대한 예측된 이동 측정값을 결정하는 단계; 및
    상기 프로세서에 의해, 상기 예측된 이동 측정값에 따라 상기 새로운 반도체 웨이퍼 상에서의 상기 새로운 복수의 반도체 다이를 처리하기 위한 다수의 위치에 상기 집기 및 놓기 장치의 배치 하드웨어를 자동으로 배치하는 단계를 포함하는, 자동화된 반도체 디바이스 배치 개선 방법.
  2. 제1항에 있어서, 상기 명시된 모델은 수학적 모델을 포함하는, 자동화된 반도체 디바이스 배치 개선 방법.
  3. 제2항에 있어서, 상기 수학적 모델은 다항 모델, 선험적 모델, 구간적 모델 및 수동 입력 모델로 이루어진 군으로부터 선택된 1차원 모델을 포함하되, 상기 수동 입력 모델은 오프셋, 커브, 블렌딩 및 이동 중 적어도 하나를 포함하는, 자동화된 반도체 디바이스 배치 개선 방법.
  4. 제2항에 있어서, 상기 수학적 모델은 다변수 다항 모델, 박판 스플라인 모델 및 수동 입력 모델로 이루어진 군으로부터 선택된 다차원 모델을 포함하되, 상기 수동 입력 모델은 오프셋, 커브, 블렌딩 및 이동 중 적어도 하나를 포함하는, 자동화된 반도체 디바이스 배치 개선 방법.
  5. 제1항에 있어서,
    상기 자동으로 배치하는 단계에 응답하여 상기 배치 하드웨어를 실행하는 상기 프로세서에 의해, 상기 예측된 이동 측정값에 따라 상기 새로운 반도체 웨이퍼 내에 상기 새로운 복수의 반도체 다이를 생성하는 단계를 더 포함하는, 자동화된 반도체 디바이스 배치 개선 방법.
  6. 제1항에 있어서,
    상기 프로세서에 의해, 상기 예측된 이동 측정값에 따라 상기 새로운 반도체 웨이퍼를 복수의 새로운 위치로 자동으로 이동시키는 단계를 더 포함하는, 자동화된 반도체 디바이스 배치 개선 방법.
  7. 제1항에 있어서,
    그래픽 사용자 인터페이스(graphical user interface: GUI)를 통해 상기 프로세서에 의해, 상기 예측된 이동 측정값에 따라 상기 새로운 반도체 웨이퍼 상에 상기 새로운 복수의 반도체 다이의 가상 이미지를 제공하는 단계를 더 포함하되, 상기 그래픽 사용자 인터페이스는 상기 가상 이미지를 사전 설정하는 데 특화되어 있는, 자동화된 반도체 디바이스 배치 개선 방법.
  8. 컴퓨터 판독 가능 프로그램 코드를 저장한 컴퓨터 판독 가능 하드웨어 저장 디바이스를 포함하는 컴퓨터 프로그램 제품으로서, 상기 컴퓨터 판독 가능 프로그램 코드는 집기 및 놓기 장치의 프로세서에 의해 실행될 때 자동화된 반도체 디바이스 배치 개선 방법을 구현하는 알고리즘을 포함하되, 상기 방법은,
    상기 집기 및 놓기 장치의 프로세서에 의해, 처리를 위해 이전의 복수의 반도체 웨이퍼 상에서의 이전의 복수의 반도체 다이의 제1 배치로부터의 오프셋에 대한 이전의 복수의 이동 측정을 자동으로 실행하는 단계;
    상기 프로세서에 의해, 상기 이전의 복수의 이동 측정에 대한 이전의 복수의 이동 측정값을 검색하는 단계;
    상기 프로세서에 의해, 상기 이전의 복수의 이동 측정값을 데이터베이스에 저장하는 단계;
    상기 이전의 복수의 이동 측정값을 저장한 후, 상기 프로세서에 의해, 처리를 위해 반도체 웨이퍼 상에서의 복수의 반도체 다이의 제2 배치로부터의 오프셋에 대한 이동 측정을 자동으로 실행하는 단계;
    상기 프로세서에 의해, 상기 이동 측정에 대한 이동 측정값을 검색하는 단계;
    상기 프로세서에 의해 데이터베이스에, 상기 이동 측정값을 저장하는 단계;
    상기 프로세서에 의해, 상기 이동 측정값 및 상기 검색된 이전의 복수의 이동 측정값에 대하여 명시된 모델을 실행하는 단계;
    상기 실행 단계의 결과에 기초하여 상기 프로세서에 의해, 처리를 위해 새로운 반도체 웨이퍼 상에서의 새로운 복수의 반도체 다이에 대한 제2 오프셋에 대한 예측된 이동 측정값을 결정하는 단계; 및
    상기 프로세서에 의해, 상기 예측된 이동 측정값에 따라 상기 새로운 반도체 웨이퍼 상에서의 상기 새로운 복수의 반도체 다이를 처리하기 위한 다수의 위치에 상기 집기 및 놓기 장치의 배치 하드웨어를 자동으로 배치하는 단계를 포함하는, 컴퓨터 프로그램 제품.
  9. 제8항에 있어서, 상기 명시된 모델은 수학적 모델을 포함하는, 컴퓨터 프로그램 제품.
  10. 제9항에 있어서, 상기 수학적 모델은 다항 모델, 선험적 모델, 구간적 모델 및 수동 입력 모델로 이루어진 군으로부터 선택된 1차원 모델을 포함하되, 상기 수동 입력 모델은 오프셋, 커브, 블렌딩 및 이동 중 적어도 하나를 포함하는, 컴퓨터 프로그램 제품.
  11. 제9항에 있어서, 상기 수학적 모델은 다변수 다항 모델, TPS 모델 및 수동 입력 모델로 이루어진 군으로부터 선택된 다차원 모델을 포함하되, 상기 수동 입력 모델은 오프셋, 커브, 블렌딩 및 이동 중 적어도 하나를 포함하는, 컴퓨터 프로그램 제품.
  12. 제8항에 있어서, 상기 방법은,
    상기 자동으로 배치하는 단계에 응답하여 상기 배치 하드웨어를 실행하는 상기 프로세서에 의해, 상기 예측된 이동 측정값에 따라 상기 새로운 반도체 웨이퍼 내에 상기 새로운 복수의 반도체 다이를 생성하는 단계를 더 포함하는, 컴퓨터 프로그램 제품.
  13. 제8항에 있어서, 상기 방법은,
    상기 프로세서에 의해, 상기 예측된 이동 측정값에 따라 상기 새로운 반도체 웨이퍼를 복수의 새로운 위치로 자동으로 이동시키는 단계를 더 포함하는, 컴퓨터 프로그램 제품.
  14. 제8항에 있어서, 상기 방법은,
    그래픽 사용자 인터페이스(GUI)를 통해 상기 프로세서에 의해, 상기 예측된 이동 측정값에 따라 상기 새로운 반도체 웨이퍼 상에 상기 새로운 복수의 반도체 다이의 가상 이미지를 제공하는 단계를 더 포함하되, 상기 그래픽 사용자 인터페이스는 상기 가상 이미지를 사전 설정하는 데 특화되어 있는, 컴퓨터 프로그램 제품.
  15. 컴퓨터-판독 가능 메모리 장치에 연결된 프로세서를 포함하는 집기 및 놓기 장치로서, 상기 메모리 장치는 컴퓨터 프로세서에 의해 실행될 때 자동화된 반도체 디바이스 배치 개선 방법을 구현하는 명령어를 포함하되, 상기 방법은,
    상기 프로세서에 의해, 처리를 위해 이전의 복수의 반도체 웨이퍼 상에서의 이전의 복수의 반도체 다이의 제1 배치로부터의 오프셋에 대한 이전의 복수의 이동 측정을 자동으로 실행하는 단계;
    상기 프로세서에 의해, 상기 이전의 복수의 이동 측정에 대한 이전의 복수의 이동 측정값을 검색하는 단계;
    상기 프로세서에 의해, 상기 이전의 복수의 이동 측정값을 데이터베이스에 저장하는 단계;
    상기 이전의 복수의 이동 측정값을 저장한 후, 상기 프로세서에 의해, 처리를 위해 반도체 웨이퍼 상에서의 복수의 반도체 다이의 제2 배치로부터의 오프셋에 대한 이동 측정을 자동으로 실행하는 단계;
    상기 프로세서에 의해, 상기 이동 측정에 대한 이동 측정값을 검색하는 단계;
    상기 프로세서에 의해 데이터베이스에, 상기 이동 측정값을 저장하는 단계;
    상기 프로세서에 의해, 상기 이동 측정값 및 상기 검색된 이전의 복수의 이동 측정값에 대하여 명시된 모델을 실행하는 단계;
    상기 실행 단계의 결과에 기초하여 상기 프로세서에 의해, 처리를 위해 새로운 반도체 웨이퍼 상에서의 새로운 복수의 반도체 다이에 대한 제2 오프셋에 대한 예측된 이동 측정값을 결정하는 단계; 및
    상기 프로세서에 의해, 상기 예측된 이동 측정값에 따라 상기 새로운 반도체 웨이퍼 상에서의 상기 새로운 복수의 반도체 다이를 처리하기 위한 다수의 위치에 상기 집기 및 놓기 장치의 배치 하드웨어를 자동으로 배치하는 단계를 포함하는, 집기 및 놓기 장치.
  16. 제15항에 있어서, 상기 명시된 모델은 수학적 모델을 포함하는, 집기 및 놓기 장치.
  17. 제16항에 있어서, 상기 수학적 모델은 다항 모델, 선험적 모델, 구간적 모델 및 수동 입력 모델로 이루어진 군으로부터 선택된 1차원 모델을 포함하되, 상기 수동 입력 모델은 오프셋, 커브, 블렌딩 및 이동 중 적어도 하나를 포함하는, 집기 및 놓기 장치.
  18. 제16항에 있어서, 상기 수학적 모델은 다변수 다항 모델, 박판 스플라인 모델 및 수동 입력 모델로 이루어진 군으로부터 선택된 다차원 모델을 포함하되, 상기 수동 입력 모델은 오프셋, 커브, 블렌딩 및 이동 중 적어도 하나를 포함하는, 집기 및 놓기 장치.
  19. 제15항에 있어서, 상기 방법은,
    상기 자동으로 배치하는 단계에 응답하여 상기 배치 하드웨어를 실행하는 상기 프로세서에 의해, 상기 예측된 이동 측정값에 따라 상기 새로운 반도체 웨이퍼 내에 상기 새로운 복수의 반도체 다이를 생성하는 단계를 더 포함하는, 집기 및 놓기 장치.
  20. 제15항에 있어서, 상기 방법은,
    상기 프로세서에 의해, 상기 예측된 이동 측정값에 따라 상기 새로운 반도체 웨이퍼를 복수의 새로운 위치로 자동으로 이동시키는 단계를 더 포함하는, 집기 및 놓기 장치.
KR1020187033956A 2016-06-02 2017-06-02 반도체 다이 오프셋 보상 변동 KR102443310B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201662344820P 2016-06-02 2016-06-02
US62/344,820 2016-06-02
PCT/US2017/035714 WO2017210576A1 (en) 2016-06-02 2017-06-02 Semiconductor die offset compensation variation

Publications (2)

Publication Number Publication Date
KR20190015243A KR20190015243A (ko) 2019-02-13
KR102443310B1 true KR102443310B1 (ko) 2022-09-14

Family

ID=60477971

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187033956A KR102443310B1 (ko) 2016-06-02 2017-06-02 반도체 다이 오프셋 보상 변동

Country Status (9)

Country Link
US (1) US11156993B2 (ko)
JP (1) JP7138569B2 (ko)
KR (1) KR102443310B1 (ko)
CN (1) CN109429528B (ko)
DE (1) DE112017002802T5 (ko)
MY (1) MY196886A (ko)
SE (1) SE544800C2 (ko)
SG (1) SG11201810017VA (ko)
WO (1) WO2017210576A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG11201810017VA (en) 2016-06-02 2018-12-28 Universal Instruments Corp Semiconductor die offset compensation variation
US11187992B2 (en) * 2017-10-23 2021-11-30 Applied Materials, Inc. Predictive modeling of metrology in semiconductor processes
CN113822009A (zh) * 2021-09-18 2021-12-21 武汉精创电子技术有限公司 晶粒排布方案自动生成方法、装置和系统

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000243763A (ja) * 1999-02-23 2000-09-08 Matsushita Electric Ind Co Ltd 半導体チップのピックアップ方法
JP2010267756A (ja) 2009-05-14 2010-11-25 Shinkawa Ltd ボンディング装置及びボンディング方法

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6374149B1 (en) * 1998-05-18 2002-04-16 Texas Instruments Incorporated System and method for determining the center of a wafer on a wafer table
JP3416091B2 (ja) * 2000-01-21 2003-06-16 株式会社新川 ボンディング装置およびボンディング方法
US6625497B2 (en) * 2000-11-20 2003-09-23 Applied Materials Inc. Semiconductor processing module with integrated feedback/feed forward metrology
US6802045B1 (en) * 2001-04-19 2004-10-05 Advanced Micro Devices, Inc. Method and apparatus for incorporating control simulation environment
JP3708031B2 (ja) * 2001-06-29 2005-10-19 株式会社日立製作所 プラズマ処理装置および処理方法
JP2003071708A (ja) * 2001-09-04 2003-03-12 Sony Corp 研磨方法および研磨装置
US6965432B2 (en) * 2002-06-07 2005-11-15 Taiwan Semiconductor Manufacturing Co., Ltd. Non-invasive wafer transfer position diagnosis and calibration
US6900877B2 (en) * 2002-06-12 2005-05-31 Asm American, Inc. Semiconductor wafer position shift measurement and correction
TWI345054B (en) 2003-05-30 2011-07-11 Ebara Corp Specimen inspection device and method, and method for making a semiconductor device using such specimen inspection device and method
KR101060982B1 (ko) * 2003-11-28 2011-08-31 가부시키가이샤 니콘 노광 방법 및 디바이스 제조 방법, 노광 장치, 그리고 프로그램을 기록한 컴퓨터 판독가능 기록 매체
JP4384899B2 (ja) * 2003-12-05 2009-12-16 株式会社テクノホロン デバイスチップ位置測定方法
US6934661B2 (en) * 2003-12-16 2005-08-23 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer edge detector
US7792595B1 (en) * 2004-03-30 2010-09-07 Synopsys, Inc. Method and system for enhancing the yield in semiconductor manufacturing
US7289865B2 (en) * 2004-07-14 2007-10-30 Asm America, Inc. Optimization algorithm to optimize within substrate uniformities
KR100660861B1 (ko) * 2005-02-23 2006-12-26 삼성전자주식회사 반도체 공정 결과를 예측하고 제어하는 반도체 공정 제어장치
US7184853B2 (en) * 2005-05-18 2007-02-27 Infineon Technologies Richmond, Lp Lithography method and system with correction of overlay offset errors caused by wafer processing
JP4764693B2 (ja) * 2005-09-29 2011-09-07 信越半導体株式会社 半導体ウェーハの製造方法及び両頭研削装置
JP5077770B2 (ja) * 2006-03-07 2012-11-21 株式会社ニコン デバイス製造方法、デバイス製造システム及び測定検査装置
JP4873230B2 (ja) * 2006-05-19 2012-02-08 株式会社ニコン 露光方法、露光装置、計測方法及び計測装置
JP5132904B2 (ja) * 2006-09-05 2013-01-30 東京エレクトロン株式会社 基板位置決め方法，基板位置検出方法，基板回収方法及び基板位置ずれ補正装置
US20080074678A1 (en) 2006-09-26 2008-03-27 Tokyo Electron Limited Accuracy of optical metrology measurements
US8798966B1 (en) * 2007-01-03 2014-08-05 Kla-Tencor Corporation Measuring critical dimensions of a semiconductor structure
US20080188016A1 (en) * 2007-02-02 2008-08-07 Texas Instruments, Inc. Die detection and reference die wafermap alignment
JP4794510B2 (ja) * 2007-07-04 2011-10-19 ソニー株式会社 カメラシステムおよびカメラの取り付け誤差の補正方法
US8185242B2 (en) * 2008-05-07 2012-05-22 Lam Research Corporation Dynamic alignment of wafers using compensation values obtained through a series of wafer movements
JP2010245508A (ja) * 2009-03-16 2010-10-28 Micronics Japan Co Ltd ウェハアライメント装置及びウェハアライメント方法
JP5538814B2 (ja) * 2009-10-26 2014-07-02 キヤノン株式会社 シート処理装置システム及びシート処理装置
US8148239B2 (en) * 2009-12-23 2012-04-03 Intel Corporation Offset field grid for efficient wafer layout
US8682617B2 (en) * 2011-07-21 2014-03-25 Bank Of America Corporation Evaluating models using forecast error attribution
JP6116827B2 (ja) * 2012-08-07 2017-04-19 シャープ株式会社 半導体装置の製造方法及び半導体装置の製造装置
KR102070086B1 (ko) * 2013-02-13 2020-01-29 삼성전자주식회사 타겟 값을 보정하여 공정을 수행하는 방법 및 공정 시스템
WO2014132855A1 (ja) * 2013-02-27 2014-09-04 株式会社東京精密 プローブ装置
TWI523129B (zh) * 2013-09-03 2016-02-21 國立清華大學 半導體批次生產派工方法
US9087176B1 (en) * 2014-03-06 2015-07-21 Kla-Tencor Corporation Statistical overlay error prediction for feed forward and feedback correction of overlay errors, root cause analysis and process control
US9291576B2 (en) * 2014-07-11 2016-03-22 Intel Corporation Detection of defect in die
SG11201810017VA (en) 2016-06-02 2018-12-28 Universal Instruments Corp Semiconductor die offset compensation variation

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000243763A (ja) * 1999-02-23 2000-09-08 Matsushita Electric Ind Co Ltd 半導体チップのピックアップ方法
JP2010267756A (ja) 2009-05-14 2010-11-25 Shinkawa Ltd ボンディング装置及びボンディング方法

Also Published As

Publication number Publication date
CN109429528B (zh) 2023-07-07
US11156993B2 (en) 2021-10-26
JP7138569B2 (ja) 2022-09-16
SE1851419A1 (en) 2018-11-14
CN109429528A (zh) 2019-03-05
US20200301404A1 (en) 2020-09-24
DE112017002802T5 (de) 2019-03-14
KR20190015243A (ko) 2019-02-13
JP2019522357A (ja) 2019-08-08
MY196886A (en) 2023-05-08
SG11201810017VA (en) 2018-12-28
SE544800C2 (en) 2022-11-22
WO2017210576A1 (en) 2017-12-07

Similar Documents

Publication Publication Date Title
KR102443310B1 (ko) 반도체 다이 오프셋 보상 변동
US7079137B2 (en) Method for digitally rendering an object using measured BRDF data
Tandeo et al. Combining analog method and ensemble data assimilation: application to the Lorenz-63 chaotic system
US20170092000A1 (en) Method and system for positioning a virtual object in a virtual simulation environment
US20140236515A1 (en) Cloud-based architecture for analysis and prediction of integrated tool-related and material-related data and methods therefor
CN107063060A (zh) 一种确定表面平面度的方法及装置
US10534874B2 (en) Particle etching or depositing evolutionary simulation method and device and computer readable medium
EP3180706A1 (en) Cloud computing system and method for advanced process control
CN113787522A (zh) 消除机械臂累积误差的手眼标定方法
JP7272428B2 (ja) 深度推定装置、深度推定モデル学習装置、深度推定方法、深度推定モデル学習方法、及び深度推定プログラム
US7577547B2 (en) Jacobian scaling parameter system and method for automatic grid generation
US7577546B2 (en) Source decay parameter system and method for automatic grid generation
US11188855B2 (en) Machine learning task assignment
CN108445532B (zh) 一种深度域反偏移方法及装置
US20140278265A1 (en) Method of part verification
JP7235866B2 (ja) プロセス開発可視化ツール
JP2017513007A (ja) 磁場を決定するためのデバイスおよび方法
JP2016143210A (ja) 磁界シミュレータプログラム、磁界シミュレータ装置および磁界シミュレーション方法
US11187992B2 (en) Predictive modeling of metrology in semiconductor processes
JP2013120397A (ja) 製造ラインシミュレーションモデル構築方法、製造ラインシミュレーションモデル構築装置、及び製造ラインシミュレーションモデル構築プログラム
US8761515B2 (en) Electronic device and method for creating measurement codes
CN113561181A (zh) 目标检测模型的更新方法、装置及系统
KR102443351B1 (ko) 프로세스 유도 편위 특성 묘사
Franaszek et al. Improving rigid-body registration based on points affected by bias and noise
CN107220429B (zh) 一种器件建模中最优器件的自动选择方法及系统

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant