CN110908256A - 一种光刻套刻标识设计方法 - Google Patents

一种光刻套刻标识设计方法 Download PDF

Info

Publication number
CN110908256A
CN110908256A CN201911388384.8A CN201911388384A CN110908256A CN 110908256 A CN110908256 A CN 110908256A CN 201911388384 A CN201911388384 A CN 201911388384A CN 110908256 A CN110908256 A CN 110908256A
Authority
CN
China
Prior art keywords
overlay
exposure area
overlay error
measurement
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911388384.8A
Other languages
English (en)
Other versions
CN110908256B (zh
Inventor
张利斌
韦亚一
董立松
粟雅娟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing Chengxin Integrated Circuit Technology Research Institute Co Ltd
Original Assignee
Nanjing Chengxin Integrated Circuit Technology Research Institute Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing Chengxin Integrated Circuit Technology Research Institute Co Ltd filed Critical Nanjing Chengxin Integrated Circuit Technology Research Institute Co Ltd
Priority to CN201911388384.8A priority Critical patent/CN110908256B/zh
Publication of CN110908256A publication Critical patent/CN110908256A/zh
Application granted granted Critical
Publication of CN110908256B publication Critical patent/CN110908256B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7003—Alignment type or strategy, e.g. leveling, global alignment
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7003—Alignment type or strategy, e.g. leveling, global alignment
    • G03F9/7046—Strategy, e.g. mark, sensor or wavelength selection
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7088—Alignment mark detection, e.g. TTR, TTL, off-axis detection, array detector, video detection

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

本发明的一种光刻套刻标识设计方法，涉及集成电路工艺应用技术领域，包括步骤S01、设计曝光区域内部的套刻标识及其坐标，每个曝光区域内的套刻标识不少于10个，套刻标识的坐标设计均匀涵盖整个曝光区域；S02、设计曝光区域内部的测量坐标方式，通过互补型选点方式和综合型选点方式两种设计方式测量坐标；S03、对晶圆进行曝光，并在晶圆范围内筛选套刻误差的测量模型，在晶圆坐标系下，对所有曝光区域按照水平和垂直方向进行标号；S04、对套刻误差数据进行分析和计算，并反馈给自动控制系统，用于自动修正光刻设备参数，提高了测量的灵活性和数据的可靠性，提高反馈修正精度和套刻误差补偿精度。

Description

一种光刻套刻标识设计方法
技术领域
本发明涉及集成电路工艺应用技术领域，具体涉及一种光刻套刻标识设计方法。
背景技术
集成电路工艺领域，由于工艺异常复杂，保证图层之间精确对准，使其拥有极小的套刻误差尤为重要，也尤为困难。
集成电路套刻及反馈问题，是困扰器件良率的重要因素。按照反馈修正的方法，将套刻误差反馈问题分为曝光图形内套刻误差修正和曝光图形间套刻误差修正。曝光图形内套刻误差修正是指对每一个曝光区域内部的套刻误差进行修正，通过测量每个曝光场边缘和内部特定数量的套刻误差，使用线性或高阶非线性补偿算法，来实现对每个曝光场内部套刻误差的修正。曝光图形间套刻误差是指将整个晶圆视作一个整体，通过测量整个晶圆不同位置的套刻误差，来计算每个曝光区域中心位置的套刻偏差。图1给出了一个晶圆示意图及每个矩形曝光区域，套刻标识的位置按照设计放置在每个曝光区域的边界处。图4给出了传统光刻工艺中的套刻标识放置的坐标示意图，根据实际需求一般只会放置5个数据点，分别位于曝光区域四个角或其近邻位置，以及靠近中心的位置。
对于集成电路制造工艺，为保证良好的工艺良率和套刻精度，需要统筹使用两者，特别是需要使用曝光区域内套刻误差修正技术，包括使用线性补偿技术和非线性补偿技术。非线性补偿技术对套刻标识的设计和数据测量带来非常大的挑战，目前的做法是在每个芯片外围区域放置套刻标识，并且放置的数量极其有限，严重制约了非线性补偿技术的应用，制约了获取更精确套刻误差形貌及反馈修正精度。例如，光刻机设备厂商建议二阶套刻误差补偿算法所需要的曝光区域数据点数量不少于8个；三阶套刻误差补偿算法所需要的曝光区域数据点数量不少于12个，因此，从图4中现有的套刻标识布局看到，其无法满足实际光刻工艺补偿需要。
此外，传统的工艺测量过程中，对晶圆内不同曝光区域的套刻标识测量往往局限于图4所示的5个数据点，并使用线性套刻误差补偿方法。当套刻误差补偿之后的残差仍然超出规定范围值时，这些数据将无法用于使用高阶误差补偿算法。因此我们有必要针对现有技术的不足而提供一种光刻套刻标识设计方法。
发明内容
为了克服现有技术中的不足，本发明的一种光刻套刻标识设计方法，其提高了测量的灵活性和数据的可靠性。
为了实现上述目的，本发明的一种光刻套刻标识设计方法，包括如下步骤：
S01、设计曝光区域内部的套刻标识及其坐标，每个曝光区域内的套刻标识不少于10个，套刻标识的坐标设计均匀涵盖整个曝光区域；
S02、设计曝光区域内部的测量坐标方式，通过互补型选点方式和综合型选点方式两种设计方式测量坐标；
S03、对晶圆进行曝光，并在晶圆范围内筛选套刻误差的测量模型，在晶圆坐标系下，对所有曝光区域按照水平和垂直方向进行标号，并根据实际工艺特点，优选曝光区域进行套刻误差测量；
S04、对套刻误差数据进行分析和计算，并反馈给自动控制系统，用于自动修正光刻设备参数。
优选的，S01中，套刻标识分布在曝光区域的边缘位置和芯片的核心结构位置，套刻标识的坐标设计采用A和B两种结构，其中A采用基数个套刻标识数量，B采用偶数个套刻标识数量。
优选的，S02中，互补型选点方式，将曝光区域内部所有的设计对准标识进行测量位置分类，每个测量方案的数据点均匀分布在曝光区域的边缘或中间，每个测量方案的测量数据点不少于5个，综合型选点方式，将曝光区域内部的所有套刻标识分为至少3类，且形成一个数据点至少包含在2种选点方式中，以实现对测量数据的准确性验证的目的。
优选的，S03中，优选曝光区域的方法指对晶圆曝光区域的筛选应不少于四个，并分别位于四个不同方向。
优选的，S04中，
对套刻误差数据进行分析，主要指对所有测量数据的数值进行分析，删除套刻误差值位于套刻误差统计3倍标准差之外的数据，以降低测量误差；
对套刻误差数据进行计算，包括曝光区域间套刻误差计算和曝光区域内套刻误差计算，每一种计算均包括线性补偿算法和高阶补偿算法；
自动控制系统，指基于上述计算得到的套刻误差修正参数，对光刻设备参数进行自动反馈修正的系统，该系统连接套刻误差测量设备与光刻设备。
优选的，在自动控制系统中，对S03在晶圆范围内筛选套刻误差测量模型进行多种设置方式，并对比各种数据选点的模型精度。
本发明具有以下有益效果：
本发明提出的套刻标识设计方法及反馈控制系统在每一个曝光区域边界和中间放置标识，来最大程度反映晶圆曝光区域内套刻形变，提高了测量的灵活性和数据的可靠性；通过设计筛选套刻标识测量位置模型，来控制测量点数量，并兼顾测量位置的多样性，来提高反馈修正精度和套刻误差补偿精度；特别是在芯片曝光区域内部的空白区域，加入套刻测量标识，将极大地提升芯片空间利用效率，准确反映工艺制造误差，并实现精准工艺控制，提高芯片制造良率。
附图说明
下面结合附图对本发明作进一步描写和阐述。
图1为本发明套刻标识设计方法的流程图。
图2为本发明刻套刻反馈控制的流程图。
图3为标准晶圆及矩形曝光区域示意图。
图4为现有工艺中最常见的在曝光区域内的5点套刻标识示意图。
图5为本方法发明的在每个曝光区域的边界和中间分别放置套刻标识的示意图。
图6为本发明实施例中套刻标识A结构的数据筛选方式。
图7为本发明实施例中套刻标识B结构的数据筛选方式。
图8为在工艺量测过程中，对实际晶圆选择有限个曝光区域进行套刻误差测量，及采用互补型方式测量的示意图。
图9为在工艺测量过程中，对实际晶圆选择有限个曝光区域进行套刻误差测量，及采用综合型方式测量的示意图。
图10为本发明实施例中选点模型及套刻测量结果示意图。
具体实施方式
下面将结合附图、通过对本发明的优选实施方式的描述，更加清楚、完整地阐述本发明的技术方案。
实施例
一种光刻套刻标识设计方法，包括如下步骤：
S01、设计曝光区域内部的套刻标识及其坐标，每个曝光区域内的套刻标识不少于10个，套刻标识的坐标设计均匀涵盖整个曝光区域；
S02、设计曝光区域内部的测量坐标方式，通过互补型选点方式和综合型选点方式两种设计方式测量坐标；
S03、对晶圆进行曝光，并在晶圆范围内筛选套刻误差的测量模型，在晶圆坐标系下，对所有曝光区域按照水平和垂直方向进行标号，并根据实际工艺特点，优选曝光区域进行套刻误差测量；
S04、对套刻误差数据进行分析和计算，并反馈给自动控制系统，用于自动修正光刻设备参数。
作为本发明的一种技术优化方案，S01中，套刻标识分布在曝光区域的边缘位置和芯片的核心结构位置，套刻标识的坐标设计采用A和B两种结构，其中A采用基数个套刻标识数量，B采用偶数个套刻标识数量；
如图5所示，A采用了11个套刻标识的坐标设计，A1、A2和A3构成了一个综合型选点方式，其中A3在A1和A2基础上加入了两者的混合排列，A1和A2两种方式为互补型选点方式，两者的所有测量坐标均不相同，测量数量为5～6个，B采用了12个套刻标识的坐标设计，B1、B2和B3构成了一个综合型选点方式，其中B3在B1和B2基础上加入了两者的混合排列，B1和B2两种方式为互补型选点方式，每种情况选择6个数据点；
通过采用上述技术方案，有效的提高了数据点采集数量，能够采集到更多的误差信息，在非线性补偿技术的应用中能够获取更精确套刻误差形貌，提高反馈修正的精度。
如图6和图7所示，作为本发明的一种技术优化方案，S02中，互补型选点方式，将曝光区域内部所有的设计对准标识进行测量位置分类，每个测量方案的数据点均匀分布在曝光区域的边缘或中间，每个测量方案的测量数据点不少于5个，综合型选点方式，将曝光区域内部的所有套刻标识分为至少3类，且形成一个数据点至少包含在2种选点方式中，以实现对测量数据的准确性验证的目的；
通过采用上述技术方案，从而能够实现对测量数据的准确性验证的目的。
作为本发明的一种技术优化方案，S03中，优选曝光区域的方法指对晶圆曝光区域的筛选应不少于四个，并分别位于四个不同方向；
对互补型选点方式，选择的图形分类方式如图8所示，按照均匀布局并穿插有序的方式，并且每类选点方式至少有2个不同曝光区域；对于综合型选点方式，选择的图形分类方式如图9所示，保证每一类选点方式至少有2个不同曝光区域；
同时为了更好地反映曝光区域内图形套刻误差特征，对整个晶圆的曝光区域的筛选应不小于8个，每类选点方式，如A1、A2、和/或A3，应至少选择4个曝光区域进行套刻误差测量。
作为本发明的一种技术优化方案，S04中，
对套刻误差数据进行分析，主要指对所有测量数据的数值进行分析，删除套刻误差值位于套刻误差统计3倍标准差之外的数据，以降低测量误差；
对套刻误差数据进行计算，包括曝光区域间套刻误差计算和曝光区域内套刻误差计算，每一种计算均包括线性补偿算法和高阶补偿算法；
自动控制系统，指基于上述计算得到的套刻误差修正参数，对光刻设备参数进行自动反馈修正的系统，该系统连接套刻误差测量设备与光刻设备；
如图8为互补型筛选方式的套刻误差测量分布图，每个区域选择的套刻测量个数为5～6个，即在保证晶圆整体测量数量不增加的前提下获取了更多坐标位置的测量值，以此数据作为输入模型，极大地提高了曝光区域内套刻误差补偿精度。
作为本发明的一种技术优化方案，在自动控制系统中，对S03在晶圆范围内筛选套刻误差测量模型进行多种设置方式，并对比各种数据选点的模型精度；
通过采用上述技术方案，从而可以确保误差测量的准确性。
本发明的工作原理，工作时首先经过步骤S11，设计曝光区域内套刻标识坐标及排列方式，然后进行步骤S12，对整个晶圆所有曝光区域的套刻标识进行套刻误差测量，并进行套刻误差反馈仿真，获取最佳的套刻误差残差分布，获取残差平均值和标准差，再进行步骤S13，选用不同套刻标识筛选模型，对比套刻误差的残差分布，并确定最佳的测量区域和测量数据，最后进行步骤S14，对光刻设备进行参数修正，降低套刻误差。
上述具体实施方式仅仅对本发明的优选实施方式进行描述，而并非对本发明的保护范围进行限定。在不脱离本发明设计构思和精神范畴的前提下，本领域的普通技术人员根据本发明所提供的文字描述、附图对本发明的技术方案所作出的各种变形、替代和改进，均应属于本发明的保护范畴。本发明的保护范围由权利要求确定。

Claims (6)

1.一种光刻套刻标识设计方法，其特征在于，包括如下步骤：
S01、设计曝光区域内部的套刻标识及其坐标，每个曝光区域内的套刻标识不少于10个，套刻标识的坐标设计均匀涵盖整个所述曝光区域；
S02、设计曝光区域内部的测量坐标方式，通过互补型选点方式和综合型选点方式两种设计方式测量坐标；
S03、对晶圆进行曝光，并在晶圆范围内筛选套刻误差的测量模型，在晶圆坐标系下，对所有曝光区域按照水平和垂直方向进行标号；
S04、对套刻误差数据进行分析和计算，并反馈给自动控制系统，用于自动修正光刻设备参数。
2.根据权利要求1所述的一种光刻套刻标识设计方法，其特征在于：所述S01中，所述套刻标识分布在曝光区域的边缘位置和芯片的核心结构位置，所述套刻标识的坐标设计采用A和B两种结构，其中A采用基数个套刻标识数量，B采用偶数个套刻标识数量。
3.根据权利要求1所述的一种光刻套刻标识设计方法，其特征在于：所述S02中，所述互补型选点方式，将曝光区域内部所有的设计对准标识进行测量位置分类，每个测量方案的数据点均匀分布在曝光区域的边缘或中间，每个测量方案的测量数据点不少于5个，所述综合型选点方式，将曝光区域内部的所有套刻标识分为至少3类，且形成一个数据点至少包含在2种选点方式中，以实现对测量数据的准确性验证的目的。
4.根据权利要求1所述的一种光刻套刻标识设计方法，其特征在于：所述S03中，所述优选曝光区域的方法指对晶圆曝光区域的筛选应不少于四个，并分别位于四个不同方向。
5.根据权利要求1所述的一种光刻套刻标识设计方法，其特征在于：所述S04中，
对套刻误差数据进行分析，主要指对所有测量数据的数值进行分析，删除套刻误差值位于套刻误差统计3倍标准差之外的数据，以降低测量误差；
对套刻误差数据进行计算，包括曝光区域间套刻误差计算和曝光区域内套刻误差计算，每一种计算均包括线性补偿算法和高阶补偿算法；
自动控制系统，指基于上述计算得到的套刻误差修正参数，对光刻设备参数进行自动反馈修正的系统，该系统连接套刻误差测量设备与光刻设备。
6.根据权利要求5所述的一种光刻套刻标识设计方法，其特征在于：在自动控制系统中，对所述S03在晶圆范围内筛选套刻误差测量模型进行多种设置方式，并对比各种数据选点的模型精度。
CN201911388384.8A 2019-12-30 2019-12-30 一种光刻套刻标识设计方法 Active CN110908256B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911388384.8A CN110908256B (zh) 2019-12-30 2019-12-30 一种光刻套刻标识设计方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911388384.8A CN110908256B (zh) 2019-12-30 2019-12-30 一种光刻套刻标识设计方法

Publications (2)

Publication Number Publication Date
CN110908256A true CN110908256A (zh) 2020-03-24
CN110908256B CN110908256B (zh) 2021-11-26

Family

ID=69813996

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911388384.8A Active CN110908256B (zh) 2019-12-30 2019-12-30 一种光刻套刻标识设计方法

Country Status (1)

Country Link
CN (1) CN110908256B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112612180A (zh) * 2020-12-07 2021-04-06 华虹半导体(无锡)有限公司 光刻曝光方法
CN112885731A (zh) * 2021-01-29 2021-06-01 南京诚芯集成电路技术研究院有限公司 对准系统的监控和数据的筛选方法
CN114167687A (zh) * 2020-09-10 2022-03-11 中国科学院微电子研究所 套刻误差动态抽样测量方法及装置
CN114185252A (zh) * 2021-12-07 2022-03-15 中山大学南昌研究院 一种减少曝光累积误差的方法
CN114185244A (zh) * 2022-02-15 2022-03-15 绍兴中芯集成电路制造股份有限公司 光罩组及晶圆标注方法
CN114296325A (zh) * 2022-01-27 2022-04-08 上海华力集成电路制造有限公司 表征套刻精度量测方法准确性的方法
CN114355732A (zh) * 2021-12-20 2022-04-15 南京诚芯集成电路技术研究院有限公司 一种套刻误差补偿精度的测量方法
CN114660907A (zh) * 2022-05-24 2022-06-24 合肥晶合集成电路股份有限公司 一种对准误差的量测方法及系统

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08330204A (ja) * 1995-05-29 1996-12-13 Nikon Corp 露光方法
JP2003297721A (ja) * 2002-03-29 2003-10-17 Nikon Corp 電子線露光装置及びそれ用のレチクル
CN103165417A (zh) * 2011-12-16 2013-06-19 台湾积体电路制造股份有限公司 多层图案化覆盖拆分方法
CN106325001A (zh) * 2015-07-10 2017-01-11 中芯国际集成电路制造(上海)有限公司 套刻精度补偿方法及装置
CN110347017A (zh) * 2019-06-30 2019-10-18 华中科技大学 一种基于光学衍射的套刻误差提取方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08330204A (ja) * 1995-05-29 1996-12-13 Nikon Corp 露光方法
JP2003297721A (ja) * 2002-03-29 2003-10-17 Nikon Corp 電子線露光装置及びそれ用のレチクル
CN103165417A (zh) * 2011-12-16 2013-06-19 台湾积体电路制造股份有限公司 多层图案化覆盖拆分方法
CN106325001A (zh) * 2015-07-10 2017-01-11 中芯国际集成电路制造(上海)有限公司 套刻精度补偿方法及装置
CN110347017A (zh) * 2019-06-30 2019-10-18 华中科技大学 一种基于光学衍射的套刻误差提取方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114167687A (zh) * 2020-09-10 2022-03-11 中国科学院微电子研究所 套刻误差动态抽样测量方法及装置
CN114167687B (zh) * 2020-09-10 2024-04-16 中国科学院微电子研究所 套刻误差动态抽样测量方法及装置
CN112612180A (zh) * 2020-12-07 2021-04-06 华虹半导体(无锡)有限公司 光刻曝光方法
CN112885731A (zh) * 2021-01-29 2021-06-01 南京诚芯集成电路技术研究院有限公司 对准系统的监控和数据的筛选方法
CN112885731B (zh) * 2021-01-29 2024-07-12 南京诚芯集成电路技术研究院有限公司 对准系统的监控和数据的筛选方法
CN114185252A (zh) * 2021-12-07 2022-03-15 中山大学南昌研究院 一种减少曝光累积误差的方法
CN114355732A (zh) * 2021-12-20 2022-04-15 南京诚芯集成电路技术研究院有限公司 一种套刻误差补偿精度的测量方法
CN114355732B (zh) * 2021-12-20 2024-02-20 南京诚芯集成电路技术研究院有限公司 一种套刻误差补偿精度的测量方法
CN114296325B (zh) * 2022-01-27 2024-03-12 上海华力集成电路制造有限公司 表征套刻精度量测方法准确性的方法
CN114296325A (zh) * 2022-01-27 2022-04-08 上海华力集成电路制造有限公司 表征套刻精度量测方法准确性的方法
CN114185244A (zh) * 2022-02-15 2022-03-15 绍兴中芯集成电路制造股份有限公司 光罩组及晶圆标注方法
CN114660907A (zh) * 2022-05-24 2022-06-24 合肥晶合集成电路股份有限公司 一种对准误差的量测方法及系统
CN114660907B (zh) * 2022-05-24 2022-08-26 合肥晶合集成电路股份有限公司 一种对准误差的量测方法及系统

Also Published As

Publication number Publication date
CN110908256B (zh) 2021-11-26

Similar Documents

Publication Publication Date Title
CN110908256B (zh) 一种光刻套刻标识设计方法
CN103597579B (zh) Euv光刻杂散光计算和补偿
US6897075B2 (en) Method and apparatus for controlling photolithography overlay registration incorporating feedforward overlay information
US20080295059A1 (en) Method for Correcting Optical Proximity Effect
US8166424B2 (en) Method for constructing OPC model
CN106407490B (zh) 在芯片设计布局中发现未知问题图案的系统与方法
US20080028361A1 (en) Pattern evaluation method and evaluation apparatus and pattern evaluation program
CN111158210A (zh) 光掩模的光学邻近校正方法及光掩模、半导体的制造方法
WO2021043519A1 (en) Method and apparatus for lithographic process performance determination
US10061209B2 (en) Method for verifying a pattern of features printed by a lithography process
CN114492294A (zh) 用于电路设计的确定测试覆盖率的方法及信息处理系统
CN112987516B (zh) 半导体光刻工艺的方法
CN111103768B (zh) 一种减少晶圆边缘聚焦不良的方法
CN106707681B (zh) 一种增强opc处理精度的方法
JP2004077550A (ja) マーク設計システム、マーク設計方法、マーク設計プログラムおよびこのマーク設計方法を用いた半導体装置の製造方法
CN107561875A (zh) 一种套刻误差量测和问题评估的方法
CN101526735B (zh) 光掩模设计方法以及使用光掩模制造半导体器件的方法
US20120198396A1 (en) Method of optimizing semiconductor device manufacturing process, method of manufacturing semiconductor device, and non-transitory computer readable medium
KR100904600B1 (ko) 플레어 현상에 의한 ｃｄ의 변화를 ｏｐｃ를 이용하여보정하는 방법
CN215813729U (zh) 一种用于校正遮光板位置精度的监控光罩
CN115576173A (zh) 一种提高套刻精度的方法
CN115453828A (zh) 补偿高阶套刻误差的方法
KR101143622B1 (ko) 광 근접 보정 검증 방법
CN111708255A (zh) Opc的ssa表的形成方法
US10810339B1 (en) Determination of dimensional changes of features across mask pattern simulation fields

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant