CN101526735B - 光掩模设计方法以及使用光掩模制造半导体器件的方法 - Google Patents

光掩模设计方法以及使用光掩模制造半导体器件的方法 Download PDF

Info

Publication number
CN101526735B
CN101526735B CN2009101182627A CN200910118262A CN101526735B CN 101526735 B CN101526735 B CN 101526735B CN 2009101182627 A CN2009101182627 A CN 2009101182627A CN 200910118262 A CN200910118262 A CN 200910118262A CN 101526735 B CN101526735 B CN 101526735B
Authority
CN
China
Prior art keywords
sub
display pattern
pattern
opc
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2009101182627A
Other languages
English (en)
Other versions
CN101526735A (zh
Inventor
川上幸也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN101526735A publication Critical patent/CN101526735A/zh
Application granted granted Critical
Publication of CN101526735B publication Critical patent/CN101526735B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
    • G03F1/44—Testing or measuring features, e.g. grid patterns, focus monitors, sawtooth scales or notched scales
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/72—Repair or correction of mask defects
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G03F7/70441—Optical proximity correction [OPC]
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

本发明提供一种光掩模设计方法以及使用光掩模制造半导体器件的方法。在设计光掩模的方法中，作为显影仿真目标的显示图案被分割成多个子显示图案，所述子显示图案被分别地指定有彼此不正交的多个正交坐标系。通过在与被指定给子显示图案的正交坐标系的坐标轴平行的方向上移动该子显示图案的边，来对该多个子显示图案中的每个执行基于模型的OPC(光学邻近修正)。

Description

光掩模设计方法以及使用光掩模制造半导体器件的方法
技术领域
本发明涉及制造半导体器件时的光学邻近修正。
背景技术
近年来半导体制造技术的进步已经允许制造具有50纳米或者更小的最小制作尺寸的半导体。因为诸如掩模处理技术、光刻技术以及蚀刻技术的精细图案化技术的进步，这样的微缩已经变为可能。当曝光装置使用i线或者g线，并且图案大小充分大于曝光光线的波长时，可以通过借助于使用电子束光刻对掩模直接转移而在晶片上形成LSI图案，进一步通过投影光学系统在晶片上转移掩模图案，以及蚀刻晶片来在晶片上形成基本忠实于原始LSI图案的图案。
然而，伴随着图案微缩的是，在每个处理中都难以忠实地转移/形成图案。因此，出现以下问题，即LSI图案的原始特征尺寸(CriticalDimension，CD)不能被再现为最终的特征尺寸(CD)。具体地，在对更精细制作最重要的光刻和蚀刻处理中，所需图案的尺寸精度(CD精度)主要受到在将要形成的所需图案周围布置的其它图案的版图的影响。
因此，为了抑制这种变化，采用了光学邻近修正(OPC)技术，其中，对变化严重的掩模图案的边缘或者转角部分进行初步变形使得制作后的尺寸能够得到期望的值。在该技术中，通过基本地切割原始图案的边，并且精密地移动切割的边，使显影之后的图案再现原始图案。特别地，在日本专利No.3,343,246中，原始图案被切割，在每个切割的部分中插入两个尖端，并且在两个尖端之间产生线段。因而，在没有产生线段未连接到另一线段的情况下，移动切割的边。在基于规则的OPC中，根据被称为查找表的表来确定移动量；而在基于模型的OPC中，根据显影(或光学)仿真，即，根据反复试验来递归地确定移动量。
在传统的基于模型的OPC中，在平面上的所有图案都被分解为具有水平边和垂直边的矩形。如果没有倾斜边的组件，则传统的基于模型的OPC的可应用性好。在基于模型的OPC中，通过与边的线段的方向垂直来特征化用于修正的待移动的一边的移动方向。即，待修正的图案被设置在具有x和y轴的正交坐标系中，并且如果该边的线段平行于x轴，那么移动方向就平行于y轴，而如果该边的线段平行于y轴，那么移动方向平行于x轴。因此，如果图案包括平行于正交坐标系的任何一个坐标轴的边时，易于线性地预测和修正在所需位置和计算位置之间的边的位移量。
特别地，假设掩模误差增强因子(MEEF)由A表示，在y方向的线段定位在x0处，并且边的显影位置被平移到X0。当原始边的位置被改变为x0±dx时，通过线性预测，显影位置可以预测为X0±dx×A。当显示图案(graphic pattern)复杂时，A值是未知的。然而，如果使用该线性，以及假设x1＝x0+dx0和相应的显影位置为X1＝X0+dx0×A，A＝(X1-X0)/dx0＝(X1-X0)/(x1-x0)。可以估计的是满足x0＝X0+dx1×A的dx1为dx1＝(x0-X0)×(x1-x0)/(X1-X0)。
然而，当具有倾斜边的倾斜显示图案出现时会产生问题。考虑到待生产的LSI电路版图，倾斜线通常实现最短的距离，并且如果该倾斜线被允许，则有利于设计。在该情况下，在OPC计算中会产生两个问题。
第一个问题是倾斜显示图案的倾斜边的方向和其的移动方向不彼此正交，使得每一边的修正量是不同的，导致了难以线性预测。与此问题结合，在日本专利申请公布(JP-P2005-84280A)中描述的技术涉及基于规则的OPC，并且倾斜显示图案和水平/垂直显示图案被彼此区分开，边的移动量为每个显示图案而改变。这意味着即使在没有修改的情况下用基于模型的OPC来代替基于规则的OPC，在倾斜显示图案和水平/垂直显示图案之间的修正量也应该是不同的。在该方法中，根据条件，会在掩模的生产中产生不规则图案的缺陷。
同样，在日本专利申请公布(JP-P2001-281836A)中描述了与基于规则的OPC的倾斜图案修正有关的技术。在该技术中，倾斜显示图案被旋转一次，使得其边被水平地/垂直地定向，并且进行与修正水平/垂直显示图案的情况相同的基于规则的OPC，并且然后修正的显示图案被逆旋转以具有原始的倾斜边。然而，如果将其应用到要重复反复试验的基于模型的OPC，则旋转和逆旋转被重复很多次，并因此计算是费时的。
第二个问题是，在某些地方倾斜线必然与垂直或水平线相交，并且这些线形成了锐角部分。对这种锐角部分，光学邻近修正(OPC)的效率更低，并因此减少了用于生产掩模的电子束光刻的生产能力。
发明内容
因此，本发明提供一种光掩模的设计方法，在所述方法中，计算容易，并且可以处理倾斜图案。
在本发明的一方面中，通过以下步骤实现光掩模的设计方法：将作为显影仿真目标的显示图案分割成多个子显示图案，所述多个子显示图案分别被指定有彼此不正交的多个正交坐标系；以及通过在与被指定给子显示图案的正交坐标系的坐标轴平行的方向上移动子显示图案的边，来对多个子显示图案中的每个执行基于模型的OPC(光学邻近修正)。
在本发明的另一发明中，通过以下步骤实现半导体器件的制造方法：设计光掩模以产生光掩模数据；基于光掩模数据来生产光掩模；以及通过使用光掩模来制造半导体器件。在此，通过以下步骤实现设计步骤：将作为显影仿真目标的显示图案分割为多个子显示图案，该子显示图案分别被指定有彼此不正交的多个正交坐标系；以及通过在与被指定到子显示图案的正交坐标系的坐标轴平行的方向上移动子显示图案的边，来对多个子显示图案中的每个执行基于模型的OPC(光学邻近修正)。
本发明提供一种光掩模设计方法，在该设计方法中，能够将高精度的基于模型的OPC应用到包括倾斜显示图案的显示图案上。
附图说明
结合附图，从某些实施例的以下描述中，本发明的以上或者其他目的、优点和特征将变得更加明显，其中：
图1是示出根据本发明的第一、第二以及第三实施例的掩模设计方法的流程的流程图；
图2是示出第一实施例中的掩模设计方法的图；
图3是示出第二实施例中的掩模设计方法的图；以及
图4是示出第三实施例中的掩模设计方法的图。
具体实施方式
在下文中，将参考附图对本发明进行描述。应该注意到，在所有的附图中，相同和相似的组件被指定有相同和相似的符号，并且适当地省略了对其的描述。
在以下的描述中，通过计算机来执行操作。计算机包括处理部件、输入单元、输出单元以及存储单元(都未示出)。即，以下将描述的描述设计过程的软件以及进行OPC的设计数据被存储在存储单元中。处理部件读取并执行从记录介质加载到存储单元中的软件，并且根据下面过程，将关于设计数据的OPC结果输出到输出单元。
[第一实施例]
图1是说明根据本发明第一实施例的掩模设计流程图。特别地，图1说明从图案设计准备到OPC图案输出的处理步骤。图2是示出第一实施例中的掩模设计方法的图。
首先，在电路设计之后，开始图案设计(步骤S1)。假设原始图案被布置在单个层上，并且具有局部显示图案1-1和1-2。该层提供有第一两维正交坐标系(x，y)。然后，局部显示图案1-1的每个边与x轴(垂直于y轴)或y轴(垂直于x轴)平行，并且显示图案1-1被移动到第一子层2-1上，该第一子层2-1被分配有与第一正交坐标系相同的正交坐标系，并且检查局部显示图案1-1的线段的外线(outer line)是否是封闭的。
随后，在原始层的原始图案1中确定局部显示图案1-2的倾斜边的倾斜线(倾斜于第一正交坐标系的坐标轴)，并且考虑每个倾斜线的方向和在与倾斜线的方向正交的方向上的坐标(u1，v1)。局部显示图案1-2的每个边与u1轴(垂直于v1轴)或v1轴(垂直于u1轴)平行，并且将局部显示图案1-2移动到第二子层2-2上。对所有的倾斜线重复该操作。将原始图案1在正交坐标系上分割为局部显示图案。假设，n是表示给定的正交坐标系数目的整数。每个局部显示图案的每个边平行于un轴(与vn轴正交)或者vn轴(与un轴正交)，并且将局部显示图案移动到第n-1子层上。以此方式，原始图案(子显示图案)1的局部显示图案1-1、1-2被分配多个正交坐标系(步骤S2)。结果，多个局部显示图案中的每个仅仅由以下所述的各个边形成，其中每个边与提供给子显示图案所属的子层的正交坐标系的坐标轴平行或者正交。
在多个正交坐标系中的每个局部显示图案具有共同的原点，从该原点获得分别针对局部显示图案的正交坐标系，并且因此可以在合成中精确地叠置所有的局部显示图案。在以上描述中，局部显示图案从层移动到低级别的子层。然而，即使局部显示图案从层移动到相同级别的层时，也是一样的。
随后，为了执行OPC，确定在其上执行显影仿真的小区域((x，y)坐标)，以开始为执行OPC做准备(步骤S3)。小区域的大小被称为Ambit(界限)等等，并且小区域的大小取决于设计规则。例如，根据90纳米的规则，正方形图案的区域具有大约25纳米的边。
在此，切割每个正交坐标系中的每个边。每个正交坐标系被分配给子层(或者与多个正交坐标系中的每个相对应的层)，并且因此对在被设置为主层的第一坐标系((x，y)坐标)中确定的小区域上叠置的图案进行边切割，以获得切割的边4-1和4-2(步骤S4)。
通过显影仿真，在叠置第一到第n-1子层(或者与多个正交坐标系相对应的层)的状态中，形成显影的图案(步骤S5)。
基于程序可以确定是否为了修正而待移动的线段在属于其他正交坐标系的局部显示图案内部或者外部，或者被局部地叠置。当线段被局部地叠置时，还可以确定线段叠置了多少，虽然这将花费时间来执行计算处理。因此，根据以下规则，规定在小区域中的可移动的边(步骤S6)。
规则(1)：如果边不处于属于另一正交坐标系的局部显示图案的内部，则其可以移动。
规则(2)：如果边完全处于属于另一正交坐标系中的显示图案的内部，则其不可以移动。
关于以下规则(3)-1和(3)-2，排他性地应用其中的任何一个。
规则(3)-1：当边局部地处于属于另一正交坐标系中的显示图案的内部时，其被固定成可移动的图案或者不可移动的图案(处理1)。
规则(3)-2：当边局部地处于属于另一正交坐标系中的显示图案的内部时，计算该边相应的覆盖比，并且将比值与预定的阈值比较以确定是否该边是可移动的或者是不可移动的(处理2)。
获得在通过显影仿真而获得的图案和预定理想图案(通常地，原始图案)之间的差来作为每个边的位移量，并且获得位移边恢复到理想图案的位置所需的位移量来作为修正量。此时，在与边的长度方向正交的方向上位移该边。因此，该边的位移方向取决于每个显示图案所属的正交坐标系。确定位移方向，并且还自动确定位移量(步骤S7)。
检查是否所有计算的边的位移量都处于允许的范围内(步骤S8)。一开始，很不可能所有的边的位移量都处于允许的范围内(步骤S8：N)，并且因此，顺序地移动边以便使位移量最小化(步骤S9)。
针对各自显示图案所属的每个正角坐标系，即，为第一到第n-1子层(与多个正交坐标系相对应的层)中的每一个，基于在步骤7中获得的边的位移方向和位移量来移动该边；并且因此获得在位移后的切割的边5-1和5-2(步骤S10)。流程返回到步骤S5，然后对所有的局部显示图案重复步骤S5到S8。
如果所有计算的边的移动量都处于允许的范围内(步骤S8：Y)，那么流程行进到下一个步骤。当基于循环次数来提供限制时，当满足限制时流程跳出循环。
在小区域中的计算完成之后(步骤S11)，合成多个获得的局部显示图案。然后，在小区域中，检测形成的锐角部分。通过在锐角部分上叠置补丁(patch)来修正合成的显示图案(步骤S12)。补丁具有不引起生产率下降或者不引起生产成本增加或者电子束光刻掩模的测试成本增加的范围内的高度。小补丁是包括轮廓线并且不具有锐角的显示图案，并且在图2的示例中为矩形。因为将要通过显影填充的锐角部分会发生变形，所以即使修补了锐角部分，也在显影之后对图案的影响小。因而，在通过电子束光刻生产掩模时以及在测试时不需要增加精度。
以此方式，完成在小区域中的OPC(步骤S13)。当在分割的小区域中的OPC完成时，计算被完成。将作为OPC应用结果的OPC图案被作为文件输出到存储单元中(未示出)(步骤S14)。
在第一实施例中，根据需要，选择性地将锤头图案添加到在被分配局部显示图案的正交坐标系上的局部显示图案的每个端部。
基于输出的OPC图案来产生光掩模。将抗蚀剂膜涂敷在用于形成诸如晶体管的元件的衬底上，并且通过使用光掩模来使其曝光以形成抗蚀剂图案。通过使用抗蚀剂图案来作为掩模，执行蚀刻。重复以上处理，并且形成元件。
以此方式，即使倾斜线相对于彼此被包括，也可以以高精度执行OPC，并且因此可以获得与其设计接近的半导体器件。
[第二实施例]
根据本发明第二实施例的掩模生产流程与图1中的相同。因此，掩模生产流程的描述也相同。参考图3，将描述与图2中处理步骤不同的处理步骤。在设计中，为在第一坐标系(x，y)中具有两个倾斜边的倾斜显示图案，首先提供图案(锤头)，以防止在局部显示图案的端部的显影图案向后缩。锤头图案具有与第一正交坐标系(x，y)的坐标轴中的任一个平行的边。在执行OPC之后，利用包括在子层上的倾斜显示图案的局部显示图案来合成包括在子层上的端部的局部显示图案。因而，倾斜图案的端部的图案消失，以抑制在生产电子束光刻掩模时光刻生产能力的下降。而且，在掩模的生产中，将倾斜显示图案分割成小矩形图案，并且对每个小矩形图案执行电子束光刻。因此，根据具有与x-y坐标系的坐标轴中的任何一个平行的边的矩形来形成通过OPC而待修正(或添加)的图案，并且由此可以实现时间的节省和成本的降低。
[第三实施例]
根据本发明第三实施例的掩模生产流程与图1的相同。因此，掩模生产流程的描述也是相同的。参考图4，与第三实施例相似，首先提供图案(锤头)，以防止在局部显示图案的端部的显影图案向后缩。该锤头图案由与第一正交坐标系(x，y)的坐标轴中的任一个平行的边来形成。
然而，在图4中，倾斜显示图案的宽度宽，并且当使用没有修改的倾斜矩形时，端部从锤头图案中突出。如传统的情况，如果端部被倾斜地切割为容纳在锤头中，则不能应用本发明。
为了避免该问题，将具有大宽度的倾斜显示图案分割成多个具有小宽度的矩形。多个矩形区域共同地具有在其的端部处的台阶，使得端部不从锤头图案中突出。多个矩形区域的轮廓线与倾斜显示图案的轮廓线平行或正交。因此，其与第n正交坐标系的坐标轴平行或正交，所述第n正交坐标系被提供给倾斜显示图案所属的第n子层。假设多个矩形区域的公共边是不可移动的。因而，可以将倾斜显示图案完全地分配多个正交坐标系。在该图案中，没有形成原始的锐角部分，使得不需要在最后利用矩形补丁来填充锐角部分，并且因此计算时间可以缩短那么多。
虽然以上已经结合本发明的几个实施例描述了本发明，但是本领域的技术人员应理解，这些实施例仅仅是为了说明本发明而提供的，并且不应依靠其以限制性的意义来解释所附的权利要求。

Claims (10)

1.一种设计光掩模的方法，包括：
将作为显影仿真目标的显示图案分割成多个子显示图案，所述多个子显示图案分别被指定多个正交坐标系，所述多个正交坐标系彼此不正交；以及
通过在与被指定给所述子显示图案的正交坐标系的坐标轴相平行的方向上移动所述子显示图案的各边，来对所述多个子显示图案中的每个执行基于模型的光学邻近修正OPC。
2.根据权利要求1所述的方法，其中所述分割包括：
选取所述显示图案的每个边的伸展方向；以及
将所述显示图案分割成所述多个子显示图案，所述多个子显示图案中的每个具有与所述被指定的正交坐标系的所述坐标轴相平行的各边。
3.根据权利要求1或2所述的方法，进一步包括：
在执行所述基于模型的OPC之后，检测通过将多个OPC子显示图案合成所获得的修正后的显示图案的各边中的两个之间的锐角部分；以及
对于所述检测到的锐角部分，利用补丁图案来对所述修正后的显示图案进行修正。
4.根据权利要求1或2所述的方法，进一步包括：
在对所述多个子显示图案执行所述基于模型的OPC之后，将终端部分选择性地添加到所述多个OPC子显示图案中的每个OPC子显示图案的每个端部，使得所述终端部分具有与被指定给所述子显示图案的正交坐标系的坐标轴相平行的平行边。
5.根据权利要求4所述的方法，进一步包括：
将一个子显示图案分割为多个矩形图案，以使得对所述多个矩形图案中的每个执行所述OPC，其中所述一个子显示图案具有倾斜于被指定给其它所述子显示图案的所述正交坐标系的所述坐标轴的各平行边。
6.一种制造半导体器件的方法，包括：
设计光掩模，以产生光掩模数据；
基于所述光掩模数据来生产光掩模；以及
通过使用所述光掩模来制造半导体器件，
其中，所述设计步骤包括：
将作为显影仿真目标的显示图案分割成多个子显示图案，所述多个子显示图案分别被指定多个正交坐标系，所述多个正交坐标系彼此不正交；以及
通过在与被指定给所述子显示图案的所述正交坐标系的坐标轴相平行的方向上移动所述子显示图案的各边，来对所述多个子显示图案中的每个执行基于模型的光学邻近修正OPC。
7.根据权利要求6所述的方法，其中所述分割包括：
选取所述显示图案的每个边的伸展方向；以及
将所述显示图案分割成多个子显示图案，所述多个子显示图案中的每个具有与所述被指定的正交坐标系的坐标轴相平行的各边。
8.根据权利要求6或7所述的方法，其中所述设计进一步包括：
在执行所述基于模型的OPC之后，检测通过合成多个OPC子显示图案所获得的修正后的显示图案的两个边之间的锐角部分；以及
对于所述检测到的锐角部分，利用补丁图案来对所述修正后的显示图案进行修正。
9.根据权利要求6或7所述的方法，其中所述设计进一步包括：
在对所述多个子显示图案执行所述基于模型的OPC之后，将终端部分选择性地添加到所述多个OPC子显示图案中的每个OPC子显示图案的每个端部，使得所述终端部分具有与被指定给所述子显示图案的所述正交坐标系的所述坐标轴相平行的各平行边。
10.根据权利要求9所述的方法，其中所述设计进一步包括：
将一个子显示图案分割为多个矩形图案，使得对所述多个矩形图案中的每个执行所述OPC，其中所述一个子显示图案具有倾斜于被指定给其它所述子显示图案的正交坐标系的坐标轴的各平行边。
CN2009101182627A 2008-03-03 2009-03-03 光掩模设计方法以及使用光掩模制造半导体器件的方法 Expired - Fee Related CN101526735B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008052031 2008-03-03
JP2008052031A JP2009210707A (ja) 2008-03-03 2008-03-03 フォトマスク及びその設計方法と設計プログラム
JP2008-052031 2008-03-03

Publications (2)

Publication Number Publication Date
CN101526735A CN101526735A (zh) 2009-09-09
CN101526735B true CN101526735B (zh) 2012-10-17

Family

ID=41063400

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009101182627A Expired - Fee Related CN101526735B (zh) 2008-03-03 2009-03-03 光掩模设计方法以及使用光掩模制造半导体器件的方法

Country Status (4)

Country Link
US (1) US8127257B2 (zh)
JP (1) JP2009210707A (zh)
KR (1) KR101074106B1 (zh)
CN (1) CN101526735B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103376644B (zh) * 2012-04-23 2015-11-18 上海微电子装备有限公司 一种掩模图形修正方法
CN105842978B (zh) * 2015-01-14 2020-03-10 中芯国际集成电路制造(上海)有限公司 用于后光学邻近修正修复的方法
KR102556509B1 (ko) 2016-03-25 2023-07-18 삼성전자주식회사 마스크 레이아웃의 래스터화 방법 및 이를 이용한 포토 마스크의 제조방법
CN205556762U (zh) * 2016-05-05 2016-09-07 鄂尔多斯市源盛光电有限责任公司 掩膜板、母板、掩膜板制造设备和显示基板蒸镀系统
CN110361927B (zh) * 2018-04-11 2023-02-10 中芯国际集成电路制造(上海)有限公司 光刻模型生成方法以及opc修正方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6472108B1 (en) * 2000-10-10 2002-10-29 United Microelectronics Corp. Optical proximity correction method
CN101063808A (zh) * 2006-04-25 2007-10-31 海力士半导体有限公司 掩模布局的形成方法及利用该方法所形成的布局

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08227431A (ja) * 1995-02-22 1996-09-03 Sharp Corp マスクパターンのリサイジング方法
JP3454970B2 (ja) * 1995-05-24 2003-10-06 富士通株式会社 マスクパターン補正方法、パターン形成方法及びフォトマスク
JP3543430B2 (ja) * 1995-07-14 2004-07-14 ソニー株式会社 マスクパターンの補正方法および補正装置
US6301697B1 (en) 1999-04-30 2001-10-09 Nicolas B. Cobb Streamlined IC mask layout optical and process correction through correction reuse
US6303253B1 (en) * 2000-03-16 2001-10-16 International Business Machines Corporation Hierarchy and domain-balancing method and algorithm for serif mask design in microlithography
JP2001281836A (ja) * 2000-03-30 2001-10-10 Sony Corp フォトマスクパターンの補正方法、フォトマスクの製造方法および記録媒体
JP3615182B2 (ja) * 2001-11-26 2005-01-26 株式会社東芝 光近接効果補正方法及び光近接効果補正システム
US6753115B2 (en) * 2001-12-20 2004-06-22 Numerical Technologies, Inc. Facilitating minimum spacing and/or width control optical proximity correction
JP3708873B2 (ja) * 2001-12-27 2005-10-19 株式会社東芝 パターン補正方法および半導体装置の製造方法
JP4282051B2 (ja) * 2002-07-22 2009-06-17 シャープ株式会社 半導体集積回路製造用マスクパターンデータ生成方法およびその検証方法
JP3659242B2 (ja) * 2002-10-02 2005-06-15 ソニー株式会社 マスクパターン補正方法
JP2004163472A (ja) 2002-11-08 2004-06-10 Sony Corp フォトマスクの設計方法、フォトマスク、及び半導体装置
JP2005084280A (ja) * 2003-09-08 2005-03-31 Matsushita Electric Ind Co Ltd フォトマスクの設計方法、フォトマスク及びプログラム
US7055127B2 (en) * 2003-10-27 2006-05-30 Takumi Technology Corp. Mask data preparation
US7287239B2 (en) * 2003-10-27 2007-10-23 International Business Machines Corporation Performance in model-based OPC engine utilizing efficient polygon pinning method
JP4817746B2 (ja) * 2005-07-27 2011-11-16 株式会社東芝 半導体装置の設計データ処理方法、そのプログラム、及び半導体装置の製造方法
TWI264058B (en) * 2005-08-09 2006-10-11 Powerchip Semiconductor Corp Method of correcting mask pattern and method of forming the same
US20070074142A1 (en) * 2005-09-27 2007-03-29 Applied Materials, Inc. Integrated circuit layout methods
JP2007121549A (ja) * 2005-10-26 2007-05-17 Toshiba Corp パターン補正方法及びそのプログラム
JP2008076505A (ja) * 2006-09-19 2008-04-03 Nec Electronics Corp マスク設計方法およびこれを用いた半導体装置の製造方法、ならびにマスク設計システム
US8239786B2 (en) * 2008-12-30 2012-08-07 Asml Netherlands B.V. Local multivariable solver for optical proximity correction in lithographic processing method, and device manufactured thereby

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6472108B1 (en) * 2000-10-10 2002-10-29 United Microelectronics Corp. Optical proximity correction method
CN101063808A (zh) * 2006-04-25 2007-10-31 海力士半导体有限公司 掩模布局的形成方法及利用该方法所形成的布局

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP特开2001-281836A 2001.10.10
JP特开2005-84280A 2005.03.31

Also Published As

Publication number Publication date
CN101526735A (zh) 2009-09-09
US8127257B2 (en) 2012-02-28
US20090233187A1 (en) 2009-09-17
JP2009210707A (ja) 2009-09-17
KR20090094763A (ko) 2009-09-08
KR101074106B1 (ko) 2011-10-17

Similar Documents

Publication Publication Date Title
JP5039882B2 (ja) 光近接補正用収束技術
US7673281B2 (en) Pattern evaluation method and evaluation apparatus and pattern evaluation program
US6243855B1 (en) Mask data design method
US7571417B2 (en) Method and system for correcting a mask pattern design
KR100780775B1 (ko) 자기 조립 더미 패턴이 삽입된 회로 레이아웃을 이용한반도체 소자 제조 방법
US9311443B2 (en) Correcting for stress induced pattern shifts in semiconductor manufacturing
WO2002005147A1 (en) Integrated circuit design correction using fragment correspondence
US20090019418A1 (en) Lithography simulation method, mask pattern preparation method, semiconductor device manufacturing method and recording medium
JP2008176303A (ja) マスク生成方法、マスク形成方法、パターン形成方法および半導体装置
CN101526735B (zh) 光掩模设计方法以及使用光掩模制造半导体器件的方法
CN100468193C (zh) 曝光掩模的图案修正方法和半导体器件的制造方法
US11675958B2 (en) Lithography simulation method
CN104698773A (zh) 光刻对准标记结构及其制造方法
US7820346B2 (en) Method for collecting optical proximity correction parameter
US7709300B2 (en) Structure and method for partitioned dummy fill shapes for reduced mask bias with alternating phase shift masks
KR20080045067A (ko) 마스크 패턴 보정 프로그램 및 마스크 패턴 보정 시스템
US7745067B2 (en) Method for performing place-and-route of contacts and vias in technologies with forbidden pitch requirements
US6998205B2 (en) Optical proximity correction method
US20090210838A1 (en) Interpolation distance for layout desing data correction model
CN109656093B (zh) 设计光掩模的布局的方法以及制造光掩模的方法
JP2008020734A (ja) 半導体装置の設計パターン作成方法、プログラム、及び半導体装置の製造方法
US20130328155A1 (en) Generation of additional shapes on a photomask for a multiple exposure process
CN112415864B (zh) 一种确定opc最小分割长度的方法
US7175942B2 (en) Method of conflict avoidance in fabrication of gate-shrink alternating phase shifting masks
CN111965934B (zh) Opc修正通孔的选择方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20121017

Termination date: 20140303