CN205556762U - 掩膜板、母板、掩膜板制造设备和显示基板蒸镀系统 - Google Patents

掩膜板、母板、掩膜板制造设备和显示基板蒸镀系统 Download PDF

Info

Publication number
CN205556762U
CN205556762U CN201620398823.9U CN201620398823U CN205556762U CN 205556762 U CN205556762 U CN 205556762U CN 201620398823 U CN201620398823 U CN 201620398823U CN 205556762 U CN205556762 U CN 205556762U
Authority
CN
China
Prior art keywords
mask
block
graphic
film covering
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201620398823.9U
Other languages
English (en)
Inventor
嵇凤丽
梁逸南
白珊珊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Ordos Yuansheng Optoelectronics Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Ordos Yuansheng Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Ordos Yuansheng Optoelectronics Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201620398823.9U priority Critical patent/CN205556762U/zh
Application granted granted Critical
Publication of CN205556762U publication Critical patent/CN205556762U/zh
Priority to US15/547,348 priority patent/US10131982B2/en
Priority to PCT/CN2017/072223 priority patent/WO2017190537A1/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C23C14/042—Coating on selected surface areas, e.g. using masks using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/12—Organic material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/24—Vacuum evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/166—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using selective deposition, e.g. using a mask

Abstract

本实用新型的实施例涉及掩膜板、母板、掩膜板制造设备和显示基板蒸镀系统。掩膜板包括具有多个相互隔开且并行排列的图形掩膜块的图形掩膜层，和具有多个相互隔开且并行排列的覆盖掩膜块的覆盖掩膜层，所述覆盖掩膜块覆盖相邻的图形掩膜块之间的间隙；其中所述图形掩膜块包括有效区、非有效区以及位于有效区和非有效区之间的裕量区，所述有效区、非有效区和裕量区均具有多个像素成形开口，并且所述覆盖掩膜块还覆盖相邻的图形掩膜块的非有效区的像素成形开口。母板用于在制造所述掩膜板的过程中进行定位。掩膜板制造设备包括所述母板、基台、张网机和焊接机。显示基板蒸镀系统包括蒸镀机和所述掩膜板。

Description

掩膜板、母板、掩膜板制造设备和显示基板蒸镀系统
技术领域
本实用新型的实施例涉及显示技术领域，特别涉及一种掩膜板、母板、掩膜板制造设备和显示基板蒸镀系统。
背景技术
有机发光二极管(OLED，Organic Light Emitting Diode)显示面板是一种利用OLED作为显示像素的面板。相比于传统的液晶显示面板，OLED为自身发光，而非采用背光源。OLED的发光原理利用了有机半导体材料和发光材料在电场驱动下，通过载流子注入和复合导致发光的现象。具体地，在OLED中，通常用氧化铟锡(ITO)透明电极和金属电极分别作为该OLED的阳极和阴极。在一定电压驱动下，电子和空穴分别从阴极和阳极注入到电子和空穴传输层。电子和空穴分别经过电子和空穴传输层迁移到发光层，并在发光层中相遇，形成激子并使发光分子激发，后者经过辐射弛豫而发出可见光。
OLED显示面板主要可分为被动矩阵(PM，Passive Matrix)型和主动矩阵(AM，Active Matrix)型。在PM型面板中，阴极和阳极构成矩阵状，且以扫描方式点亮OLED像素。在AM型面板中，通常设有完整的阴极层，且在阳极层上覆盖有薄膜晶体管(TFT)阵列，用于决定哪些像素发光并进而决定图像的构成。
对于上述两种类型的面板，OLED发光器件的制备均是通过将有机材料蒸镀到基板(例如，在AM型面板中为TFT基板)上形成的。蒸镀有机材料通常需要使用掩膜板例如精细金属掩膜板(FMM，Fine MetalMask)，且掩膜板通常焊接在金属框架上且放在蒸镀机中使用，其中掩膜板和金属框架焊接在一起通常被称为掩膜框架组件(MFA，Mask FrameAssemble)。由于掩膜板对蒸镀所得的OLED发光层的显示性能具有显著的影响，因此存在着不断提高掩膜板的性能的需求。
实用新型内容
本实用新型的实施例提供了一种掩膜板、母板、掩膜板制造设备和显示基板蒸镀系统，其能够改善OLED显示面板的左右亮度变暗现象并提高良率。
根据本实用新型的第一方面，提供了一种掩膜板，包括具有多个相互隔开且并行排列的图形掩膜块的图形掩膜层，和具有多个相互隔开且并行排列的覆盖掩膜块的覆盖掩膜层，所述覆盖掩膜块覆盖相邻的图形掩膜块之间的间隙，所述图形掩膜块包括有效区、非有效区以及位于有效区和非有效区之间的裕量区，所述有效区、非有效区和裕量区均具有多个像素成形开口，并且所述覆盖掩膜块还覆盖相邻的图形掩膜块的非有效区的像素成形开口。
根据上述配置，由于图形掩膜块的非有效区和裕量区具有多个像素成形开口，所以一方面，在图形掩膜块的制作过程中，有效区的边缘与内部被蚀刻的程度变得更均匀，从而使蒸镀角变得更均匀，而且另一方面，在蒸镀有机材料的过程中，有效区的边缘与内部的磁力分布变得更均匀，从而使蒸镀得到的有机材料层的厚度变得更均匀，进而改善显示面板的左右亮度变暗现象并提高良率。此外，由于覆盖掩膜块还覆盖相邻的图形掩膜块的非有效区的像素成形开口，所以能够避免将有机材料蒸镀到不期望设置有机材料层的区域。
根据本实用新型的第二方面，所述有效区的多个像素成形开口以多个相互隔开的像素成形区的形式布置；并且所述掩膜板还包括具有多个相互隔开且并行排列的支撑掩膜块的支撑掩膜层，所述支撑掩膜块与所述图形掩膜块的长度方向垂直排列、且位置对应于相邻的像素成形区之间的间隙。
根据上述配置，由于支撑掩膜块对图形掩膜块的支撑，能够减少图形掩膜层的下垂。此外，由于支撑掩膜块的位置对应于相邻的像素成形区之间的间隙，所以支撑掩膜块不会对有机材料的蒸镀造成影响。
根据本实用新型的第三方面，所述裕量区具有1列或2列像素成形开口。
根据本实用新型的第四方面，所述覆盖掩膜块具有至少一个定位开口。
根据上述配置，由于覆盖掩膜块具有至少一个定位开口，所以在制造掩膜板的过程中，能够利用母板上的相应定位图案将覆盖掩膜块准确地定位成覆盖相邻的图形掩膜块的非有效区的像素成形开口。由于设有所述至少一个定位开口的部分可以在掩膜板制造完成后切除，所以该特征是本实用新型的作为成品的掩膜板的可选特征。
根据本实用新型的第五方面，所述非有效区和裕量区的像素成形开口具有与所述有效区的像素成形开口相同的结构、尺寸和排列形式。
根据上述配置，由于非有效区和裕量区的像素成形开口具有与有效区的像素成形开口相同的结构、尺寸和排列形式，所以能够获得更均匀的蒸镀角和磁力分布，从而更好地改善显示面板的左右亮度变暗现象并提高良率。
根据本实用新型的第六方面，所述掩膜板还包括掩膜板框架，所述图形掩膜层和覆盖掩膜层设置在所述掩膜板框架上。
根据本实用新型的第七方面，所述掩膜板还包括掩膜板框架，所述图形掩膜层、覆盖掩膜层和支撑掩膜层设置在所述掩膜板框架上。
根据本实用新型的第八方面，提供了一种母板，用于在制造根据上述第一方面所述的掩膜板的过程中进行定位，在所述母板上针对每个图形掩膜块设置有至少一个用于定位该图形掩膜块的第一定位图案；并且在所述母板上针对每个覆盖掩膜块设置有至少一个第二定位图案，用于将该覆盖掩膜块定位成覆盖相邻的图形掩膜块的非有效区的像素成形开口。
根据上述配置，由于在母板上设有第一定位图案和第二定位图案，所以在制造掩膜板的过程中，能够准确地定位图形掩膜块和覆盖掩膜块。
根据本实用新型的第九方面，至少一个第一定位图案或至少一个第二定位图案包括相互隔开的至少两个点状图案，用于与图形掩膜块或覆盖掩膜块中的相应的至少两个孔对准。
根据本实用新型的第十方面，提供了一种掩膜板制造设备，用于制造根据上述第六方面所述的掩膜板，包括：根据上述第八或第九方面所述的母板，用于对所述覆盖掩膜层和图形掩膜层进行定位；基台，用于支撑所述母板和掩膜板框架；张网机，用于对所述覆盖掩膜层和图形掩膜层执行拉伸处理；以及焊接机，用于分别将经定位且拉伸的覆盖掩膜层和图形掩膜层焊接到所述掩膜板框架上。
根据本实用新型的第十一方面，提供了一种显示基板蒸镀系统，包括蒸镀机，还包括根据上述第一至第七方面中任一方面所述的掩膜板。
根据上述配置，由于采用了上述第一至第七方面中任一方面所述的掩膜板，所以蒸镀得到的有机材料层的厚度变得更均匀，从而能够改善显示面板的左右亮度变暗现象并提高良率。
附图说明
为了更清楚地说明本实用新型的实施例的技术方案，下面将对实施例的附图作简单地介绍。明显地，以下附图中的结构示意图不一定按比例绘制，而是以简化形式呈现各特征。而且，下面描述中的附图仅仅涉及本实用新型的一些实施例，而并非对本实用新型进行限制。
图1是可以在其中应用本实用新型的实施例的掩膜板的结构示意图；
图2是现有技术的图形掩膜块和覆盖掩膜块的结构示意图；
图3是根据本实用新型的实施例的图形掩膜块的结构示意图；
图4是根据本实用新型的实施例的图形掩膜块和覆盖掩膜块的结构示意图；
图5是根据本实用新型的实施例的母板的结构示意图；以及
图6是根据本实用新型的实施例的掩膜板制造设备的结构示意图。
具体实施方式
为使本实用新型实施例的目的、技术方案和优点更加清楚，下面将结合本实用新型实施例的附图，对本实用新型实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例仅是本实用新型的一部分实施例，而不是全部的实施例。基于所描述的本实用新型的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
目前，在OLED显示面板中，由于利用现有的掩膜板蒸镀得到的有机材料层的厚度不均匀，会出现面板左右亮度变暗的现象，从而降低面板良率。
本实用新型的实施例提供了一种掩膜板、母板、掩膜板制造设备和显示基板蒸镀系统，其能够改善OLED显示面板的左右亮度变暗现象并提高良率。此外，本实用新型的原理可以应用于AM型显示面板，也可以应用于PM型显示面板。在下文中，将以相应的实施例对本实用新型的掩膜板、母板、掩膜板制造设备和显示基板蒸镀系统进行具体说明。
I.掩膜板
图1是可以在其中应用本实用新型的实施例的掩膜板的结构示意图。如图1所示，掩膜板100包括掩膜板框架102，以及固定(例如，焊接)在掩膜板框架102上的图形掩膜层104、覆盖掩膜层106和支撑掩膜层108。掩膜板框架102用于充当支撑框架，并且可以用金属材料(例如不锈钢)制成。图形掩膜层104用于在基板(例如，在AM型面板中为TFT基板)上蒸镀有机材料以形成显示像素，并且可以用金属材料(例如不锈钢)制成。图形掩膜层104具有多个相互隔开且并行排列的图形掩膜块104-1、104-2、…、104-10。尽管图中示出10个图形掩膜块，但是这仅是示例性的示例。图形掩膜块的数量可以取决于实际的应用情况而取任何适当的数值。每个图形掩膜块可以具有多个像素成形区(参见图5)，且每个像素成形区可以具有多个像素成形开口。
由于在相邻的图形掩膜块之间以及在最外侧的图形掩膜块与掩膜板框架之间存在着间隙(参见图5)，如果不加处理，将会把有机材料蒸镀到基板上。为此，覆盖掩膜层106具有多个相互隔开且并行排列的覆盖掩膜块106-0、106-1、…、106-10，用于覆盖所述间隙。与图形掩膜块类似，覆盖掩膜块的数量可以取决于实际的应用情况而取任何适当的数值。覆盖掩膜层106可以用金属材料(例如不锈钢)制成。
此外，由于图形掩膜层的长度可能较长(例如，在G5.5产线中使用的掩膜板的情况下)，所以会出现图形掩膜层下垂的现象。为此，支撑掩膜层108具有多个相互隔开且并行排列的支撑掩膜块108-1、108-2、…、108-6，其中支撑掩膜块与图形掩膜块的长度方向垂直排列、且位置对应于相邻的像素成形区之间的间隙。相邻的两个支撑掩膜块之间的间隙可以对应于一个像素成形区，也可以对应于多于一个像素成形区。这样，一方面，由于支撑掩膜块的支撑作用，能够减少图形掩膜层的下垂，而且另一方面，由于支撑掩膜块的位置对应于相邻的像素成形区之间的间隙，所以支撑掩膜块不会对有机材料的蒸镀造成影响。与图形掩膜块类似，支撑掩膜块的数量可以取决于实际的应用情况而取任何适当的数值。支撑掩膜层108可以用金属材料(例如不锈钢)制成。此外，用于形成上述掩膜板框架102、图形掩膜层104、覆盖掩膜层106和支撑掩膜层108的金属材料可以彼此相同或不同。
在图1所示的示例中，掩膜板包括掩膜板框架，在这种情况下通常被称为上面提到的MFA。然而，应注意的是，可以在其中应用本实用新型的实施例的掩膜板的结构并不限于图1所示的示例。作为另一示例，掩膜板可以仅包括图形掩膜层和覆盖掩膜层，且图形掩膜层和覆盖掩膜层可以通过焊接等任何适当的方式固定在一起。作为又一示例，掩膜板可以仅包括图形掩膜层、覆盖掩膜层和支撑掩膜层，且图形掩膜层、覆盖掩膜层和支撑掩膜层可以通过焊接等任何适当的方式固定在一起。
图2是现有技术的图形掩膜块和覆盖掩膜块的结构示意图。如图2所示，现有技术的图形掩膜块包括具有多个像素成形开口的有效区，其中所述多个像素成形开口可以以上面提到的多个相互隔开的像素成形区的形式布置。尽管图中未示出，但是现有技术的图形掩膜块也可在有效区的边缘外侧具有虚设的像素成形开口。由于当虚设开口的数量较大时，会将有机材料蒸镀到基板上的有效区外，所以现有技术的虚设开口的数量非常小(通常为1列或2列像素成形开口)。此外，如图2所示，现有技术的覆盖掩膜块仅覆盖相邻的图形掩膜块之间的间隙。
用现有技术的掩膜板蒸镀得到的显示面板会出现左右亮度变暗的现象。造成该现象的原因主要有两个。一个原因是在目前窄边框的情况下，图形掩膜层的虚设开口的数量很少，图形掩膜层在蒸镀过程中由于像素成形开口与原材料交接处应力分布不均匀，有效区与原材料区磁力差异过大而导致图形掩膜层边缘吸附程度大，所以产生蒸镀的阴影(shadow)。第二个原因是图形掩膜层的虚设开口的数量很少，在图形掩膜层制作过程中由于刻蚀液是从有效区边缘往里边流动的，使边缘区域的刻蚀程度与内部不同，有效区边缘被刻蚀掉的材料比有效区中心处多，使蒸镀角减小，从而也会导致蒸镀的阴影增大，最终导致蒸镀在显示面板左右两侧的有机材料厚度比中间薄，所以面板左右两侧亮度发暗。
图3是根据本实用新型的实施例的图形掩膜块的结构示意图。如图3所示，图形掩膜块300包括有效区302、非有效区306以及位于有效区302和非有效区306之间的裕量区304。如前所述，有效区302具有多个像素成形开口，其中所述多个像素成形开口可以以上面提到的多个相互隔开的像素成形区的形式布置。裕量区304和非有效区306均具有多个像素成形开口。由于要避免将有机材料蒸镀到基板的有效区外，所以裕量区304和非有效区306中的像素成形开口是虚设开口。裕量区304中的像素成形开口的数量以不会对蒸镀得到的基板的有效区的外部造成影响(例如，影响该外部区域的导电特性)为限，并且通常为1列或2列像素成形开口。非有效区306中的像素成形开口会对蒸镀得到的基板的有效区的外部造成影响，并且其数量可以根据蒸镀得到的显示面板的显示性能的改善情况来确定(例如，其数量可以是数列至数十列像素成形开口)。应注意的是，在图3所示的示例中，像素成形开口是狭缝(slot)型的全刻蚀(full etch)开口。然而，本实用新型并不限于该示例，像素成形开口也可以取决于实际的应用情况而采取任何其他适合的形式。
图形掩膜块300可以利用任何现有的用于形成FMM的技术来制作。例如，可以通过依次执行涂光刻胶、使用光刻用掩膜板进行曝光、用显影液进行显影、用刻蚀液进行刻蚀、和剥离光刻胶，来制作图形掩膜块300。
在图3所示的示例中，非有效区306和裕量区304的像素成形开口具有与有效区302的像素成形开口相同的结构、尺寸和排列形式。然而，本实用新型并不限于图3所示的示例。作为另一示例，非有效区306和裕量区304的像素成形开口也可以具有与有效区302的像素成形开口不同的结构、尺寸和排列形式，而且非有效区306和裕量区304的像素成形开口的结构、尺寸和排列形式可以彼此相同或不同。
这样，一方面，在图形掩膜块的制作过程中，有效区的边缘与内部被蚀刻的程度变得更均匀，从而使蒸镀角变得更均匀，而且另一方面，在蒸镀有机材料的过程中，有效区的边缘与内部的磁力分布变得更均匀，从而使蒸镀得到的有机材料层的厚度变得更均匀，进而改善显示面板的左右亮度变暗现象并提高良率。
图4是根据本实用新型的实施例的图形掩膜块和覆盖掩膜块的结构示意图。如上所述，非有效区306中的像素成形开口会对蒸镀得到的基板的有效区的外部造成影响，所以如图4所示，覆盖掩膜块覆盖相邻的图形掩膜块的非有效区的像素成形开口。由于裕量区中的像素成形开口不会对蒸镀得到的基板的有效区的外部造成影响，所以覆盖掩膜块无需覆盖裕量区。而且，留出裕量区也可以防止覆盖掩膜块(由于例如处理工艺精度的原因)盖住有效区而影响有机材料的蒸镀。
如上所述，现有技术的覆盖掩膜块仅覆盖相邻的两个图形掩膜块之间的间隙，所以对覆盖掩膜块的位置精度要求不高。然而，图4所示的覆盖掩膜块要遮挡非有效区的像素成形开口，这对覆盖掩膜块的位置精度要求较高。因此，如图4所示，覆盖掩膜块还具有相互隔开的两个定位孔，用于与定位用的母板例如母玻璃板(mother glass)上的相应的定位图案对准，从而将覆盖掩膜块准确地定位成覆盖非有效区的像素成形开口。此外，由于需要在覆盖掩膜块与图形掩膜块之间进行准确定位，所以图形掩膜块也具有相互隔开的两个定位孔，用于与定位用的母板上的相应的定位图案对准(参见图5)。
应注意的是，本实用新型并不限于图4所示的示例。作为另一示例，覆盖掩膜块和图形掩膜块可以各自仅具有一个呈长条状的定位开口。相应地，定位用的母板可以具有相应的长条状的定位图案，用于与所述定位开口对准。也就是说，覆盖掩膜块和图形掩膜块均具有至少一个定位开口即可。此外，由于覆盖掩膜块和图形掩膜块中设有定位开口的部分可以在掩膜块制造完成之后切除，所以所述定位开口是作为成品的掩膜板的可选特征。
如前所述，可以在其中应用本实用新型的实施例的掩膜板的结构并不限于图1所示的示例。作为另一示例，掩膜板可以仅包括图形掩膜层和覆盖掩膜层，且图形掩膜层和覆盖掩膜层可以通过焊接等任何适当的方式固定在一起。也就是说，本实用新型的第一实施例提供了一种掩膜板，其包括具有多个相互隔开且并行排列的图形掩膜块的图形掩膜层，和具有多个相互隔开且并行排列的覆盖掩膜块的覆盖掩膜层，所述覆盖掩膜块覆盖相邻的图形掩膜块之间的间隙，其中所述图形掩膜块包括有效区、非有效区以及位于有效区和非有效区之间的裕量区，所述有效区、非有效区和裕量区均具有多个像素成形开口，并且所述覆盖掩膜块还覆盖相邻的图形掩膜块的非有效区的像素成形开口。
如前所述，作为又一示例，掩膜板可以仅包括图形掩膜层、覆盖掩膜层和支撑掩膜层，且图形掩膜层、覆盖掩膜层和支撑掩膜层可以通过焊接等任何适当的方式固定在一起。也就是说，本实用新型的第二实施例提供了一种掩膜板，其包括具有多个相互隔开且并行排列的图形掩膜块的图形掩膜层，和具有多个相互隔开且并行排列的覆盖掩膜块的覆盖掩膜层，所述覆盖掩膜块覆盖相邻的图形掩膜块之间的间隙，其中所述图形掩膜块包括有效区、非有效区以及位于有效区和非有效区之间的裕量区，所述有效区、非有效区和裕量区均具有多个像素成形开口，并且所述覆盖掩膜块还覆盖相邻的图形掩膜块的非有效区的像素成形开口；其中所述有效区的多个像素成形开口以多个相互隔开的像素成形区的形式布置；并且所述掩膜板还包括具有多个相互隔开且并行排列的支撑掩膜块的支撑掩膜层，所述支撑掩膜块与所述图形掩膜块的长度方向垂直排列、且位置对应于相邻的像素成形区之间的间隙。
此外，如前面针对图1所述，掩膜板可以包括掩膜板框架。也就是说，本实用新型的第三实施例提供了一种掩膜板，其与第一实施例的掩膜板的区别在于，还包括掩膜板框架，所述图形掩膜层和覆盖掩膜层设置在所述掩膜板框架上。而且，本实用新型的第四实施例提供了一种掩膜板，其与第二实施例的掩膜板的区别在于，还包括掩膜板框架，所述图形掩膜层、覆盖掩膜层和支撑掩膜层设置在所述掩膜板框架上。
II.母板
图5是根据本实用新型的实施例的母板的结构示意图。如图5所示，在母板500上，针对每个图形掩膜块设置有相互隔开的两个圆点502-1、502-2，用于与该图形掩膜块中的两个孔对准从而进行定位。此外，在母板500上，针对每个覆盖掩膜块设置有相互隔开的两个圆点504-1、504-2，用于与该覆盖掩膜块中的两个孔对准，从而将该覆盖掩膜块定位成覆盖图形掩膜块的非有效区的像素成形开口。定位图案502-1、502-2、504-1、504-2可以通过使用任何现有的沉积工艺将例如金属材料沉积到母玻璃板上的预定位置来实现。
同理，本实用新型并不限于图5所示的示例。作为另一示例，定位图案的形状不限于圆点，也可以是方形、三角形等其他适合的形状。作为又一示例，母板可以针对每个图形掩膜块仅具有一个呈长条状的定位图案，用于与图案覆盖掩膜块中的相应的长条状定位开口对准。作为再一示例，母板可以针对每个覆盖掩膜块仅具有一个呈长条状的定位图案，用于与覆盖掩膜块中的相应的长条状定位开口对准。也就是说，母板可以针对每个图形掩膜块具有至少一个第一定位图案，且针对每个覆盖掩膜块具有至少一个第二定位图案。
由于母板可以针对每个图形掩膜块具有至少一个第一定位图案，且针对每个覆盖掩膜块具有至少一个第二定位图案，所以本实用新型的第五实施例提供了一种母板，其至少可以用于在制造前述第一实施例的掩膜板的过程中进行定位，其中在所述母板上针对每个图形掩膜块设置有至少一个用于定位该图形掩膜块的第一定位图案；并且在所述母板上针对每个覆盖掩膜块设置有至少一个第二定位图案，用于将该覆盖掩膜块定位成覆盖相邻的图形掩膜块的非有效区的像素成形开口。
III.掩膜板制造设备
图6是根据本实用新型的实施例的掩膜板制造设备的结构示意图。如图6所示，掩膜板制造设备600包括基台602、母板604、张网机606和焊接机608。基台602用于支撑母板604和掩膜板框架610。母板604用于对覆盖掩膜层和图形掩膜层进行定位，且已经参考图5进行了详细描述，在此不再赘述。张网机606用于对覆盖掩膜层612和图形掩膜层614执行拉伸处理。焊接机608用于分别将经定位且拉伸的覆盖掩膜层612和图形掩膜层614焊接到掩膜板框架610上，并且可以采用例如激光焊接机来实现。也就是说，除母板604外，基台602、张网机606和焊接机608可以采用与现有的掩膜板制造设备中对应工艺或功能相同的设备或部件，在此不再赘述。覆盖掩膜层612和图形掩膜层614的焊接顺序可以是先焊接覆盖掩膜层612、再焊接图形掩膜层614，也可以是相反的焊接顺序。应注意的是，尽管在图6中将掩膜板框架610示为放置在母板604之上，但是掩膜板框架610和母板604也可以以其他适合的方式布置(例如，掩膜板框架610可以环绕母板604而与母板604处于同一平面中)，只要能够实现定位即可。
也就是说，本实用新型的第六实施例提供了一种掩膜板制造设备，其至少可以用于制造前述第三实施例的掩膜板，并且包括：前述第五实施例的母板，用于对所述覆盖掩膜层和图形掩膜层进行定位；基台，用于支撑所述母板和掩膜板框架；张网机，用于对所述覆盖掩膜层和图形掩膜层执行拉伸处理；以及焊接机，用于分别将经定位且拉伸的覆盖掩膜层和图形掩膜层焊接到所述掩膜板框架上。
可选地，张网机606还可以对上面描述的支撑掩膜层执行拉伸处理，并且焊接机608还可以将经拉伸的支撑掩膜层焊接到掩膜板框架610上。覆盖掩膜层、支撑掩膜层和图形掩膜层的焊接顺序可以是先焊接覆盖掩膜层、再焊接支撑掩膜层、再焊接图形掩膜层，也可以采取任何其他适合的焊接顺序。
IV.显示基板蒸镀系统
根据本实用新型的实施例的显示基板蒸镀系统包括：蒸镀机；以及上面在第I节中描述的根据本实用新型的各实施例的掩膜板，用于在基板上形成像素图形，通常基板上排列有至少一个显示屏区。除掩膜板外，该显示基板蒸镀系统的其他组成设备或部件可以采用与现有的蒸镀系统中对应工艺或功能相同的设备或部件，在此不再赘述。
由于采用了上面在第I节中描述的根据本实用新型的实施例的掩膜板，所以利用该显示基板蒸镀系统蒸镀得到的显示基板的有机材料层的厚度变得更均匀，从而能够改善显示面板的左右亮度变暗现象并提高良率。
应注意的是，以上所述仅是本实用新型的示范性实施方式，而并非用于限制本实用新型的保护范围，本实用新型的保护范围由所附的权利要求确定。

Claims (11)

1.一种掩膜板，包括具有多个相互隔开且并行排列的图形掩膜块的图形掩膜层，和具有多个相互隔开且并行排列的覆盖掩膜块的覆盖掩膜层，所述覆盖掩膜块覆盖相邻的图形掩膜块之间的间隙，其特征在于，
所述图形掩膜块包括有效区、非有效区以及位于有效区和非有效区之间的裕量区，所述有效区、非有效区和裕量区均具有多个像素成形开口，并且所述覆盖掩膜块还覆盖相邻的图形掩膜块的非有效区的像素成形开口。
2.根据权利要求1所述的掩膜板，其特征在于，所述有效区的多个像素成形开口以多个相互隔开的像素成形区的形式布置；以及
所述掩膜板还包括具有多个相互隔开且并行排列的支撑掩膜块的支撑掩膜层，所述支撑掩膜块与所述图形掩膜块的长度方向垂直排列、且位置对应于相邻的像素成形区之间的间隙。
3.根据权利要求1或2所述的掩膜板，其特征在于，所述裕量区具有1列或2列像素成形开口。
4.根据权利要求1或2所述的掩膜板，其特征在于，所述覆盖掩膜块和/或图形掩膜块各自具有至少一个定位开口。
5.根据权利要求1或2所述的掩膜板，其特征在于，所述非有效区和裕量区的像素成形开口具有与所述有效区的像素成形开口相同的结构、尺寸和排列形式。
6.根据权利要求1所述的掩膜板，其特征在于，还包括掩膜板框架，所述图形掩膜层和覆盖掩膜层设置在所述掩膜板框架上。
7.根据权利要求2所述的掩膜板，其特征在于，还包括掩膜板框架，所述图形掩膜层、覆盖掩膜层和支撑掩膜层设置在所述掩膜板框架上。
8.一种母板，用于在制造根据权利要求1所述的掩膜板的过程中进行定位，其特征在于，
在所述母板上针对每个图形掩膜块设置有至少一个用于定位该图形掩膜块的第一定位图案；和/或
在所述母板上针对每个覆盖掩膜块设置有至少一个第二定位图案，用于将该覆盖掩膜块定位成覆盖相邻的图形掩膜块的非有效区的像素成形开口。
9.根据权利要求8所述的母板，其特征在于，至少一个第一定位图案或至少一个第二定位图案包括相互隔开的至少两个点状图案，用于与图形掩膜块或覆盖掩膜块中的相应的至少两个孔对准。
10.一种掩膜板制造设备，用于制造根据权利要求6所述的掩膜板，其特征在于，包括：
根据权利要求8或9所述的母板，用于对所述覆盖掩膜层和图形掩膜层进行定位；
基台，用于支撑所述母板和掩膜板框架；
张网机，用于对所述覆盖掩膜层和图形掩膜层执行拉伸处理；以及
焊接机，用于分别将经定位且拉伸的覆盖掩膜层和图形掩膜层焊接到所述掩膜板框架上。
11.一种显示基板蒸镀系统，包括蒸镀机，其特征在于，还包括根据权利要求1至7中任一项所述的掩膜板。
CN201620398823.9U 2016-05-05 2016-05-05 掩膜板、母板、掩膜板制造设备和显示基板蒸镀系统 Active CN205556762U (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201620398823.9U CN205556762U (zh) 2016-05-05 2016-05-05 掩膜板、母板、掩膜板制造设备和显示基板蒸镀系统
US15/547,348 US10131982B2 (en) 2016-05-05 2017-01-23 Mask, motherboard, device and method for manufacturing mask, and system for evaporating display substrate
PCT/CN2017/072223 WO2017190537A1 (zh) 2016-05-05 2017-01-23 掩膜板、母板、掩膜板制造设备和方法及显示基板蒸镀系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201620398823.9U CN205556762U (zh) 2016-05-05 2016-05-05 掩膜板、母板、掩膜板制造设备和显示基板蒸镀系统

Publications (1)

Publication Number Publication Date
CN205556762U true CN205556762U (zh) 2016-09-07

Family

ID=56805962

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201620398823.9U Active CN205556762U (zh) 2016-05-05 2016-05-05 掩膜板、母板、掩膜板制造设备和显示基板蒸镀系统

Country Status (3)

Country Link
US (1) US10131982B2 (zh)
CN (1) CN205556762U (zh)
WO (1) WO2017190537A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017190537A1 (zh) * 2016-05-05 2017-11-09 京东方科技集团股份有限公司 掩膜板、母板、掩膜板制造设备和方法及显示基板蒸镀系统
CN107400851A (zh) * 2017-09-25 2017-11-28 京东方科技集团股份有限公司 一种掩膜板图形的制备方法及掩膜板
WO2018218932A1 (zh) * 2017-06-02 2018-12-06 京东方科技集团股份有限公司 掩膜板、掩膜装置及其制造方法和掩膜制造设备
CN109449315A (zh) * 2018-10-30 2019-03-08 京东方科技集团股份有限公司 一种显示母板及其制备方法和显示基板
WO2021046807A1 (zh) * 2019-09-12 2021-03-18 京东方科技集团股份有限公司 掩膜装置及其制造方法、蒸镀方法、显示装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113748089B (zh) * 2019-04-26 2023-10-31 捷通国际有限公司 水处理系统
JP2021175824A (ja) * 2020-03-13 2021-11-04 大日本印刷株式会社 有機デバイスの製造装置の蒸着室の評価方法、評価方法で用いられる標準マスク装置及び標準基板、標準マスク装置の製造方法、評価方法で評価された蒸着室を備える有機デバイスの製造装置、評価方法で評価された蒸着室において形成された蒸着層を備える有機デバイス、並びに有機デバイスの製造装置の蒸着室のメンテナンス方法
KR20230026586A (ko) * 2021-08-17 2023-02-27 삼성디스플레이 주식회사 마스크 조립체

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4904087A (en) * 1987-07-06 1990-02-27 American Telephone & Telegraph Co., At&T Bell Laboratories Method for aligning photomasks
US6757645B2 (en) * 1997-09-17 2004-06-29 Numerical Technologies, Inc. Visual inspection and verification system
US6303253B1 (en) * 2000-03-16 2001-10-16 International Business Machines Corporation Hierarchy and domain-balancing method and algorithm for serif mask design in microlithography
US6372391B1 (en) * 2000-09-25 2002-04-16 The University Of Houston Template mask lithography utilizing structured beam
US6576376B1 (en) * 2001-02-07 2003-06-10 Advanced Micro Devices, Inc. Tri-tone mask process for dense and isolated patterns
TW529317B (en) * 2001-10-16 2003-04-21 Chi Mei Electronic Corp Method of evaporating film used in an organic electro-luminescent display
US7023528B2 (en) * 2002-06-10 2006-04-04 International Business Machines Corporation Hybrid electronic mask
JP4240966B2 (ja) * 2002-09-06 2009-03-18 キヤノン株式会社 近接場光マスク、これを用いた近接場露光装置、これを用いたドットパターン作製方法
CN1573554A (zh) * 2003-01-14 2005-02-02 Asml蒙片工具有限公司 用于接触孔掩模的光学逼近校正设计的方法
EP1439419B1 (en) * 2003-01-14 2006-10-04 ASML MaskTools B.V. Method and apparatus for providing optical proximity correction features to a reticle pattern for optical lithography
US7001693B2 (en) * 2003-02-28 2006-02-21 International Business Machines Corporation Binary OPC for assist feature layout optimization
US7055126B2 (en) * 2003-10-27 2006-05-30 International Business Machines Corporation Renesting interaction map into design for efficient long range calculations
US7506299B2 (en) * 2003-12-19 2009-03-17 Asml Holding N.V. Feature optimization using interference mapping lithography
JP4380326B2 (ja) * 2004-01-06 2009-12-09 凸版印刷株式会社 有機ｅｌ用蒸着マスク
US7269817B2 (en) * 2004-02-10 2007-09-11 International Business Machines Corporation Lithographic process window optimization under complex constraints on edge placement
US7562333B2 (en) * 2004-12-23 2009-07-14 Texas Instruments Incorporated Method and process for generating an optical proximity correction model based on layout density
US7308673B2 (en) * 2005-01-10 2007-12-11 Synopsys, Inc. Method and apparatus for correcting 3D mask effects
US7455938B2 (en) * 2005-04-01 2008-11-25 Micron Technology, Inc. Methods of forming patterns in substrates
KR101219045B1 (ko) * 2005-06-29 2013-01-07 삼성디스플레이 주식회사 디스플레이장치 및 그 제조방법
US7374962B2 (en) * 2005-09-29 2008-05-20 Miradia Inc. Method of fabricating reflective spatial light modulator having high contrast ratio
US8658993B2 (en) * 2007-12-21 2014-02-25 Cornell University Self-powered lithography method and apparatus using radioactive thin films
JP2009170200A (ja) * 2008-01-15 2009-07-30 Sony Corp 表示装置の製造方法
JP2009210707A (ja) * 2008-03-03 2009-09-17 Nec Electronics Corp フォトマスク及びその設計方法と設計プログラム
KR101156432B1 (ko) * 2009-12-15 2012-06-18 삼성모바일디스플레이주식회사 박막 증착용 마스크 프레임 조립체 및 유기 발광 디스플레이 장치
JP5821100B2 (ja) * 2010-12-17 2015-11-24 カール ツァイス エスエムエス ゲーエムベーハー フォトリソグラフィマスクによって処理されるウェーハ上の誤差を補正する方法及び装置
US8748066B2 (en) * 2012-10-03 2014-06-10 United Microelectronics Corp. Method for forming photomasks
CN203034082U (zh) * 2012-12-04 2013-07-03 彩虹（佛山）平板显示有限公司 有机电致发光显示器蒸镀用分割掩膜版
TWI564408B (zh) * 2015-02-02 2017-01-01 鴻海精密工業股份有限公司 蒸鍍遮罩、蒸鍍方法及蒸鍍遮罩之製造方法
CN104862646B (zh) * 2015-03-31 2017-07-14 京东方科技集团股份有限公司 一种掩膜板组件、显示装置及制作方法
CN205556762U (zh) * 2016-05-05 2016-09-07 鄂尔多斯市源盛光电有限责任公司 掩膜板、母板、掩膜板制造设备和显示基板蒸镀系统

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017190537A1 (zh) * 2016-05-05 2017-11-09 京东方科技集团股份有限公司 掩膜板、母板、掩膜板制造设备和方法及显示基板蒸镀系统
US10131982B2 (en) 2016-05-05 2018-11-20 Boe Technology Group Co., Ltd. Mask, motherboard, device and method for manufacturing mask, and system for evaporating display substrate
CN108977761B (zh) * 2017-06-02 2020-04-03 京东方科技集团股份有限公司 掩膜板、掩膜装置及其制造方法和掩膜制造设备
WO2018218932A1 (zh) * 2017-06-02 2018-12-06 京东方科技集团股份有限公司 掩膜板、掩膜装置及其制造方法和掩膜制造设备
CN108977761A (zh) * 2017-06-02 2018-12-11 京东方科技集团股份有限公司 掩膜板、掩膜装置及其制造方法和掩膜制造设备
CN107400851B (zh) * 2017-09-25 2019-11-05 京东方科技集团股份有限公司 一种掩膜板图形的制备方法及掩膜板
CN107400851A (zh) * 2017-09-25 2017-11-28 京东方科技集团股份有限公司 一种掩膜板图形的制备方法及掩膜板
CN109449315A (zh) * 2018-10-30 2019-03-08 京东方科技集团股份有限公司 一种显示母板及其制备方法和显示基板
WO2021046807A1 (zh) * 2019-09-12 2021-03-18 京东方科技集团股份有限公司 掩膜装置及其制造方法、蒸镀方法、显示装置
WO2021047610A1 (zh) * 2019-09-12 2021-03-18 京东方科技集团股份有限公司 掩膜装置及其制造方法、蒸镀方法、显示装置
CN113015821A (zh) * 2019-09-12 2021-06-22 京东方科技集团股份有限公司 掩膜装置及其制造方法、蒸镀方法、显示装置
CN113302330A (zh) * 2019-09-12 2021-08-24 京东方科技集团股份有限公司 掩膜装置及其制造方法、蒸镀方法、显示装置
US11800780B2 (en) 2019-09-12 2023-10-24 Ordos Yuansheng Optoelectronics Co., Ltd. Mask device and manufacturing method thereof, evaporation method and display device

Also Published As

Publication number Publication date
US10131982B2 (en) 2018-11-20
WO2017190537A1 (zh) 2017-11-09
US20180216221A1 (en) 2018-08-02

Similar Documents

Publication Publication Date Title
CN205556762U (zh) 掩膜板、母板、掩膜板制造设备和显示基板蒸镀系统
CN107699854B (zh) 掩膜组件及其制造方法
USRE48229E1 (en) Pixel structure for OLED display and metal mask thereof
CN107359176B (zh) 一种有机发光显示面板及显示装置
US20200357862A1 (en) Pixel arrangement, manufacturing method thereof, display panel, display device and mask
US10388873B2 (en) Evaporation mask, method of patterning substrate using the same, and display substrate
KR101070539B1 (ko) 증착 마스크 및 이를 사용한 유기 전계 발광 장치의 제조 방법
WO2019148558A1 (zh) 像素排列结构
CN103484817B (zh) 用于沉积的掩模和用其制造有机发光二极管显示器的方法
CN109487206B (zh) 掩膜版及采用该掩膜版的掩膜装置
US20200357322A1 (en) Pixel arrangement, manufacturing method thereof, display panel, display device and mask
CN109994509A (zh) 一种像素排布结构及相关装置
WO2017117999A1 (zh) 金属掩模板及其制作方法
US20220216412A1 (en) Mask and manufacturing method therefor
CN105839052A (zh) 掩膜板以及掩膜板的组装方法
US20110179996A1 (en) Deposition mask and mask assembly having the same
US20210214836A1 (en) Mask device and evaporation method
CN113015821B (zh) 掩膜装置及其制造方法、蒸镀方法、显示装置
US20210408181A1 (en) Array substrate and manufacturing method thereof, display device
JP2019514152A (ja) 表示基板を製造するための方法、表示基板及び表示装置
US9269752B2 (en) Organic electroluminescence display
KR20190015979A (ko) Oled 디스플레이 패널 및 디스플레이 장치
CN105088142B (zh) 一种蒸镀方法
CN114761605B (zh) 掩膜板及其制备方法、显示面板及其制备方法、显示装置
CN111411323B (zh) 一种掩膜板

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant