JP5039882B2

JP5039882B2 - 光近接補正用収束技術

Info

Publication number: JP5039882B2
Application number: JP2009234332A
Authority: JP
Inventors: ベイリーコッブ，ニコラス; サフーリア，エミル
Original assignee: メンター・グラフィクス・コーポレーション
Priority date: 2000-07-10
Filing date: 2009-10-08
Publication date: 2012-10-03
Anticipated expiration: 2021-07-06
Also published as: TW525225B; JP2010049268A; JP2004502973A; JP2007279759A; US20060236298A1; ATE553416T1; EP1299824A4; WO2002005145A1; EP1299824A1; US6430737B1; EP1299824B1; US7367009B2; US7028284B2; US20040216065A1

Description

（関連出願）
本願は、米国特許出願「セグメント対応関係を利用した集積回路設計補正（ＩＮＴＥＧＲＡＴＥＤＣＩＲＣＵＩＴＤＥＳＩＧＮＣＯＲＲＥＣＴＩＯＮＵＳＩＮＧＳＥＧＭＥＮＴＣＯＲＲＥＳＰＯＮＤＥＮＣＥ”に関連している。

本発明は集積回路設計に関する。より詳細には、本発明は、集積回路装置設計及び製造プロセスで使用することができる検証技術及び補正技術に関する。

集積回路（ＩＣ）の高密度化に伴って、線幅及び部品幅、並びに、線間距離が益々短縮される。現在、ディープ・サブミクロン（０．２５μｍ未満）のプロセスが使用されている。しかし、ディープ・サブミクロン・プロセスの場合、シリコン収率は、レチクル／マスクパターン忠実性、光学近接効果、並びに、レジスト処理とエッチ処理中の拡散及びローディング効果を含む幾つかの要因による影響を受ける。典型的な問題には、局所パターン密度及びトポロジーと、線端プルバックとに依存する線幅変動が含まれる。

光及びプロセス補正（ＯＰＣ）は、像の忠実性を改善するため使用される。光近接補正は、光及び近接補正の部分集合である。ＯＰＣ技術は、例えば、様々なプロセス歪みを補正するＩＣレイアウトへの付加的な構造の導入と、光学歪みを補正するレイアウト変更と、を含む。ＯＰＣでは、ルールベースＯＰＣと、モデルベースＯＰＣの二つの一般的なカテゴリが現在使用されている。ルールベースＯＰＣの場合、レチクル・レイアウトは、幾何学的操作のための固定ルールの集合に従って変更される。しかし、ルールベースＯＰＣは能力が制限され、より正確なＯＰＣが望まれる場合には、モデルベースＯＰＣが使用される。

モデルベースＯＰＣの場合、形成されるべきＩＣ構造はモデル化され、ウエハー上の構造の境界を表現する閾値は、使用されたモデルに基づいて得られたシミュレーション結果から判定される。モデルベースＯＰＣの簡単な形式は、製造されるべき構造を予測するため、閾値を有する模擬空気像を生成する。

現在のＯＰＣ技術は、一般的に、バイナリ・マスク（すなわち、単一露光、位相シフト無しのマスク）で巧く動作する。しかし、一つのＩＣレイヤを製造するため二つ以上のマスクを使用する製造プロセスの場合、現在のＯＰＣ技術は許容可能な結果に収斂しない。そこで、多重露光製造技術と共に使用可能である改良型ＯＰＣが要望される。

ルールベースＯＰＣ操作が集積装置設計レイアウトで実行され、一つ以上の変更されたレチクル・レイアウトが得られる。モデルベース補正は、変更されたレチクル・レイアウトに関して実行される。

一実施例において、モデルベース補正のため、製造されるべき集積装置の模擬レイヤが、望ましい集積装置レイヤを表現するターゲット・レイアウトと比較される。このシミュレーションは、集積装置のレイヤに対応した多重レチクルのレイアウトに基づいている。エッジ配置誤差は、少なくとも部分的には、模擬集積装置レイヤとターゲット・レイアウトの比較に基づいて、一つ以上のレイアウト・フラグメントについて判定される。一実施例によれば、複数のレチクルのレイアウトの一つ以上のフラグメントは、ターゲット・レイアウトの対応するフラグメントへマップされる。複数のレチクル・レイアウトの一つ以上のフラグメントは、少なくとも部分的には、夫々のフラグメントがマップされたターゲット・レイアウトのフラグメントのエッジ配置誤差に基づいて変更される。

本発明は、非限定的な例として、同じ参照番号が同様の要素を表す添付図面に示されている。

集積回路処理用配置の一実施例の説明図である。集積回路レイヤ・ターゲット・レイアウトの一例の説明図である。図２のターゲット・レイアウトに対応する位相シフト・レチクルのレイアウトの説明図である。図３のレチクルを使用する製造プロセスのシミュレーションによって得られた集積回路レイヤ構造の模擬像の説明図である。図３の位相シフト・レチクル及び図２のターゲット・レイアウトに対応するトリム・レチクルのレイアウトの説明図である。図３のレイアウト及び図５のレイアウトから得られたレチクルを使用する二重露光製造プロセスによって生じた集積回路レイヤ構造の模擬像である。図３の位相シフト・レチクル・レイアウトのフラグメント化された一実施例の説明図である。図５のトリム・レチクルのフラグメント化された一実施例の説明図である。ターゲット・レイアウトのフラグメント化された一実施例の説明図である。図６の模擬集積回路レイヤ構造のフラグメント化された一実施例の説明図である。ターゲット・レイアウトのエッジ配置誤差に基づくレチクル・レイアウト補正の一実施例のフローチャートである。レチクル・フラグメントをターゲット・レイアウト・フラグメントにマッピングする一実施例のフローチャートである。レチクル・フラグメントをターゲット・レイアウト・フラグメントにマッピングする一例の説明図である。レチクル・フラグメントをレイアウト・フラグメントにマッピングする第２の例の説明図である。レチクル・フラグメントの中間点に平行しているシールドされていない線を含む簡略化されたターゲット・レイアウト１３３０の説明図である。模擬集積装置レイヤのエッジ配置誤差に基づくレイアウト補正前にルールベースＯＰＣをレイアウトに適用する一実施例のフローチャートである。一実施例により本発明のシミュレーションツールと共に組み込まれたＥＤＡツールの説明図である。本発明を実施するために好適であるコンピュータシステムの一実施例の説明図である。

セグメント対応関係を使用する集積装置設計補正用の方法及び装置について説明する。以下の記述では、説明の目的のため、多数の具体的な細部が本発明の完全な理解が得られるように記載されている。しかし、当業者は、本発明がこのような具体的な細部を用いなくても実施可能であることが分かるであろう。別の例では、本発明が分かり難くなることを避けるために、構造及び装置がブロック図形式で示されている。

明細書中、「一実施例」、或いは、「実施例」は、実施例と関連して記載されている特定の特徴、構造、又は、特性が、本発明の少なくとも一つの実施例に包含されることを表す。明細書の様々な箇所に現れる「一実施例において（よれば）」という記載は、必ずしも同じ実施例を示しているとは限らない。

方法及び装置は、集積回路製造に関して説明しているが、ここで説明した技術は、任意の集積装置の製造及び／又は設計プロセスに適用することが可能である。集積装置には、集積回路、マイクロマシーン、ディスクドライブヘッドのような薄膜構造体、ＤＮＡチップ、マイクロ・メカトロニクス・システム（ＭＥＭＳ）、或いは、リソグラフィ技術を使用して製造されたその他の製造物が含まれる。

レイアウト補正は、フォワード・マッピング技術を用いて実現される。フォワード・マッピング（前向きマッピング）とは、レチクル・レイアウトからのフラグメントをターゲット・レイアウトへ割当てることを意味し、バックワード・マッピング（後向きマッピング）は、ターゲット・レイアウトからのフラグメントをレチクル・レイアウトへ割当てることを意味する。フォワード・マッピングは、各レチクル・フラグメントを対応したターゲット・レイアウト・フラグメントへ曖昧さ無くマッピングする技術を提供する。マッピングは、レチクル・フラグメントとターゲット・レイアウト・フラグメントの間に１対１の対応関係を形成するとは限らない。すなわち、複数のレチクル・フラグメントが一つのターゲット・レイアウト・フラグメントにマップされ得る。ターゲット・レイアウト・フラグメントに対するエッジ配置誤差は、対応したレチクル・フラグメントの位置決め補正を行うために使用される。エッジ配置誤差は、例えば、レチクルを使用する製造プロセスをシミュレートするシミュレーション処理を用いて判定される。

図１は、集積回路処理配置の一実施例の説明図である。図１の配置は、本発明と共に使用するために好適であり、後述のように使用され得る。図１のコンポーネント（構成部品）の一般的な用法は従来技術において公知である。変更は詳細に後述する。例えば、特定のレチクル及び／又はマスクのコンフィギュレーション
（構成）及び変更は、図１の残りのコンポーネントと共に使用されえる。光源１００は、ウエハー１３０の方へ光を照射する。マスク／レチクル１１０は、ウエハー１３０のある所定の部分に対する光を遮る。ステッパー／スキャナ映像システム１２０は、マスク／レチクル１１０のパターンをウエハー１３０上に現像中の多数の集積回路のうちの一つに向ける。

図２は、集積回路レイヤ・ターゲット・レイアウトの一例の説明図である。図２のレイヤは、例えば、ポリシリコンを用いて製造することができるゲートレイヤを表す。以下の説明ではゲートレイヤに言及するが、後述の技術は、金属相互接続、又は、接点レイヤのようなその他の集積装置レイヤ若しくは構造体と共に使用することも可能である。

設計レイアウトは、例えば、製造されるべき回路のＧＤＳ−ＩＩ記述でもよい。他のレイアウトフォーマットもサポートされる。設計レイアウトは回路設計を記述し、この回路設計から、設計レイアウトによって記述された回路を実現するためのマスク及び／又はレチクルが作成される。

図２のゲートレイヤを有する集積回路の動作速度を上昇させるため、位相シフト技術がゲート幅を短縮するために使用され得る。一般的な位相シフト技術は、二重露光手順に基づいているが、露光回数は２回よりも多くても少なくてもよい。一般的に、位相シフト用マスク又はレチクルは、ゲートとして使用される領域の幅を狭くするため使用される。トリム・マスク又はトリム・レチクルが、位相シフト用マスク／レチクルによって作成される望ましくないアーティファクトを取り除くため使用される。

一実施例によれば、レイアウト２００の領域２１０は、トランジスタゲート領域と構造体間の相互接続を形成するポリシリコン領域を表現する。レイアウト２００の残りの部分では、レイヤ上に構造体は形成されない。

以下で詳述するように、レチクル設計フラグメントは、ターゲット・レイアウトのフラグメントへマッピングされ得る。フラグメントは、図２に示されていないが、以下で、フラグメンテーション（フラグメント化）を説明する。

図３は、図２のターゲット・レイアウトに対応する位相シフト用レチクルのレイアウトの説明図である。図３中の破線は、図２のポリシリコン領域２１０を表現する。破線は、レチクル３００の位相シフト用領域と対応したポリシリコン領域の間の関係を実証するため含まれている。破線はレチクル３００の一部ではない。

一実施例において、領域３１０は、光の位相を１８０°だけシフトさせ、近傍領域３２０は光をシフトしない。残りの領域は不透明である（例えば、クロムである。）。他の位相シフト有り領域及び位相シフト無し領域が位相シフト用マスクには含まれる。代替的な実施例では、０°及び１８０°以外（例えば、９０°及び２７０°）の位相シフトが使用される。位相シフトマスクは、ゲート以外の付加的な回路構造体、又は、位相シフト技術を用いて製作された他の領域を生産するためにも使用される。一部の実施例では、クロム領域は、１８０°位相シフト用領域と、０°位相シフト用領域の間の境界に重ならない。

図４は、図３のレチクルを使用する製造プロセスのシミュレーションによって得られた集積回路レイヤ構造の模擬像（シミュレーション像）の説明図である。シミュレーションは、従来技術において公知のどのような方式で実行してもよい。製造プロセスの結果を予測するその他の技術を使用してもよい。例えば、エッジ配置誤差を予測するルックアップスキームを使用してもよい。

図５は、図３の位相シフト・レチクル及び図２のターゲット・レイアウトに対応するトリム・レチクルのレイアウトの説明図である。トリム・レチクルは、位相シフト・レチクルを用いて製作された望ましい構造的コンポーネントを保護し、位相シフト・レチクルを用いて作成され、他の構造体を形成するため使用可能な望ましくないアーティファクトを除去する。

図６は、図３のレイアウト及び図５のレイアウトから得られたレチクルを使用する二重露光製造プロセスによって生じた集積回路レイヤ構造の模擬像である。図６の破線は、図２のポリシリコン領域を表現する。図６は、説明の目的のため、図２のターゲット・レイアウトからの近似偏差を例示する。実際の偏差は、使用される製造プロセス、レイヤのレイアウト、最小線幅（ライン幅）などに依存する。

図６に示されるように、模擬集積回路レイヤは、ターゲット・レイアウトとは異なる。ターゲット・レイアウトからの逸脱（偏差）は、例えば、線の端で、バイナリ（位相シフト無し）領域と、位相シフト有り領域の間に遷移箇所を生じる。逸脱は、同様に他の場所でも生じ得る。

図７は、図３の位相シフト・レチクル・レイアウトのフラグメント化された一実施例の説明図である。フラグメント化は、エッジの小さいセクション、すなわち、エッジ・フラグメントを作成するため、付加的な（補助）頂点を挿入する。フラグメントの粒状度は、実行可能なＯＰＣ補正の精密さを定義する。フラグメント化ルールは、一般的に、頂点を追加すべき場所を定義する。例えば、頂点は、頂点間に最大エッジ・フラグメント長が存在しなくなるように追加される。頂点は、特定タイプの構造的コンポーネントの近傍に追加してもよい。例えば、コーナーが２個の短いエッジ・フラグメントにより構成されるように、頂点をコーナー及び／又はコーナー近傍に追加する。

追加される頂点の個数が増加すると、ＯＰＣ計算量が増加するが、実現されるエッジ配置補正の精度は高くなる。換言すると、エッジ・フラグメントの粒状度が増加すると、潜在的なＯＰＣ精度は高くなるが、速度は低下する。一般的に、稠密に埋められたエリアは、疎らに埋められたエリアよりも複雑なエッジ配置補正を必要とする可能性が高いので、一実施例では、稠密に埋められたエリアに付加される頂点の個数は、疎らに埋められたエリアに付加される頂点の個数よりも多い。

以下で詳述するように、フラグメントは、ターゲット・レイアウトの対応したフラグメントへマッピングされる。位相シフト・レチクル・レイアウトのフラグメントの位置は、ターゲット・レイアウト中の対応したフラグメントのエッジ配置誤差に基づいて変更される。他の一実施例では、レチクル・レイアウト・フラグメントは、模擬レイヤのフラグメントにマッピングされる。模擬レイヤ・フラグメントのエッジ配置誤差はレチクル・レイアウトを変更するため使用される。

エッジ配置誤差は、模擬構造フラグメント（又は実際の構造フラグメント）の対応したターゲット・レイアウト・フラグメントからの偏差である。エッジ配置誤差は、軸（例えば、ｘ軸、ｙ軸及び／又はｚ軸）と、距離（例えば、０．１０μｍ）に関して記述され、或いは、ターゲット・レイアウトに対する模擬／実際の構造のオフセットを記述するため適切なその他の方式で記述される。他の誤差メトリック（測定基準）を使用してもよい。例えば、エッジ勾配偏差が誤差メトリックとして使用され得る。

図８は、図５のトリム・レチクルのフラグメント化された一実施例の説明図である。一実施例によれば、図８のトリム・レチクルは、フラグメント化され、ターゲット・レイヤへマッピングされ、図７のフラグメント化された位相シフト・レチクルと同様の方式で変更される。他の一実施例では、トリム・レチクル・レイアウトからのフラグメントは、模擬レイヤにマッピングされ、トリム・レチクルのレイアウトは、模擬レイヤ・フラグメントのエッジ配置誤差に基づいて変更される。

図９は、ターゲット・レイアウトのフラグメント化された一実施例の説明図である。一実施例によれば、ターゲット・レイアウトのフラグメントは、フラグメントに対するエッジ配置誤差を判定するため、対応した模擬レイヤのフラグメントと比較される。

図１０は、図６の模擬集積回路レイヤ構造のフラグメント化された一実施例の説明図である。一実施例によれば、図１０の模擬レイヤのフラグメントは、図９のターゲット・レイアウトの対応したフラグメントと比較される。図６には、ターゲット・レイアウトと、シミュレーション結果のフラグメント化されていない重なり合いが示されている。フラグメントのエッジ配置誤差は、模擬フラグメントの位置及び／又は形状の、対応したターゲット・レイアウト・フラグメントからの偏差を記述する。

図１１は、ターゲット・レイアウトのエッジ配置誤差に基づくレチクル・レイアウト補正の一実施例のフローチャートである。レチクル・レイアウトからのフラグメントは、ステップ１１００で選択される。フラグメントは、どのような方式で選択してもよい。複数の（多重）レチクル・レイアウト・フラグメントが単一の模擬レイヤ・フラグメントにマッピングされ得るので、フラグメントが選択される順序は重要でない。

選択されたレチクル・レイアウト・フラグメントは、ステップ１１１０で、ターゲット・レイアウトの対応したフラグメントにマッピングされる。レチクル・レイアウト・フラグメントのターゲット・レイアウト・フラグメントへのマッピングは、詳細に後述する。代替的な一実施例では、レチクル・レイアウト・フラグメントは、模擬装置レイヤのフラグメントにマッピングされ、誤差メトリックは、ターゲット・レイアウト・フラグメントではなく、模擬装置レイヤ・フラグメントに関連付けられる。

関連した全てのレイアウト・フラグメントのマッピングがステップ１１２０において終了していないとき、新しいフラグメントがステップ１００で選択され、ステップ１１１０でマッピングされる。換言すると、フラグメントの選択とマッピングは、レチクル・レイアウトからの関連した全てのフラグメントがマッピングされるまで、繰り返される。上述の通り、レチクル・レイアウトからの全てのフラグメント、又は、フラグメントの部分集合をマッピングすることが可能である。

関連した全てのレチクル・レイアウトがステップ１１２０で未だマッピングされていないとき、新しいフラグメントは、ステップ１１００で新しいレチクル・レイアウトから選択され、ステップ１１１０でマッピングされる。関連した全てのレチクル・レイアウトがステップ１１３０でマッピングされている場合、集積装置レイヤの製造はステップ１１４０でシミュレーションされる。

一実施例において、集積装置は集積回路であるが、上述の通り、他の集積装置を同様の方式で製造することが可能である。レチクル・レイアウトに基づくレイヤのシミュレーションは、従来技術において知られている任意の方式で実現され得る。

シミュレーションされた模擬レイヤは、ステップ１１５０でターゲット（設計）レイアウトと比較される。一実施例において、模擬レイヤのフラグメントはターゲット・レイアウトのフラグメントと比較される。誤差メトリック（例えば、エッジ配置誤差）は、ステップ１１６０において、模擬レイヤの一つ以上のフラグメントに対して判定される。一実施例において、誤差メトリックはフラグメント毎に判定されるが、他の実施例では、誤差メトリックはフラグメントの部分集合に対して判定され得る。

全ての模擬レイヤ・フラグメントが、ステップ１１７０において、所定のレイヤ・フラグメント・エッジ配置誤差の範囲内に収まらない場合、レチクル／レイアウトの対応したフラグメントは、ステップ１１８０でレチクル・レイアウトを変更するため、移動させられる。多数のレチクル・レイアウト・フラグメントが一つのフラグメントのエッジ配置誤差に基づいて移動させられる。これにより、多数のレチクル・レイアウト・フラグメントが同時に移動させられる場合よりも高速に設計補正を収束させることが可能になる。多数のレチクル・レイアウト・フラグメントを同時に移動させる場合には、設計補正の収束は遅く、場合によっては、収束しないことがある。

変更されたレチクル・レイアウトは、ステップ１１４０でシミュレーションされ、ステップ１１５０でターゲット・レイアウトと比較される。新しい誤差メトリックは、ステップ１１６０において、変更されたレチクル・レイアウトとターゲット・レイアウトの比較に基づいて決定される。ステップ１１７０において、新しい誤差メトリックは、模擬レイヤ・フラグメントが所定の許容範囲内に収まるかどうかを判定するため使用される。所定の許容範囲内に収まらない場合、変更、シミュレーション、比較及び誤差判定が必要に応じて繰り返される。

レチクル・レイアウト・フラグメントの変更は、多様な技術によって実現され得る。例えば、フラグメントは、フラグメントに対応したエッジ配置のパーセンテージに基づいて移動させられる。このパーセンテージは、異なるレチクルに対して異なるようにしてもよい。このパーセンテージは、既に実行された反復の回数に基づいて動的に変更してもよく、或いは、先行の移動の累積効果に基づいて動的に変更してもよい。

図１２は、レチクル・フラグメントをターゲット・レイアウト・フラグメントにマッピングする一実施例のフローチャートである。このマッピングは、レチクル・フラグメントをターゲット・レイアウト・フラグメントへマッピングするという形で説明されているが、レチクル・レイアウト・フラグメントは、同様の方式で模擬集積装置レイヤにもマッピングされ得る。

マッピングされるべきレチクル・レイアウトからのフラグメントは、ステップ１２１０で選択される。上述の通り、レチクル・レイアウト・フラグメントが選択される順序は重要でない。フラグメントの中間点がステップ１２２０で判定される。フラグメントの中間点は、従来技術における任意の方式で判定できる。代替的な一実施例では、中間点以外の点（例えば、端点、中間点から所定のオフセットがある点）がマッピングのため使用され得る。

選択されたレチクル・フラグメントの中間点は、ステップ１２３０でターゲット・レイアウト内の点にマッピングされる。一実施例では、変換関数は、レチクルからの点（レチクル・ドメイン）をターゲット・レイアウト（ターゲット／ドメイン）へ変換し、また、その逆に変換するため決定される。このような実施例では、中間点の座標は、ターゲット・レイアウト内での対応した座標を決定するため、変換関数を使用して評価される。従来技術で公知の任意のタイプのドメイン変換（例えば、恒等変換）が使用され得る。

ステップ１２４０では、レイアウト・ドメインの中間点から、所定の「補正距離」（Ｔ_ｄ）の範囲内の全てのレイアウト・フラグメントが決定される。換言すると、レイアウト・ドメイン内の中間点から所定の半径内に収まるフラグメントだけが、選択されたレチクル・フラグメントをマッピングすることができる潜在的なレイアウト・フラグメント（レイアウト・フラグメント候補）であるとみなされる。代替的な実施例では、レイアウト・フラグメント候補を決定するために、円以外の形状を使用してもよい。例えば、ターゲット・レイアウトにタイルを張ることが可能であり、所定数のタイルが補正距離を定義するため使用され、或いは、所定数の最近接レイアウト・フラグメントが補正距離を定義するため使用され得る。

補正距離の範囲内で、選択されたレチクル・フラグメントにおおよそ平行なターゲット・レイアウト・フラグメント以外のターゲット・レイアウト・フラグメントは、ステップ１２５０で、選択されたレチクル・フラグメントをマッピングすることができるレイアウト・フラグメント候補から取り除かれる。補正距離の範囲内で、シールドされた（遮られた）ターゲット・レイアウト・フラグメントは、ステップ１２６０で、選択されたレチクル・フラグメントをマッピングすることができるレイアウト・フラグメント候補から除去される。フラグメントは、レイアウト・フラグメントがシールドされたレイアウト・フラグメントとレイアウト・ドメインにマッピングされているような中間点との間に存在する場合に、シールドされる。

一つのレイアウト・フラグメントが、ステップ１２７０で残りの潜在的なフラグメント（フラグメント候補）から選択される。一実施例において、重み付き距離推定量が、残りのフラグメントからフラグメントを選択するため使用される。一実施例において、重み付き距離推定量は、レイアウト・ドメイン内のレチクル・フラグメントの中間点と、レイアウト・フラグメント候補の中間点の間の角度、並びに、二つの中間点の間の距離を含む。他の計算方法を使用してもよい。

レチクル・フラグメントは、ステップ１２８０で、選択されたターゲット・レイアウト・フラグメントにマッピングされる。図１２の手順は、ターゲット・レイアウト・フラグメントにマッピングされるべきレチクル・レイアウト・フラグメント毎に繰り返される。上述の通り、一つ以上のレチクルからの多数のレチクル・レイアウト・フラグメントが、一つのレイアウト・フラグメントにマッピングされることがある。また、幾つかのレチクル・フラグメントは、マッピングされない状態のままでも構わない。

図１３ａは、レチクル・フラグメントをターゲット・レイアウト・フラグメントにマッピングする一例の説明図である。図１３ａの例は、位相シフト用レチクルの観点で記述されているが、任意のタイプのレチクルからのフラグメントを同様の方式でマッピングすることができる。

図１３ａの例の場合、位相シフト用レチクル１３００からのフラグメント１３１０は、ターゲット・レイアウト１３３０に対応するレイアウト・ドメインにマッピングされる。他のフラグメントは、同様の方式でマッピングされる。レチクル・フラグメント１３１０の中間点１３１５は、ターゲット・レイアウト１３３０上の点１３４０にマッピングされる。

図１３ｂは、レチクル・フラグメントをレイアウト・フラグメントにマッピングする第２の例の説明図である。点１３４０から、レイアウト線１３５０、１３５２、１３５４、１３５６、１３５８、１３６０、１３６２、１３６４及び１３６６のフラグメントが補正距離Ｔ_ｄの範囲内に収まる。一実施例において、補正距離の半径内に部分的に含まれるフラグメントは、補正距離の範囲内に収まるとみなされる。他の実施例では、フラグメントは、補正距離の半径内に完全に含まれるフラグメントだけが補正距離の範囲内に収まるとみなされる。

補正距離の範囲内のフラグメントの中で、線１３５２、１３５６、１３６０、１３６２及び１３６６のフラグメントだけがレチクル・フラグメントと平行である。平行なフラグメントの中で、線１３５２及び１３６８のフラグメントだけがシールドされていない。線１３５２及び１３６８は、図１４に詳細に描かれている。

図１４は、レイアウト・ドメインにマッピングされたときのレチクル・フラグメントの中間点に平行であり、かつ、シールドされていない線を含む簡略化されたターゲット・レイアウト１３３０の説明図である。図１４の線及びフラグメントは、説明を簡単にするために描かれているが、残りのフラグメントは、図１４に関して説明されるマッピング処理による影響を受けない。

一実施例において、点１３４０とフラグメントの中間点との間の角度及び距離が決定される。代替的な実施例では、他の方法（例えば、距離だけ、角度だけ）が使用され、或いは、より小数のフラグメント（例えば、所定数のフラグメント）が使用され、中間点以外の点（例えば、端点）への角度及び／又は距離が使用される。説明を簡単にするため、点１３４０とフラグメントの中間点１４００、１４１０、１４２０及び１４３０との間の角度及び距離だけが図示されている。

点１３４０とフラグメントの中間点１４００、１４１０、１４２０及び１４３０との間の距離が等しい場合、マッピングのため選択されるフラグメントは、点１３４０から夫々の中間点までの線の角度に基づいて決定される。一実施例において、この距離が等しい場合、最小角度をもつフラグメントが選択される。例えば、図１４において、角度１４３５は、角度１４０５、１４１５及び１４２５の後に続く最小角度である。かくして、距離が等しい場合、フラグメント１４３０がマッピングのため選択される。代替的な実施例では、角度は他の方式で決定することが可能であり、その場合、別のフラグメント（例えば、フラグメント１４００、１４１０又は１４２０）がマッピングのため選択される。

点１３４０と夫々の中間点との間の距離が等しくない場合には、距離は、マッピング用のフラグメントの選択に考慮される。一実施例では、角度は距離よりも重く重み付けされるが、別の実施例では、距離は角度よりも重く重み付けされる。

図１５は、模擬集積装置レイヤのエッジ配置誤差に基づくレイアウト補正前にルールベースＯＰＣをレイアウトに適用する一実施例のフローチャートである。上述のレイアウト補正の前にルールベースＯＰＣを適用することは、模擬集積装置レイヤのエッジ配置誤差に基づくレイアウト補正を実施するために不可欠な事項ではないが、そのようにすることによって、所定のエッジ配置誤差許容範囲必要条件を充たすレチクルの集合（組）を得るために一般的に要求される反復の回数が減少するので、性能が向上する。

レイアウトに適用可能なルールベースＯＰＣの一例は、例えば、相互接続線に沿った副解像度バー、線端におけるハンマーヘッド形状、線コーナーにおけるセリフのような補助特徴の追加である。他の補助特徴を与えても構わない。

電子設計自動化（ＥＤＡ）又はその他のタイプ（例えば、レイアウト、検証）のルールは、ステップ１５１０で所定の構造を探索する。一実施例によれば、パラメータの集合は、ルールベースＯＰＣ補正の恩恵を授かる構造を特定するため使用される。例えば、線端は、線端の短縮を補償するため、ハンマー頭部形状に変更され得る。

特定された構造は、ステップ１５２０において、所定のルール集合に従って変更される。例えば、線端は、線端の短縮を補償するため、ハンマーヘッド形状に変更され得る。ルールベースＯＰＣの様々な実施例は、１９９９年４月３０日に出願され、本願と同一人に譲渡された、発明の名称が「エッジ・フラグメント・タギングを使用するサブミクロンＩＣ設計用の改良された方法及び装置（ＩＭＰＲＯＶＥＤＭＥＴＨＯＤＡＮＤＡＰＰＡＲＡＴＵＳＦＯＲＳＵＢＭＩＣＲＯＮＩＣＤＥＳＩＧＮＵＳＩＮＧＥＤＧＥＦＲＡＧＭＥＮＴＴＡＧＧＩＮＧ）」米国特許出願第０９／３０２，７００号に詳細に記載されている。

レイアウトは、ステップ１５３０において、模擬レイヤの一つ以上のフラグメントのエッジ配置誤差に基づいて変更される。これは、上述のようになされる。他のＯＰＣ技術及び／又はＥＤＡ技術がエッジ配置誤差及び／又はルールベースＯＰＣ技術に基づく補正と組み合わされ得る。

図１６は、一実施例により本発明のシミュレーションツールと共に組み込まれたＥＤＡツールの説明図である。同図に示されるように、ＥＤＡツール一式１６００は、上述の本発明の教示によって組み込まれたシミュレーションツール１６０２を含む。更に、ＥＤＡツール一式１６００は、他のツールモジュール１６０４を含む。これらの他のツールモジュール１６０２の例には、合成モジュール、レイアウト検証モジュールなどが含まれるが、これらの例に限定されない。

図１７は、本発明を実施するために好適であるコンピュータシステムの一実施例の説明図である。同図に示されるように、コンピュータシステム１７００は、プロセッサ１７０２とメモリ１７０４を具備し、これらは、システムバス１７０６によって相互に接続されている。システムバス１７０６には、ハードディスク、フレキシブルディスク等のような不揮発性大容量記憶装置１７０８と、キーボード、ディスプレイ等のような入出力装置１７１０と、ＬＡＮインタフェース等のような通信インタフェース１７１２と、が接続される。これらの各構成要素は、従来技術で知られている通例的な機能を実行する。

特に、システムメモリ１７０４及び不揮発性大容量記憶装置１７０８は、本発明の上述の教示事項を実現するプログラミング命令の作業用コピー及び常駐コピーを保持するため利用される。システムメモリ１７０４及び不揮発性大容量記憶装置１７０８は、ＩＣ設計を記憶するためにも利用される。本発明を実施するためのプログラミング命令の常駐コピーは、分散ソース／媒体１７１４を使用して、並びに、オプションとして通信インタフェース１７１２を使用して、工場で、或いは、現場で、不揮発性大容量記憶装置１７０８に取り込まれる。分散媒体１７１４の例には、テープ、ＣＤ−ＲＯＭ、ＤＶＤ等のような追記可能（記録可能）な媒体が含まれる。一実施例によれば、プログラミング命令は、図１６のＥＤＡツール１６００を実現するプログラミング命令の集まりの一部である。要素１７０２−１７１４の構成法は周知であるので、これ以上の説明を行わない。

以上の通り、本明細書では、本発明は特定の実施例に関して説明されている。しかし、種々の変更及び変形が本発明のより広い精神及び範囲を逸脱することなく行われ得ることは明白である。したがって、明細書及び図面に記載された事項は、制限としてではなく、例示として考慮されるべきである。

１００光源
１１０マスク／レチクル
１２０ステッパー／スキャナ映像システム
１３０ウエハー
１６００ＥＤＡツール
１６０２シミュレーションツール
１６０４ツールモジュール
１７００コンピュータシステム
１７０２プロセッサ
１７０４メモリ
１７０６システムバス
１７０８不揮発性大容量記憶装置
１７１０入出力装置
１７１２通信インタフェース
１７０４システムメモリ

Claims

フォトリソグラフィ処理によりウエハーにターゲット・パターンの特徴を転写するために用いられる２つ又はそれ以上のレチクル・レイアウトにおける光学プロセス補正を実行する方法であって：
前記２つ又はそれ以上のレチクル・レイアウトにおけるパターンを複数のエッジ・フラグメントに分割する段階；
前記ターゲット・パターンを複数のエッジ・フラグメントに分割する段階；
前記ターゲット・パターンにおけるエッジ・フラグメントに前記２つ又はそれ以上のレチクル・レイアウトにおけるエッジ・フラグメントをマッピングする段階であって、前記レチクル・レイアウトにおけるエッジ・フラグメントを選択し、前記選択されたエッジ・フラグメントに対して、その位置から所定の距離の範囲内にある１つ又はそれ以上の潜在的なエッジ・フラグメントを前記ターゲット・パターンにおけるエッジ・フラグメントの中から選択し、前記潜在的なエッジ・フラグメントの１つ又はそれ以上を、所定の条件に基づいて前記ターゲット・パターンにおいて決定して前記レチクル・レイアウトにおけるエッジ・フラグメントにマッピングする、段階；
前記２つ又はそれ以上のレチクル・レイアウトがウエハーにおける前記ターゲット・パターンをどのように転写するかをシミュレートし、前記シミュレートされた転写におけるエッジ・フラグメントと前記ターゲット・パターンにおける対応するエッジ・フラグメントとの誤差を決定する段階；並びに
前記誤差を減少するように、前記２つ又はそれ以上のレチクル・レイアウトにおいて前記マッピングされたエッジ・フラグメントの前記位置を移動させるように光学プロセス補正を実行する段階；を有する方法。
請求項１に記載の方法であって：
前記エッジ・フラグメントに対してマッピングされることが可能である前記ターゲット・パターンの前記潜在的なエッジ・フラグメントから、所定の距離の範囲内にあるが、レチクル・レイアウトのエッジ・フラグメントに対して平行でない、前記ターゲット・パターンにおけるエッジ・フラグメントを取り除く段階；を更に有する、方法。
請求項１に記載の方法であって：
ターゲット・パターンにおける所定の位置と前記エッジ・フラグメントとの間に他のエッジ・フラグメントが存在する、前記所定の距離の範囲内にあるが、前記レチクル・レイアウトのエッジ・フラグメントに対してマッピングされることが可能である前記ターゲット・パターンの前記潜在的なエッジ・フラグメントから前記ターゲット・パターンにおける特徴によりブロックされるエッジ・フラグメントを取り除く段階；を更に有する、方法。
請求項１に記載の方法であって：
前記所定の距離の範囲内にある前記ターゲット・パターンにおける前記エッジ・フラグメントと前記２つ又はそれ以上のレチクル・レイアウトにおける前記エッジ・フラグメントとの間の距離及び角度を決定する段階；を更に有する、方法。
請求項４に記載の方法であって：
前記所定の条件に基づいてとは、前記２つ又はそれ以上のレチクル・レイアウトの前記エッジ・フラグメントに対してマッピングするように最小距離を有する前記ターゲット・パターンのエッジ・フラグメントを選択することである、方法。
請求項４に記載の方法であって：
前記所定の条件に基づいてとは、前記２つ又はそれ以上のレチクル・レイアウトにおける前記エッジ・フラグメントに対してマッピングするように最小角度を有する前記ターゲット・パターンのエッジ・フラグメントを選択することである、方法。
請求項１乃至６の何れか一項に記載の方法を実行するように、コンピュータにより実行可能である一連のプログラム命令を有するコンピュータ読み取り可能媒体。