JP2008076505A - マスク設計方法およびこれを用いた半導体装置の製造方法、ならびにマスク設計システム - Google Patents

Abstract

【課題】ホールの転写パターンを形成する際に、バイアス補正量を効率よく設定し、ホールを設計通りに安定的に形成する。
【解決手段】基板の上部に形成されるホールパターンを形成する際に、補正対象ホール１０１の形成に影響を与える領域内に存在する補正参照ホール１０３を抽出し、抽出された補正参照ホール１０３の平面配置を考慮して、補正対象ホール１０１の形成におけるバイアス補正量を設定する。
【選択図】図２

Description

本発明は、光露光工程や電子線露光工程におけるマスク設計方法およびマスク設計システムに関し、特に、半導体装置の製造プロセスにおけるホールパターンの形成技術に関する。

光露光工程では、基板上に形成されているフォトレジスト層の一部に光を照射し、現像処理を経てフォトレジスト層に所望のパターンを形成する。光露光では、通常は、フォトマスクに所望のパターンを形成しておき、基板上のレジスト層に縮小露光を行う方法が用いられている。電子線（ＥＢ）露光では、ＥＢマスクを用いる方法と、ＥＢマスク無しにレジスト層の必要な場所だけに電子線を照射する方法がある。

こうした露光工程において、基板上に形成されるパターン寸法がミクロンオーダーであった時代には、設計パターン（たとえばフォトマスクに予め形成されているパターン）とフォトレジストに形成されるパターンとは、実質的に同一とみなすことができた。

ところが、近年の半導体リソグラフィ技術において、パターンの微細化が進むにつれて、実際に形成されるパターンの最終仕上がり寸法が、所望の設計寸法通りにならず、設計寸法との間に生じる違いが設計寸法に対して無視できないという問題が生じるようになった。

これは、レジスト層に形成されるパターンの形状が、フォトマスク上にある対応するパターンの形状だけで決まるのではなく、周辺にどのようなパターンがあるか、あるいは局所的な平均光照射量などによって影響を受けることが主な要因と考えられていて、近接効果と呼ばれている。

このような形成不良を解決する方法として、たとえば、設計パターンと寸法が異なるマスクパターンを、近接効果の程度に応じて形成することにより、パターン精度の劣化を改善する手法が用いられている。これは、ＯＰＣ（Optical proximity correction：近接効果補正）技術と呼ばれるものである。

ＯＰＣ処理は、前述のように、微細加工のプロセス起因で発生するレイアウト依存のパターン変形を、マスク図形を修正することにより補正する技術であり、マスクデータ処理の一部として処理されるものである。よって、ＯＰＣによるマスクデータ処理がなされたデータをプログラム処理することにより、レチクル上のパターンデータ化がなされレチクルが形成される。

ここで、ＯＰＣ技術と呼ばれる補正手法の中で、近接効果の影響を主に近接パターンからの影響に特化して、近接パターンからの距離に応じて設計パターンよりサイズを上乗せ（または削り）するバイアス量（補正量）を求め、そのバイアス量に応じてパターンを補正する技術をルールベースＯＰＣ補正技術と称する。ルールベースＯＰＣ補正技術は、補正方法が簡易でありかつＯＰＣ処理後のプログラム処理が比較的短時間で処理できるため、ＯＰＣ補正技術として最も頻繁に用いられている方法である。

ルールベースＯＰＣに関する従来の技術として、具体的には、特許文献１がある。特許文献１には、補正対象のラインパターンについて、周辺の影響を考慮したバイアスの設定を行う方法が記載されている。
特開２００５−３１６１３４号公報

上述したように、特許文献１では、ラインパターンについて周辺のラインパターンの影響をそのパターン幅や間隔に応じてバイアス補正している。

ところが、図７を参照して後述するコンタクトホール２１７やビアホール２２３などのホールパターンの場合、同文献に記載のラインパターンに比べて、周辺のホールパターンからの影響が大きい。また、特許文献１では、ラインパターンについて、パターンの延在方向に直交する左右方向の補正を検討しているが、ホールの場合、左右方向に加えて上下および斜め方向にもパターンが存在する。

このため、ラインパターンの場合には計算可能な範囲であっても、ホールに適用した場合には、左右方向に加えて上下および斜め方向にもパターンが存在するために、ルールベースＯＰＣでは計算が困難であり、補正精度が充分に得られないため、モデルベースＯＰＣを適用せざるを得なかった。ところが、モデルベースＯＰＣでは計算処理に多大な時間がかかるために、マスク製造工程に及ぼす負荷が大きく、現実的ではなかった。

本発明によれば、
基板の上部に形成されるホールパターンのマスクの設計方法であって、
補正対象ホールの形成に影響を与える領域内に存在する周辺ホールを抽出するステップと、
周辺ホールを抽出する前記ステップで抽出された前記周辺ホールの平面配置を考慮して、前記補正対象ホールの形成におけるバイアス補正量を設定するステップと、
を含む、マスク設計方法が提供される。

また、本発明によれば、
マスク中のホールパターンに関するデータを受け付けるデータ取得部と、
前記データ取得部で受け付けた前記ホールパターンのデータを補正して、補正パターンを生成する演算部と、
を含み、
前記演算部が、
補正対象ホールの形成に影響を与える領域内に存在する周辺ホールを抽出し、
抽出された前記周辺ホールの平面配置を考慮して、前記補正対象ホールの形成におけるバイアス補正量を設定するように構成された、
マスク設計システムが提供される。

本発明によれば、ホールをルールベースＯＰＣにより補正する場合に、補正対象ホールに対して、当該ホールに影響を与えるある一定範囲のホールのパターンを周辺ホールとして抽出する。そして、抽出された周辺ホールの平面配置を考慮して、補正対象ホールのバイアス補正量を設定する。これにより、補正対象ホールのバイアス補正量の設定を効率よく行うことができる。たとえば、補正対象ホールの左右方向つまり特定の一軸方向に存在するホールパターンの影響だけでなく、上下および斜め方向に存在するホールパターンの影響を考慮して、バイアス補正量を設定することができる。また、周辺ホールの影響を考慮して、マスク中の補正対象ホールの転写パターンを補正することができるため、補正対象ホールを設計通りに安定的に形成することが可能となる。

また、本発明によれば、
上述した本発明のマスク設計方法を用いてマスクを準備する工程と、
半導体基板の上部に絶縁膜を形成する工程と、
前記絶縁膜の上部に前記絶縁膜を被覆する膜を形成する工程と、
前記マスクを用いて前記膜の所定の領域を選択的に除去し、前記膜に前記ホールパターンを形成する工程と、
前記絶縁膜の前記ホールパターンに対応する領域を選択的に除去し、前記絶縁膜を貫通するホールを形成する工程と、
を含む、半導体装置の製造方法が提供される。

本発明においては、ホールパターン中の補正対象ホールのパターンが補正されたマスクを転写パターンとして用いるため、膜に補正されたホールパターンが形成される。このようなホールパターンを絶縁膜上の膜に形成し、絶縁膜のホールパターンに対応する領域を選択的に除去することにより、絶縁膜を貫通するホールを設計通りに形成することができる。このため、半導体装置の製造歩留まりを向上させることができる。

以上説明したように、本発明によれば、ホールの転写パターンを形成する際に、バイアス補正量を効率よく設定し、ホールを設計通りに安定的に形成することができる。

以下、本発明の実施形態について図面を参照して説明する。なお、すべての図面において、共通の構成要素には同じ符号を付し、適宜説明を省略する。
はじめに、ホールパターンを含むマスクの設計方法について説明する。

（第一の実施形態）
本実施形態においては、コンタクトホール、ビアホール等のホールが複数設けられたパターン中に含まれるあるホールをルールベースＯＰＣにより補正する場合に、補正対象のホールに対して該ホールに影響を与えるある一定範囲のホールパターンを抽出して、それらの影響、具体的には距離を考慮してバイアス補正量を設定し、補正パターンを形成する。

図１は、本実施形態のパターン形成装置の構成を示すブロック図である。図１に示した装置１５０は、補正対象ホールのバイアス補正量を算出する装置であって、データ取得部１５１、演算部１５３、記憶部１５５および出力部１５７を備える。このような装置は、通常、マスクパターンの設計段階で用いられる。

データ取得部１５１は、マスク等の転写パターンの平面形状に関するデータを取得する。また、出力部１５７は、演算部１５３で補正された補正パターンのデータを出力する。

記憶部１５５は、データ取得部１５１で取得したマスクの平面形状の情報などを格納する記憶手段である。または、データ取得部１５１が、記憶部１５５に予め格納されたマスクのデータを取得してもよい。記憶部１５５としては、たとえば、ＲＡＭ、フラッシュメモリ、ＨＤＤ等のメモリが挙げられる。なお、記憶部１５５には、後述する算出部１５３により算出される補正バイアス量またはその算出に用いられる値などが格納されてもよい。たとえば、後述するバイアス量をホールの中心間距離に関連づけて記憶してもよい。

演算部１５３は、データ取得部１５１で受け付けたマスクの平面形状に基づき、マスク中の補正対象ホールのバイアス補正量を算出し、補正パターンを形成する。演算部１５３としては、たとえば、ＣＰＵが挙げられる。
以下、演算部１５３におけるホールパターンのマスク設計方法を説明する。

図２は、図７に示したコンタクトホール２１７やビアホール２２３などのホールパターンを形成するためのマスクパターンの形成方法を説明する図であり、具体的には、補正時に参照するホールの検索範囲を示す平面図である。ホールを形成するためのマスクとしては、たとえばフォトマスクの設計上は正方形ないし長辺と短辺の長さがあまり違わない矩形、あるいはその変形パターンなどを用いる。

本実施形態のマスク設計方法は、トランジスタなどの素子の主要部が形成されている半導体基板（ウェーハ）の上部に形成されるホールのパターンの形成方法であって、以下のステップを含む。
ステップ２１：補正対象ホール１０１の形成に影響を与える領域１１３内に存在する周辺ホール（補正参照ホール１０３）を抽出するステップ、および
ステップ２２：補正参照ホール１０３を抽出するステップで抽出された補正参照ホール１０３の平面配置を考慮して、補正対象ホール１０１の形成におけるバイアス補正量を設定するステップ。

また、上記補正量による補正を行ったマスクを設計し、このマスクを用いてウェーハ上にパターンを形成するステップ（ステップ２３）をさらに含んでもよい。

ステップ２１においては、図２に示すように、補正参照ホール１０３を補正対象ホール１０１から所定の外周範囲（領域１１３）にある全方向にわたり検索する。なお、図２では、補正対象ホール１０１のパターンが正方形であって、領域１１３が、補正対象ホール１０１と同心状に設けられた正方形の領域である場合を例示している。以下、補正対象ホールのパターンが正方形等の矩形である場合を例に説明する。この際の検出範囲を、たとえば補正対象辺中心から５００ｎｍ×５００ｎｍ以内の正方形の範囲に設定する。

なお、領域１１３の形状は、正方形の領域には限られず、たとえば、補正対象ホール１０１の中心Ｃ０を中心とする所定の半径の円形の領域であってもよい。

補正参照ホール１０３の検出範囲である領域１１３は、補正対象ホール１０１に対して近接効果による影響を及ぼす範囲であり、上記検出範囲を超えた位置のホールについては、補正対象ホール１０１からの距離が、近接効果の影響が及ばない距離であるため、対象外としてよい。

バイアス補正量を設定するステップ２２においては、検索されたすべての補正参照ホール１０３に対して、補正対象ホール１０１と補正参照ホール１０３の中心間距離を測定することにより、双方ホール中心間の距離を求める。

次に、補正対象辺に対する補正量の計算方法について述べる。このステップ２２は、たとえば演算部１５３が実行し、さらに、以下のステップを含んでもよい。
ステップ２４：補正対象ホール１０１の中心から補正参照ホール１０３の中心までの距離とバイアス補正量との関係を予め取得するステップ、
ステップ２５：補正参照ホール１０３を抽出するステップで抽出された補正参照ホール１０３と補正対象ホール１０１との中心間距離を算出するステップ、および
ステップ２６：ステップ２４で取得された関係を参照し、ステップ２５で算出された中心間距離から補正対象ホール１０１のバイアス補正量を設定するステップ。

本実施形態のように、補正対象ホール１０１が矩形の場合、矩形の４つの辺のそれぞれについて、バイアス補正量を設定してもよい。なお、各辺の補正方向は、たとえば、辺に直交する方向とする。

また、バイアス補正量を設定するステップ２２において、補正参照ホール１０３を抽出するステップ２１で抽出されたｎ個（ｎは自然数）の補正参照ホール１０３のそれぞれについて、バイアス補正量を算出し、ｎ個のバイアス補正量を関数として、具体的にはその総和を関数として、補正対象ホール１０１のバイアス補正量としてもよい。以下、この場合を例に説明する。

表１は、ステップ２４で取得される中心間距離とバイアス補正量（ｂｉａｓＡ）との関係（バイアステーブル）の一例を示したものである。表１に示したバイアステーブルは、複数あるうちの１つの補正参照ホール１０３と補正対象ホール１０１との１：１の関係を示したものとなっている。

ステップ２５では、補正参照ホール１０３を抽出するステップ２１で抽出されたｎ個の周辺ホールのそれぞれについて、補正対象ホール１０１と補正参照ホール１０３の距離を求める。

ステップ２６では、すべての補正参照ホール１０３の補正対象ホール１０１に対する補正量を、予め設定されたバイアス補正量を用いて算出する。このとき、１つの補正参照ホール１０３に対して、ステップ２４で求めた中心間距離に対応するバイアス（ｂｉａｓＡ）を定める。バイアスは、具体的には表１のバイアステーブルに従って定められる。ここで、補正対象ホール１０１および補正参照ホール１０３のサイズは、たとえば一律に１００ｎｍ角と設定し、バイアス量は補正参照ホール１０３と補正対象ホール１０１との中心間距離により一義的に決められるものとする。

表１においては、中心間距離をｘとしたとき、１５０ｎｍ≦ｘ＜２００ｎｍのバイアス補正量は、補正参照ホール１０３の位置が補正対象ホール１０１に対して近接効果が特に強く作用する位置にあたるため、他の距離のバイアス補正量よりも大きめの値に設定されている。このように、中心間距離ｘと近接効果の強さとの関係を予め実験等により取得しておき、各ｘについて、近接効果の強さに対応するバイアス補正量を設定してもよい。

なお、表１に示した中心間距離とバイアス補正量との関係は、たとえばダミーウェーハのパターニングにより実験的に取得される。表１に示したバイアステーブルのデータは、記憶部１５５に格納されてもよい。

ｎ個の中心間距離のそれぞれに対応するｎ個のバイアス補正量を取得した後、ｎ個のバイアス補正量を関数として、補正対象ホール１０１の最終的な補正量を求める。具体的には、ｎ個のバイアス補正量の総和を関数として最終的なバイアス補正量を設定する。最終的なバイアス補正量の設定方法は、適宜選択されるが、たとえば、ｎ個のバイアス補正量の総和をそのままバイアス補正量としてもよいし、ｎ個のバイアス補正量に、０より大きく１より小さい特定の補正値を乗じた値の総和をバイアス補正量としてもよい。

また、以下に、表１に示したバイアステーブルの設定方法についてさらに説明する。
前述した手順で求めた中心間距離において、補正対象ホール１０１に対してどの程度の近接効果の影響が及ぼされるのか、具体的には近接パターンからの距離に応じて設計パターンよりサイズをどの程度上乗せ（または削り）するかについては、計算により求めることは困難である。

さらに、実際に該中心間距離、ホールサイズで設計されたマスクを用いてパターンをウェーハ上に形成し、そのパターンの大きさを測定することにより上乗せ（削り）サイズを求める方法が最も正確な方法であるが、すべての中心間距離について求めることは多大な時間を要し、プロセス安定性も考慮して求める必要がある。このため、実際にマスクを形成する方法が必ずしも適切な方法ではない場合がある。

このような場合、近接効果の影響を考慮するために、実際のウェーハ上にレジストを塗布、露光しパターン形成する際のプロセス条件や露光装置の光学条件をシミュレーション装置に取り込み、実際のウェーハに形成した場合のホールサイズをできる限り忠実に再現するようなシミュレーションモデルを構築し、そのシミュレーションモデルにより各々のホール間距離に対して計算した上乗せ（削り）サイズと設計ホールサイズとの偏差をバイアス量とすることにより、バイアステーブル（隣接ホールとの中心間距離に対し補正対象ホールに与える上乗せサイズ量）を設定してもよい。

以上の手順でホール形成用のマスクパターンを補正することにより、補正対象ホール１０１の周囲のパターン形成に影響を及ぼす領域１１３に補正参照ホール１０３が存在する場合にも、補正対象ホール１０１のパターンを適切に補正することができるため、設計通りのホールを安定的に形成することができる。

また、本実施形態においては、補正参照ホール１０３が平面内の領域１１３中に多数存在する場合にも、これらの補正参照ホール１０３の影響を考慮することができる。また、補正参照ホール１０３の補正対象ホール１０１に対する位置に応じてバイアス補正量が調整されるために、従来技術に比較してバイアス補正量が緩和され、補正精度が向上するという利点がある。

以下の実施形態においては、第一の実施形態と異なる点を中心に説明する。

（第二の実施形態）
第一の実施形態において、ホール間の距離から定めるバイアス量に、補正対象ホール垂線に対する角度の関数を補正係数として掛け合わせることにより、バイアス補正量を算出してもよい。

本実施形態では、バイアス補正量を設定するステップ２２において、補正参照ホール１０３を抽出するステップ２１で抽出された補正参照ホール１０３および補正対象ホール１０１の中心間距離と、補正参照ホール１０３および補正対象ホール１０１の中心間を結ぶ線分と補正対象ホール１０１のバイアス軸とのなす角の大きさと、に基づき、バイアス補正量を設定する。

このとき、ステップ２２は、たとえば以下のステップを含む。
ステップ２７：補正対象ホール１０１と補正参照ホール１０３との中心間距離に基づき補正対象ホール１０１のバイアス量を設定するステップ、
ステップ２８：上記なす角の大きさを関数として、バイアス量の補正係数を設定するステップ、および
ステップ２９：バイアス量に補正係数を乗じた値をバイアス軸方向のバイアス補正量とするステップ。

図３は、ステップ２８における補正係数の設定方法を説明する図である。図３においては、補正対象辺に対する１つの補正参照ホール１０３からの補正量を求める。補正量は、下記式により求められる。
補正量＝ｂｉａｓＡ×ｃｏｓα

ただし、上記補正量の算出式において、αは、ホール間中心線の、補正対象辺垂線に対する角度である。また、ホール間中心線は、補正対象ホール１０１の中心Ｃ０と補正参照ホール１０３の中心Ｃ１とを結ぶ線分である。

さらに、本実施形態では、ステップ２２が、互いに平行でない第一バイアス軸（第１バイアス軸１０５）および第二バイアス軸（第２バイアス軸１０７）方向のバイアス補正量をそれぞれ設定するステップ（ステップ３０）を含む。本実施形態では、補正対象ホール１０１の平面形状が正方形であるため、理解を容易にするために、以下、第１バイアス軸１０５と第２バイアス軸１０７とが直交している図を参照して説明する。ただし、第１バイアス軸１０５と第２バイアス軸１０７とは、必ずしも直交していなくてもよい。

図３に示すように、第１補正対象辺１０９に沿った方向の補正量は、ｂｉａｓＡ×ｃｏｓ（α１）となる。また、第２補正対象辺１１１に沿った方向の補正量は、
ｂｉａｓＡ×ｃｏｓ（α２）
により与えられる。

ステップ２２は、具体的には、以下のステップを含む。
ステップ２４：補正対象ホール１０１の中心から補正参照ホール１０３の中心までの距離とバイアス量との関係を予め取得するステップ、
ステップ２５：補正参照ホール１０３を抽出するステップ２１で抽出された補正参照ホール１０３と補正対象ホール１０１との中心間距離を算出するステップ、
ステップ３１：第１バイアス軸１０５について、補正参照ホール１０３および補正対象ホール１０１の中心間を結ぶ線分と第１バイアス軸１０５とのなす角を関数とする第一補正係数を取得し、第２バイアス軸１０７について、当該線分と第２バイアス軸１０７とのなす角を関数とする第２補正係数を取得するステップ、および
ステップ３２：第１バイアス軸１０５については、バイアス量に第一補正係数を乗じた値を関数として、第１バイアス軸１０５方向のバイアス補正量を設定し、第２バイアス軸１０７については、バイアス量に第二補正係数を乗じた値を関数として、第２バイアス軸１０７方向のバイアス補正量を設定するステップ。

また、ステップ２２において、ステップ２１で抽出されたｎ個（ｎは自然数）の補正参照ホール１０３のそれぞれについて、バイアス量に第一補正係数を乗じた値を算出し、その総和を第１バイアス軸１０５方向のバイアス補正量とし、ステップ２１で抽出されたｎ個（ｎは自然数）の補正参照ホール１０３のそれぞれについて、バイアス量に第二補正係数を乗じた値を算出し、その総和を第２バイアス軸１０７方向のバイアス補正量とする。

よって、第１補正対象辺１０９について検索されたｎ個の補正参照ホール１０３に対する最終補正量は、図２より、
Σ（ｂｉａｓＡｉ×ｃｏｓ（α１ｉ）
（ただし、ｉは、１からｎまでの自然数である。）
となる。

同様に、第２補正対象辺１１１について検索されたｎ個の補正参照ホール１０３に対する最終補正量は、
Σ（ｂｉａｓＡｉ×ｃｏｓ（α２ｉ）
（ただし、ｉは、１からｎまでの自然数である。）となる。

さらに、本実施形態において、補正対象ホール１０１の第１補正対象辺１０９のバイアス補正量を、下記式（１）により決定してもよい。
（第１および４象限内で検出された補正参照ホール１０３のバイアス補正量合計）＋（第２および３象限内で検出された補正参照ホール１０３のバイアス補正量合計）×補正係数ａ （１）
（ただし、０＜ａ＜１である。）

ここで、補正係数ａは、補正対象ホール１０１から見えない位置（図２における第２および第３象限）の補正量に与える係数であり、０＜ａ＜１と小さめに設定する。

見えない位置とは、補正対象ホール１０１のある補正対象辺と補正参照ホール１０３との間に、補正対象ホール１０１のパターンがある位置である。たとえば、第１補正対象辺１０９については、第２および第３象限が見えない位置にあり、第２補正対象辺１１１については、第３および第４象限が見えない位置にある。

第１補正対象辺１０９に対して、第２および第３象限内で検出された補正参照ホール１０３の補正量に補正係数ａ（０＜ａ＜１）を乗じる理由は、以下の通りである。

第１補正対象辺１０９に対して、第２および第３象限に配置されるホールは、補正対象ホール１０１の裏側に位置し、見えない位置にあるため、見かけ上は、近接効果の影響を受けないホールであると考えられる。

ところが、実際には、第２および第３象限に配置されるホールから受ける近接効果の影響はゼロではなく、近接効果による補正辺の寸法変化に少なからず影響を及ぼしているため補正せざるを得ない。

ただし、第２および第３象限に配置されるホールの場合、第１および４象限に配置されるホールに比較して近接効果の影響は少ない。このため、補正係数無しで補正してしまうと、第１および第４象限に配置されるホールと同じ重み付けで補正することになるため、過度補正となってしまう。このため、第２および第３象限に配置されるホールについては、第１および４象限に配置されるホールよりも重み付けを小さくする。具体的には、０＜ａ＜１の補正係数を掛けることで補正の調整がなされ、適切な補正量を得ることができる。

以上のＯＰＣ処理フローに従うことにより、補正対象ホール１０１の４つの補正辺のバイアス補正値が設定される。なお、以上においては、第１補正対象辺１０９および第２補正対象辺１１１の補正方法を例示したが、補正対象ホール１０１の他の二辺についても、第１補正対象辺１０９および第２補正対象辺１１１に準じてバイアス補正量を設定することができる。

以下、図４および図５を参照して、３つのホールが配置された転写パターン（マスク）の補正例を説明する。図４は、ＯＰＣ補正前のマスクデータとしてのホールを示す平面図である。また、図５は、各ホールの４辺についてＯＰＣ補正を行った後のホールを示す平面図である。

図４に示すように、第１ホール１２１、第２ホール１２３および第３ホール１２５の３つのホールは、各々の隣接ホールに対してスペース（ｄ１、ｄ２、ｄ３）および角度（たとえば、α１、α２、β１、β２、γ１、γ２）にて位置づけられており、その相関関係により補正量が決められることになる。ｄ１は、第１ホール１２１および第２ホール１２３の中心間距離、ｄ２は、第１ホール１２１および第３ホール１２５の中心間距離、ｄ３は、第２ホール１２３および第３ホール１２５の中心間距離である。

各々の隣接ホールとのスペース、角度から、上記式（１）により決定される補正量によりＯＰＣ補正されたホールが図５である。図５には、第１ホール１２１を補正した第１ホール補正パターン１２７、第２ホール１２３を補正した第２ホール補正パターン１２９、および第３ホール１２５を補正した第３ホール補正パターン１３１が、それぞれ、点線で示されている。図５に示したように、隣接するホールの数が多いホールの辺については、補正量（削り量）が増大することになる。

本実施形態のマスク設計方法によれば、補正対象辺から見えない位置のパターンに対しても、バイアス補正値を（正面位置より小さめに）設定することにより、補正対象辺から見えない位置の影響も加味して補正を充分に行うことができ、従来技術のマスク設計方法に比べて補正精度を向上させることができるという利点がある。

また、本実施形態では、バイアス補正量を決定する際に、角度の関数を加えたことにより、隣接ホールが多数存在する場合にも、該ホールの補正対象ホール１０１に対する位置に応じてバイアス補正量が調整されるために、従来技術に比較してバイアス補正量が緩和され、補正精度が向上する。

また、角度を考慮する場合にも、ルールベースＯＰＣによる補正方法を用いているため、モデルＯＰＣに比して処理時間を短縮することができる。
ここで、モデルベースＯＰＣと、ルールベースＯＰＣの補正処理フローの違いによる処理時間の違いについて説明する。
モデルベースＯＰＣにおける補正方法は、以下のフローにより行われる。
（ｉ）パターン露光、加工
（ｉｉ）測長
（ｉｉｉ）露光条件と測長データをモデルフィッティングパラメータに入力
（ｉｖ）モデルフィッティング実行
（ｖ）フィッティング結果を見てパラメータを変更
（ｖｉ）再度モデルフィッティング実行
（ｖｉｉ）（ｉｖ）〜（ｖｉ）をフィッティング残留誤差のクライテリアを満たすまで繰り返す。
ここまでの作業で、シミュレーションフィッティングパラメータを決定する。
次に、
（ｖｉｉｉ）すべてのコンタクト図形について上記までの作業で得たフイッティングパラメータを用いてシミュレーションを行い、補正処理を実行することにより補正量を算出する。補正された（すべての）図形について再度フィッティングパラメータを用いてシミュレーションによる補正処理を規程回数だけ繰り返すことにより最終補正図形、最適補正量を決定する。
モデルベースＯＰＣでは、この（ｖｉｉｉ）のシミュレーションによる補正処理の繰り返しに、多大な処理時間を要する。

これに対し、ルールベースＯＰＣでは、バイアステーブルを一旦設定すれば、補正量を算出するステップ２２を行うのみであり、およそ１／１０程度の処理時間の短縮を行うことができる。

図６は、ルールベースＯＰＣの上述したステップを含む一連の補正の流れを示すフローチャートである。なお、このフローは、本明細書のいずれの実施形態にも適用できる。
図６のフローは、以下の手順を含む。
ステップ１１：リソグラフィ・エッチングプロセス決定
ステップ１２：データ取り用レチクル作製（上記（ｉ）パターン露光、加工を含む。）
ステップ１３：ホール径・中心間距離データ取り（上記（ｉｉ）測長に該当する。）
ステップ１４：ルールテーブル作成（上記（ｉｉｉ）〜（ｖｉｉｉ）に該当する。）
ステップ１５：プログラム作成
ステップ１６：検証用レチクル作製・露光評価
ステップ１８：ＯＰＣ決定
ステップ１９：ウェーハプロセス（リソグラフィ）適用

ここで、上述したバイアス補正によるルールベースＯＰＣは、図６のフロー中、「ルールテーブル作成（ステップ１４）」の部分に相当する。

図６においては、リソグラフィーおよびエッチングのプロセスが決定したら（ステップ１１）、ホール径・中心間距離データ取り用のレチクルを用意する（ステップ１２）。そして、予め決定されたリソグラフィ、エッチングプロセスに従いウェーハ上にレチクルを用いてパターン加工を実施し、パターン加工したウェーハのホール径・中心間距離のデータ取りを行う（ステップ１３）ことにより、バイアスルールテーブルを作成する（ステップ１４）手順で作業が行われる。また、ステップ１４では、作成したバイアスルールテーブルおよび補正参照ホール１０３を抽出し、これらをもとに補正量を決定する。モデルベースＯＰＣの補正処理フローの（ｉｉｉ）〜（ｖｉｉｉ）で示される補正量を決める部分がステップ１４に相当する。モデルベースＯＰＣの場合には、（ｖｉｉｉ）に非常に時間を要するため、ルールベースＯＰＣを使用することによりこのステップの時間を大幅に削減することができる。

そして、得られたルールテーブルに基づき補正を行うためのプログラムを作成（ステップ１５）する。ここで、プログラムとは、ステップ１４で決定された補正量をレチクル上のパターンに反映するためのものであり、この補正を行う処理手順および図形の処理手順を決めるものである。このプログラムを用いて検証用レチクルを作製し、露光評価を行う（ステップ１６）。ステップ１６で補正量が不適切であると判断された場合には（ステップ１７のＮＯ）、ステップ１４もしくはステップ１５に戻る。検証用に作製したパターンに特に実用上問題がなければ（ステップ１７のＹＥＳ）、ＯＰＣが決定し（ステップ１８）、決定した補正方法を実際のウェーハプロセスに適用する（ステップ１９）。ステップ１５からステップ１９までは、ルールベースＯＰＣ、モデルベースＯＰＣ双方に共通するフローである。

（第三の実施形態）
本実施形態は、以上の実施形態に記載のマスク設計方法を用いた半導体装置の製造方法に関する。本実施形態では、第一または第二の実施形態に従って補正対象ホールの各辺の補正量を決定し、この補正量に基づいたマスク（レチクル）を作製する。

図７は、本実施形態の半導体装置の構成を示す断面図である。
図７に示した半導体装置においては、シリコン基板２０１上に、層間絶縁膜２０３および層間絶縁膜２０５がこの順に積層されている。層間絶縁膜２０３および層間絶縁膜２０５は、複数の絶縁膜の積層膜であってもよい。

シリコン基板２０１の所定の位置に、トランジスタおよび素子分離領域２０９が設けられている。このトランジスタは、シリコン基板２０１上に積層されたゲート絶縁膜２１１およびゲート電極２１３、ゲート電極２１３の側壁を被覆する側壁絶縁膜２１５、ならびにゲート電極２１３の側方においてシリコン基板２０１に設けられたソース・ドレイン領域２０７を備える。

層間絶縁膜２０３には、ソース・ドレイン領域２０７上にコンタクトホール２１７が設けられ、コンタクトホール２１７中にコンタクトプラグ２１９が埋設されている。

層間絶縁膜２０５には、コンタクトプラグ２１９に接続する配線２２１が埋設されており、配線２２１上に、ビアプラグ２２５および上部配線となる金属膜２２７が下からこの順に形成されている。金属膜２２７とビアホール２２３とを接続するビアプラグ２２５は、層間絶縁膜２０５に設けられたビアホール２２３中に埋設されている。

次に、図７に示した半導体装置の製造方法を説明する。
図８（ａ）および図８（ｂ）は、図７に示した半導体装置の製造工程を示す断面図である。

まず、図８（ａ）に示したように、シリコン基板２０１上に半導体基板にトランジスタなどの素子を形成し、層間絶縁膜２０３を形成する。

そして、層間絶縁膜２０３上に、これを被覆する膜（レジスト：不図示）を塗布する。そして、第一または第二の実施形態の方法を用いて準備したマスクを用いてレジストの所定の位置を選択的に除去し、レジストにホールパターンを形成する。層間絶縁膜２０３のレジストのホールパターンに対応する位置をエッチングにより選択的に除去し、層間絶縁膜２０３を貫通しトランジスタとの接続のためのコンタクトホール２１７を形成する。コンタクトホール２１７中に所定の導電膜を埋め込み、続いてＣＭＰ（Chemical Mechanical Polishing）などを行うことにより、層間絶縁膜２０３中に、ソース・ドレイン領域２０７に接続するコンタクトプラグ２１９が形成される（図８（ｂ））。

さらに、コンタクトプラグ２１９上に接続する配線２２１、ビアプラグ２２５および金属膜２２７を順次形成する。このうち、ビアプラグ２２５が埋設されるビアホール２２３の形成工程についても、コンタクトホール２１７と同様に、上述した実施形態を用いて設計されたマスクパターンを用いる。以上の手順により、図７に示した半導体装置が得られる。

本実施形態では、層間絶縁膜２０３にコンタクトホール２１７を形成する際に、上述した実施形態の方法で補正されたマスクパターンを用いるため、コンタクトホール２１７を設計通りの位置に確実に形成することができる。このため、半導体装置の製造歩留まりを向上させることができる。なお、ここでは、コンタクトホール２１７について主に説明を行ったが、配線間を接続するビアホール２２３にも適用可能である。

以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。

実施形態におけるマスク設計装置の概略構成を示す図である。 実施形態におけるマスク設計方法を説明する平面図である。 実施形態におけるマスク設計方法を説明する平面図である。 実施形態におけるマスク設計方法を説明する平面図である。 実施形態におけるマスク設計方法を説明する平面図である。 実施形態における補正手順を説明するフローチャートである。 実施形態における半導体装置の構成を示す断面図である。 図７の半導体装置の製造工程を示す断面図である。

符号の説明

１０１ 補正対象ホール
１０３ 補正参照ホール
１０５ 第１バイアス軸
１０７ 第２バイアス軸
１０９ 第１補正対象辺
１１１ 第２補正対象辺
１１３ 領域
１２１ 第１ホール
１２３ 第２ホール
１２５ 第３ホール
１２７ 第１ホール補正パターン
１２９ 第２ホール補正パターン
１３１ 第３ホール補正パターン
１５０ 装置
１５１ データ取得部
１５３ 演算部
１５５ 記憶部
１５７ 出力部
２０１ シリコン基板
２０３ 層間絶縁膜
２０５ 層間絶縁膜
２０７ ソース・ドレイン領域
２０９ 素子分離領域
２１１ ゲート絶縁膜
２１３ ゲート電極
２１５ 側壁絶縁膜
２１７ コンタクトホール
２１９ コンタクトプラグ
２２１ 配線
２２３ ビアホール
２２５ ビアプラグ
２２７ 金属膜

Claims (10)

1. 基板の上部に形成されるホールパターンのマスクの設計方法であって、
   補正対象ホールの形成に影響を与える領域内に存在する周辺ホールを抽出するステップと、
   周辺ホールを抽出する前記ステップで抽出された前記周辺ホールの平面配置を考慮して、前記補正対象ホールの形成におけるバイアス補正量を設定するステップと、
   を含む、マスク設計方法。
2. 請求項１に記載のマスク設計方法において、
   バイアス補正量を設定する前記ステップが、
   前記補正対象ホールの中心から前記周辺ホールの中心までの距離と前記バイアス補正量との関係を予め取得するステップと、
   周辺ホールを抽出する前記ステップで抽出された前記周辺ホールと前記補正対象ホールとの中心間距離を算出するステップと、
   補正対象ホールの中心からの距離とバイアス補正量との関係を予め取得する前記ステップで取得された関係を参照し、中心間距離を算出する前記ステップで算出された前記中心間距離から前記バイアス補正量を設定するステップと、
   を含む、マスク設計方法。
3. 請求項２に記載のマスク設計方法において、
   中心間距離を算出する前記ステップにおいて、周辺ホールを抽出する前記ステップで抽出されたｎ個（ｎは自然数）の周辺ホールのそれぞれについて、中心間距離を算出し、
   バイアス補正量を設定する前記ステップにおいて、前記関係を参照し、中心間距離を算出する前記ステップで得られたｎ個の中心間距離のそれぞれに対応するｎ個のバイアス補正量を取得し、前記ｎ個のバイアス補正量の総和を関数として前記バイアス補正量を設定する、マスク設計方法。
4. 請求項１または２に記載のマスク設計方法において、
   バイアス補正量を設定する前記ステップにおいて、
   周辺ホールを抽出する前記ステップで抽出された前記周辺ホールおよび前記補正対象ホールの中心間距離と、
   前記周辺ホールおよび前記補正対象ホールの中心間を結ぶ線分と前記補正対象ホールのバイアス軸とのなす角の大きさと、
   に基づき、前記バイアス補正量を設定する、マスク設計方法。
5. 請求項４に記載のマスク設計方法において、
   バイアス補正量を設定する前記ステップが、
   前記中心間距離に基づき前記補正対象ホールのバイアス量を設定するステップと、
   前記なす角の大きさを関数として、前記バイアス量の補正係数を設定するステップと、
   前記バイアス量に前記補正係数を乗じた値を前記バイアス軸方向の前記バイアス補正量とするステップと、
   を含む、マスク設計方法。
6. 請求項１または２に記載のマスク設計方法において、
   バイアス補正量を設定する前記ステップが、
   互いに平行でない第一バイアス軸および第二バイアス軸方向のバイアス補正量をそれぞれ設定するステップを含む、マスク設計方法。
7. 請求項６に記載のマスク設計方法において、
   バイアス補正量を設定する前記ステップが、
   前記補正対象ホールの中心からの距離とバイアス量との関係を予め取得するステップと、
   周辺ホールを抽出する前記ステップで抽出された前記周辺ホールと前記補正対象ホールとの中心間距離を算出するステップと、
   前記第一バイアス軸について、前記周辺ホールおよび前記補正対象ホールの中心間を結ぶ線分と前記第一バイアス軸とのなす角を関数とする第一補正係数を取得し、前記第二バイアス軸について、前記線分と前記第二バイアス軸とのなす角を関数とする第二補正係数を取得するステップと、
   前記第一バイアス軸については、前記バイアス量に前記第一補正係数を乗じた値の関数として、前記第一バイアス軸方向のバイアス補正量を設定し、前記第二バイアス軸については、前記バイアス量に前記第二補正係数を乗じた値の関数として、前記第二バイアス軸方向のバイアス補正量を設定するステップと、
   を含む、マスク設計方法。
8. 請求項７に記載のマスク設計方法において、
   バイアス補正量を設定する前記ステップにおいて、
   周辺ホールを抽出する前記ステップで抽出されたｎ個（ｎは自然数）の周辺ホールのそれぞれについて、前記バイアス量に前記第一補正係数を乗じた値を算出し、その総和を前記第一バイアス軸方向のバイアス補正量とし、
   周辺ホールを抽出するステップで抽出された前記ｎ個の周辺ホールのそれぞれについて、前記バイアス量に前記第二補正係数を乗じた値を算出し、その総和を前記第二バイアス軸方向のバイアス補正量とする、マスク設計方法。
9. 請求項１乃至８いずれかに記載のマスク設計方法を用いてマスクを準備する工程と、
   半導体基板の上部に絶縁膜を形成する工程と、
   前記絶縁膜の上部に前記絶縁膜を被覆する膜を形成する工程と、
   前記マスクを用いて前記膜の所定の領域を選択的に除去し、前記膜に前記ホールパターンを形成する工程と、
   前記絶縁膜の前記ホールパターンに対応する領域を選択的に除去し、前記絶縁膜を貫通するホールを形成する工程と、
   を含む、半導体装置の製造方法。
10. マスク中のホールパターンに関するデータを受け付けるデータ取得部と、
    前記データ取得部で取得した前記ホールパターンのデータを補正して、補正パターンを生成する演算部と、
    を含み、
    前記演算部が、
    補正対象ホールの形成に影響を与える領域内に存在する周辺ホールを抽出し、
    抽出された前記周辺ホールの平面配置を考慮して、前記補正対象ホールの形成におけるバイアス補正量を設定するように構成された、
    マスク設計システム。

Images