JP3708873B2 - パターン補正方法および半導体装置の製造方法 - Google Patents
パターン補正方法および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3708873B2 JP3708873B2 JP2001398438A JP2001398438A JP3708873B2 JP 3708873 B2 JP3708873 B2 JP 3708873B2 JP 2001398438 A JP2001398438 A JP 2001398438A JP 2001398438 A JP2001398438 A JP 2001398438A JP 3708873 B2 JP3708873 B2 JP 3708873B2
- Authority
- JP
- Japan
- Prior art keywords
- correction
- pattern
- satisfy
- predetermined condition
- minute
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
- G03F7/70441—Optical proximity correction [OPC]
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Description
【発明の属する技術分野】
本発明は、半導体集積回路や液晶パネルのリソグラフィ工程で必要とされるパターン補正に関し、特に、設計パターンに対して忠実なパターン転写を行うためのマスクパターンの補正技術に関する。
【0002】
【従来の技術】
半導体集積回路や液晶パネルの製造工程で用いられているフォトリソグラフィ技術では、集積度の向上やデザインルールの厳格化につれて、光近接効果が大きな問題となっている。
【0003】
光近接効果とは、設計パターンがウエハ上に予定された形状、寸法どおりに転写されない現象である。たとえば、ラインパターンの長辺方向に寸法が縮小する、あるいはL字型のラインパターンのコーナー部分が丸く形成される等は、典型的な光近接効果である。光近接効果は、本来はパターン転写時の光による効果を意味していたが、現在では、ウエハプロセス全体を通して生じる光学的効果をさすことが多い。
【0004】
光近接効果が生じると、設計パターンと実際に形成されるパターンの間にずれが生じ、所望のデバイス性能が達成できなくなる。このため、ウエハ上に設計どおりの寸法、形状を再現すべく、光近接効果補正(OPC:optical proximity effect correction)が必要となる。光近接効果補正は、プロセス変換差を考慮して、あらかじめマスク上のパターンの形状等を選択的に変更することをいう。光近接効果補正については、すでに種々の手法が提案され、実行されている。
【0005】
設計データに光近接効果補正(以下、場合に応じて「OPC」とする)を自動的に施してマスクデータを作成する方法として、シミュレーションベースと、ルールベース(またはモデルベース)がある。シミュレーションベースのOPCは、補正前のマスクパターンレイアウトにおける光学像を計算し、パターンからずれている箇所を検出し、検出された部分を補正する方法である。この方法は、計算量が多いが補正の精度が高く、パターンを構成する線分のうち、重要な意義を持つ線分あるいは辺の補正値を計算する場合に用いられる。
【0006】
ルールベースのOPCは、マスクバイアスなどの補正を決められたルールにしたがって行う方法である。この方法は処理速度が速く、設計レイアウトに含まれる図形の各辺ごとに、所定のルールにしたがって補正値を求めて近接効果補正に適用する。
【0007】
従来の光近接効果補正では、一定条件を満たさない辺、たとえば所定値に満たない長さの辺(以下、「微小辺」と称する)をOPC対象外とし、所定の長さ以上の辺についてのみ、OPCの対称とされていた。微小辺は、設計データの段階で、もともと微小な辺が存在する場合はもちろんのこと、OPC前に複雑かつ微細な図形処理を繰り返した結果、発生する場合も多い。微小辺が存在すると、OPC自体や、その後のさらなる図形処理により、微小突起、微小くぼみ、鋭角突起、鋭角くぼみなどが発生し、マスク描画や検査時に悪影響を及ぼす原因となる。
【0008】
図13は、従来の光近接効果補正により生じる突起、くぼみ等の発生例を示す。図13(a)において、実線で示すOPC前の図形1001のうち、所定値以上の長さを有する辺1002、1003のみがOPCの対象とされている。OPC対象外とされた微小辺1004を初期位置にとどめたまま、辺1002、1003について図形を太らせるOPCを施した結果、破線で示す補正後図形1005が得られる。OPC後の図形1005には、微小なくぼみ1006が発生している。
【0009】
図13(b)の場合も同様に、実線で示すOPC前の図形1010のうち、条件を満たす辺1012、1013をOPC対象辺とし、微小辺1014,1015については処理対称外とした結果、点線で示す図形120が得られる。この場合、サークルAで示すように、鋭角の突起や斜め方向へのスリットが生じる。
【0010】
これらの微小突起(鋭角図形)や微小くぼみは、データ量を無駄に増大させ、マスク描画における描画精度を低下させるうえ、マスク描画時間が必要以上に長くなる。また、マスク欠陥検査において、擬似欠陥として検出されやすく、エラー検査に多大な時間と人手を要する。
【0011】
OPCの結果生じた微細な凹凸を消去するために、OPC後のレイアウト全体に、わずかな太め/細めバイアスあるいは細め/太めバイアスを加えて、微小な突起やくぼみを消去する方法が知られている。しかし、このようなバイアス処理により、逆に予定外の箇所でさらなる突起やくぼみが生じる、あるいは、ショートやスリットなどの不都合な変形が発生するなどの場合がある。また、バイアスだけでは消去しきれない形状も多い。
【0012】
たとえば、図14(a)に示すように、OPC処理により得られたパターン1030は、微小くぼみ1031や、微小突起1032を有する。これに、まず太めバイアスをかけると、くぼみ1031が平坦化され、図14(b)に示すパターン1035が得られる。これにさらに細めバイアスをかけると、図14(c)に示すように、当初の寸法に近いパターン1037が得られる。この状態では、くぼみ1031は解消されるものの、極端な鋭角のくぼみが発生してしまう。
【0013】
パターン1037にさらに細めバイアスをかけると、図14(d)に示すように、突起1032が消去されたパターン1039が得られる。ここから、太めバイアスをかけることによって、図14(e)に示すように、最終的にくぼみ1031と突起1032が消去されたパターン1041が得られる。
【0014】
しかし、このように再三にわたるバイアス処理にもかかわらず、サークルBで示す鋭角のくぼみは解消されない。マスクパターン上の鋭角のくぼみは、マスク描画精度低下の一因となるうえに、マスク検査時に擬似エラー検出の原因となり好ましくない。
【0015】
一方、OPC処理後、初期位置に残された微小辺の各々や、微細な凹凸について、個別にシミュレーションベースで補正値を算出するのでは、計算量も処理時間も膨大になり、非現実的である。
【0016】
【発明が解決しようとする課題】
そこで、本発明では、設計パターンに存在する微小な辺について、個別にシミュレーション計算を行うことなく、かつ好ましくない凹凸を生じさせることなく、簡単な処理で効率的に修正することのできるパターン補正方法を提供する。
【0017】
また、OPC後の修正過程で生じる微小な鋭角図形など、擬似欠陥の原因となる形状を残すことなく、描画に適した形状に変更することのできるパターン補正方法を提供する。
【0018】
また、これらのパターン補正方法を使用した半導体装置の製造方法を提供する。
【0019】
【課題を解決するための手段】
本発明の第1の側面では、コンピュータにより実行されるパターン補正方法は、設計されたパターンを構成する辺のうち、所定の条件を満たす辺に対し、光近接効果を考慮した補正値を算出して第1の補正を行う。次に、所定の条件を満たさない辺に対して、前記第1の補正がされた辺のうち、この所定条件を満たさない辺に隣接する辺の補正値を用いて第2の補正を行って、先に第1の補正がされた辺の間を線分で接続する。
【0020】
所定の条件は、たとえば所定の長さ以上であること、あるいは、所定の高さに満たない垂直または斜めの段差を構成しないこと、などである。この場合、第1の補正(光近接効果補正)の後に、条件を満たさない微小辺に対して第2の補正が行われることになる。
【0021】
このパターン補正方法は、所定条件を満たさない辺に対して、すでに求められた隣接辺の補正値を利用して補正するので、新たに補正値を計算する必要がなく、処理時間を短縮することができる。また、第2の補正を行うことによって、第1の補正の結果生じた凹凸が解消される。
【0022】
本発明の第2の側面では、コンピュータにより実行されるパターン補正方法は、ウエハ上に形成されるパターンを設計し、設計されたパターンを構成する辺のうち、所定の条件を満たす辺に対して、光近接効果を考慮した補正を行う。次に、補正後のパターンが、ウエハへの転写像に影響しない微小図形を含むか否かを判断する。そのような微小図形を含む場合に、前記補正後のパターン全体を太めるバイアスと、細めるバイアスとを組み合わせたバイアス処理を行う。バイアス処理の後に、所定の論理演算を行って、バイアス処理により生じた鋭角図形を消去する。
【0023】
この方法によれば、通常のバイアス処理と合わせて、簡単な論理演算をするだけで、光近接効果補正後の修正過程で生じる鋭角図形を消去することができる。したがって、マスク描画や検査時のエラー検出を防止することができる。
【0024】
本発明の第3の側面では、パターン補正を用いた半導体装置の製造方法を提供する。半導体装置の製造方法は、まず、半導体ウエハ上に形成されるパターンを各層ごとに設計した設計データを作成する。次に、設計されたデータを各層ごとに入力し、設計データに含まれるパターンごとに、所定の条件を満たす辺に対して光近接効果を考慮した補正量を算出して第1の補正を行う。次に、所定の条件を満たさない辺に対して、前記第1の補正がされた辺のうち、この所定条件を満たさない辺に隣接する辺の補正量を用いて第2の補正を行い、第1の補正がされた辺の間を線分で接続するマスクデータを生成する。次に、このマスクデータに基づいてマスクを作成し、このマスクを用いて、半導体ウエハ上にパターンを転写する。
【0025】
本発明の第4の側面では、半導体装置の製造方法は、半導体ウエハ上に形成されるパターンを各層ごとに設計した設計データを作成し、設計されたデータを各層ごとに入力して、設計データに含まれるパターンごとに、所定の条件を満たす辺に対して光近接効果を考慮した補正を行う。次に、光近接効果を考慮した補正後のパターンが、ウエハへの転写像に影響しない微小図形を含むか否かを判断する。そのような微小図形を含む場合には、前記補正後のパターン全体を太めるバイアスと、細めるバイアスとを組み合わせたバイアス処理を行う。バイアス処理の後に、所定の論理演算を行って、前記バイアス処理により生じた鋭角図形を消去してマスクデータを作成する。このマスクデータに基づいてマスクを作成し、作成したマスクを用いて、半導体ウエハ上にパターンを転写する。
【0026】
これらの半導体装置の製造方法は、光近接効果補正とともに、あるいは光近接効果補正に加えて使用される。いずれの方法も、マスクの設計データに対し、簡単な処理で製造を容易にするパターン補正を施し、設計データに忠実なパターンをウエハ上に転写することを可能にする。
【0027】
【発明の実施の形態】
<第1実施形態>
図1は、本発明の第1実施形態に係るパターン補正方法を示す。この実施形態では、たとえばCADソフトウェアが動作するコンピュータを用いて処理するパターン補正方法を例にとって説明する。図1(a)に示すように、微小辺11を含む設計パターン10を処理する場合を考える。パターン10は、X方向およびY方向に延びる水平、垂直ラインのみで構成される図形である。
【0028】
図1(b)に示すように、まず、微小辺11を所定の長さに満たない辺として、OPC対象外とし、条件を満たす辺12〜15について、通常のOPC処理に基づき、新しい位置計算を行う。計算結果に基づいて、パターン10をX方向およびY方向に所定量だけ膨らませ、破線で示すOPC後のパターン20を得る。
【0029】
図1(b)の例では、辺12のOPC補正値(補正後のY座標値)が、辺13のOPC補正値(補正後のY座標値)よりも大きく設定されているが、OPC補正値は、着目する辺の特性(必要とされる精度等)や、周辺パターンとの位置関係に応じてシミュレーション計算される。たとえば、辺13の近傍に周辺パターンが位置するときは、図1(b)のように、辺13に対する補正量を小さくした補正パターン20が得られるが、辺12の近傍に周辺パターンが位置する場合は、辺12の補正値が小さくなる場合もある。
【0030】
この段階では、微小辺11は処理されないまま初期位置に残るので、OPC後のパターン20は、微細なくぼみ21を含んでいる。
【0031】
次に、図1(c)に示すように、OPC対象外とされた微小辺11について、OPC処理結果を利用して簡単な処理を施す。すなわち、微小辺11を、これと同方向(図1の例ではX方向)に延びる隣接辺12、13のいずれか一方のOPC補正値(OPC後のY座標値)に一致させる。図1(c)の例では、OPC補正値(補正後のY座標)の小さいほうに合わせ、辺13の補正値に一致させている。この結果、微小辺11は、OPC後の隣接辺23に揃う新規の線分25になり、くぼみ21が埋められる。
【0032】
新規の線分25と、OPC後の他方の隣接辺22との境界は、Y方向への段差、すなわち、新規の線分25に対して90°の段差とする。より具体的には、一方の隣接辺23に一致させた微小線分25を、この微小線分25に対して直角方向に延びる線分で、他方の隣接辺22とつなぐ。これにより、鋭角部分を含まない破線のパターン25が得られる。
【0033】
この方法では、図1(b)のOPC処理で得られたレイアウトパターン全体に太め/細めバイアス等をかける必要がない。また、微小辺11について個別にシミュレーション計算する必要もなく、通常のOPCで得られた隣接辺の補正値をそのまま利用して、微細なくぼみ21を消去できる。結果として、マスクパターンのデータ量と計算量の双方を最小限に抑え、検査時の擬似エラー誤検出を防止することができる。
【0034】
図2は、図1の方法の変形例を示す。図1(b)までのOPC処理は、そのまま図2に方法にも用いられる。図1(c)では、微小辺11を、同方向に延びる隣接辺のいずれか一方の補正後の値に一致させたが、図2(c)の方法では、微小辺11の中点を境界に、双方の隣接辺12、13のOPC補正値にそれぞれ一致させる。この結果、微小辺は新たな線分27として設定され、左半分がOPC後の隣接辺23に揃い、右半分がOPC後の他方の隣接辺22に揃う。新たな線分27は、その中点で、Y方向への段差を有する。これにより、鋭角部分を含まない破線のパターン28が得られる。
【0035】
OPC対象外とされた微小辺の中点を境界として、OPC後の双方の隣接線分に一致させることにより、露光後に得られるウエハ上のパターンが、より設計パターンに近いものとなる。
【0036】
図2の方法においても、通常のOPCで得られる補正値をそのまま利用して、効果的に微小くぼみを消去することができ、図1の方法と同様の効果を達成することができる。
【0037】
なお、図1(c)、2(c)に示すOPC後の補正処理は、OPCにそのまま組み込んでもよいし、OPCとは別途に行ってもよい。OPCに組み込む場合は、ひとつのパターン補正プログラムとして構成することができる。
【0038】
<第2実施形態>
図3は、本発明の第2実施形態に係るパターン補正方法を示す。第2実施形態では、図3(a)に示すように、微細な斜め段差を含む設計パターン30を補正する。斜め段差は、直交座標軸方向の微小辺31、32と、斜め方向の微小線37〜39を含む。このようなパターン30を補正するには、まず図3(b)に示すように、所定の条件を満たす辺、たとえば一定の長さ以上の辺33〜36をOPCの対象として、それぞれの補正値を求める。辺33に対する変化量をd1 、辺34に対する変化量をd2 とする。この結果、斜め段差の一方の隣接辺である辺33は線分43となり、他方の隣接辺34は、線分44となって、破線で示すパターン40が得られる。
【0039】
次に図3(c)に示すように、微小辺31、32および微小斜め線37〜39で構成される段差部分について、先のOPC処理で得られた補正値を利用して、簡単な処理を行う。すなわち、いずれか一方の隣接辺の補正値に合わせて、OPC対象外とされた斜め段差を平行移動する。いずれの隣接辺に合わせるかは、補正した方向、周囲のパターンとの関係などの要因によっても異なる。図3(c)の例では、隣接辺34の補正値に一致させ、d2 に相当する分だけ平行移動している。平行移動の方向は、先に処理した隣接辺33、34の補正方向(拡張方向)と同方向、図3(c)の例ではY方向である。これにより、補正後の微小辺51、52および斜め線57〜59が得られる。
【0040】
平行移動を行った後の斜め段差は、OPC後の隣接辺44から、OPC後の他方の隣接に向かって延びるが、平行移動後の斜め段差と、他方の隣接辺43との間には、鋭角のくぼみ45が生じている。
【0041】
そこで、図3(d)に示すように、鋭角くぼみ45を簡単な処理で消去する。すなわち、他方のOPC後の隣接辺43をその線分方向に延長し、平行移動した斜め段差との交点Iでパターンを接続する。
【0042】
図3(d)の例では、辺33に対する処理量d1 と、辺34に対する処理量d2 との差の|d1−d2|が、段差δと等しいので(|d1 −d2 |=δ)、OPC後の隣接辺34の延長線は、平行移動後の微小辺52に接続される。
【0043】
補正値d1 と補正値d2 との差|d1−d2|は、周辺パターンとの位置関係等によって、かならずしも段差δに一致するとは限らない。しかし、|d1−d2|が段差δよりも大きい場合であっても、小さい場合であっても、同様の処理で対処することができる。
【0044】
図4(a)は、補正値d1 、d2 の差が段差δよりも大きい場合(|d1−d2|>δ)を、図4(b)は、補正値d1 、d2 の差が段差δよりも小さい場合(|d1−d2|<δ)を示している。いずれの場合も、他方のOPC後の隣接辺を線分方向に延長し、平行移動した斜め段差との交点Iで接続することにより、設計パターンに近い形状を維持した良好な補正後マスクパターンを得られる。
【0045】
図5は、図3、4に示すパターン補正方法の変形例である。図3、4では、斜め線と微小辺で構成された斜め段差が、比較的意味を持つ場合のマスクパターン補正例を示した。しかし、設計によっては、図形の形状にデバイス的に重要な意味はないけれども、斜め線で線分を接続する等の場合もある。このような場合は、設計パターン中に斜め線や微小辺によって生じる段差形状をそのまま維持する必要性に乏しいので、さらに簡単な処理でマスクパターンを補正することができる。
【0046】
すなわち、図5(a)のパターン30に対し、図5(b)に示すように、一定条件を満たす辺33、34に対して補正値を求め、破線で示すパターン40を得る。辺33は補正されて線分43になり、辺34は補正されて線分44になる。ここまでは、図3(b)の処理と同様である。
【0047】
次に、図5(c)に示すように、いずれか一方のOPC後の隣接辺を、その線分方向に延長する。同時に、他方の隣接辺から延びるOPC対象外の微小辺を、他方の隣接辺の補正値ぶんだけ平行移動して延長する。前記OPC後の一方の隣接辺の延長線と、平行移動したOPC対象外の線分の延長線との交点で、2つの線分を接続する。
【0048】
図5(c)の例では、OPC後の隣接辺43を、矢印63で示すように、その線分方向に延長する。他方の辺34に接続されていた微小斜め線39を、辺34の補正量に合わせて平行移動し、OPC後の隣接辺44に接続する。平行移動後の斜め線を、矢印69で示すように、線分方向に延長する。これら2つの延長線を、交点Iで接続する。この結果、微小くぼみや鋭角部分をまったく含まない補正後パターン60が、非常に簡単な処理で得られる。
【0049】
第2実施形態においても、第1実施形態と同様に、微小部分に対して個別にシミュレーションして補正値を求める必要がない。通常のOPC処理で得られた結果を利用して、簡単な処理で短時間に補正パターンを作成することができる。また、マスク検査などで問題となる鋭角形状や微小な凹凸を残すこともない。
【0050】
なお、第1実施形態同様、図3(c)〜3(d)、図4、図5(c)に示す処理は、OPC処理に組み込んでもよいし、別途行ってもよい。
【0051】
<第3実施形態>
図6は、微細な斜め段差を含む設計パターンの別の補正方法を示す。第2実施形態では、斜め段差を含む場合に、設計データ上の斜め線を活かしつつ、簡単な方法でマスクパターンを生成した。
【0052】
第3実施形態では、ウエハ上に転写される実際のパターンにおいて、設計データ上で斜め線であることがほとんど意味をもたない場合のパターン補正方法を提供する。
【0053】
まず、図6(b)に示すように、OPC対象外とされた微小な斜め線37、38,39を、まず直交座標軸に平行な図形に変換する。これにより、図6(c)に示すように、X軸方向およびY軸方向のみの辺で形成されるパターン45が得られる。図6(b)、6(c)に示す軸方向への変換は、OPC処理に先立つ前処理として行ってもよいし、あるいはOPC処理に組み込んで行ってもよい。
【0054】
次に、図6(d)に示すように、斜め段差を含まないパターン45に通常のOPC処理を施す。この結果、微小な凹凸や鋭角部分を含まないマスクパターン49が得られる。
【0055】
なお、比較までに、図6(a)のパターン30に前処理を行わずに、従来のOPC処理のみを施した場合は、図6(e)の図形が得られる。従来のOPC処理だけでは、サークルCで示すように、好ましくない鋭角の突起やくぼみが生じ、マスク描画の精度を低下させたり、マスク検査で擬似欠陥の原因となり、エラー検出が起きる。
【0056】
これに対し、図6(a)〜6(d)に示す方法は、第1および第2実施形態と同様に、簡単な処理で、マスク描画や検査に適したマスクパターンを生成することができる。
【0057】
また、第3実施形態では、まず斜め線を直交座標軸に沿った線分に変換するので、その後のデータ処理量が低減され、補正時間も短縮される。
【0058】
<第4実施形態>
図7および8は、本発明の第4実施形態に係るパターン補正方法の図である。第4実施形態では、パターン補正後のルールチェックで、ルール違反が検出された場合のパターン補正方法を示す。通常、OPC処理はパターンごとに行われ、ひとつのパターンが補正されたところで、補正後のパターンが所定のデザインルールを満たすかどうかをチェックする。パターン補正そのものは適正であっても、周囲のパターンとの位置関係等により、補正後のパターンがデザインルールに抵触する場合もある。
【0059】
たとえば図7(a)に示すように、設計データ上で、微細な斜め段差を含むパターン70の近傍に、周辺パターン72が存在する場合を考える。着目するパターン70に対し、第2実施形態の図3に示す方法で補正処理を行い、図7(b)に示すパターン75が得られたとする。この場合、マスクパターン75の形状としては、エラー検出を生じさせず、かつ光近接効果を考慮に入れた良好なパターン形状である。
【0060】
ここで、補正後パターン75に対してルールチェックを行い、マスクデザインルールに従ったものであるかどうかを確認する。図7(b)の例では、近傍に位置する周辺パターン72との関係で、パターン間の距離が接近しており、実際に露光を行った場合、2つのパターンがショート(結合)してしまう可能性が高い。
【0061】
2つのパターン72と75の位置関係は、周辺パターン72と補正パターン75の間の最短距離でみる。あるいは、ある一定距離以下の範囲内に配置されているか否かで判断してもよい。たとえば、補正パターン75の中で最も周辺パターン72に近い頂点V1 と、周辺パターン72の中の頂点V2 の間隔d3 が、マスクデザインルールに定められたしきい値よりも小さい場合に、デザインルール違反であるとして検出される。
【0062】
そこで、デザインルール違反が検出された場合に、図7(c)に示すように、着目するパターン70に対して、代替方法で補正処理を行い、デザインルールを満たす形状にする。すなわち、図7(b)で行ったパターン補正に代えて、別の代替方法、たとえば、第2実施形態の図5に示す方法を用いて、設計パターン70を補正する。図5に示す方法、すなわち斜め段差の一方の側でのOPC後の隣接辺73の延長線73’と、他方の隣接辺から延びる平行移動後の斜め線79との交点Iでパターンを接続する方法を用いることによって、デザインルールに従った補正パターン80が生成される。
【0063】
なお、図7に示す例では、斜め段差を含むパターン70に光近接効果補正を施こしたが、設計パターンが直交図形のみで構成されている場合は、ルールチェック後の代替補正方法として、第1実施形態の図1または図2に示す方法を採用してもよい。
【0064】
図8は、上述したルールチェックを含めた本実施形態のパターン補正処理フローを示す。まず、ステップS801で、補正対象層のマスク用の設計データを入力する。半導体装置や液晶パネルは、トランジスタや配線層が何層にもわたって形成される多層構造を有し、マスクパターンも、各層ごとに設計、作成される。設計データに対する光近接効果補正も、層単位で行う。
【0065】
次に、ステップS803に示すように、着目するパターンについて、所定条件を満たしてOPCの対象とされた辺を補正する。この補正は、通常のOPC処理である。
【0066】
次に、ステップS805で、所定の条件を満たさない(たとえば一定の長さに満たない)としてOPC対象外とされた微小辺や微小な斜め段差に、第1実施形態および第2実施形態で示したいずれかの方法を用いて、補正(変形)を施す。具体的には、図1の方法(微小辺を一方の隣接辺に合わせる)、図2の方法(微小辺をその中点を境界にして、双方の隣接辺に合わせる)、図3の方法(微小な斜め段差をそのまま平行移動させ、隣接辺の延長線で接続)、図5の方法(一方の隣接辺につながる斜辺を平行移動させ、他方の隣接辺を延長して交点で接続)のいずれかの方法を用いる。ここで用いる方法を方法1とする。
【0067】
次にステップS807で、各微小辺について、補正(変形)後のパターンがマスクデザインルールを満たすか否かを判断する。デザインルールを満たす場合(S807でYES)は、ステップS815へ進み、ルールチェックの済んでいない微小辺があるかどうかを確認する。ルールチェックの済んでいない微小辺がある場合は、ステップS807へ戻って、次の微小辺についてルールチェックを行う。
【0068】
ステップS807でルールデザインを満たさない場合(S807でNO)は、ステップS809に進んで、上述した図1、2、3、5に示す方法の中から、別の方法を選択して、着目している微小辺に対して、補正(変形)を試みる。ここで用いる方法を、方法2とする。
【0069】
方法2による補正後、S811で、再度ルールチェックを行う。方法2を用いたことにより、ルールチェックを満たすようになった場合(S811でYES)は、ステップS815へ進み、ルールチェックの済んでいない微小辺があれば、ステップS807以降の処理を繰り返す。
【0070】
方法2による補正をしても、なおデザインルールを満たさない場合(S811でNO)は、ステップS813に進み、上述した方法の中から、さらに別の方法を選択して、補正(変形)を試みる。ここで用いる方法を方法3とする。
【0071】
方法3による補正(変形)後に、ステップS815で、すべての微小辺についてルールチェックが終了したかどうかを判断し、すべての微小辺についての処理が終了するまで、ステップS807〜S815を繰り返す。
【0072】
この方法では、パターン中に含まれるすべての微小辺に関し、シミュレーションで個別に補正値を求めることなく、マスクデザインルールを満たすように補正することが可能になる。また、第1および第2実施形態で示したいずれかの方法を用いるので,補正により好ましくない微小な凹凸や鋭角図形を発生させることもない。
【0073】
なお、図示はしないが、着目するパターンによっては、必要に応じてステップS803の前に、第3実施形態で示した前処理、すなわちウエハ上のパターン形状として意味を持たない微小な斜め段差を、直交座標軸に平行な図形に変換する処理を行ってもよい。この前処理を挿入あるいは組み込むことにより、その後の処理がいっそう簡単になる。
【0074】
図9は、ルールチェック後のパターン補正方法の変形例を示す。図7および8に示す方法では、代替方法を用いることによって、設計パターンの形状に留意しつつ、デザインルール違反を回避した。
【0075】
図9の方法は、デザインルール違反を検出したときに、デザインルール違反となる領域を切り取る。この方法は、設計データ上に存在する段差や微小な斜め線が、ウエハ上に転写されたときにほとんど意味を持たない場合に有効である。
【0076】
図9(a)および9(b)に示すように、着目するパターン70を、図3に示す第2実施形態の方法で補正したところ、近傍に位置する周辺パターン72との間の距離d3 が、マスクデザインルールに違反すると検出されたとする。
【0077】
図9(c)において、周辺パターン72に近接する突出領域Dの全体を、X方向の線分77と、Y方向の線分78によって切り取る。切り取り線分77、78は、それぞれOPC処理後の隣接辺73、74に接続され、デザインルールを満たす補正後のパターン81を構成する。
【0078】
補正後のパターン81は、ウエハの転写形状にほとんど影響を及ぼすことなく、マスク描画および検査に適した形状となる。
【0079】
図10は、図9に示すパターン補正方法の処理フローである。
【0080】
まず、ステップS901で、補正対象層のマスク用設計データを入力する。ステップS903で、着目するパターンについて、所定条件を満たしてOPCの対象とされた辺を補正する。この補正は、通常のOPC処理である。
【0081】
次に、ステップS905で、一定の長さに満たない等してOPC対象外とされた微小辺や微小な斜め段差に、第1実施形態および第2実施形態で示したいずれかの方法を用いて、補正(変形)を施す。
【0082】
次にステップS907で、各微小辺について、補正(変形)後のパターンがマスクデザインルールを満たすか否かを判断する。デザインルールを満たす場合(S907でYES)は、ステップS911へ進み、ルールチェックの済んでいない微小辺があるかどうかを確認する。ルールチェックの済んでいない微小辺がある場合は、ステップS907へ戻って、次の微小辺についてルールチェックを行う。
【0083】
ステップS907でデザインルールを満たさない場合(S907でNO)は、ステップS909に進んで、ルール違反に該当する領域を切り取る。
【0084】
最後に、ステップS911で、ルールチェックがすべての微小辺について行われたかどうかを確認し、未処理の微小辺があれば、ステップS907以降の処理を繰り返す。
【0085】
図9、10に示すルール違反箇所の切り取り補正を、図7、8に示す代替方法のステップS813に代えて行ってもよいし、ステップS813の後に挿入して行ってもよい。これにより、マスクパターンから確実にデザインルール違反の部分を排除することができる。
【0086】
<第5実施形態>
図11および12は、本発明の第5実施形態に係るパターン補正方法を示す。第5実施形態では、OPC処理後の設計パターンが、ウエハ上への転写像に影響しない微小図形を含む場合に、バイアス処理と簡単な論理演算処理により、これらの微小図形を消去する方法を提供する。
【0087】
前述したように、OPC処理後のパターンは、微細な凹凸を含んでいる場合が多い。これらの凹凸はウエハ転写像への影響がほとんどないにもかかわらず、マスク描画および検査に悪影響を及ぼす。このため、微細な凹凸を消去し、平坦化することが望ましい。
【0088】
しかし、従来の補正方法では、これらの微細な凹凸を消去する過程で、新たに鋭角の切り欠き(ノッチ)や、鋭角の突起を生じさせてしまう。そこで第5実施形態では、これらの鋭角図形を残すことなく、少ない処理量でマスク描画や検査に適した形状にマスクパターンを補正する。特に図11では、OPC後の修正段階で生じた鋭角ノッチを効果的に消去する方法を、図12では、鋭角突起を除去する方法を示す。
【0089】
まず、図11(a)に示すように、通常のOPC処理によりパターン85が得られる。ここで、OPC後のパターン85が微細な凹凸を含むか否かを検出する。この検出は、たとえば、着目するパターンの線幅、線長などに応じて、所定条件以下の凹凸を含むかどうかによって決定される。図11の例では、0.1μm以下の微細なくぼみや突起を微細図形とする。
【0090】
図11(a)の場合、OPC後のパターン85は微細な凹凸86、87を含む。そこで、パターン85に対し、図11(b)および11(c)に示す太めバイアスと、細めバイアスを連続してかけ(太め/細めバイアス)、微細なくぼみ86を消去する。具体的には、まず図11(b)でパターン85を0.05μm太らせ、太らせたパターン88を、図11(c)で0.05μm細らせる。
【0091】
この太め/細めバイアス処理により、微細なくぼみ86が消去されたパターン89が得られる。しかし、バイアス処理の結果、新たに鋭角のノッチEが発生する。このようなノッチEは、マスク描画や検査でエラー検出の原因となり、好ましくない。
【0092】
そこで、図11(d)、11(e)に示すように、ノッチEを埋め戻して、ノッチを消去したパターン91を得る。ノッチの消去は、まず“(a)NOT(c)”の演算を行って図11(d)の状態とし、さらに“(c)OR(d)”の演算を行うことにより実現される。この演算により、図11(e)の形状が得られる。
【0093】
ここまでの処理で、OPC後のパターン85に、不必要な鋭角部分を発生させずに、微小なくぼみ86を消去することができた。
【0094】
次に、図11(f)、11(g)に示すように、細め/太めバイアスをかけることにより、残っている微小突起87を消去する。すなわち、図11(e)で得られたパターン91を0.05μm細らせて、図11(f)の状態とし、これをさらに0.05μm太らせることによって、図11(g)に示す最終的なパターン95を得る。
【0095】
このように、OPC後のパターンに簡単な修正を適用することにより、微細な凹凸を効果的に消去することができる。
【0096】
図12は、鋭角の突起を消去する例を示す。この例では、微小なくぼみ101および微小な突起102を有するOPC後のパターン100を修正する。
【0097】
まず、図12(a)〜12(c)までは、図11(a)〜11(c)と同様に、パターン100に0.05μmの太め/細めバイアス処理を施す。この処理によって、微小なくぼみ101が消去されたパターン103が得られる。
【0098】
次に、図12(d)、12(e)に示すように、パターン103に対して、0.05μmの細め/太目バイアスを施す。
【0099】
この細め/太めバイアスにより、微小突起102が消去された図12(e)のパターン107が得られるが、新たに鋭角の突起Fが生じてしまう。修正過程で発生する鋭角突起Fは、従来方法では消去することができず、マスク描画や検査において、擬似欠陥の原因となる。
【0100】
そこで、図12(f)、12(g)に示すように、“(c)NOT(e)”の演算を行って、図12(f)の状態にし、さらに、“(e)NOT(f)”の演算を行う。
【0101】
これにより、好ましくない鋭角部分を発生させることなく、OPC後のパターン100から、微小くぼみ101と微小突起102を消去した良好なパターン形状109を得ることができる。
【0102】
OPC後の修正過程で生じる鋭角のノッチやくぼみは、上記のバイアス修正や論理演算を適宜用いることにより、少ない演算量で簡単に消去することができる。これにより、マスク描画や検査に適したパターン補正を行うことができる。
【0103】
なお、第5実施形態では、OPC後のパターン修正として説明したが、OPC処理の中に組み込むこともできる。
【0104】
第1実施形態から第5実施形態に示すいずれの方法も、パターン補正プログラムとして、通常のOPCに組み込んで、あるいは通常のOPCとは独立に、CADなどのパターン生成/補正装置に直接インストールすることができる。このプログラムは、磁気ディスク、光ディスク、光磁気ディスク、磁気テープ(フロッピーディスク、CD−ROM、MOディスク、カセットテープなど)にいったん格納してもよい。
【0105】
以上、実施形態に基づいて本発明を説明してきたが、本発明は上記の実施形態に限定されず、実施形態相互の組み合わせも必要に応じて可能である。たとえば、第3実施形態で示した前処理に、通常のOPCをつなげ、さらに第4実施形態のデザインルールを満たすパターン補正を実行するようにプログラムを組みことも可能である。これに加えて、あるいは通常のOPC処理の後に第5実施形態のバイアス処理を行うようにプログラムを組んでもよい。
【0106】
このようなパターン補正方法を用いて半導体装置を製造する場合は、まず、半導体ウエハ上に形成すべきパターンを、各層ごとに設計する。設計したパターンに対し、第1実施形態〜第5実施形態に示す光近接効果補正を施して、マスクデータを作成する。マスクデータに基づいて各層ごとのマスクを製造する。製造したマスクを用いて、半導体ウエハ上にパターンを転写する。
【0107】
このような半導体装置の製造方法を用いることにより、露光により生じるシュリンク等の弊害を防止することができる。
【0108】
【発明の効果】
以上説明したように、本発明の補正方法によれば、OPC対象外とされた微小辺や微小凹凸について、個別にシミュレーションを行うことなく、簡単な処理で短時間にパターン補正することができる。
【0109】
また、パターンの補正の過程で、新たな凹凸や鋭角部分を生じさせないので、マスク描画やマスク検査でのエラー検出を防止できる。
【0110】
また、マスクデザインルールを満たすようにパターン補正するので、マスク製造に適した最終的なマスクパターンを得ることができる。
【図面の簡単な説明】
【図1】本発明の第1実施形態に係るパターン補正方法を示す図である。
【図2】本発明の第1実施形態に係るパターン補正の変形例を示す図である。
【図3】本発明の第2実施形態に係るパターン補正方法を示す図である。
【図4】図3(d)に示す工程を詳細に説明するための図である。
【図5】本発明の第2実施形態に係るパターン補正の変形例を示す図である。
【図6】本発明の第3実施形態に係るパターン補正方法を示し、特にOPCの前処理として有効な方法を示す図である。
【図7】本発明の第4実施形態に係るパターン補正方法を示し、特に、マスクデザインのルールチェックに対応できる補正方法を示す図である。
【図8】図7の方法の処理手順を示すフロ−チャートである。
【図9】本発明の第4実施形態に係るパターン補正の変形例を示す図である。
【図10】図9の方法の処理手順を示すフローチャートである。
【図11】本発明の第5実施形態に係るパターン補正方法を示す図である。
【図12】本発明の第5実施形態に係るパターン補正の変形例を示す図である。
【図13】従来のOPC(光近接効果補正)により生じる微細なくぼみを示す図である。
【図14】従来のマスクバイアスにより生じる鋭角図形を示す図である。
【符号の説明】
10、30、70 補正対象パターン
11、31、32 微小辺(OPC対象外の辺)
12、13、33、34 隣接辺(OPC対象の辺)
22、23、43、44、73 OPC後の隣接辺
72 周辺パターン
A,B,C,E,F 鋭角部分
D 切り取り箇所
I 交点
Claims (13)
- コンピュータにより、
設計されたパターンを構成する辺のうち、所定の条件を満たす辺に対し、光近接効果を考慮した補正値を算出して第1の補正を行い、
前記所定の条件を満たさない辺に対し、前記第1の補正がなされた辺のうち、当該所定条件を満たさない辺に隣接する辺の補正値を用いて第2の補正を行い、
前記第1の補正がされた辺の間を線分で接続する
ことを特徴とするパターン補正方法。 - 前記第2の補正は、
前記所定条件を満たさない辺を、前記第1の補正がされた辺のうち、当該所定条件を満たさない辺の一方の側で隣接する辺の補正値に一致させ、
前記補正値に一致させた辺の他端と、前記第1の補正がされた辺のうち、当該所定の条件を満たさない辺の他方の側で隣接する辺との間を、線分で接続することを特徴とする請求項1に記載のパターン補正方法。 - 前記第2の補正は、前記所定条件を満たさない辺を、当該所定条件を満たさない辺の中点を境界として、半分を一方の側で隣接する第1補正後の辺の補正値に一致させて第1線分とし、残りの半分を他方の側で隣接する第1補正後の辺の補正値に一致させて第2線分とし、前記第1線分と第2線分とを、前記中点を通る線分で接続することを特徴とする請求項1に記載のパターン補正方法。
- 前記第2の補正は、
前記所定の条件を満たさない辺を、前記第1の補正がされた辺のうち、当該所定条件を満たさない辺の一方の側で隣接する辺の補正値に合わせて平行移動し、 前記前記第1の補正がされた辺のうち、当該所定条件を満たさない辺の他方の側で隣接する辺を、その線分方向に延長し、
前記平行移動後の辺と、前記延長後の辺との交点で、これら2つの辺を接続することを特徴とする請求項1に記載のパターン補正方法。 - 前記第2の補正の後に、前記第2の補正後のパターンがデザインルールを満たすか否かの判断を行い、前記デザインルールを満たさない場合に、別の接続方法を用いて、前記所定条件を満たさない辺に対して、再度第2の補正を行うことを特徴とする請求項2〜4のいずれかに記載のパターン補正方法。
- 前記第2の補正の後に、前記第2の補正後のパターンがデザインルールを満たすか否かの判断を行い、前記デザインルールを満たさない場合に、デザインルールに反する箇所を切り取ることを特徴とする請求項2〜4のいずれかに記載のパターン補正方法。
- 前記切り取り処理は、前記デザインルールに満たさない箇所に隣接し、前記第1の補正がされた隣接辺の延長線で切り取ることを特徴とする請求項6に記載のパターン補正方法。
- 前記第1の補正の前に、前記所定の条件を満たさない辺を、すべて直交座標軸に平行な辺に変換する処理をさらに含むことを特徴とする請求項1〜7のいずれかに記載のパターン補正方法。
- 前記所定の条件は、所定の長さ以上であることを特徴とする請求項1〜8のいずれかに記載のパターン補正方法。
- 前記第1の補正値は、シミュレーションにより算出される
ことを特徴とする請求項1〜8のいずれかに記載のパターン補正方法。 - 前記第2の補正後のパターンが、前記ウエハへの転写像に影響しない微小図形を含むか否かを判断し、
前記微小図形を含む場合に、前記第2の補正後のパターン全体を太めるバイアスと、細めるバイアスを組み合わせたバイアス処理を行い、
前記バイアス処理の後に所定の論理演算を行って、前記バイアス処理により生じた鋭角図形を消去する
ことを更に含むことを特徴とする請求項1に記載のパターン補正方法。 - 半導体ウエハ上に形成されるパターンを各層ごとに設計した設計データを作成し、
前記設計されたデータを各層ごとに入力し、前記設計データに含まれるパターンごとに、所定の条件を満たす辺に対して光近接効果を考慮した補正値を算出して第1の補正を行い、
前記所定の条件を満たさない辺に対して、前記第1の補正がされた辺のうち、当該所定条件を満たさない辺に隣接する辺の補正値を用いて第2の補正を行って、前記第1の補正がされた辺の間を線分で接続するマスクデータを生成し、
前記マスクデータに基づいてマスクを作成し、
前記マスクを用いて、前記半導体ウエハ上に前記パターンを転写することを特徴とする半導体装置の製造方法。 - 前記マスクデータを生成することは、
前記第2の補正後のパターンが、前記ウエハへの転写像に影響しない微小図形を含むか否かを判断し、
前記微小図形を含む場合に、前記第2の補正後のパターン全体を太めるバイアスと、細めるバイアスを組み合わせたバイアス処理を行い、
前記バイアス処理の後に所定の論理演算を行って、前記バイアス処理により生じた鋭角図形を消去する
ことを更に含むことを特徴とする請求項12に記載の半導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001398438A JP3708873B2 (ja) | 2001-12-27 | 2001-12-27 | パターン補正方法および半導体装置の製造方法 |
US10/331,005 US7065739B2 (en) | 2001-12-27 | 2002-12-27 | Pattern correction method of semiconductor device |
US11/381,262 US7509623B2 (en) | 2001-12-27 | 2006-05-02 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001398438A JP3708873B2 (ja) | 2001-12-27 | 2001-12-27 | パターン補正方法および半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003195473A JP2003195473A (ja) | 2003-07-09 |
JP3708873B2 true JP3708873B2 (ja) | 2005-10-19 |
Family
ID=19189348
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001398438A Expired - Fee Related JP3708873B2 (ja) | 2001-12-27 | 2001-12-27 | パターン補正方法および半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (2) | US7065739B2 (ja) |
JP (1) | JP3708873B2 (ja) |
Families Citing this family (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW569295B (en) * | 2001-09-29 | 2004-01-01 | Toshiba Corp | Producing method for mask pattern and manufacturing method for semiconductor device |
US7197738B1 (en) * | 2002-08-09 | 2007-03-27 | Cadence Design Systems, Inc. | Method and apparatus for routing |
JP2004077824A (ja) * | 2002-08-19 | 2004-03-11 | Toshiba Corp | パターン形成方法、パターン形成プログラム、及び半導体装置の製造方法 |
US7010764B2 (en) * | 2003-04-14 | 2006-03-07 | Takumi Technology Corp. | Effective proximity effect correction methodology |
US7366342B2 (en) * | 2003-10-27 | 2008-04-29 | International Business Machines Corporation | Simultaneous computation of multiple points on one or multiple cut lines |
JP2005191249A (ja) * | 2003-12-25 | 2005-07-14 | Semiconductor Leading Edge Technologies Inc | Teg配線構造及び半導体基板 |
US7174529B1 (en) * | 2004-02-14 | 2007-02-06 | Cadence Design Systems, Inc. | Acute angle avoidance during routing |
JP4476684B2 (ja) * | 2004-04-28 | 2010-06-09 | 株式会社東芝 | パターン補正方法、パターン補正システム、パターン補正プログラム、マスクの作成方法、および半導体装置の製造方法 |
JP2005316135A (ja) * | 2004-04-28 | 2005-11-10 | Toshiba Corp | 設計パターン補正方法と設計パターン作成方法及びプロセス近接効果補正方法 |
US7240305B2 (en) * | 2004-06-02 | 2007-07-03 | Lippincott George P | OPC conflict identification and edge priority system |
JP4677760B2 (ja) * | 2004-10-22 | 2011-04-27 | 凸版印刷株式会社 | 近接効果補正方法、フォトマスク、近接効果補正装置 |
US7281224B2 (en) * | 2004-10-26 | 2007-10-09 | Synopsys, Inc. | Wide geometry recognition by using circle-tangent variable spacing model |
US7263684B2 (en) * | 2004-12-06 | 2007-08-28 | Texas Instruments Incorporated | Correcting a mask pattern by selectively updating the positions of specific segments |
US7404167B2 (en) * | 2005-02-23 | 2008-07-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for improving design window |
US7571408B1 (en) | 2005-03-09 | 2009-08-04 | Cadence Design Systems, Inc. | Methods and apparatus for diagonal route shielding |
JP5061422B2 (ja) * | 2005-03-25 | 2012-10-31 | 凸版印刷株式会社 | パターン補正方法及びパターン補正装置 |
JP4686257B2 (ja) * | 2005-05-25 | 2011-05-25 | 株式会社東芝 | マスク製造システム、マスクデータ作成方法、及び半導体装置の製造方法 |
US7694258B1 (en) | 2005-08-01 | 2010-04-06 | Cadence Design Systems, Inc. | Method and apparatus for inserting metal fill in an integrated circuit (“IC”) layout |
US7472366B1 (en) * | 2005-08-01 | 2008-12-30 | Cadence Design Systems, Inc. | Method and apparatus for performing a path search |
JP4819540B2 (ja) * | 2006-03-20 | 2011-11-24 | 富士通セミコンダクター株式会社 | 回路パターンデータ補正方法及び半導体装置の製造方法 |
CN100445875C (zh) * | 2007-01-26 | 2008-12-24 | 浙江大学 | 一种层次化的光学邻近效应校正方法 |
JP4745256B2 (ja) * | 2007-01-26 | 2011-08-10 | 株式会社東芝 | パターン作成方法、パターン作成・検証プログラム、および半導体装置の製造方法 |
JP5252932B2 (ja) * | 2008-01-18 | 2013-07-31 | 株式会社東芝 | 半導体装置の製造方法 |
JP2009210707A (ja) * | 2008-03-03 | 2009-09-17 | Nec Electronics Corp | フォトマスク及びその設計方法と設計プログラム |
JP5182641B2 (ja) * | 2008-12-01 | 2013-04-17 | 凸版印刷株式会社 | フォトマスクのパターンデータ生成方法、フォトマスクのパターンデータ生成装置、およびプログラム |
JP5810642B2 (ja) * | 2011-06-06 | 2015-11-11 | 大日本印刷株式会社 | マスクデータ生成方法及びそれを用いたマスクの製造方法 |
CN104678694B (zh) * | 2013-11-26 | 2018-10-16 | 中芯国际集成电路制造(上海)有限公司 | 版图修正方法及设备 |
CN103645611B (zh) * | 2013-11-29 | 2015-11-25 | 上海华力微电子有限公司 | 一种版图设计光刻工艺友善性检测方法 |
CN110263438B (zh) * | 2019-06-20 | 2023-09-22 | 格兰菲智能科技有限公司 | 集成电路布局锐角修复方法和集成电路布局锐角修复系统 |
CN112946994B (zh) * | 2019-12-10 | 2022-12-16 | 中芯国际集成电路制造(北京)有限公司 | 光学邻近修正方法及掩膜版的制作方法 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3934719B2 (ja) * | 1995-12-22 | 2007-06-20 | 株式会社東芝 | 光近接効果補正方法 |
JPH09252468A (ja) * | 1996-03-15 | 1997-09-22 | Minolta Co Ltd | 画像圧縮装置 |
JP3414126B2 (ja) * | 1996-05-23 | 2003-06-09 | 日産自動車株式会社 | ボア内壁面欠陥検査装置 |
US5740068A (en) | 1996-05-30 | 1998-04-14 | International Business Machines Corporation | Fidelity enhancement of lithographic and reactive-ion-etched images by optical proximity correction |
JP3406506B2 (ja) * | 1997-03-24 | 2003-05-12 | シャープ株式会社 | フォトマスクのパターン補正方法およびフォトマスクのパターン補正装置 |
JP3761681B2 (ja) * | 1997-08-19 | 2006-03-29 | 沖電気工業株式会社 | フォトマスク欠損欠陥修正方法 |
US6370679B1 (en) * | 1997-09-17 | 2002-04-09 | Numerical Technologies, Inc. | Data hierarchy layout correction and verification method and apparatus |
JP3278057B2 (ja) | 1998-12-14 | 2002-04-30 | 日本電気株式会社 | 半導体製造プロセスの光近接効果補正方法およびマスクデータ形成方法 |
JP3535399B2 (ja) | 1998-12-22 | 2004-06-07 | 株式会社東芝 | マスク描画データ作成方法 |
US6238824B1 (en) * | 1999-08-31 | 2001-05-29 | Micron Technology, Inc. | Method for designing and making photolithographic reticle, reticle, and photolithographic process |
US6539521B1 (en) * | 2000-09-29 | 2003-03-25 | Numerical Technologies, Inc. | Dissection of corners in a fabrication layout for correcting proximity effects |
US6574784B1 (en) * | 2001-06-14 | 2003-06-03 | George P. Lippincott | Short edge management in rule based OPC |
US6601231B2 (en) * | 2001-07-10 | 2003-07-29 | Lacour Patrick Joseph | Space classification for resolution enhancement techniques |
JP3615182B2 (ja) * | 2001-11-26 | 2005-01-26 | 株式会社東芝 | 光近接効果補正方法及び光近接効果補正システム |
JP4190796B2 (ja) * | 2002-04-24 | 2008-12-03 | Necエレクトロニクス株式会社 | 露光原版の作成方法 |
JP2003322945A (ja) * | 2002-05-01 | 2003-11-14 | Mitsubishi Electric Corp | レイアウトパターンデータの補正装置 |
JP2004294551A (ja) * | 2003-03-25 | 2004-10-21 | Toshiba Corp | 光近接効果補正方法、光近接効果補正装置、及びプログラム |
JP4476684B2 (ja) * | 2004-04-28 | 2010-06-09 | 株式会社東芝 | パターン補正方法、パターン補正システム、パターン補正プログラム、マスクの作成方法、および半導体装置の製造方法 |
US7263684B2 (en) * | 2004-12-06 | 2007-08-28 | Texas Instruments Incorporated | Correcting a mask pattern by selectively updating the positions of specific segments |
-
2001
- 2001-12-27 JP JP2001398438A patent/JP3708873B2/ja not_active Expired - Fee Related
-
2002
- 2002-12-27 US US10/331,005 patent/US7065739B2/en not_active Expired - Fee Related
-
2006
- 2006-05-02 US US11/381,262 patent/US7509623B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20060190921A1 (en) | 2006-08-24 |
JP2003195473A (ja) | 2003-07-09 |
US20030126582A1 (en) | 2003-07-03 |
US7509623B2 (en) | 2009-03-24 |
US7065739B2 (en) | 2006-06-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3708873B2 (ja) | パターン補正方法および半導体装置の製造方法 | |
US7367009B2 (en) | Convergence technique for model-based optical and process correction | |
US6516459B1 (en) | Integrated circuit design correction using fragment correspondence | |
JP4104574B2 (ja) | エッジ・フラグメントのタグ付けを使用してエッジ配置歪みを補正するサブミクロンic設計のための改善された方法および装置 | |
JP3396629B2 (ja) | マスクパターン補正方法 | |
JP2003525470A (ja) | 混合モード光近接効果補正のための方法及び装置 | |
JP2009294308A (ja) | パターン検証方法、パターン検証装置、プログラム、及び半導体装置の製造方法 | |
US6553558B2 (en) | Integrated circuit layout and verification method | |
US8997027B2 (en) | Methods for modifying an integrated circuit layout design | |
JP2002083757A (ja) | レイアウトパターンデータ補正装置、補正方法及び半導体装置の製造方法並びに記録媒体 | |
JP3535399B2 (ja) | マスク描画データ作成方法 | |
JP5082902B2 (ja) | フォトマスクの製造方法、フォトマスク製造装置及びフォトマスク | |
US7200833B2 (en) | Calculating method, verification method, verification program and verification system for edge deviation quantity, and semiconductor device manufacturing method | |
JP2004302263A (ja) | マスクパターン補正方法およびフォトマスク | |
JP4133047B2 (ja) | 補正マスクパターン検証装置および補正マスクパターン検証方法 | |
JP2001083689A (ja) | 半導体製造用マスクのパターン補正方法およびそのパターン補正方法を記録した記録媒体 | |
JP4728042B2 (ja) | マスクパターン作成方法 | |
JP2005316135A (ja) | 設計パターン補正方法と設計パターン作成方法及びプロセス近接効果補正方法 | |
JP4068290B2 (ja) | マスクパターン補正方法及び補正装置 | |
JP2003149784A (ja) | パターンデータ検証装置、パターンデータ検証方法、プログラム及び記録媒体 | |
JP4843654B2 (ja) | 描画パターンの生成方法、フォトマスクの製造方法及び半導体装置の製造方法 | |
JP2009223202A (ja) | 露光用データ作成方法及びフォトマスク製造方法 | |
US11727552B2 (en) | Method of verifying optical proximity effect correction | |
TW202328803A (zh) | 生成曲線子解析度輔助特徵(sraf)的方法、驗證sraf的光罩規則檢查(mrc)的方法以及製造光罩的方法 | |
JP3603027B6 (ja) | エッジ・フラグメントのタグ付けを使用してエッジ配置歪みを補正するサブミクロンic設計のための改善された方法および装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041001 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041019 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041216 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050726 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050804 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090812 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090812 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100812 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100812 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110812 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110812 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120812 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120812 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130812 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |