CN110263438B - 集成电路布局锐角修复方法和集成电路布局锐角修复系统 - Google Patents

Abstract

一种集成电路布局锐角修复方法和集成电路布局锐角修复系统，该集成电路布局锐角修复方法包括读取第一集成电路布局；侦测在第一集成电路布局中的锐角，其中锐角由第一线段和第二线段构成；对第一线段进行扩展(expand)；使用扩展后的第一线段，产生填充图案；将填充图案转换成第二集成电路布局；以及将第一集成电路布局与第二集成电路布局合并成第三集成电路布局。本公开实现自动侦测集成电路布局中所不期望的这些锐角，并且产生填充图案填补锐角，减少了以往必须手动修复锐角所耗费的人力和时间成本。

Description

集成电路布局锐角修复方法和集成电路布局锐角修复系统

技术领域

本公开涉及一种集成电路布局锐角修复方法，特别涉及可以自动填充在集成电路布局中不期望的锐角的集成电路布局锐角修复方法。

背景技术

半导体集成电路(IC)工业快速成长。在集成电路设计中，集成电路布局必须符合设计规则。集成电路制造厂会对所设计的集成电路布局执行设计规则检查(design rulescheck；DRC)来检查在集成电路布局中的几何图案是否符合设计规则，使得对应集成电路布局的集成电路装置能够在集成电路制造厂中制造。

现在主流的集成电路封装技术为倒晶封装(flip chip)，半导体晶片的最上层铝层(aluminum layer)(又称为铝焊垫(aluminum for bond pad；AP)层)具有多个金属线(信号线或电源线等)和平面的凸块区，焊锡凸块(bump)会形成在凸块区上，以在后续封装时将晶片倒置后，加热以熔融焊锡凸块来完成晶片和电路板的组装互连。

在AP层中，金属线会连接至凸块区。由于凸块区通常为八边形、六十四边形等多边形，金属线与凸块区的连接可能会产生锐角(图案)。这种锐角会因为光的衍射而模糊不清，甚至会影响线路的阻抗。在进行设计规则检查时，这种锐角会被侦测，并且列为错误。在以往检查出这些不期望的锐角后，只能够手动一个一个地修复，直到AP层的锐角被移除。这种方式不仅增加设计者的工作负担，也耗费了大量的时间成本。因此，需要一种能够自动修复AP层的锐角的方法。

发明内容

本公开提供一种集成电路布局锐角修复方法。集成电路布局锐角修复方法包括读取第一集成电路布局；侦测在第一集成电路布局中的锐角，其中锐角由第一线段和第二线段构成；对第一线段进行扩展(expand)；使用扩展后的第一线段，产生填充图案；将填充图案转换成第二集成电路布局；以及将第一集成电路布局与第二集成电路布局合并成第三集成电路布局。

本公开提供一种集成电路布局锐角修复系统。集成电路布局锐角修复系统包括处理器、储存装置以及计算机可读介质。储存装置具有第一集成电路布局。计算机可读介质储存多个指令。当处理器执行上述指令时，致使集成电路布局锐角修复系统执行操作。这些操作包括从储存装置读取第一集成电路布局；侦测在第一集成电路布局中的锐角，其中锐角由第一线段和第二线段构成；对第一线段进行扩展；使用扩展后的第一线段，产生填充图案；将填充图案转换成第二集成电路布局，并且储存至储存装置；以及将第一集成电路布局与第二集成电路布局合并成第三集成电路布局，并且将第三集成电路布局储存至储存装置。

本公开实现自动侦测集成电路布局中所不期望的这些锐角，并且产生填充图案填补锐角，减少了以往必须手动修复锐角所耗费的人力和时间成本。

附图说明

为了使本公开的描述方式能涵盖上述的举例、其他优点及特征，上述简要说明的原理，将通过图示中的特定范例做更具体的描述。此处所示的图示仅为本公开的范例，并不能对本公开的范围形成限制，本公开的原理是通过附图以进行具有附加特征和细节的描述与解释，其中：

图1是根据本公开实施例的集成电路制造系统及关于集成电路制造系统的集成电路制造流程示意图。

图2是根据本公开实施例的集成电路布局锐角修复系统对集成电路布局执行集成电路布局锐角修复方法的流程图。

图3是根据本公开实施例的填充图案合并至具有锐角图案的集成电路布局的示意图。

图4A是根据本公开实施例的不具有锐角图案的集成电路布局的一部分的示意图。

图4B是根据本公开实施例的具有锐角图案的集成电路布局的一部分的示意图。

图5A至图5E是根据本公开实施例的填充图案的产生方法的示意图。

图6A至图6D是根据本公开实施例的填充图案的另一个产生方法的示意图。

图7是根据本公开实施例的填充图案的又另一个产生方法的结果的示意图。

图8是根据本公开实施例的集成电路布局锐角修复系统的架构的示意图。

附图标记说明

100：集成电路制造系统；110：集成电路设计厂；112：集成电路布局；114：设计规则检查；116：集成电路布局锐角修复系统；120：光罩厂；122：数据准备；124：光罩制程；130：集成电路制造厂/晶圆厂；132：晶圆；140：集成电路装置；202-210：操作；302：集成电路布局；302-1：锐角；304：填充图案；302’：集成电路布局；402：金属线；404：凸块区；406：金属线；408：凸块区；410：锐角；502：金属线；504：凸块区；502-1：边线；504-1：边线；506：锐角；508：线段；510：线段；508-1：端点；510-1：端点；512：矩形；514：方向；516：外切矩形；516-1：边线；602：金属线；604：凸块区；602-1：边线；604-1：边线；606：锐角；608：线段；610：线段；608-1：端点；610-1：端点；610-2：端点；612：直角；614：方向；616：直角三角形图案；702：方向；704：直角三角形图案；706：直角；800：集成电路布局锐角修复系统；802：总线；804：处理器；806：存储器；808：储存装置；810：快取存储器；812：输入装置；814：输出装置；816：通讯接口；818：显示器；820：计算机可读介质。

具体实施方式

本公开提供许多不同的实施例或范例以实施本案的不同特征。以下的公开内容叙述各个构件及其排列方式的特定范例，以简化说明。当然，这些特定的范例并非用以限定。举例来说，若是本说明书叙述了第一特征形成于第二特征之上或上方，即表示其可能包含上述第一特征与上述第二特征是直接接触的实施例，亦可能包含了有附加特征形成于上述第一特征与上述第二特征之间，而使上述第一特征与第二特征可能未直接接触的实施例。另外，以下说明书不同范例可能重复使用相同的参考符号及/或标记。这些重复是为了简化与清晰的目的，并非用以限定所讨论的不同实施例及/或结构之间有特定的关系。

为本公开内容的详述目的，除非特定否认，单数词包含复数词，反之亦然。并且字词“包含”其意为“非限制性地包含”。此外，近似性的(approximation)用语例如“大约”、“几乎”、“相当地”、“大概”等，可用于本公开实施例，其意义上如“在、接近或接近在”或“在3至5％内”或“在可接受制造公差内”或任意逻辑上的组合。

此外，其与空间相关用词。例如“在…下方”、“下方”、“较低的”、“上方”、“较高的”及类似的用词，是为了便于描述图示中一个元件或特征与另一个(些)元件或特征之间的关系。除了在图示中绘示的方位外，这些空间相关用词意欲包含使用中或操作中的装置的不同方位。举例来说，若在示意图中的装置被反转，被描述在其他元件或特征的“下方”或“在…下方”的元件也会因而变成在另外其他元件或特征的“上方”。如此一来，示范词汇“下方”会涵盖朝上面与朝下面的两种解读方式。除此之外，设备可能被转向不同方位(旋转90度或其他方位)，则在此使用的空间相关词也可依此相同解释。

图1是根据本公开实施例的集成电路制造系统及关于集成电路制造系统的集成电路制造流程示意图。集成电路制造系统100包括多个工厂(entity)，例如集成电路设计厂110、光罩厂120及集成电路制造厂(亦称晶圆厂)130，这些工厂在制造集成电路装置140所相关的设计、开发、制造循环及/或服务中彼此相互作用。这些工厂是由通讯网络连接，其可以是一个单一网络或多个不同网络，例如内部网络及因特网，并且包括有线及/或无线通讯通道。每一个工厂可以与其他工厂互动并且可以提供服务到其他工厂或从其他工厂接收服务。集成电路设计厂110、光罩厂120及晶圆厂130之一或多者可为单一公司所有，并共存在共同场所及使用共同资源。

集成电路设计厂(或设计团队)110产生集成电路布局112。集成电路布局112包括用在集成电路装置140所设计的多个几何图案(例如：多个多边形)。这些几何图案是对应于用以构成集成电路装置140之一或多个半导体层中的多个集成电路特征。举例而言，集成电路特征包括主动区、栅极、源极及漏极特征、隔离特征、金属线、接触插塞、介层窗(via)、焊接垫(bonding pad)以及开孔等等。集成电路设计厂110执行适当设计程序以形成集成电路布局112。设计程序可包括逻辑设计、实体设计、置入与绕线(place and route)及/或多个设计检查操作。集成电路布局112被呈现于具有几何图案信息的一或多个数据文件中。举例来说，集成电路布局112可表现为GDS文件。

在本公开实施例中，集成电路设计厂110还包括设计规则检查114，集成电路布局112会被传输至设计规则检查114，以检查集成电路布局112的几何图案是否符合设计规则。设计规则检查114可还包括集成电路布局锐角修复系统116，以侦测在集成电路布局112中不符合设计规则的锐角图案，并且修复这些锐角，使得锐角图案可以被填补以消除锐角图案，从而使集成电路布局112的几何图案符合设计规则。在本公开实施例中，锐角是大于0度且小于90度的角度。

光罩厂120使用集成电路布局112以根据集成电路布局112制造将被用在制造集成电路装置140的多个层的一组光罩。光罩厂120执行数据准备122及光罩制程(maskfabrication)124。数据准备122将集成电路布局112转换成为可通过光罩绘图机(maskwriter)实际写入的形式。光罩制程124制造该组光罩(即一般光罩或倍缩光罩)。

集成电路制造厂130(例如：半导体工厂、晶圆厂)使用光罩厂120制造的光罩(或多个光罩)制造集成电路装置140。具体来说，集成电路制造厂130使用光罩厂120准备的光罩，以对晶圆132应用各种制程以制造集成电路装置140。该些制程可包括在半导体晶圆132上执行沉积、蚀刻、研磨、清洗、退火以及光刻。集成电路制造厂130是集成电路制造企业，其包括大量设备以制造多个不同集成电路产品。举例来说，集成电路制造厂130具有用于执行集成电路装置140的前段制程(例如：前段(FEOL)制程)的多个制造设备(例如：前段制程)，同时具有第二制造设备为集成电路装置140的内部连线及封装提供后段制程(例如：后段(BEOL)制程)，以及第三制造设备提供其他服务。

晶圆132包括硅基板或具有形成在其上的材料层的其他适合基板。其他适合基板材料包括适合的基本半导体(elementary semiconductor)(例如钻石或锗)；适合的复合半导体(例如碳化硅、砷化铟或磷化铟)；或适合的合金半导体(例如硅锗碳、磷砷化镓或磷化铟镓)。半导体晶圆可进一步包括多个掺杂区、介电特征及多层内部连线(形成在后续制造步骤中)。光罩可被使用在多个制程。举例来说，光罩可被使用在离子注入制程中，以在晶圆132中形成多个掺杂区、使用在蚀刻制程内以在晶圆132中形成多个蚀刻区及/或其他合适制程。

如前面所述，设计规则检查114还可包括集成电路布局锐角修复系统116。集成电路布局112会被传输至集成电路布局锐角修复系统116，并且储存在集成电路布局锐角修复系统116的储存装置(未显示)中。接着，集成电路布局锐角修复系统116对集成电路布局112执行集成电路布局锐角修复方法。图2是根据本公开实施例的集成电路布局锐角修复系统对集成电路布局执行集成电路布局锐角修复方法的流程图。在操作202中，集成电路布局锐角修复系统读取集成电路布局。举例来说，集成电路布局锐角修复系统116的处理器会读取储存在集成电路布局锐角修复系统116的储存装置的集成电路布局112。

在操作204中，集成电路布局锐角修复系统侦测(或抓取)在集成电路布局中的一个或多个锐角(锐角图案)。举例来说，集成电路布局锐角修复系统116的处理器会执行用于侦测集成电路布局112的锐角的相关程序码、指令或软件，以侦测集成电路布局112的锐角。

在操作206中，集成电路布局锐角修复系统产生用于填补在集成电路布局中的锐角的填充图案(dummy fill)，并且将填充图案储存为独立的文件(例如：GDS文件)。举例来说，集成电路布局锐角修复系统116的处理器会执行用于产生填充锐角的填充图案的相关程序码、指令或软件，以产生填充集成电路布局112的锐角的填充图案，并且将填充图案作为额外的集成电路布局储存在储存装置。

值得注意的是，在本公开实施例中，不是直接修改原始的集成电路布局将锐角图案修复(填补)，而是产生独立的填充图案。设计者可以既保留原始的集成电路布局，又可以单独对填充图案执行各种检查(例如：其他设计规则检查)，而不会受到其余布局图案的影响，利于快速检查填充图案。

在操作208中，集成电路布局锐角修复系统将填充图案合并至原始的集成电路布局，成为新的集成电路布局。举例来说，集成电路布局锐角修复系统116的处理器将填充图案合并至集成电路布局112，以成为具有填充图案的集成电路布局112(或不具有锐角图案的集成电路布局112)。

在操作210中，对具有填充图案的集成电路布局112再次执行设计规则检查，以再次检查此集成电路布局112是否符合设计规则。

图3是根据本公开实施例的填充图案合并至具有锐角图案的集成电路布局的示意图。集成电路布局302显示了一部分的集成电路特征(几何图案)。具体来说，集成电路布局302是读取原始集成电路布局的GDS文件(.gds)后的原始集成电路布局的一部分。如图3所示，集成电路布局302显示了一个锐角302-1，此锐角302-1不符合设计规则。在此锐角302-1被侦测后，用于填充此锐角302-1的填充图案304被产生。此填充图案304可以储存成另一个集成电路布局的GDS文件(fix.gds)。接着，填充图案304(填充图案304的GDS文件(fix.gds))与具有锐角302-1的集成电路布局302(集成电路布局302的GDS文件)合并，得到合并后的集成电路布局302’，并且储存为新的集成电路布局的GDS文件。在集成电路布局302’中，锐角302-1已被填充图案304填充，集成电路布局302’符合设计规则。在此实施例中，填充图案304是矩形图案，但本公开不限于此。

在本公开实施例中，用于侦测(抓取)锐角、产生填充图案的程序码、指令或软件是由标准物理验证语言构成，示例如下：

DRC SELECT CHECK fix_acute debug

DRC SELECT CHECK BY LAYER APi

DEF_BUMP＝SIZE UBMi BY 30

BUMP_AP＝APi INTERACT DEF_BUMP

ACUTE_ANGLE＝EXT BUMP_AP<5ABUT<90INTERSECTING ONLY ANGLED＝＝1

ACUTE_ANGLE1＝DFM COPY ACUTE_ANGLE EDGE

ACUTE_ANGLE2＝ANGLE ACUTE_ANGLE1>0<90

ACUTE_ANGLE_EXP＝(EXPAND EDGE ACUTE_ANGLE2INSIDE BY0.005)AND BUMP_AP

FIX_ANGLE＝EXTENTS ACUTE_ANGLE_EXP

fix_acute{@output acute angle region to test.gds FLATTEN FIX_ANGLE}

debug{COPY FIX_ANGLE}

DRC CHECK MAP fix_acute GDSII 74"test.gds"PREFIX dummy_

如前面所述，集成电路装置(晶片)的最上层金属层(铝层、AP层)(最上层金属层的集成电路布局)具有多个金属线(信号线或电源线等)和平面的凸块区，由于凸块区通常为八边形、六十四边形等多边形，金属线与凸块区的连接可能会产生锐角(图案)。如图4A所示，在理想的情况下，金属线402连接至凸块区404，金属线402的长轴垂直于凸块区404的边线，金属线402与凸块区404不会构成锐角。然而，由于集成电路布局的空间利用，在一般集成电路布局中的金属线与凸块区的连接不会完全是图4A所示的情况。只要金属线的长轴不垂直于凸块区的边线，就会产生锐角。如图4B所示，金属线406连接至凸块区408，但金属线406的长轴不垂直于凸块区408的边线，从而产生锐角410。

通过使用本公开实施例，使用集成电路布局锐角修复方法产生填充图案，锐角可以被填补而消除，后续说明填充图案的产生方法。图5A至图5E是根据本公开实施例的填充图案的产生方法的示意图。在图5A中，金属线502连接至凸块区504，其中金属线502的长轴不垂直于凸块区504的边线，从而产生锐角506。如前面所述，集成电路布局锐角修复系统可以侦测(抓取)此锐角506。锐角506由线段508和线段510构成(以粗线表示)，线段508是金属线502的边线502-1的一部分，线段510是凸块区504的边线504-1的一部分。更具体来说，线段510的端点510-1连接至线段508的端点508-1，从而构成锐角506。

在图5B中，选取在凸块区504上的线段510(以粗线表示)，以根据线段510产生填充图案。在图5C中，扩展(expand)线段510，以形成矩形512。更具体来说，线段510沿着垂直于线段510(或垂直于边线504-1)的方向514，往凸块区504的内部扩展以形成矩形512。在此实施例中，线段510可以沿着方向514往凸块区504的内部扩展0.005μm，形成具有0.005μm的宽度W的矩形512，但本公开不限于此，根据不同的半导体制程技术的关键尺寸大小，线段510可以沿着方向514扩展不同的长度(矩形512的宽度)。

在图5D中，使用矩形512(扩展后的线段510)，形成矩形512的外切矩形516。外切矩形516的四个边线个别与矩形512的四个顶点重叠，并且外切矩形516的边线516-1与线段508(或金属线502的边线502-1)重叠。在图5E中，锐角506被外切矩形516填补且消除，此外切矩形516作为锐角506的填充图案，外切矩形516可以作为另一个集成电路布局储存在集成电路布局锐角修复系统的储存装置中。

图6A至图6D是根据本公开实施例的填充图案的另一个产生方法的示意图。图6A和图6B与图5A和图5B相似。在图6A中，金属线602连接至凸块区604，并且产生锐角606，集成电路布局锐角修复系统侦测(抓取)此锐角606。相似地，锐角606由线段608和线段610构成(以粗线表示)，线段608是金属线602的边线602-1的一部分，线段610是凸块区604的边线604-1的一部分。更具体来说，线段610的端点610-1连接至线段608的端点608-1，从而构成锐角606。

在图6B中，选取在凸块区604上的线段610(以粗线表示)，以根据线段610产生填充图案。在图6C中，扩展(expand)线段610，以形成直角三角形图案616(以粗线表示)。更具体来说，沿着垂直于线段608(或垂直于边线602-1)的方向614，从线段610的端点610-2朝向线段608(以粗线表示)(或边线602-1)扩展线段610，可以形成直角三角形图案616，以填补锐角606。

在图6D中，所形成的直角三角形图案616的直角612紧邻边线602-1(或线段608，以粗线表示)。锐角606被直角三角形图案616填补且消除，此直角三角形图案616作为锐角606的填充图案，直角三角形图案616可以作为另一个集成电路布局储存在集成电路布局锐角修复系统的储存装置中。

在一些实施例中，线段610的端点610-2沿着垂直于线段610(或垂直于边线604-1)的方向，朝向线段608(或边线602-1)扩展线段610，以形成直角三角形图案704，其中直角三角形图案704的直角706紧邻边线604-1(或线段610)。如图7所示，如果图6C的线段610的端点610-2沿着垂直于线段610(或垂直于边线604-1)的方向(例如：图7的方向702)，朝向线段608(或边线602-1)扩展线段610，可以形成直角三角形图案704，以填补锐角606。

图8是根据本公开实施例的集成电路布局锐角修复系统的架构的示意图。集成电路布局锐角修复系统800的各部件通过一个总线802互相进行电性通讯。集成电路布局锐角修复系统800包括总线802、处理器(中央处理单元或处理器)804、存储器806、储存装置808、快取存储器810、输入装置812、输出装置814、通讯接口816、显示器818以及计算机可读介质820。

如图8所示，总线802将耦接各系统元件，包括处理器804、存储器806(例如：只读存储器(read only memory；ROM)及/或随机存取存储器(random access memory；RAM))、储存装置808、快取存储器810、输入装置812、输出装置814、通讯接口816、显示器818以及计算机可读介质820。集成电路布局锐角修复系统800可包括高速缓冲存储器(cache)，该高速缓冲存储器可与处理器804直接连接、靠近或整合为一部分。举例来说，集成电路布局锐角修复系统800可由存储器806及/或储存装置808复制数据至快取存储器810以使处理器804可快速存取。通过此方法，快取存储器810可当等待数据时对处理器804提供效能提升。此模块与其他模块可控制或被配置以控制处理器804执行各种动作。其他存储器806亦可被使用。存储器806可包括具有不同效能特征的多种不同类型的存储器。处理器804可包括任何通用处理器以及硬件模块(或软件模块)。硬件模块或软件模块被配置以控制处理器804以及特殊目的处理器，其中软件指令是合并于实际处理器设计中。处理器804可实质上为完全自足式计算系统，并包括多个核心或处理器、一个总线、存储器控制器、快取存储器等等。多核心处理器可以是对称或非对称。

为了让使用者能够与集成电路布局锐角修复系统800互动，输入装置812被提供作为输入机制。输入装置812可包括演讲的麦克风、使用于手势或图形输入的触控屏、键盘、鼠标、动态输入、语音等等。在一些实施例中，多模式界面(multimodal)系统可以提供多种类型的输入以让使用者能够与集成电路布局锐角修复系统800通讯。在此实施例中，亦提供输出装置814。通讯接口816可治理与管理使用者输入与系统输出。通讯接口816可用于与其他集成电路制造相关的工厂(例如光罩厂120、集成电路制造厂(晶圆厂)130)通讯，以将数据输出或从其他工厂接收数据，或者将数据输出至其他外部装置或从其他外部装置接收数据。集成电路布局锐角修复系统800可以使用显示器818以提供与集成电路布局锐角修复相关的影像。

储存装置808可以是非易失性存储器以储存计算机可读取的数据。储存装置808可以是磁式卡带(magnetic cassettes)、快闪存储卡、固态存储器装置、数字多功能光盘、盒式磁带(cartridges)、随机存取存储器(RAMs)、唯读存储器(ROM)与上述的组合。在本公开实施例中，储存装置808可用于储存集成电路布局锐角修复系统800所接收或设计的集成电路布局。当集成电路布局锐角修复系统800执行如图2所示的集成电路布局锐角修复方法时，集成电路布局锐角修复系统800可以从储存装置808读取集成电路布局。

计算机可读介质820用以包含程序码、部分程序码。在本公开实施例中，计算机可读介质820包含用于侦测(抓取)锐角、产生填充图案的程序码、指令或软件，使得集成电路布局锐角修复系统800可通过处理器804执行此程序码、指令或软件，来执行如图2所示的集成电路布局锐角修复方法。计算机可读介质可包含任何适合的已知介质(包含储存介质与计算介质)，例如(但不限于)易失性与非易失性、可移与不可移介质，此等介质可由任何方法或技术实现以储存及/或产生数据，而此等数据可为计算机可读指令、数据结构、程序模块或其他数据。计算机可读介质820也包括随机存取存储器(RAM)、只读存储器(ROM)、可擦写可编程只读存储器(erasable programmable read-only memory；EPROM)、带电可擦可编程只读存储器(electrically erasable programmable read-only memory；EEPROM)、快闪存储器或其他存储器技术、只读存储光盘(compact disc read-only memory；CD-ROM)、数字多功能影音光盘(digital versatile disc；DVD)或其他磁式卡带、磁带、储存磁盘、其他磁式储存装置或其他任何可储存所需数据且可被系统装置读取的介质。基于本公开所提供的技术与教示，本领域技术人员将可理解其他方式及/或方法以实现本公开的各种可能。

在一些实施例中，集成电路布局锐角修复系统800亦可为完全自足式计算系统。具体来说，集成电路设计厂可以通过使用集成电路布局锐角修复系统800来进行集成电路布局的设计、规则检查、校正等与集成电路布局相关的处理程序。

相较于现有技术，本发明的实施例提供多个优点，并应了解其他实施例可提供不同优点，在此不须讨论全部优点，并且全部实施例无特定优点。如前面所述，在集成电路布局中的AP层会出现不期望的锐角，而通过使用本公开实施例，可以自动侦测集成电路布局中所不期望的这些锐角，并且产生填充图案填补锐角，减少了以往必须手动修复锐角所耗费的人力和时间成本。

此处所使用的术语仅用于描述特定实施例的目的，并且不限制本公开。如此处所使用的，除非上下文另外清楚的指出，否则单数形式“一”、“一个”以及“该”意旨在也包括复数形式。此外，就被用于详细描述及/或申请专利范围中的“囊括”、“包含”、“具有”、“有”、“含”或其变体的术语来说，这些术语旨在以相似于“包括”的方式而具有包容性。

除非另外定义，否则此处所使用的所有术语(包括技术和科学术语)具有与本领域技术人员通常理解的相同含义。此外，诸如在通用字典中定义的那些术语应该被解释为具有与其在相关领域的上下文中的含义中相同的含义，并且不会被理解为理想化或过度正式，除非在此处有明确地如此定义。

以上所述仅为本发明较佳实施例，然其并非用以限定本发明的范围，任何熟悉本项技术的人员，在不脱离本发明的精神和范围内，可以在此基础上做进一步的改进和变化，因此本发明的保护范围应当以本申请的权利要求书所界定的范围为准。

Claims (20)

1.一种集成电路布局锐角修复方法，其特征在于，包括：

读取第一集成电路布局；

侦测在上述第一集成电路布局中的锐角，其中上述锐角由第一线段和第二线段构成；

对上述第一线段进行扩展；

使用扩展后的上述第一线段，产生用于填补所述锐角的填充图案；

将上述填充图案转换成第二集成电路布局；以及

将上述第一集成电路布局与上述第二集成电路布局合并成第三集成电路布局。

2.根据权利要求1所述的集成电路布局锐角修复方法，其中上述锐角大于0度且小于90度。

3.根据权利要求1所述的集成电路布局锐角修复方法，其中上述第一集成电路布局是集成电路装置的最上层金属层的布局。

4.根据权利要求3所述的集成电路布局锐角修复方法，其中上述最上层金属层是铝层。

5.根据权利要求1所述的集成电路布局锐角修复方法，其中上述第一线段是所述第一集成电路布局中的凸块区的边线的一部分。

6.根据权利要求1所述的集成电路布局锐角修复方法，其中上述第二线段是所述第一集成电路布局中的金属线的边线的一部分。

7.根据权利要求5所述的集成电路布局锐角修复方法，其中上述对上述第一线段进行扩展的步骤中包括：

沿着垂直于上述第一线段的第一方向，朝上述凸块区的内部扩展上述第一线段，其中上述第一线段扩展后形成第一矩形。

8.根据权利要求7所述的集成电路布局锐角修复方法，其中上述使用扩展后的上述第一线段，产生上述填充图案的步骤中包括：

形成上述第一矩形的外切矩形作为上述填充图案，其中上述外切矩形的第三线段与上述第二线段重叠。

9.根据权利要求1所述的集成电路布局锐角修复方法，其中上述第一线段的第一端点连接至上述第二线段的第二端点构成上述锐角，并且上述对上述第一线段进行扩展的步骤中包括：

沿着垂直于上述第二线段的第一方向，从上述第一线段的第三端点朝向上述第二线段扩展上述第一线段，并且将上述第一线段扩展成直角三角形图案。

10.根据权利要求9所述的集成电路布局锐角修复方法，上述使用扩展后的上述第一线段，产生上述填充图案的步骤中包括：

将上述直角三角形图案作为上述填充图案，其中上述直角三角形的直角紧邻上述第一线段或上述第二线段。

11.一种集成电路布局锐角修复系统，其特征在于，包括：

处理器；以及

计算机可读介质，储存多个指令，当上述处理器执行上述指令时，致使上述集成电路布局锐角修复系统执行操作，上述操作包括：

读取第一集成电路布局；

侦测在上述第一集成电路布局中的锐角，其中上述锐角由第一线段和第二线段构成；

对上述第一线段进行扩展；

使用扩展后的上述第一线段，产生用于填补所述锐角的填充图案；

将上述填充图案转换成第二集成电路布局，并且储存上述第二集成电路布局；以及

将上述第一集成电路布局与上述第二集成电路布局合并成一第三集成电路布局，并且储存上述第三集成电路布局。

12.根据权利要求11所述的集成电路布局锐角修复系统，其中上述锐角大于0度且小于90度。

13.根据权利要求11所述的集成电路布局锐角修复系统，其中上述第一集成电路布局是集成电路装置的最上层金属层的布局。

14.根据权利要求13所述的集成电路布局锐角修复系统，其中上述最上层金属层是铝层。

15.根据权利要求11所述的集成电路布局锐角修复系统，其中上述第一线段是所述第一集成电路布局中的凸块区的边线的一部分。

16.根据权利要求11所述的集成电路布局锐角修复系统，其中上述第二线段是所述第一集成电路布局中的金属线的边线的一部分。

17.根据权利要求15所述的集成电路布局锐角修复系统，其中当上述处理器执行上述多个指令时，致使上述集成电路布局锐角修复系统执行上述对上述第一线段进行扩展的步骤中包括：

沿着垂直于上述第一线段的第一方向，朝上述凸块区的内部扩展上述第一线段，其中上述第一线段扩展后形成第一矩形。

18.根据权利要求17所述的集成电路布局锐角修复系统，其中当上述处理器执行上述多个指令时，致使上述集成电路布局锐角修复系统执行上述使用扩展后的上述第一线段，产生上述填充图案的步骤中包括：

形成上述第一矩形的外切矩形作为上述填充图案，其中上述外切矩形的第三线段与上述第二线段重叠。

19.根据权利要求11所述的集成电路布局锐角修复系统，其中上述第一线段的第一端点连接至上述第二线段的第二端点构成上述锐角，并且当上述处理器执行上述多个指令时，致使上述集成电路布局锐角修复系统执行上述对上述第一线段进行扩展的步骤中包括：

沿着垂直于上述第二线段的第一方向，从上述第一线段的第三端点朝向上述第二线段扩展上述第一线段，并且将上述第一线段扩展成直角三角形图案。

20.根据权利要求19所述的集成电路布局锐角修复系统，其中当上述处理器执行上述多个指令时，致使上述集成电路布局锐角修复系统执行上述使用扩展后的上述第一线段，产生上述填充图案的步骤中包括：

将上述直角三角形图案作为上述填充图案，其中上述直角三角形的直角紧邻上述第一线段或上述第二线段。