JP5252932B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5252932B2 JP5252932B2 JP2008009218A JP2008009218A JP5252932B2 JP 5252932 B2 JP5252932 B2 JP 5252932B2 JP 2008009218 A JP2008009218 A JP 2008009218A JP 2008009218 A JP2008009218 A JP 2008009218A JP 5252932 B2 JP5252932 B2 JP 5252932B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- manufacturing
- semiconductor device
- process capability
- capability
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/418—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS], computer integrated manufacturing [CIM]
- G05B19/41865—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS], computer integrated manufacturing [CIM] characterised by job scheduling, process planning, material flow
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/418—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS], computer integrated manufacturing [CIM]
- G05B19/41885—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS], computer integrated manufacturing [CIM] characterised by modeling, simulation of the manufacturing system
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
- Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- General Engineering & Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Automation & Control Theory (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
図1は、本発明に係る半導体装置の製造方法の第1の実施の形態による製造工程の概略を示すフローチャートである。
また、Cpでは生産される製品の規格のばらつきの偏りが考慮されていない。この偏りを考慮したときの工程能力指数Cpkは以下の式で表す
Cpk=|平均値に近い方の規格限界−平均値|/3σ (式2)
ここで、σとは標準偏差のことで、統計値の散らばり具合を表す数値である。本実施形態の場合、統計値の散らばりとは製品の性能のばらつきを示し、平均値とはすべての製品の規格の和をデータの総数で割った値である。
図3に本発明に係る半導体装置の製造方法の第2の実施の形態による製造工程の概略を示す。
Y:危険パターン
A,B,C:工程能力
Claims (3)
- 製造対象である半導体装置の生産計画から生産ラインへの投入ロット数を決定する工程と、
前記生産計画を達成するために望まれる第1の工程能力を算出する工程と、
前記半導体装置の製造に使用する複数の製造装置を決定し、決定した製造装置の台数を前記投入ロット数から算出する工程と、
前記半導体装置の設計レイヤウトから前記製造装置のプロセス条件を規定する工程と、 前記半導体装置の製造に用いられるパターンの仕上がり形状に影響を及ぼす、前記複数の製造装置間の性能ばらつきを考慮して前記プロセス条件を調整する工程と、
調整されたプロセス条件で前記仕上がり形状のシミュレーションを行う工程と、
前記シミュレーションの結果から前記半導体装置の要求仕様の充足に影響を及ぼす危険点を抽出する工程と、
前記抽出された危険点を含むパターンを危険パターンとして規定する工程と、
規定された危険パターンを前記所望形状のパターンとして生産ラインで形成するための第2の工程能力を算出する工程と、
前記第2の工程能力を前記第1の工程能力と比較する工程と、
前記第2の工程能力が前記第1の工程能力以上である場合は、前記調整されたプロセス条件で前記算出された台数の前記製造装置を用いて前記半導体装置を生産する工程と、
前記第2の工程能力が前記第1の工程能力を下回る場合に、設計レイヤウトの変更、プロセス条件の変更、前記台数の低減、および、前記危険パターンの管理幅の狭小化の少なくともいずれかにより前記第2の工程能力を向上させる工程と、
を備える半導体装置の製造方法。 - 製造対象である半導体装置の生産計画から生産ラインへの投入ロット数を決定する工程と、
前記生産ラインの基準パターンを形成するための第1の工程能力を算出する工程と、
前記半導体装置の製造に使用する複数の製造装置を決定し、決定した製造装置の台数を前記投入ロット数から算出する工程と、
前記半導体装置の設計レイヤウトから前記製造装置のプロセス条件を規定する工程と、 前記半導体装置の製造に用いられるパターンの仕上がり形状に影響を及ぼす、前記複数の製造装置間の性能ばらつきを考慮して前記規定されたプロセス条件を調整する工程と、 調整されたプロセス条件で前記仕上がり形状のシミュレーションを行う工程と、
前記シミュレーションの結果から前記半導体装置の要求仕様の充足に影響を及ぼす危険点を抽出する工程と、
前記抽出された危険点を含むパターンを危険パターンとして規定する工程と、
規定された危険パターンを所望形状の危険パターンとして前記生産ラインで形成するための第2の工程能力を算出する工程と、
前記第2の工程能力を前記第1の工程能力と比較する工程と、
前記第2の工程能力が前記第1の工程能力以上である場合は、前記調整されたプロセス条件で前記算出された台数の前記製造装置を用いて前記半導体装置を生産する工程と、
前記第2の工程能力が前記第1の工程能力を下回る場合に、設計レイヤウトの変更、プロセス条件の変更、前記台数の低減、前記危険パターンの管理幅の狭小化、および、ロット管理パターンの前記危険パターンへの置換の少なくともいずれかにより前記第2の工程能力を向上させる工程と、
を備える半導体装置の製造方法。 - 前記性能ばらつきを考慮してプロセス条件を調整する工程は、前記製造装置として用いる各露光装置の照明形状、NA、収差、偏光度、色収差、照明輝度分布、露光量、フィーカス値、装置起因のフレイア量、スキャン時の同期精度劣化量の少なくともいずれかのパラメータのばらつきを考慮して調整することを特徴とする請求項1または2に記載の半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008009218A JP5252932B2 (ja) | 2008-01-18 | 2008-01-18 | 半導体装置の製造方法 |
US12/354,574 US8112167B2 (en) | 2008-01-18 | 2009-01-15 | Process controller for semiconductor manufacturing, utilizing dangerous pattern identification and process capability determination |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008009218A JP5252932B2 (ja) | 2008-01-18 | 2008-01-18 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009170776A JP2009170776A (ja) | 2009-07-30 |
JP5252932B2 true JP5252932B2 (ja) | 2013-07-31 |
Family
ID=40900031
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008009218A Expired - Fee Related JP5252932B2 (ja) | 2008-01-18 | 2008-01-18 | 半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8112167B2 (ja) |
JP (1) | JP5252932B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101080974B1 (ko) * | 2009-11-24 | 2011-11-09 | 한국과학기술정보연구원 | 계산 시뮬레이션 모사 시스템 및 그 방법 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7617474B2 (en) * | 1997-09-17 | 2009-11-10 | Synopsys, Inc. | System and method for providing defect printability analysis of photolithographic masks with job-based automation |
US6425113B1 (en) * | 2000-06-13 | 2002-07-23 | Leigh C. Anderson | Integrated verification and manufacturability tool |
US6647536B2 (en) * | 2000-12-15 | 2003-11-11 | International Business Machines Corporation | VLSI layout design jobs scheduling method |
JP3708873B2 (ja) * | 2001-12-27 | 2005-10-19 | 株式会社東芝 | パターン補正方法および半導体装置の製造方法 |
JP4195825B2 (ja) * | 2002-03-12 | 2008-12-17 | 株式会社東芝 | プロセスパラメータまたはデザインルールとプロセスパラメータとの両方を決定する方法、半導体集積回路装置の製造方法、プロセスパラメータまたはデザインルールとプロセスパラメータとの両方を決定するシステム、および、プログラム |
JP3875158B2 (ja) * | 2002-08-09 | 2007-01-31 | 株式会社東芝 | 露光装置判定システム、露光装置判定方法、露光装置判定プログラム及び半導体装置の製造方法 |
EP1581837A2 (en) * | 2002-12-30 | 2005-10-05 | Koninklijke Philips Electronics N.V. | A method of determining best process setting for optimum process window optimizing process performance determining optimum process window for a lithographic process |
JP4068531B2 (ja) * | 2003-08-20 | 2008-03-26 | 株式会社東芝 | Opcを用いたパターン寸法の補正方法及び検証方法、マスクの作成方法及び半導体装置の製造方法、並びに該補正方法を実行するシステム及びプログラム |
JP2005190262A (ja) * | 2003-12-26 | 2005-07-14 | Renesas Technology Corp | 半導体集積回路の設計方法 |
US7712064B2 (en) * | 2005-05-20 | 2010-05-04 | Cadence Design Systems, Inc. | Manufacturing aware design of integrated circuit layouts |
JP4744980B2 (ja) | 2005-08-25 | 2011-08-10 | 株式会社東芝 | パターン検証方法、そのプログラム、半導体装置の製造方法 |
US7695876B2 (en) * | 2005-08-31 | 2010-04-13 | Brion Technologies, Inc. | Method for identifying and using process window signature patterns for lithography process control |
KR100982135B1 (ko) * | 2005-09-09 | 2010-09-14 | 에이에스엠엘 네델란즈 비.브이. | 개별 마스크 오차 모델을 사용하는 마스크 검증 방법 및시스템 |
US7458059B2 (en) * | 2005-10-31 | 2008-11-25 | Synopsys, Inc. | Model of sensitivity of a simulated layout to a change in original layout, and use of model in proximity correction |
US7434198B2 (en) * | 2005-12-29 | 2008-10-07 | Lsi Logic Corporation | Method and computer program product for detecting potential failures in an integrated circuit design after optical proximity correction |
JP2008052221A (ja) * | 2006-08-28 | 2008-03-06 | Toshiba Corp | パターン生成方法及びプログラム |
US7665048B2 (en) * | 2006-12-18 | 2010-02-16 | Cadence Design Systems, Inc. | Method and system for inspection optimization in design and production of integrated circuits |
-
2008
- 2008-01-18 JP JP2008009218A patent/JP5252932B2/ja not_active Expired - Fee Related
-
2009
- 2009-01-15 US US12/354,574 patent/US8112167B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009170776A (ja) | 2009-07-30 |
US20090192643A1 (en) | 2009-07-30 |
US8112167B2 (en) | 2012-02-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7090949B2 (en) | Method of manufacturing a photo mask and method of manufacturing a semiconductor device | |
US8166424B2 (en) | Method for constructing OPC model | |
US8266552B2 (en) | Pattern generating method, method of manufacturing semiconductor device, and recording medium | |
JP4282051B2 (ja) | 半導体集積回路製造用マスクパターンデータ生成方法およびその検証方法 | |
JP4256408B2 (ja) | 不良確率の算出方法、パターン作成方法及び半導体装置の製造方法 | |
US7600213B2 (en) | Pattern data verification method, pattern data creation method, exposure mask manufacturing method, semiconductor device manufacturing method, and computer program product | |
US20100191357A1 (en) | Pattern layout creation method, program product, and semiconductor device manufacturing method | |
US8443309B2 (en) | Multifeature test pattern for optical proximity correction model verification | |
US20120198396A1 (en) | Method of optimizing semiconductor device manufacturing process, method of manufacturing semiconductor device, and non-transitory computer readable medium | |
TWI421908B (zh) | 光學鄰近校正模型的建立方法 | |
JP5252932B2 (ja) | 半導体装置の製造方法 | |
KR100881525B1 (ko) | 포토마스크의 판정 방법, 및 반도체 장치의 제조 방법 | |
US10990000B2 (en) | Photolithography plate and mask correction method | |
KR100864934B1 (ko) | 마스크 레이아웃 보정 방법 및 마스크 레이아웃 보정 장치 | |
US20110047518A1 (en) | Pattern determining method | |
US8114557B2 (en) | Method for optical proximity correction | |
JP2006303175A (ja) | 照明輝度分布の規定方法 | |
JP2010122438A (ja) | リソグラフィシミュレーションモデルの検証方法、検証プログラム及び検証装置 | |
US10203596B2 (en) | Method of filtering overlay data by field | |
JP2004157475A (ja) | 集積回路のパターン設計方法、露光マスクの作成方法、露光マスク、および集積回路装置の製造方法 | |
JP2009288497A (ja) | パターン検証方法、パターン決定方法、製造条件決定方法、パターン検証プログラム及び製造条件検証プログラム | |
KR101090473B1 (ko) | 광 근접효과 보정방법 | |
KR100734658B1 (ko) | Model opc용 데이터 산출 방법 | |
KR100714266B1 (ko) | 반도체장치의 제조공정에서 이미지 보정 방법 | |
KR100815959B1 (ko) | 광 근접 보정 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100224 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120914 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120920 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121127 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121226 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130322 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130416 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160426 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |