JP2005190262A

JP2005190262A - 半導体集積回路の設計方法

Info

Publication number: JP2005190262A
Application number: JP2003432154A
Authority: JP
Inventors: Miyuki Yasuda; 美由紀安田; Toshiko Kobayashi; 才子小林
Original assignee: Renesas Technology Corp
Current assignee: Renesas Technology Corp
Priority date: 2003-12-26
Filing date: 2003-12-26
Publication date: 2005-07-14

Abstract

【課題】量産工程の状態を正確に反映させると言う意味で回路シミュレーションのモデルパラメータを最適化する。
【解決手段】半導体集積回路の設計方法は、半導体集積回路の量産工程で素子特性を測定し（Ｓ４）、統計的工程管理によってその測定結果から前記量産工程の量産能力の変動を評価し（Ｓ６，Ｓ７）、前記評価結果に基づいて前記半導体集積回路の設計に用いた素子モデルのモデルパラメータを更新し（Ｓ８〜Ｓ１０）、更新したモデルパラメータを次期製品の設計（Ｓ１１）に用いて、量産工程の状態を正確に表したモデル回路シミュレーションを行なうことで、最適なマージンでの設計を可能とする。
【選択図】図１

Description

本発明は、回路シミュレーションのモデルパラメータを最適化する技術に関し、半導体集積回路の設計方法に適用して有効な技術に関する。

これまで製品設計時には、開発当初のＴＥＧ（Test Element Group）と称されるウェハから得られたデータをもとに抽出したモデルパラメータや、ＴＥＧのばらつきや既類似工程のばらつきを元に抽出した製造工程のばらつきを表すモデルパラメータを用いた素子モデルによる回路シミュレーションを行なっていた。

特許文献１にはモデルパラメータ最適化法及びそれを用いた回路シミュレーション方法について記載が有る。これによれば、複数のロットから複数のウェハを任意に選択し、その素子特性データを測定してパラメータを抽出する。次に、抽出したパラメータの平均値、およびばらつき上限、下限をモデルパラメータとする。

特開２００２−２３７３１８号公報

本発明者は回路シミュレーションのモデルパラメータを最適化することについて検討した。モデルパラメータは、通常、プロセス開発当初のＴＥＧのデータを用いて抽出される。しかし、実際の製品量産時には製造ばらつきが存在する為、開発当初のモデルが必ずしも製造工程の素子特性を正確に表しているとは限らない。例えば、開発当初に目標特性の中心値を狙った製造条件でＴＥＧを製造したとしても、そこにも製造ばらつきが含まれてしまうからである。また、製造工程のばらつきには、装置や製造条件を変更することによって副作用的に発生してしまうような、工程改善では吸収できない変動もあり、これらを開発当初のＴＥＧや既類似工程のばらつきから推定することは困難である。推定したばらつきモデルパラメータが実際の工程状態より変動を過剰に大きく予測して作成された場合、製品設計時にはマージン過剰となり、例えば素子サイズを大きくして加工ばらつきを抑えて特性を確保したり、特性ばらつきを吸収する為の機能を新たに追加したりするなどにより、チップサイズの増大、すなわちコストを増大させてしまう。逆に、変動を小さく予測した場合、特性を確保できず歩留りが悪化して問題となる。

特許文献１に示すように、製造工程のウェハを複数抜き取ってモデルパラメータを抽出したとしても、ウェハ選択方法によっては、工程の状態を正確にモデル化することが困難である。例えば、ある程度の期間にわたり周期性や傾向を持つ工程変動があった場合、それらを考慮した抽出のタイミングすなわちデータ取得ウェハの選択時期や方法を採用しなければ、周期の一部分しか反映しないデータから作られたモデルパラメータを回路シミュレーションに利用してマージン不足となる可能性もあり、工程を正確に表すことができない。

本発明の目的は、量産工程の状態を正確に反映させると言う意味で回路シミュレーションのモデルパラメータを最適化することにある。

本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。

本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。

すなわち、本発明に係る半導体集積回路の設計方法は、半導体集積回路の量産工程で素子特性を測定する処理と、統計的工程管理によってその測定結果から前記量産工程の量産能力の変動を評価する処理と、前記評価の結果に基づいて前記半導体集積回路の設計に用いた素子モデルのモデルパラメータを更新する処理と、前記量産工程の製造プロセスを用いる新たな半導体集積回路の回路設計では前記更新されたモデルパラメータを用いて回路シミュレーションを行なう検証処理と、を含む。

上記設計方法によれば、統計的工程管理と連動し、半導体集積回路の量産工程で取得したデータを用いてモデルパラメータの更新を行ない、更新したモデルパラメータを次期製品の設計に用いて、量産工程の状態を正確に表したモデルパラメータを用いた回路シミュレーションを行なうことで、最適なマージンでの設計が可能となる。要するに、量産工程のデータを使用して開発当初のモデルパラメータを更新し、更に、モデルパラメータの更新タイミングを工程変動の管理に連動することにより、工程能力指数の数値および推移から、ばらつきが大きくなる工程異常のみならず、過剰マージンや、上昇・下降が連続する傾向、および上昇と下降を定期的に繰り返す周期性等も考慮してモデルパラメータを更新することができ、常に最新の工程状態を表したモデルでのシミュレーションが可能となる。更新されたモデルパラメータは次製品の回路シミュレーションへ利用される。現製品に関しては更新モデルパラメータで歩留り確認シミュレーションを行い、その結果を生産計画へ利用することも可能である。

本発明の具体的な一形態として、前記更新する処理では、データベース上でモデルパラメータの更新履歴を残すことが望ましい。モデルパラメータ更新時に来歴を残しておくので、過去のモデルパラメータにさかのぼって設計時のシミュレーションを再現し、解析することも可能になる。

本発明の具体的な一形態として、前記評価する処理では、工程能力指数に基づいて、製造能力過剰、製造能力理想的又は製造能力不十分であるかを評価してよい。このとき、前記更新する処理では、前記評価する処理における評価結果が製造能力不十分であって、それに対する製造工程改善が不可能な場合に、モデルパラメータを更新する。この時のモデルパラメータの更新は特性マージンが広がる方向とされる。一方、前記評価する処理における評価結果が製造能力過剰の場合にも、モデルパラメータを更新するが、この時のモデルパラメータの更新は特性マージンを狭くする方向とされる。特性マージンを狭くすることは、設計対象製品レベルで見れば回路素子の小型化若しくはチップの小型化に通ずる。

本発明の具体的な一形態として、前記素子モデルのモデルパラメータにはティピカルパラメータとばらつきパラメータを定義するのがよい。プロセス開発時のＴＥＧで基本となるティピカルパラメータを抽出する。そのＴＥＧのばらつきや、既類似工程のばらつきデータをもとに、ティピカルパラメータの一部を変更してばらつきパラメータを作成する。ティピカルパラメータによって特定される素子モデルはティピカルモデル、ばらつきパラメータによって特定される素子モデルはばらつきモデルとされる。モデルパラメータの更新では、工程データの平均値をもとに現在のティピカルパラメータ、標準偏差をもとに現在のばらつきパラメータを変更して、素子モデルのモデルパラメータを更新する。開発当初のＴＥＧから取得したデータを元に抽出したティピカルパラメータでは、必ずしも製造工程での特性の中心値を表せないが、工程管理データの平均値をもとにティピカル値を更新することにより、製造時の特性中心値を表す正確なシミュレーションが可能となる。また、ばらつきパラメータは、実際の工程管理データのばらつき値を用いて更新を行なう為、工程ばらつきをより正確に表したシミュレーションが可能となる。

本発明の具体的な一形態として、前記評価する処理では、工程能力指数の推移に周期性が有るかを評価するのがよい。前記更新する処理では、工程能力指数の推移に周期性有りとの評価に対して、当該周期性の１周期分の素子特性の平均に基づいてティピカルパラメータを更新し、素子特性のばらつきの最大値に基づいてばらつきパラメータを更新すればよい。これにより、ある程度の期間にわたって周期性を持つ工程変動があった場合でも、周期の一部しか反映しないモデルパラメータを回路シミュレーションに利用してマージン不足になるような事態を抑制可能になる。

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。

すなわち、量産工程の状態を正確に反映させると言う意味で回路シミュレーションのモデルパラメータを最適化することができる。

図１には本発明に係る半導体集積回路の設計方法の手順が例示される。ここで設計対象とされる半導体集積回路は回路シミュレーションを必要とするもので例えばアナログ集積回路又はアナログ・ディジタル混載集積回路とされる。

回路シミュレーションに用いる素子モデルのモデル式に対してその多数のモデルパラメータを特定することが必要である。素子モデルはＭＯＳトランジスタのＢＳｉＭ３、バイポーラトランジスタのＧｕｍｍｅｌＰｏｏｎモデル等がある。先ず、プロセス開発時のＴＥＧを用いて、基本となるティピカルパラメータ（ノミナルパラメータ）を抽出する（Ｓ１）。そのＴＥＧのばらつきや、既類似工程のばらつきデータをもとに、ティピカルパラメータの一部を変更してばらつきパラメータを作成する（Ｓ２）。ばらつきパラメータはワースト条件に対応するように決定されたパラメータである。ティピカルパラメータとばらつきパラメータの抽出処理については後述する。

取得されたティピカルパラメータによって特定される素子モデルと、取得されたばらつきパラメータによって特定される素子モデルとを用いて回路シミュレーションを行い、製品設計を行なう（Ｓ３）。

設計された半導体集積回路の量産工程としての製造工程では、ゲート寸法及び膜厚などの加工寸法や閾値電圧などの電気的特性を測定する（Ｓ４）。

測定データは、ＳＰＣ(Statistical Process Control:統計的工程管理)の手法を用いて、変動が監視・管理される（Ｓ５）。例えば、工程能力指数ＣｐおよびＣｐｋを用いて管理する。工程能力指数Ｃｐは、ＵＳＬを上限規格値、ＬＳＬを下限規格値、σを標準偏差とすると、Ｃｐ＝（ＵＳＬ−ＬＳＬ）／６σ、で表される。これはばらつき幅の指標であり、下限から上限までの規格範囲に対するデータのばらつき幅６σの割合を示す。Ｃｐ＝１．０は中央値（平均）から３σ離れたところが規格の限界であることを意味し、片側で０．１４％ほどの規格外製品が存在すると言う意味を持つ。工程能力指数Ｃｐｋは、Ｃｐｋ＝Ｍｉｎ［｛（ＸＢａｒ−ＬＳＬ）／３σ｝，｛（ＵＳＬ−ＸＢａｒ）／３シグマ｝］、で表される。ＸＢａｒは管理項目値の平均値である。このＣｐｋは偏りの指標であり、データに平均値と片側の規格限界値までの範囲に対するばらつき幅３σの割合を意味し、上限側又は下限側の何れか小さい方の割合とされる。前記上限と下限の規格値とは製品に対する仕様の上限及び下限の値のことであり、具体的には半導体集積回路の動作速度及び消費電力やその他特性値、更には半導体集積回路を構成するトランジスタの電気的特性やサイズの上限及び下限の値である。

ここでは、工程能力指数Ｃｐ、Ｃｐｋによる管理指標として、図２Ａのように、Ｃｐ，Ｃｐｋ≧１．６７のときは工程能力が充分過ぎる、即ち過剰マージンと判断する。１．６７＞Ｃｐ，Ｃｐｋ≧１．３３のときは能力は充分、即ち理想的な状態なので、その状態を維持するものとする。Ｃｐ，Ｃｐｋ＜１．３３のときは、工程能力が充分と言えない。その他、工程能力指数Ｃｐ、Ｃｐｋを用いた測定データに対する評価として、図２Ｂに例示されるように、工程能力指数が中心線に対して一方の側に連続して現れるという連続性、図２Ｃに例示されるように工程能力指数が連続的に上昇又は下降するという傾向、図２Ｄに例示されるように工程能力指数が周期的な変動をもつという周期性、工程能力指数が中心線に対して片側に多く出ると言う偏在性、工程能力指数が管理限界に近接して現れると言う限界近接性について評価する。

上記工程能力指数Ｃｐ、Ｃｐｋによる管理において、Ｃｐ、Ｃｐｋの値が減少した場合は仕様に対して特性マージンが減少しており、量産工程の改善が必要になるが、工程改善が不可能であると判定した場合（Ｓ６）、変動した工程状態でも特性が確保できるように、その時の計測データの平均値からティピカルパラメータを抽出し（Ｓ８）、計測データの標準偏差をもとに所定のばらつきパラメータを抽出し（Ｓ９）、それに基づいて現在のティピカルパラメータとばらつきパラメータを更新する（Ｓ１０）。また、量産工程が安定し、Ｃｐ、Ｃｐｋ値が増大して過剰マージンになっていると判定した場合（Ｓ７）、変動した工程状態に対して過剰マージンのモデルパラメータとならないように、その時の計測データの平均値からティピカルパラメータを抽出し（Ｓ８）、計測データの標準偏差をもとに所定のばらつきパラメータを抽出し（Ｓ９）、それに基づいて現在のティピカルパラメータとばらつきパラメータを更新する（Ｓ１０）。これら更新処理により、モデルパラメータは現在の量産工程に対して最適マージン設計を可能とするものになる。

上記工程データの平均値をもとに現在のティピカルパラメータ、標準偏差をもとに現在のばらつきパラメータの一部を変更して、モデルパラメータを更新するとき、バージョン管理ができるようその履歴を残す。要するにモデルパラメータをバージョン管理する。

更新されたモデルパラメータは次製品の回路シミュレーションへ利用され（Ｓ１１）、最適マージン設計が可能になる。また、現製品に関しては更新されたモデルパラメータを用いて歩留り確認シミュレーションを行うことができ（Ｓ１２）、その結果を生産計画へ利用する事が可能になる。ここで例えば特性マージンとは、回路の周波数特性、動作速度、電流利得、電圧利得等の設計仕様を満たすための特性に対するマージンを示すものである。

図３にはモデルパラメータの流れを主体として図１の設計方法を示す。プロセス開発時にＴＥＧが作成され（Ｓ１１）、そのＴＥＧを測定して（Ｓ１２）、ティピカルパラメータを抽出する（Ｓ１３）。ティピカルパラメータの抽出とは、測定に係る素子の特性をシミュレーションにより素子モデルで再現可能なように当該パラメータを決定することである。さらに、ＴＥＧから測定したばらつきデータをもとに、ティピカルパラメータの一部のパラメータを変更してばらつきパラメータを生成する（Ｓ１４）。このとき、既類似工程のばらつきデータも参考にしてよい。

ステップＳ１２におけるＴＥＧの測定は、図４に例示されるようにＭＯＳデバイスの場合にはゲート長などの寸法測定、閾値電圧のような電気的特性の測定によって行なわれる。閾値電圧の測定は例えば１０ナノアンペアのようなドレイン・ソース電流を流すときのゲート・ソース間電圧として測定する。図８に例示されるようにバイポーラデバイスの場合にはエミッタ加工寸法などの寸法測定、ｈＦＥのような電気的特性の測定によって行なわれる。

ステップＳ１３におけるティピカルパラメータの抽出は、図５に例示されるＭＯＳデバイスの場合には、測定値に対する特性の統計処理としてデータのばらつき幅、例えば３σを再現する値を、コーナモデルの抽出ターゲット値ｘとする。例えば閾値電圧をモデルパラメータの一つとすれば、Ｔｙｐで示されるターゲット値ｘがそのティピカルパラメータの決定に用いられる。要するに、ターゲット値ｘに合うようにティピカルパラメータを生成（抽出）すればよい。｜Ｖｔｈ｜Ｍｉｎや｜Ｖｔｈ｜Ｍａｘはばらつきパラメータの生成に利用される。ミスマッチモデルは隣接２素子のドレイン・ソース電流Ｉｄｓの差分（ΔＩｄｓ）と閾値電圧Ｖｔｈの差分（ΔＶｔｈ）の分布を考慮したモデルであり、ばらつきパラメータの生成に利用する。図９に例示されるようにバイポーラデバイスの場合にも、ばらつき幅、例えば３σを再現する値を、コーナモデルの抽出ターゲット値ｘとする。また、パラメータの抽出においては抽出ターゲット値をモデル式に代入してシミュレーションによりモデルパラメータ抽出すればよい。

ステップＳ１４におけるばらつきパラメータの抽出は、図６に例示されるＭＯＳデバイスの場合には、Ｉｄｓの式においてプロセスばらつきの影響が大きくされるゲート加工、チャネルインプラに関する値の変動に着目する。これは、モデルパラメータでは、ゲート長オフセット値Ｌｉｎｔ、ゲート酸化膜厚Ｔｏｘ、チャンネルインプラ濃度、ハロー構造部分のインプラ濃度、閾値電圧Ｖｔｈ０等に対応される。要するに、ティピカルパラメータの内プロセスばらつきの影響を大きく受ける因子のパラメータに対する変動を考慮してばらつきパラメータを生成する。図７に例示されるように、同一プロセスで生成される複数種類のＭＯＳトランジスタに対して、図６で説明したそれらのモデルパラメータを相関のあるプロセス工程毎に纏めて共通因子として扱う。例えば、ファーストゲート（ＦＧ＿ＬＩＮＴ）とセカンドゲート（ＳＧ＿ＬＩＮＴ）というようにゲート工程でグループ分けし、また、Ｎインプラ、Ｐインプラ、高耐圧用５Ｐインプラというようにインプラ工程でグループ分けする。これにより、コーナ解析のシミュレーション回数を減らすことができる。

生成されたティピカルパラメータ及びばらつきパラメータはデータベースＤＢに登録する（Ｓ１５）。データベースＤＢでは、更新されたモデルパラメータはバージョン管理され、モデルパラメータのバージョン番号の他に、日付・プロセス名・抽出ＴＥＧの素性(ＴＥＧ名・ウェハ番号)も一緒に登録される。

製品設計及び回路シミュレーションのステップではデータベースＤＢに登録されたモデルパラメータを使用して回路シミュレーションを行い、製品を設計する（Ｓ１６）。設計結果から得られた工程データの管理スペック、例えばＭＯＳトランジスタのゲート長及び閾値電圧等がデータベースＤＢに登録される。

その設計結果を基に半導体集積回路の量産が行なわれる（Ｓ１７）。量産された製品から回路素子の特性データを取得し、取得した特性データを用いて工程管理が行なわれ（Ｓ１８）、工程能力指数Ｃｐ、Ｃｐｋの変動を監視する。データの管理手法は、例えば、測定データの統計処理を行い、工程能力指数Ｃｐ，Ｃｐｋを算出し、その推移図を作成して行なう。

監視すべき変動とは、ばらつきや中心値のズレが大きくなる現象のほか、工程能力が十分過ぎて過剰マージンになる現象も含む。前述のように、推移図のサンプル点の並び方(連、周期、傾向など)も監視する。ステップＳ１９において工程能力が十分であると判断されたときは、そのまま製造を継続する。工程能力が不足した場合や、推移図に異常が見られる場合は工程改善を検討する（Ｓ２０）。工程改善が可能であれば、改善をした工程で製造を行なう。工程改善が不可能であれば、モデルパラメータを更新する（Ｓ２１）。工程能力が十分すぎる場合も、モデルパラメータを更新する（Ｓ２１）。ばらつきパラメータの更新では図６で説明したようにプロセスばらつきの影響の大きなモデルパラメータを対象とすればよい。モデルパラメータの更新はデータベースＤＢ上で来歴管理されて行なわれる。来歴には、更新日や更新内容の概略を残す。モデルパラメータの更新の際には、推移図も考慮する。例えば、周期性があるものは、その１周期内での中心値でティピカルパラメータを更新し、ばらつきの最大値でばらつきパラメータを更新する。

データベースＤＢ上の更新されたモデルパラメータを利用して、次期製品設計での回路シミュレーションが行なわれ（Ｓ２２）、最適マージン設計が可能になる。また、データベース上の更新されたモデルパラメータを利用して、現製品の歩留り確認シミュレーションを行なうことができ（Ｓ２３）、生産計画に利用可能となる。

以上説明した設計方法によれば以下の効果を得る。開発当初のＴＥＧから取得したデータを元に抽出したティピカルパラメータでは、必ずしも製造工程での特性の中心値を表せないが、工程管理データの平均値をもとにティピカルパラメータを更新することにより、製造時の特性中心値を表す素子モデルを用いて正確な回路シミュレーションが可能となる。また、ばらつきモデルは、実際の工程管理データのばらつき値を用いて更新を行なう為、工程ばらつきをより正確に表した回路シミュレーションが可能となる。モデルパラメータの更新は、量産ラインの統計的工程管理から工程の変動を感知した際に行なわれる。これにより、常にモデルは工程状態を表した最新のものとなっている為、次製品への設計、現製品への歩留り確認に利用できる。また、量産工程の統計的工程管理と連動したことにより、工程能力指数の数値および推移から、ばらつきが大きくなる工程異常のみならず、過剰マージンや、上昇・下降が連続する傾向、および上昇と下降を定期的に繰り返す周期性等も考慮してモデルを更新することができる。

このような工程を正確に表した更新モデルで、次製品をシミュレーションすれば、高歩留りを確保しつつ、素子サイズや特性ばらつきを吸収する為の機能は最小限に抑えることができ、最適マージン設計が可能となり、製造コストを低減することができうる。また、現製品についても歩留りを確認するシミュレーションが可能な為、生産計画に利用し投入数量・在庫数量の最適化が可能である。

上記方法で更新したモデルパラメータを用いたシミュレーションによって製品の特性を確認できるため、その結果を工程管理のスペックとして利用すれば、常に製品特性を確保した工程状態を保つのにも役立つ。

また、モデルパラメータの提供というビジネスモデルの観点に立つと、ファブが上記方法で更新されたデータベースをファブレスに提供する。データベースの提供は記録媒体又はインターネット等のネットワークを介して行なえばよい。ファブレスは、常にファブの量産工程の状態を正確に表した素子モデルを用いた回路シミュレーションを行なって半導体集積回路の設計を行なうことができる。

以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。

例えば、素子モデルはＭＯＳトランジスタのＢＳｉＭ３、バイポーラトランジスタのＧｕｍｍｅｌＰｏｏｎモデルに限定されず、本発明は他の素子モデルを用いる場合にも適用可能である。また、工程能力指数としてＣｐｋ又はＣｐの何れか一方だけを用いるようにしてもよい。

本発明に係る半導体集積回路の設計方法の手順を例示するフローチャートである。管理指標としての工程能力指数の推移を例示する説明図である。工程能力指数が中心線に対して一方の側に連続して現れるという連続性の説明図である。工程能力指数が連続的に上昇又は下降するという傾向の説明図である。工程能力指数が周期的な変動をもつという周期性の説明図である。モデルパラメータの流れを主体として図１の設計方法を示すフローチャートである。ＭＯＳデバイスの場合におけるＴＥＧの測定内容を例示する説明図である。ＭＯＳデバイスの場合におけるティピカルパラメータ抽出を例示する説明図である。ＭＯＳデバイスの場合におけるばらつきパラメータの生成内容を例示する説明図である。同一プロセスで生成される複数種類のＭＯＳトランジスタに対してモデルパラメータを相関のあるプロセス工程毎に纏めて共通因子として扱う場合の説明図である。バイポーラデバイスの場合におけるＴＥＧの測定内容を例示する説明図である。バイポーラデバイスの場合におけるティピカルパラメータ抽出を例示する説明図である。

符号の説明

Ｓ４測定処理
Ｓ５評価処理
Ｓ８〜Ｓ１０更新処理
Ｓ１１検証処理
Ｓ１８測定処理
Ｓ１９，Ｓ２０評価処理
Ｓ２１更新処理
Ｓ２２検証処理

Claims

半導体集積回路の量産工程で素子特性を測定する処理と、
統計的工程管理によってその測定結果から前記量産工程の量産能力の変動を評価する処理と、
前記評価の結果に基づいて前記半導体集積回路の設計に用いた素子モデルのモデルパラメータを更新する処理と、
前記量産工程の製造プロセスを用いる新たな半導体集積回路の回路設計では前記更新されたモデルパラメータを用いて回路シミュレーションを行なう検証処理と、を含むことを特徴とする半導体集積回路の設計方法。
前記更新する処理では、データベース上でモデルパラメータの更新履歴を残すことを特徴とする請求項１記載の半導体集積回路の設計方法。
前記評価する処理では、工程能力指数に基づいて、製造能力過剰、製造能力理想的又は製造能力不十分であるかを評価することを特徴とする請求項２記載の半導体集積回路の設計方法。
前記更新する処理では、前記評価する処理における評価結果が製造能力不十分であって、それに対する製造工程改善が不可能な場合に、モデルパラメータを更新することを特徴とする請求項３記載の半導体集積回路の設計方法。
前記更新する処理では、前記評価する処理における評価結果が製造能力過剰の場合に、モデルパラメータを更新することを特徴とする請求項３又は４記載の半導体集積回路の設計方法。
前記素子モデルのモデルパラメータにはティピカルパラメータとばらつきパラメータが定義されていることを特徴とする請求項３記載の半導体集積回路の設計方法。
前記更新する処理では、測定された素子特性の平均に基づいてティピカルパラメータを更新し、測定された素子特性の標準偏差に基づいてばらつきパラメータを更新することを特徴とする請求項６記載の半導体集積回路の設計方法。
前記評価する処理では、工程能力指数の推移に周期性が有るかを評価することを特徴とする請求項３記載の半導体集積回路の設計方法。
前記更新する処理は、工程能力指数の推移に周期性有りとの評価に対して、当該周期性の１周期分の素子特性の平均に基づいてティピカルパラメータを更新し、素子特性のばらつきの最大値に基づいてばらつきパラメータを更新することを特徴とする請求項８記載の半導体集積回路の設計方法。