JP2009283647A - 半導体装置のプロセス管理方法及びプロセス管理用データ - Google Patents
半導体装置のプロセス管理方法及びプロセス管理用データ Download PDFInfo
- Publication number
- JP2009283647A JP2009283647A JP2008133868A JP2008133868A JP2009283647A JP 2009283647 A JP2009283647 A JP 2009283647A JP 2008133868 A JP2008133868 A JP 2008133868A JP 2008133868 A JP2008133868 A JP 2008133868A JP 2009283647 A JP2009283647 A JP 2009283647A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- point
- process management
- management method
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2111/00—Details relating to CAD techniques
- G06F2111/08—Probabilistic or stochastic CAD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】半導体装置に含まれる配線の製造ばらつきを管理すること。
【解決手段】半導体装置に含まれる配線の製造ばらつきを管理するためのプロセス管理方法が提供される。そのプロセス管理方法は、(A)配線の幅及び厚さの製造ばらつきが同時確率密度関数の所定の等確率円上の点で表されるという条件の下で、配線抵抗及び配線容量を算出するステップと、(B)算出された配線抵抗及び配線容量に基づいて、製造ばらつきに起因する配線抵抗及び配線容量の変動範囲RNGを規定するステップとを含む。当該変動範囲RNGは、配線抵抗を第1軸にとり配線容量を第2軸にとった座標系において2次元的に規定される。
【選択図】図9
【解決手段】半導体装置に含まれる配線の製造ばらつきを管理するためのプロセス管理方法が提供される。そのプロセス管理方法は、(A)配線の幅及び厚さの製造ばらつきが同時確率密度関数の所定の等確率円上の点で表されるという条件の下で、配線抵抗及び配線容量を算出するステップと、(B)算出された配線抵抗及び配線容量に基づいて、製造ばらつきに起因する配線抵抗及び配線容量の変動範囲RNGを規定するステップとを含む。当該変動範囲RNGは、配線抵抗を第1軸にとり配線容量を第2軸にとった座標系において2次元的に規定される。
【選択図】図9
Description
本発明は、半導体装置に含まれる配線やデバイスの製造ばらつきを管理するための技術に関する。
半導体装置の製造プロセスにおいては、配線構造は狙いどおりに製造されない場合がある。つまり、配線の幅や厚さ、層間絶縁膜の厚さ等は、所望の設計値からばらつく可能性がある。このような配線構造の製造ばらつき(manufacturing variability)は、回路内の遅延に影響を与える。つまり、設計された回路がたとえコンピュータ上での遅延検証をパスしたとしても、製造ばらつきが発生するため、実際の製品が正常に動作しないことも起こり得る。従って、遅延検証は、製造ばらつきを考慮して行われることが望ましい。
特許文献1(特開2003−108622)には、製造ばらつきを考慮した配線モデル化手法が開示されている。当該手法によれば、半導体装置の任意の領域が選択され、その選択領域における配線の面積率が算出される。そして、それら領域及び配線面積率を決定することにより、当該領域の中央部に位置する対象配線の断面形状がモデル化される。
また、遅延検証において製造ばらつきを考慮するということは、遅延検証においてクリアすべき条件が厳しくなることを意味する。条件が厳しくなるほど、遅延検証の結果がフェイルになりやすく、回路設計の修正回数が増大する。このことは、回路設計に要する時間の増大を招く。
特許文献2(特開2006−209702)には、製造ばらつきを考慮しつつ、回路設計時間の増大を抑制することができる技術が記載されている。当該技術によれば、現実的に有り得ない製造ばらつきのパターンが、考慮から除外される。例えば、配線の幅と厚さがそれぞれ設計値から±3σ(σ:標準偏差)の範囲で変動し得る場合、それら幅と厚さが“同時に”最大限ばらつく確率は統計的に極めて小さい。もしそのような極端な状況まで考慮に入れると、その極端な状況をもサポートする必要があり、回路設計の修正回数が増加する。従って、当該技術によれば、そのような極端な状況が考慮から除外される(このような工夫は、以下「統計的緩和」と呼ばれる)。より詳細には、配線遅延が最大あるいは最小となるコーナー条件を求める際、統計的緩和が考慮される。そして、そのコーナー条件での配線抵抗及び配線容量がライブラリとして提供される。このライブラリは、LPE(Layout Parameter Extraction)において参照される。その結果、極端な状況を除外しながらも製造ばらつきを考慮した遅延検証が可能となる。すなわち、回路設計時間が徒に増加することを防ぎながら、高精度の遅延検証を行うことが可能となる。
本願発明者は、次の点に着目した。半導体装置の微細化、高速化に伴い、配線の製造ばらつきを管理することが重要になってきている。そのためには、開発段階において、プロセス仕様や配線モデルに基づいて、配線抵抗や配線容量といった配線特性の製造ばらつきを見積もっておくことが必要である。これにより、製造された回路の配線特性の実測値をチェックすることができる。実測値のチェック精度を向上させるためには、配線特性の製造ばらつきをなるべく“現実の傾向”に即して見積もっておくことが好適である。従って、開発段階において、配線特性の製造ばらつきの現実的な傾向を示す指針を与えることが望まれる。
本発明の一実施の形態において、半導体装置に含まれる配線の製造ばらつきを管理するためのプロセス管理方法が提供される。そのプロセス管理方法は、(A)配線の幅及び厚さの製造ばらつきが同時確率密度関数(JPDF:Joint Probability Density Function)の所定の等確率円上の点で表されるという条件の下で、配線抵抗及び配線容量を算出するステップと、(B)算出された配線抵抗及び配線容量に基づいて、製造ばらつきに起因する配線抵抗及び配線容量の変動範囲を規定するステップと、を含む。当該変動範囲は、配線抵抗を第1軸にとり配線容量を第2軸にとった座標系において二次元的に規定される。このように規定された変動範囲が、配線の製造ばらつきを管理する上で有用な「指針」となる。
本発明によれば、配線の製造ばらつきを管理する上で有用な指針が提供される。
添付図面を参照して、本発明の実施の形態を説明する。本実施の形態では、半導体装置に含まれる配線の製造ばらつきを管理するための技術が提供される。
1.概要
半導体装置の微細化、高速化に伴い、配線の製造ばらつきを管理することが重要になってきている。そのためには、開発段階において、プロセス仕様や配線モデルに基づいて、配線抵抗や配線容量といった配線特性の製造ばらつきを見積もっておくことが必要である。配線抵抗や配線容量といった配線特性は、以下「配線RC」と参照される場合がある。配線RCをあらかじめ見積もっておけば、製造された回路の配線RCの実測値をチェックすることができる。実測値が見積もり値から大きく逸脱している場合には、プロセスや配線モデルに何らかの欠陥があることも考えられ、必要に応じてプロセスや配線モデルを改善することも可能である。このように配線の製造ばらつきを管理することは、プロセスや配線モデルの妥当性を検証する上でも有効である。
半導体装置の微細化、高速化に伴い、配線の製造ばらつきを管理することが重要になってきている。そのためには、開発段階において、プロセス仕様や配線モデルに基づいて、配線抵抗や配線容量といった配線特性の製造ばらつきを見積もっておくことが必要である。配線抵抗や配線容量といった配線特性は、以下「配線RC」と参照される場合がある。配線RCをあらかじめ見積もっておけば、製造された回路の配線RCの実測値をチェックすることができる。実測値が見積もり値から大きく逸脱している場合には、プロセスや配線モデルに何らかの欠陥があることも考えられ、必要に応じてプロセスや配線モデルを改善することも可能である。このように配線の製造ばらつきを管理することは、プロセスや配線モデルの妥当性を検証する上でも有効である。
実測値のチェック精度を向上させるためには、配線RCの製造ばらつきをなるべく現実の傾向に即して見積もっておくことが好適である。本発明の1つの目的は、開発段階において、配線RCの製造ばらつきの現実的な傾向を示す「指針」を与えることである。
図1は、ある配線モデル(配線構造パターン)を示している。図1において、配線RCが算出される対象は、対象配線10である。対象配線10の上方には、層間絶縁膜を介して上層配線11が形成されている。同様に、対象配線10の下方には、層間絶縁膜を介して下層配線12が形成されている。また、対象配線10と同じ配線層には、平行配線13、14が形成されている。
対象配線10の配線RCは、対象配線10の幅W、厚さT、及び周囲の層間絶縁膜の物理パラメータ等に依存する。周囲の層間絶縁膜の物理パラメータは、膜厚D1(上層配線11までの距離)、膜厚D2(下層配線12までの距離)、比誘電率ε等である。実際に製造される半導体装置では、配線RCに寄与するこれらのパラメータ(W,T,D1,D2,ε)は設計値からずれるのが普通である。つまり、配線RCに寄与するパラメータには製造ばらつきが発生する。例えば、対象配線10の幅W及び厚さTは、次の式(1)で表される。
式(1):
W=W0+δW
T=T0+δT
W=W0+δW
T=T0+δT
ここで、W0及びT0のそれぞれは、幅W及び厚さTの設計値(センター条件)である。また、δW及びδTのそれぞれは、幅W及び厚さTの設計値からの製造ばらつきを表している。製造ばらつきδW及びδTのそれぞれは、ある確率分布を有する。
例えば図2は、幅Wの製造ばらつきδWの確率分布を示している。図2において、横軸は製造ばらつきδWを示し、縦軸は確率密度を示し、確率密度関数はf(δW)で表される。図2に示される確率分布は、実測あるいはプロセス仕様に基づいて得られる。そのような確率分布を示す情報は、以下「ばらつき分布情報」と参照される。典型的には、製造ばらつきの確率分布は正規分布で表される(f(δW)=N(0,σ))。その場合、ばらつき分布情報はその正規分布の標準偏差σを示していればよい。標準偏差σは、実測あるいはプロセス仕様に基づいて定められる。配線厚さTの製造ばらつきδTに関しても同様である。
図1で示された配線モデルと図2で示されたばらつき分布情報を用いることにより、製造ばらつきを考慮しながら配線RCを見積もることができる。配線RCに最も寄与するパラメータは配線幅W及び配線厚さTであるため、本実施の形態では、それらの製造ばらつきδW及びδTを主に考慮する。まず、製造ばらつきδW及びδTの各々に関して、統計学的に十分な範囲、典型的には−3σ〜+3σの範囲を考える(図2参照)。更に、配線RCの製造ばらつきをなるべく現実に即して見積もるために、δW及びδTに関してもなるべく現実的な傾向を考慮する。そのため、本実施の形態においても、「統計的緩和」の手法が採用される。
統計的緩和について詳しく説明する。まず、前提として、δWとδTとの間には相関が無いことに留意されたい。つまり、“配線幅Wのばらつき”という事象と、“配線厚さTのばらつき”という事象とは、互いに独立である。これは、半導体装置の一般的な製造プロセスにおいて、配線厚さTが決定される工程と配線幅Wが決定される工程が別であることから明らかである。配線厚さTは、膜堆積工程とCMP(Chemical Mechanical Polishing)工程によって決定される。一方、配線幅Wは、リソグラフィ工程によって決定される。このように、δWとδTは互いに独立して変動する独立変数である。これは、δWとδTが同時に最大となる確率は極めて小さいことを意味する。例えば、δW=+3σ、且つ、δT=+3σとなることは、現実的にはあり得ない。そのような極端な場合は考慮の対象から除外してよく、所定の確率以上で発生する事象のみを考慮すればよい。これが、統計的緩和である。
図3を参照して、本実施の形態における統計的緩和を更に詳しく説明する。図3において、互いに直交する2軸は、2個の独立変数δW、δTをそれぞれ示している。また、原点Oは、センター条件(W0(δW=0)、T0(δT=0))を示している。既出の図2では、一次元の確率密度関数(f(δW))が定義されたが、図3の平面においては、δW、δTの「同時確率密度関数(JPDF:Joint Probability Density Function)」を定義することができる。JPDFは、「同時分布関数(JDF:Joint Distribution Function)」と呼ばれる場合もある。JPDFにより、図3に示される平面中の各点(δW、δT)において確率が定義される。
δW、δTの各々の確率分布は、図2で示されたような正規分布であるとする。そして、δW及びδTの各々に関して、統計学的に十分な−3σ〜+3σの範囲を考える。δW、δTは互いに独立した変数であるため、確率p1(δW=+3σ、δT=0)、確率p2(δW=0、δT=+3σ)、確率p3(δW=−3σ、δT=0)及び確率p4(δW=0、δT=−3σ)は、互いに等しくなる。確率p1〜p4と等しい確率で発生する点は、他にも多数存在する。それら等確率で発生する点の集合が、図3中に示された曲線CEPであり、以下「等確率円(Circle of Equal Probability)」と参照される。この等確率円CEP上の点に相当する製造ばらつきが発生する確率は、全て等しい。尚、等確率円CEP上の点は、半径3σと角度θで規定され得る。
その一方で、δWとδTは互いに独立した変数であるため、δWとδTが“同時に”最大となる確率は極めて小さい。例えば、図3中の点Q(δW=+3σ、δT=+3σ)で示される製造ばらつきは、現実的にはあり得ない。従って、本実施の形態では、そのような極端な場合が考慮の対象から除外され、所定の確率以上で発生する事象のみが考慮される。その所定の確率として、上述の等確率円CEPを用いることが好適である。すなわち、本実施の形態では、半径が3σである所定の等確率円CEP内の点のみが考慮される。これにより、点Qのような極端な場合が除外され、統計的緩和が実現される。
以上に説明されたように、本実施の形態によれば、配線の製造ばらつきδW及びδTに関して統計的緩和が考慮される。これにより、配線RCの製造ばらつきを、現実の傾向に即して見積もることが可能となる。配線抵抗がどの程度の範囲で変動するかを見積もるためには、δW及びδTがJPDFの所定の等確率円CEP上の点で表されるという条件の下で、配線抵抗を算出すればよい。同様に、配線容量がどの程度の範囲で変動するかを見積もるためには、δW及びδTがJPDFの所定の等確率円CEP上の点で表されるという条件の下で、配線容量を算出すればよい。
図4は、上記条件の下で算出された配線抵抗R及び配線容量Cの変動の一例を示しており、特許文献2(特開2006−209702)の図10A及び図10Bに記載されている。図4において、横軸は角度θ(図3参照)を示し、縦軸は配線抵抗Rあるいは配線容量Cを示している。配線抵抗R及び配線容量Cは、δW及びδTが等確率円CEP上の点で表されるという条件の下で、様々な角度θに対して算出されている。これにより、配線抵抗Rの変動範囲、あるいは、配線容量Cの変動範囲を算出することができる。
但し、特許文献2の技術では、簡単のため、配線抵抗Rと配線容量Cとの関係は“完全な反比例”と仮定されている。この仮定は、配線抵抗Rは配線断面積に対する減少関数である一方、配線容量Cは配線断面積に対する増加関数であるという考えに基づいている。その結果、図4に示されるように、配線抵抗Rが最小となるとき、配線容量Cは最大となる。逆に、配線抵抗Rが最大となるとき、配線容量Cは最小となる。つまり、配線抵抗Rと配線容量Cは、単純に逆相で変化する。
しかしながら、本願発明者は次の点に着目した。図5は、ある配線に関する配線RCの実測値の分布を示している。縦軸は配線抵抗Rの実測値を示し、横軸は配線容量Cの実測値を示している。この実測値の分布は、実際に作製された複数のウエハを用いることにより得られた。図5に示されるように、配線抵抗Rと配線容量Cは製造ばらつきに起因する分布を有しており、それらの関係は概して反比例である。但し、配線抵抗Rが同じであっても、配線容量Cは様々であり得る。逆に、配線容量Cが同じであっても、配線抵抗Rは様々であり得る。つまり、図4で示されたような単純な逆相の変化では、配線RCの実際の分布を表現しきれない。言い換えれば、特許文献2の場合のような一次元的な反比例曲線では、配線RCの現実的な傾向を反映しきれていない。配線RCの製造ばらつきを管理するためには、単純な一次元曲線ではなく、ある面積を有する“2次元的な範囲”を規定しておくべきである。
本実施の形態は、以上に説明された知見に立脚している。すなわち、配線の製造ばらつきを管理するために、製造ばらつきに起因する配線RCの変動範囲が予め規定される。その変動範囲は、製造ばらつきの現実的な傾向をなるべく反映されるように決定される。そのために、統計的緩和が考慮され、且つ、変動範囲はある面積を有する“2次元的な範囲”として規定される。このように規定される変動範囲は、以下、「配線管理範囲RNG」と参照される。
図6は、本実施の形態における配線管理範囲RNGを概念的に示している。図6には、配線抵抗Rを第1軸にとり、配線容量Cを第1軸と直交する第2軸にとった座標系が示されている。この座標系は、以下「RC座標系」と参照される。本実施の形態によれば、配線管理範囲RNGは、RC座標系において二次元的に規定される。また、配線管理範囲RNGの決定にあたっては、統計的緩和が考慮される。具体的には、配線の製造ばらつきδW及びδTがJPDFの所定の等確率円CEP上の点で表されるという条件の下で、配線抵抗R及び配線容量Cが算出される。そして、算出された配線抵抗R及び配線容量Cに基づいて、RC座標系における配線管理範囲RNGが規定される。
このようにして規定される配線管理範囲RNG(RCの変動範囲)は、製造ばらつきの現実的な傾向を良く反映しているため、配線の製造ばらつきを管理する上で有用な「指針」となり得る。例えば、実際に製造された回路の配線RCの実測値が配線管理範囲RNGに包含されているか否かをチェックすることができる。つまり、配線管理範囲RNGを配線RCのコーナー条件として用いることができる。以下、本実施の形態に係る配線管理範囲RNGを更に詳しく説明する。
2.配線管理範囲RNG
本実施の形態によれば、配線管理範囲RNGの決定に際して統計的緩和の手法が用いられる。具体的には、δW及びδTがJPDFの所定の等確率円CEP上の点で表されるという条件の下で(図3参照)、対象配線10の配線抵抗R及び配線容量Cが算出される。対象配線10の単位長さあたりの配線抵抗Rは、次の式(2)で算出される。
本実施の形態によれば、配線管理範囲RNGの決定に際して統計的緩和の手法が用いられる。具体的には、δW及びδTがJPDFの所定の等確率円CEP上の点で表されるという条件の下で(図3参照)、対象配線10の配線抵抗R及び配線容量Cが算出される。対象配線10の単位長さあたりの配線抵抗Rは、次の式(2)で算出される。
式(2):
R=ρ/(W×T)=ρ/{(W0+δW)×(T0+δT)}
R=ρ/(W×T)=ρ/{(W0+δW)×(T0+δT)}
ここで、パラメータρは、電気抵抗率(単位:Ωm)であり、配線材料、温度、不純物の量などに依存する。ここでは、配線材料として銅あるいはアルミニウムが用いられ、温度は25℃であるとする。式(2)で示されるように、配線抵抗Rは、電気抵抗率ρを配線断面積(W×T)で割ることによって得られる。
一方、対象配線10の配線容量Cは、TCAD(Technology CAD)を利用することにより算出される。この時、例えば図1で示されるような配線モデルが用いられ、周囲の層間絶縁膜の物理パラメータ(D1、D2、ε)はセンター条件に設定される。
図7には、以上に説明された条件及び手法で算出される配線抵抗R及び配線容量Cの変動の軌跡ARCが示されている。座標系は、上述のRC座標系である。この軌跡ARCは、δWとδTを等確率円CEP(図3参照)上で変化させた場合の、すなわち、角度θを変化させた場合の配線RCの変動の様子を表している。図7に示されるように、変動の軌跡ARCは、RC座標系においてレンズ形状あるいは楕円形状を有している。配線抵抗Rが最小となるとき、配線容量Cは必ずしも最大とはならない。また、配線抵抗Rが最大となるとき、配線容量Cは必ずしも最小とはならない。このことからも、配線抵抗Rと配線容量Cが単純に逆相で変動するという仮定は好ましくないことが分かる。
図7に示されるように、本実施の形態に係る配線管理範囲RNGは、統計的緩和の条件の下での配線RCの軌跡ARCを包含するように規定される。つまり、配線管理範囲RNGは、軌跡ARCを包含する2次元的な範囲として規定される。そのような配線管理範囲RNGが、製造ばらつきの現実的な傾向を良く反映した有用な指針となる。但し、軌跡ARCの外側の余計なマージンを抑えるため、配線管理範囲RNGの大きさは適度に抑えられることが好適である。また、配線の管理に用いるためには、配線管理範囲RNGは、有限個の点で規定される形状を有していることが好適である。有限個の点で規定される形状としては、例えば“多角形”が挙げられる。
図8は、多角形状を有する配線管理範囲RNGの一例を示している。上述の軌跡ARC上で、配線抵抗Rは、最小値Rmin〜最大値Rmaxの範囲で変動しており、配線容量Cは、最小値Cmin〜最大値Cmaxの範囲で変動しているとする。図8に示されるように、RC座標系における点(Cmin,Rmax)は、第1の点P1である。また、RC座標系における点(Cmax,Rmin)は、第2の点P2である。RC座標系において、これら2つの点P1、P2を対角点として有する長方形RECを定義することができる。この長方形RECは、配線RCの変動の軌跡ARCを明らかに包含している。更に、この長方形RECは、軌跡ARCに接しているため、軌跡ARCを包含する長方形の中でも最小であると言える。従って、この長方形RECを配線管理範囲RNGとして用いることができる。この場合、配線管理範囲RNGは、2個の対角点P1、P2で規定され得る。よって、それら2個の対角点P1、P2を、配線管理範囲RNGを規定する管理パラメータとして記憶装置に格納しておけばよい。
図8で示された配線管理範囲RNGは、長方形RECに包含される多角形のうち最大である。軌跡ARCの外側の余計なマージンを更に削るために、配線管理範囲RNGを長方形RECから更に狭めることも可能である。但し、その場合であっても、配線管理範囲RNGは、軌跡ARCを包含していることが望ましい。言い換えれば、軌跡ARCを包含し、且つ、長方形RECに包含されるような多角形が望ましい。図9は、そのような好適な配線管理範囲RNGの一例を示している。
図9の例では、軌跡ARCを包含し、且つ、長方形RECに包含される「六角形」が、配線管理範囲RNGとして用いられる。この六角形は、6個の点P1〜P6により規定される。このうち対角点P1及びP2は、長方形RECを規定する上述の2点P1及びP2のそれぞれと同じである。また、点P3はC=Cminの直線上に位置し、点P4はR=Rminの直線上に位置しており、点P3と点P4を結ぶ点は軌跡ARCよりも外側に存在している。同様に、点P5はR=Rmaxの直線上に位置し、点P6はC=Cmaxの直線上に位置しており、点P5と点P6を結ぶ点は軌跡ARCよりも外側に存在している。従って、6個の点P1〜P6で規定される六角形状の配線管理範囲RNGは、軌跡ARCを包含する。よって、それら6個の点P1〜P6を、配線管理範囲RNGを規定する管理パラメータとして記憶装置に格納しておけばよい。
このように、図9の例では、配線管理範囲RNGが長方形RECから六角形に狭められている。上述の通り、この六角形も、長方形RECを規定する2点P1、P2を対角点として有している。つまり、2点P1、P2を維持したままで、配線管理範囲RNGが長方形から六角形に狭められていると言える。本例における配線管理範囲RNGは長方形RECよりも小さいので、軌跡ARCの外側のマージンが図8の例の場合よりも小さくなり、好適である。
また、有限個の点で規定される形状は、図8や図9で示されたような“多角形”に限られない。例えば、楕円形も有限個の点で規定され得る。図10は、楕円形状を有する配線管理範囲RNGの一例を示している。図10に示される楕円形は、上述の2点P1及びP2を長軸の点として有しており、他の2点P7及びP8を短軸の点として有している。短軸の点P7及びP8は、楕円形が軌跡ARCを包含するように決定される。このように、楕円形状を有する配線管理範囲RNGは、4個の点P1、P2、P7及びP8で規定され得る。よって、それら4個の点P1、P2、P7及びP8を、配線管理範囲RNGを規定する管理パラメータとして記憶装置に格納しておけばよい。
このように、図10の例では、配線管理範囲RNGが長方形RECから楕円形に変形されている。上述の通り、この楕円形は、長方形RECを規定する上述の2点P1、P2を長軸の点として有している。つまり、2点P1、P2を維持したままで、配線管理範囲RNGが長方形RECから楕円形に変形されていると言える。軌跡ARCはレンズ形状あるいは楕円形状を有するため、楕円形状を有する配線管理範囲RNGを用いることは、余計なマージンを縮小する点で好適である。
尚、図8〜図10のいずれの例においても、配線管理範囲RNGが第1の点P1と第2の点P2を最外周に有していることに留意されたい。これら2点P1、P2を用いることにより、軌跡ARCを包含し、且つ、適度な大きさを有する配線管理範囲RNGを簡単に決定することが可能となる。
図8〜図10で示された例では、対象配線10の配線幅W及び配線厚さTの製造ばらつきだけが考慮されている。これ以外にも、周囲の層間絶縁膜の物理パラメータ(D1,D2,ε)の製造ばらつきを考慮することも可能である。それら物理パラメータ(D1,D2,ε)の製造ばらつきは、対象配線10の配線容量Cに影響を与える。従って、この配線容量Cへの影響を考慮して、配線管理範囲RNGが配線容量Cの軸に沿って少し拡がるように各点を“補正”してもよい。
より詳細には、層間絶縁膜の物理パラメータ(D1,D2,ε)の製造ばらつきの配線容量Cへの影響を表す「補正パラメータ」が与えられる。典型的には、補正パラメータは、補正倍率で与えられる。この補正倍率を用いることにより、各点の配線容量Cが補正される。このとき、配線管理範囲RNGが配線容量Cの軸に沿って拡がるように、各点の配線容量Cの補正方向(増加、減少)が決定される。例えば、最小値Cminはより小さい値Cmin’(補正後最小値)に補正され、最大値Cmaxはより大きい値Cmax’(補正後最大値)に補正される。尚、各点の配線抵抗Rに関しては補正は行われない。
図11は、補正処理により得られる配線管理範囲RNGの一例を示している。図11に示されるように、RC座標系における点(Cmin’,Rmax)は、第1の補正点P1’である。第1の補正点P1’は、補正パラメータを用いて第1の点P1を配線容量Cがより小さくなる方向に補正することにより得られる。また、RC座標系における点(Cmax’,Rmin)は、第2の補正点P2’である。第2の補正点P2’は、補正パラメータを用いて第2の点P2を配線容量Cがより大きくなるように補正することにより得られる。RC座標系において、これら2つの補正点P1’、P2’を対角点として有する長方形REC’を定義することができる。本例では、この長方形REC’が配線管理範囲RNGとして用いられ、その長方形REC’を規定する2個の対角点P1’、P2’が、配線管理範囲RNGを規定する管理パラメータとして記憶装置に格納される。本例における配線管理範囲RNGは、図8で示された長方形状の配線管理範囲RNGが配線容量の方向に拡張されたものに相当する。
図12は、配線管理範囲RNGの他の例を示している。本例の配線管理範囲RNGは、図9で示された六角形状の配線管理範囲RNGを配線容量の方向に拡張することにより得られる。具体的には、本例における六角形は、6個の点P1’、P2’、P3’、P4’、P5’及びP6’により規定される。このうち対角点P1’及びP2’は、長方形REC’を規定する上述の補正点P1’及びP2’のそれぞれと同じである。その他の点P3’、P4’、P5’及びP6’も、図9における点P3、P4、P5及びP6のそれぞれを補正パラメータを用いて同様に補正することにより得られる。本例では、6個の点P1’、P2’、P3’、P4’、P5’及びP6’が、配線管理範囲RNGを規定する管理パラメータとして記憶装置に格納される。尚、図12で示される六角形は、長方形REC’に包含される多角形の一例である。既出の図11の例は、長方形REC’に包含される多角形のうち最大である。軌跡ARCの外側のマージンは、図12の場合の方が小さくなり、好適である。
図13は、楕円形状を有する配線管理範囲RNGの例を示している。図13に示される楕円形は、上述の2個の補正点P1’及びP2’を長軸の点として有しており、他の2点P7’及びP8’を短軸の点として有している。短軸の点P7’及びP8’は、楕円形が補正前の配線管理範囲RNGを包含するように決定される。このように、楕円形状を有する配線管理範囲RNGは、4個の点P1’、P2’、P7’及びP8’で規定され得る。よって、それら4個の点P1’、P2’、P7’及びP8’が、配線管理範囲RNGを規定する管理パラメータとして記憶装置に格納される。
尚、図11〜図13のいずれの例においても、配線管理範囲RNGが第1の補正点P1’と第2の補正点P2’を最外周に有していることに留意されたい。これら2点P1’、P2’を用いることにより、層間絶縁膜の物理パラメータ(D1,D2,ε)の製造ばらつきの影響を反映し、且つ、適度な大きさを有する配線管理範囲RNGを簡単に決定することが可能となる。
3.配線管理範囲RNGの算出例
次に、本実施の形態に係る配線管理範囲RNGの算出方法の一例を説明する。図14は、本実施の形態に係る配線管理範囲RNGの算出方法を示すフローチャートである。
次に、本実施の形態に係る配線管理範囲RNGの算出方法の一例を説明する。図14は、本実施の形態に係る配線管理範囲RNGの算出方法を示すフローチャートである。
配線管理範囲RNGの算出において、配線モデル情報20及びプロセス情報30が用いられる。配線モデル情報20は、図1で示されたような配線モデルを提供する。プロセス情報30は、配線構造の各パラメータの設計値やばらつき分布情報を提供する。ばらつき分布情報は、図2で示されたような製造ばらつきの確率分布に関連する情報を示す。典型的には、製造ばらつきの確率分布は正規分布で表され、ばらつき分布情報はδW、δT、D1、D2、εの各々の標準偏差σを提供する。
(ステップS10)
まず、配線モデル情報20及びプロセス情報30を用いることにより、配線抵抗Rの最大値Rmax及び最小値Rmin、配線容量Cの最大値Cmax及び最小値Cminが算出される。このとき、統計的緩和の条件が考慮される。すなわち、δW及びδTがJPDFの所定の等確率円CEP上の点で表されるという条件の下で(図3参照)、Rmax、Rmin、Cmax、及びCminが算出される。その算出方法として、例えば次のような手法が好適である。
まず、配線モデル情報20及びプロセス情報30を用いることにより、配線抵抗Rの最大値Rmax及び最小値Rmin、配線容量Cの最大値Cmax及び最小値Cminが算出される。このとき、統計的緩和の条件が考慮される。すなわち、δW及びδTがJPDFの所定の等確率円CEP上の点で表されるという条件の下で(図3参照)、Rmax、Rmin、Cmax、及びCminが算出される。その算出方法として、例えば次のような手法が好適である。
例として、配線抵抗Rの最大値Rmaxと最小値Rminの算出方法を説明する。図15には、δWとδTのJPDFの等確率円CEPが示されている。まず、原点O(W0(δW=0)、T0(δT=0))に対応する配線抵抗Rcenterが算出される。また、等確率円CEP上の4点(δW,δT)=(+3σ,0)、(−3σ,0)、(0,+3σ)、(0,−3σ)のそれぞれに対応する配線抵抗RWmax、RWmin、RTmax、RTminが算出される。各配線抵抗Rは、上述の式(2)を用いることにより算出される。
(δW,δT)=(+3σ,0)及び(0,+3σ)の場合、配線断面積はセンター条件より大きいため、配線抵抗RWmax及びRTmaxはRcenterより小さい。一方、(δW,δT)=(−3σ,0)及び(0,−3σ)の場合、配線断面積はセンター条件より小さいため、配線抵抗RWmin及びRTminはRcenterより大きい。配線抵抗RWmax及びRTmaxのそれぞれとRcenterとの差の比率を、αRminとする。また、配線抵抗RWmin及びRTminのそれぞれとRcenterとの差の比率を、αRmaxとする。このとき、比率αRmin及びαRmaxは、次の式(3)で表される。
式(3):
αRmin=(Rcenter−RWmax)/(Rcenter−RTmax)
αRmax=(Rcenter−RWmin)/(Rcenter−RTmin)
αRmin=(Rcenter−RWmax)/(Rcenter−RTmax)
αRmax=(Rcenter−RWmin)/(Rcenter−RTmin)
ここで、図15において、配線抵抗Rが等しくなる点からなる線を考える。そのような線は、以下「抵抗等高線」と参照される。配線抵抗RがRcenterより小さくなる場合の抵抗等高線は、CT_lowで表されている。一方、配線抵抗RがRcenterより大きくなる場合の抵抗等高線は、CT_highで表されている。抵抗等高線CT_lowを直線で近似する場合、その傾きは“−αRmin”で与えられる。同様に、抵抗等高線CT_highを直線で近似する場合、その傾きは“−αRmax”で与えられる。
次に、図16に示されるように、抵抗等高線CT_lowと等確率円CEPとの接点Minが算出される。接点Minは、配線抵抗Rが最小値Rminとなる場合の等確率円CEP上の点である。このときの角度はθminである。同様に、抵抗等高線CT_highと等確率円CEPとの接点Maxが算出される。接点Maxは、配線抵抗Rが最大値Rmaxとなる場合の等確率円CEP上の点である。このときの角度はθmaxである。角度θmin及びθmaxは、次の式(4)で表される。
式(4):
θmin=tan−1(1/αRmin)
θmax=tan−1(1/αRmax)
θmin=tan−1(1/αRmin)
θmax=tan−1(1/αRmax)
角度θmin、θmaxが算出されるため、それぞれに対応する配線抵抗Rの最小値Rmin及び最大値Rmaxを算出することができる。配線容量Cの最小値Cmin及び最大値Cmaxに関しても同様である。但し、配線容量Cは、配線モデルを用いたTCADシミュレーションにより算出される。このとき、周囲の層間絶縁膜の物理パラメータ(D1、D2、ε)はセンター条件に設定される。
このようにして、Rmax、Rmin、Cmax、Cminが算出される。結果として、RC座標系における第1の点P1(Cmin,Rmax)と第2の点P2(Cmax,Rmin)が定まる。図8で示されたような長方形が配線管理範囲RNGとして用いられる場合は、これら2点P1、P2でその長方形を規定することができる。従って、それら2点P1、P2を示す情報が、配線管理範囲情報40として作成される。
(ステップS20)
次に、配線抵抗Rに関して算出された角度θmin、θmaxの中間の角度が算出される。その中間角度としては、次の式(5)で表される2つの角度θmid1、θmid2があり得る。
次に、配線抵抗Rに関して算出された角度θmin、θmaxの中間の角度が算出される。その中間角度としては、次の式(5)で表される2つの角度θmid1、θmid2があり得る。
式(5):
θmid1=(θmax−θmin)/2+θmin
θmid2=(θmax−θmin)/2+θmax
θmid1=(θmax−θmin)/2+θmin
θmid2=(θmax−θmin)/2+θmax
図17は、中間角度θmid1、θmid2、及びそれらに対応する等確率円CEP上の2つの中間点Mid1、Mid2を示している。図17に示されるように、中間点Mid1は、等確率円CEP上の点Minから点Maxへの円弧の中間点である。一方、中間点Mid2は、等確率円CEP上の点Maxから点Minへの円弧の中間点である。
図18は、角度θに依存する配線抵抗Rの変動を示している。横軸は角度θを示し、縦軸は配線抵抗Rを示している。図18に示されるように、配線抵抗Rの変動はほぼサインカーブの形状を有する。角度θがθmaxのとき、配線抵抗Rは最大値Rmaxとなる。一方、角度θがθminのとき、配線抵抗Rは最小値Rminとなる。中間角度θmid1、θmid2は、配線抵抗Rに関して算出された角度θmin、θmaxの中間の角度である。
次に、中間角度θmid1を用いることにより、δW及びδTが中間点mid1で表される場合の配線抵抗R及び配線容量Cが算出される。同様に、中間角度θmid2を用いることにより、δW及びδTが中間点mid2で表される場合の配線抵抗R及び配線容量Cが算出される。ここでも、配線抵抗Rは上述の式(2)により算出され、配線容量CはTCADシミュレーションにより算出される。
図19には、RC座標系と軌跡ARCが示されている。上述の通り、軌跡ARCは、角度θの変化に伴う配線RCの変動の軌跡を表している。RC座標系において、中間角度θmid1に対応する配線抵抗R及び配線容量Cで規定される点は、PM1であるとする。また、RC座標系において、中間角度θmid2に対応する配線抵抗R及び配線容量Cで規定される点は、PM2であるとする。これら点PM1及びPM2は、当然、軌跡ARCの上にのっている。
図19に示されるように、軌跡ARCは楕円形状(あるいはレンズ形状)を有している。点P1(Cmin,Rmax)と点P2(Cmax,Rmin)を結ぶ対角線DIAGを考えたとき、軌跡ARCは、対角線DIAGを挟んで両側にふくらんでいる。対角線DIAG上の点P1(Cmin,Rmax)と点P2(Cmax,Rmin)は、軌跡ARCの長軸の点の近傍に位置する。一方、中間角度に対応する点PM1とPM2は、対角線DIAGに対する軌跡ARCのふくらみが最大になる点の近傍にある。つまり、中間角度に対応する点PM1、PM2は、軌跡ARCの短軸の点の“目安”となる。
(ステップS30)
本実施の形態では、配線管理範囲RNGは、軌跡ARCを包含するように決定される。図19で示されたように、軌跡ARCは、楕円形状を有しており、点P1と点P2を結ぶ対角線DIAGを挟んで両側にふくらんでいる。従って、配線管理範囲RNGも、対角線DIAGを挟んで両側にふくらむように決定されるとよい。ステップS30では、軌跡ARCを包含するのに必要な、配線管理範囲RNGの対角線DIAGに対する幅が決定される。そのために、上述の点PM1、PM2が有用である。
本実施の形態では、配線管理範囲RNGは、軌跡ARCを包含するように決定される。図19で示されたように、軌跡ARCは、楕円形状を有しており、点P1と点P2を結ぶ対角線DIAGを挟んで両側にふくらんでいる。従って、配線管理範囲RNGも、対角線DIAGを挟んで両側にふくらむように決定されるとよい。ステップS30では、軌跡ARCを包含するのに必要な、配線管理範囲RNGの対角線DIAGに対する幅が決定される。そのために、上述の点PM1、PM2が有用である。
図20には、RC座標系における軌跡ARC及び上述の点PM1、PM2が示されている。まず、点PM1と対角線DIAGとの間の距離dist1が算出される。また、点PM2と対角線DIAGとの間の距離dist2が算出される。続いて、距離dist1とdist2との比較が行われ、点PM1、PM2のうち対角線DIAGへの距離が大きい方が第1代表点として選択される。図20の例では、dist1がdist2より大きく、点PM1が第1代表点として選択される。
次に、対角線DIAGを挟んで第1代表点PM1と対称の位置にある点PM3が、第2代表点として算出される。第1代表点PM1と第2代表点PM3は対角線DIAGの両側に位置し、それぞれから対角線DIAGへの距離は等しい値(dist1)である。この距離(dist1)が、配線管理範囲RNGの対角線DIAGに対する幅として用いられる。この幅は、配線管理範囲RNGが軌跡ARCを包含するのに十分である。
次に、図21に示されるように、第1代表点PM1を通って対角線DIAGに平行な線L1と、第2代表点PM3を通って対角線DIAGに平行な線L2が考慮される。図21の例では、線L1の方がRC座標系の原点に近く、線L2の方が原点より遠い。この場合、線L1と線C=Cminとの交差点が点P3として算出され、線L1と線R=Rminとの交差点が点P4として算出される。また、線L2と線R=Rmaxとの交差点が点P5として算出され、線L2と線C=Cmaxとの交差点が点P6として算出される。
以上の計算により、点P1〜P6が決定する。図21に示されるように、点P1〜P6で規定される六角形は軌跡ARCを包含する。従って、既出の図9で示されたように、点P1〜P6で規定される六角形を配線管理範囲RNGとして用いることができる。この場合、6個の点P1〜P6を示す情報が、配線管理範囲情報40として作成される。
また、既出の図10で示されたように、楕円形状を有する配線管理範囲RNGを用いることもできる。この場合、点P1とP2が長軸の点として用いられる。また、上述の第1代表点PM1と第2代表点PM3のそれぞれが、短軸の点(P7、P8)として用いられる。4個の点P1、P2、P7(PM1)、P8(PM3)を示す情報が、配線管理範囲情報40として作成される。
(ステップS40)
以上の計算では、対象配線10の配線幅W及び配線厚さTの製造ばらつきが考慮されている。これに加えて、周囲の層間絶縁膜の物理パラメータ(D1,D2,ε)の製造ばらつきを考慮することも可能である。それら物理パラメータ(D1,D2,ε)の製造ばらつきは、対象配線10の配線容量Cに影響を与える。従って、ステップS40では、層間絶縁膜構造を考慮して各点の配線容量Cの補正が行われる。尚、各点の配線抵抗Rに関しては補正は行われない。
以上の計算では、対象配線10の配線幅W及び配線厚さTの製造ばらつきが考慮されている。これに加えて、周囲の層間絶縁膜の物理パラメータ(D1,D2,ε)の製造ばらつきを考慮することも可能である。それら物理パラメータ(D1,D2,ε)の製造ばらつきは、対象配線10の配線容量Cに影響を与える。従って、ステップS40では、層間絶縁膜構造を考慮して各点の配線容量Cの補正が行われる。尚、各点の配線抵抗Rに関しては補正は行われない。
図22は、ステップS40における補正処理を概念的に示している。図22に示されるように、点P1、P3及びP4は配線容量Cがより小さくなるように補正され、結果として補正点P1’、P3’及びP4’がそれぞれ得られる。例えば、点P1及びP3の配線容量Cmin(最小値)は、より小さい値Cmin’(補正後最小値)に補正される。一方、点P2、P5及びP6は配線容量Cがより大きくなるように補正され、結果として補正点P2’、P5’及びP6’がそれぞれ得られる。例えば、点P2及びP6の配線容量Cmax(最大値)は、より大きい値Cmax’(補正後最大値)に補正される。
この補正において、層間絶縁膜構造に依存する補正パラメータ(補正係数)βmin及びβmaxが用いられる。補正パラメータβminは1より小さく、点P1、P3及びP4の配線容量に補正パラメータβminをかけることによって、補正点P1’、P3’及びP4’の補正後配線容量を算出することができる。一方、補正パラメータβmaxは1より大きく、点P2、P5及びP6の配線容量に補正パラメータβmaxをかけることによって、補正点P2’、P5’及びP6’の補正後配線容量を算出することができる。例えば、上述の補正後最小値Cmin’及び補正後最大値Cmax’は、次の式(6)で与えられる。
式(6):
Cmin’=βmin×Cmin
Cmax’=βmax×Cmax
Cmin’=βmin×Cmin
Cmax’=βmax×Cmax
補正パラメータβmin及びβmaxは、層間絶縁膜の物理パラメータ(D1,D2,ε)の製造ばらつきに基づいて予め決定される。例えば、補正パラメータβminの決定方法は次の通りである。比誘電率εが小さくなるにつれ、また、膜厚D1、D2が大きくなるにつれ、配線容量Cは小さくなる。よって、膜厚D1、D2が所定のばらつき範囲(−3σ〜+3σ)のうち最大値(+3σ)に設定された場合の配線容量Clowがまず算出される。更に、その配線容量Clowとセンター条件での配線容量Ccenterとの比率が、第1の比率として算出される。一方、比誘電率εに関して、所定のばらつき範囲(−3σ〜+3σ)のうち最小値(−3σ)とセンター値との比率が、第2の比率として算出される。そして、算出された第1の比率と第2の比率の組み合わせが、補正パラメータβminとして用いられる。補正パラメータβmaxの場合は、物理パラメータのばらつきが逆に設定される。
既出の図11で示された配線管理範囲RNGが用いられる場合、補正点P1’及びP2’を示す情報が、配線管理範囲情報40として作成される。既出の図12で示された配線管理範囲RNGが用いられる場合、6個の補正点P1’、P2’、P3’、P4’、P5’及びP6’を示す情報が、配線管理範囲情報40として作成される。
以上の処理により、配線管理範囲RNGが算出、決定され、その配線管理範囲RNGを示す配線管理範囲情報40が作成される。例えば、配線管理範囲情報40は、配線管理範囲RNGの形状(多角形や楕円形)を規定するために必要な点(P1、P2等)を示す。このような配線管理範囲情報40を利用することにより、半導体装置に含まれる配線の製造ばらつきを管理することができる。配線管理範囲情報40は、配線の製造ばらつきを管理するのに有用な「プロセス管理用データ」であると言える。
4.プロセス管理
図23は、本実施の形態に係るプロセス管理システム1の構成を示すブロック図である。プロセス管理システム1は、コンピュータにより実現され、記憶装置2、処理装置3、入力装置4及び出力装置5を備えている。記憶装置2はRAMやHDDを含む。処理装置3はCPUを含む。入力装置4はキーボードやマウスを含む。出力装置5はディスプレイやプリンタを含む。
図23は、本実施の形態に係るプロセス管理システム1の構成を示すブロック図である。プロセス管理システム1は、コンピュータにより実現され、記憶装置2、処理装置3、入力装置4及び出力装置5を備えている。記憶装置2はRAMやHDDを含む。処理装置3はCPUを含む。入力装置4はキーボードやマウスを含む。出力装置5はディスプレイやプリンタを含む。
処理装置3は、プロセス管理プログラムPROGを実行する。プロセス管理プログラムPROGは、コンピュータにより実行されるソフトウェアプログラムである。典型的には、プロセス管理プログラムPROGは、コンピュータ読み取り可能な記録媒体に記録され、処理装置3により読み込まれる。処理装置3がプロセス管理プログラムPROGを実行することにより、本実施の形態に係るプロセス管理が実現される。
図24は、本実施の形態に係る半導体装置の開発・製造方法を示すフローチャートである。図24を参照して、本実施の形態に係るプロセス管理を説明する。
(ステップS100)
まず、プロセスの開発が行われる。このとき、プロセス仕様に基づいてプロセス情報30が作成され、記憶装置2に格納される。
まず、プロセスの開発が行われる。このとき、プロセス仕様に基づいてプロセス情報30が作成され、記憶装置2に格納される。
(ステップS200)
次に、プロセス仕様に基づいて配線モデルが作成される。配線モデルは、図1で示されたようなモデルである。あるいは、特許文献1(特開2003−108622号公報)に記載されているような配線モデルが作成されてもよい。配線モデルを示す配線モデル情報20が作成され、記憶装置2に格納される。
次に、プロセス仕様に基づいて配線モデルが作成される。配線モデルは、図1で示されたようなモデルである。あるいは、特許文献1(特開2003−108622号公報)に記載されているような配線モデルが作成されてもよい。配線モデルを示す配線モデル情報20が作成され、記憶装置2に格納される。
(ステップS300)
次に、図23で示されたプロセス管理システム1が、配線管理範囲RNGを規定する。そのために、処理装置3はプロセス管理プログラムPROGを実行する。プロセス管理システム1は、記憶装置2に格納された配線モデル情報20及びプロセス情報30に基づき、上述の手法に従って配線管理範囲RNGを算出する(図14:ステップS10〜S40参照)。その結果、配線管理範囲RNGを示す配線管理範囲情報40(プロセス管理用データ)が作成される。作成された配線管理範囲情報40は、記憶装置2に格納される。また、配線管理範囲情報40は、コンピュータ読み取り可能な記録媒体に記録されてもよい。
次に、図23で示されたプロセス管理システム1が、配線管理範囲RNGを規定する。そのために、処理装置3はプロセス管理プログラムPROGを実行する。プロセス管理システム1は、記憶装置2に格納された配線モデル情報20及びプロセス情報30に基づき、上述の手法に従って配線管理範囲RNGを算出する(図14:ステップS10〜S40参照)。その結果、配線管理範囲RNGを示す配線管理範囲情報40(プロセス管理用データ)が作成される。作成された配線管理範囲情報40は、記憶装置2に格納される。また、配線管理範囲情報40は、コンピュータ読み取り可能な記録媒体に記録されてもよい。
(ステップS400)
次に、半導体装置の回路設計及び回路検証が実施される。回路設計及び回路検証は、コンピュータを利用した周知の手法により行われる。回路検証では、設計回路の遅延検証やタイミング検証が行われる。その遅延検証やタイミング検証において、本実施の形態に係る配線管理範囲RNGをコーナー条件として利用することも可能である。
次に、半導体装置の回路設計及び回路検証が実施される。回路設計及び回路検証は、コンピュータを利用した周知の手法により行われる。回路検証では、設計回路の遅延検証やタイミング検証が行われる。その遅延検証やタイミング検証において、本実施の形態に係る配線管理範囲RNGをコーナー条件として利用することも可能である。
(ステップS500)
次に、設計された半導体装置が実際に製造される。
次に、設計された半導体装置が実際に製造される。
(ステップS600)
次に、製造された半導体装置に搭載されているチェック回路やTEG(Test Element Group)のモニタリングが実施される。具体的には、チェック回路やTEGに含まれる配線の配線抵抗R及び配線容量Cが実測される。配線抵抗Rと配線容量Cの実測値は、実測データ50として記憶装置2に格納される。
次に、製造された半導体装置に搭載されているチェック回路やTEG(Test Element Group)のモニタリングが実施される。具体的には、チェック回路やTEGに含まれる配線の配線抵抗R及び配線容量Cが実測される。配線抵抗Rと配線容量Cの実測値は、実測データ50として記憶装置2に格納される。
プロセス管理システム1は、配線管理範囲情報40と実測データ50を用いることにより、配線管理範囲RNGと配線RCの実測値との比較を行う。このとき、配線RCの実測値は、RC座標系において配線管理範囲RNGと比較される。これにより、配線RCの実測値が配線管理範囲RNGの中に含まれているか否かチェックすることが可能である。つまり、配線管理範囲RNGは、配線RCのコーナー条件として用いられる。尚、配線管理範囲RNGが有限個の点で規定される多角形や楕円形の場合、チェックが容易となり、好適である。
プロセス管理システム1は、RC座標系における配線管理範囲RNGと配線RCの実測値を、ディスプレイ(出力装置5)に表示することもできる。ユーザは、その表示を参照することにより、配線管理範囲RNGと配線RCの実測値との比較を行うことができる。つまり、ユーザは、配線RCの実測値が配線管理範囲RNGの中に含まれているか否かチェックすることができる。
上記比較の結果は、プロセスや配線モデルにフィードバックすることができる。例えば、配線RCの実測値が配線管理範囲RNGから逸脱している場合、プロセスあるいは配線モデルに何らかの欠陥があることも考えられる。従って、必要に応じてプロセスあるいは配線モデルの変更や改善が行われる。あるいは、配線管理範囲RNGが実測値の分布と比較して大き過ぎる場合、配線管理範囲RNGがより狭くなるように、プロセス情報30を変更することも可能である。このように、配線管理範囲RNGは、プロセスや配線モデルの妥当性を検証する上でも有用である。
プロセスが変更される場合、処理は上述のステップS100に戻る。配線モデルが変更される場合、処理は上述のステップS200に戻る。このフィードバックに伴って配線モデル情報20やプロセス情報30が変更(更新)された場合、配線管理範囲RNGも変更(更新)される。それ以降、新たな配線管理範囲RNGが用いられる。
(ステップS700)
ステップS700では、製造された半導体装置のテストが行われる。テスト結果がフェイルの場合、処理は上述のステップS400に戻り、回路設計が再度実施される。あるいは、処理は上述のステップS100に戻り、プロセスが変更される。また、ステップS600における比較の結果に基づいて、製造された半導体装置を選別することもできる。例えば、配線RCの実測値が配線管理範囲RNGから逸脱している場合、製造された半導体装置は不良品と判定される。このように、配線管理範囲RNGを生産ラインの管理に用いることもできる。
ステップS700では、製造された半導体装置のテストが行われる。テスト結果がフェイルの場合、処理は上述のステップS400に戻り、回路設計が再度実施される。あるいは、処理は上述のステップS100に戻り、プロセスが変更される。また、ステップS600における比較の結果に基づいて、製造された半導体装置を選別することもできる。例えば、配線RCの実測値が配線管理範囲RNGから逸脱している場合、製造された半導体装置は不良品と判定される。このように、配線管理範囲RNGを生産ラインの管理に用いることもできる。
図25は、配線RCの実測値と配線管理範囲RNGの実際の例を示している。図25の例では、既出の図12で示された六角形の配線管理範囲RNGが用いられている。図25から分かるように、本実施の形態に係る配線管理範囲RNGは、配線RCの製造ばらつきの現実の傾向をよく反映できている。このような配線管理範囲RNGを利用することによって、高精度のプロセス管理が実現される。本実施の形態に係る配線管理範囲RNGは、配線の製造ばらつきを管理する上で有用な「指針」となる。
以上、本発明の実施の形態が添付の図面を参照することにより説明された。但し、本発明は、上述の実施の形態に限定されず、要旨を逸脱しない範囲で当業者により適宜変更され得る。
例えば、本発明は、寄生抵抗や寄生容量(寄生RC)を有する抵抗デバイスや容量デバイスに適用することも可能である。この場合、配線幅や配線厚さの代わりに、寄生RCに寄与するデバイスパラメータの製造ばらつきを考慮すればよい。所定のデバイスモデルとプロセス情報に基づいて、当該デバイスの寄生RCが算出される。このとき、統計的緩和が考慮される。つまり、寄生RCに寄与するパラメータの製造ばらつきが同時確率密度関数の所定の等確率円上の点で表されるという条件の下で、寄生RCが算出される。そして、算出された寄生RCの軌跡に基づいて、製造ばらつきに起因する寄生RCの変動範囲(配線管理範囲RNGに相当)が規定される。その変動範囲は、寄生抵抗を第1軸にとり寄生容量を第2軸にとった座標系において二次元的に規定される。配線の場合と同様に、このような変動範囲を用いることによって、当該デバイスの製造ばらつきを管理することが可能となる。
1 プロセス管理システム
2 記憶装置
3 処理装置
4 入力装置
5 出力装置
10 対象配線
20 配線モデル情報
30 プロセス情報
40 配線管理範囲情報
50 実測データ
CEP 等確率円
ARC RC軌跡
RNG 配線管理範囲
DIAG 対角線
PROG プロセス管理プログラム
2 記憶装置
3 処理装置
4 入力装置
5 出力装置
10 対象配線
20 配線モデル情報
30 プロセス情報
40 配線管理範囲情報
50 実測データ
CEP 等確率円
ARC RC軌跡
RNG 配線管理範囲
DIAG 対角線
PROG プロセス管理プログラム
Claims (16)
- 半導体装置に含まれる配線の製造ばらつきを管理するためのプロセス管理方法であって、
(A)前記配線の幅及び厚さの製造ばらつきが同時確率密度関数(JPDF:Joint Probability Density Function)の所定の等確率円上の点で表されるという条件の下で、前記配線に関する配線抵抗及び配線容量を算出することと、
(B)前記算出された配線抵抗及び配線容量に基づいて、製造ばらつきに起因する配線抵抗及び配線容量の変動範囲を規定することと
を含み、
前記変動範囲は、配線抵抗を第1軸にとり配線容量を第2軸にとった座標系において二次元的に規定される
プロセス管理方法。 - 請求項1に記載のプロセス管理方法であって、
(C)前記半導体装置を製造することと、
(D)前記製造された半導体装置に含まれる配線の配線抵抗及び配線容量を、前記座標系において前記変動範囲と比較すること
を更に含む
プロセス管理方法。 - 請求項2に記載のプロセス管理方法であって、
(E)前記比較の結果に基づいて、プロセスあるいは前記配線のモデルを変更することを更に含む
プロセス管理方法。 - 請求項1乃至3のいずれか一項に記載のプロセス管理方法であって、
前記変動範囲は、前記条件の下での配線抵抗及び配線容量の変動の軌跡を包含する
プロセス管理方法。 - 請求項4に記載のプロセス管理方法であって、
前記条件の下で算出される配線抵抗の最大値及び最小値がそれぞれRmax及びRminであり、
前記条件の下で算出される配線容量の最大値及び最小値がそれぞれCmax及びCminであり、
前記座標系において前記Rmaxと前記Cminで示される点は第1の点であり、
前記座標系において前記Rminと前記Cmaxで示される点は第2の点であり、
前記変動範囲は、前記第1の点と前記第2の点を含む
プロセス管理方法。 - 請求項5に記載のプロセス管理方法であって、
前記変動範囲は、前記第1の点と前記第2の点とを対角点として有する長方形に包含される多角形である
プロセス管理方法。 - 請求項6に記載のプロセス管理方法であって、
前記変動範囲は、前記第1の点と前記第2の点とを対角点として有する六角形である
プロセス管理方法。 - 請求項5に記載のプロセス管理方法であって、
前記変動範囲は、前記第1の点と前記第2の点とを長軸の点として有する楕円形である
プロセス管理方法。 - 請求項5に記載のプロセス管理方法であって、
層間絶縁膜の物理パラメータの製造ばらつきの配線容量への影響を表すパラメータが補正パラメータであり、
前記座標系において、前記補正パラメータを用いて前記第1の点を配線容量がより小さくなる方向に補正することにより得られる点が第1の補正点であり、
前記座標系において、前記補正パラメータを用いて前記第2の点を配線容量がより大きくなる方向に補正することにより得られる点が第2の補正点であり、
前記変動範囲は、前記第1の補正点と前記第2の補正点を含む
プロセス管理方法。 - 請求項9に記載のプロセス管理方法であって、
前記変動範囲は、前記第1の補正点と前記第2の補正点とを対角点として有する長方形に包含される多角形である
プロセス管理方法。 - 請求項10に記載のプロセス管理方法であって、
前記変動範囲は、前記第1の補正点と前記第2の補正点とを対角点として有する六角形である
プロセス管理方法。 - 請求項9に記載のプロセス管理方法であって、
前記変動範囲は、前記第1の補正点と前記第2の補正点とを長軸の点として有する楕円形である
プロセス管理方法。 - 半導体装置に含まれる配線の製造ばらつきを管理するためのプロセス管理用データが記録されたコンピュータ読み取り可能な記録媒体であって、
前記プロセス管理用データは、前記半導体装置に含まれる配線に関して、製造ばらつきに起因する配線抵抗及び配線容量の変動範囲を示し、
前記変動範囲は、配線抵抗を第1軸にとり配線容量を第2軸にとった座標系において二次元的に規定されている
記録媒体。 - 請求項13に記載の記録媒体であって、
前記変動範囲は、前記配線の幅及び厚さの製造ばらつきが同時確率密度関数(JPDF:Joint Probability Density Function)の所定の等確率円上の点で表されるという条件の下での配線抵抗及び配線容量の変動の軌跡を包含する
記録媒体。 - 請求項13又は14に記載の記録媒体であって、
製造された前記半導体装置に含まれる配線の配線抵抗及び配線容量が、前記座標系において前記変動範囲と比較される
記録媒体。 - 半導体装置に含まれるデバイスの製造ばらつきを管理するためのプロセス管理方法であって、
(A)前記デバイスの寄生抵抗及び寄生容量に寄与するパラメータの製造ばらつきが同時確率密度関数(JPDF:Joint Probability Density Function)の所定の等確率円上の点で表されるという条件の下で、前記デバイスの寄生抵抗及び寄生容量を算出することと、
(B)前記算出された寄生抵抗及び寄生容量に基づいて、製造ばらつきに起因する寄生抵抗及び寄生容量の変動範囲を規定することと
を含み、
前記変動範囲は、寄生抵抗を第1軸にとり寄生容量を第2軸にとった座標系において二次元的に規定される
プロセス管理方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008133868A JP2009283647A (ja) | 2008-05-22 | 2008-05-22 | 半導体装置のプロセス管理方法及びプロセス管理用データ |
US12/453,336 US20090291514A1 (en) | 2008-05-22 | 2009-05-07 | Process management method and process management data for semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008133868A JP2009283647A (ja) | 2008-05-22 | 2008-05-22 | 半導体装置のプロセス管理方法及びプロセス管理用データ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009283647A true JP2009283647A (ja) | 2009-12-03 |
Family
ID=41342419
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008133868A Pending JP2009283647A (ja) | 2008-05-22 | 2008-05-22 | 半導体装置のプロセス管理方法及びプロセス管理用データ |
Country Status (2)
Country | Link |
---|---|
US (1) | US20090291514A1 (ja) |
JP (1) | JP2009283647A (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10776552B2 (en) * | 2016-12-05 | 2020-09-15 | Synopsys, Inc. | Nano-wire resistance model |
US10685163B2 (en) | 2017-03-01 | 2020-06-16 | Synopsys, Inc. | Computationally efficient nano-scale conductor resistance model |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003108622A (ja) * | 2001-09-27 | 2003-04-11 | Nec Corp | 配線モデル化手法、配線モデル、配線モデルの抽出方法及び配線設計手法 |
JP2005011892A (ja) * | 2003-06-17 | 2005-01-13 | Matsushita Electric Ind Co Ltd | Lsiの設計マージンの設定方法 |
JP2005100458A (ja) * | 2000-03-17 | 2005-04-14 | Matsushita Electric Ind Co Ltd | Lsiの検査方法 |
JP2005190262A (ja) * | 2003-12-26 | 2005-07-14 | Renesas Technology Corp | 半導体集積回路の設計方法 |
JP2006209702A (ja) * | 2005-01-31 | 2006-08-10 | Nec Electronics Corp | 半導体装置設計プログラム |
JP2008028161A (ja) * | 2006-07-21 | 2008-02-07 | Nec Electronics Corp | 半導体装置の設計方法及び設計システム |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7152215B2 (en) * | 2002-06-07 | 2006-12-19 | Praesagus, Inc. | Dummy fill for integrated circuits |
JP2007172258A (ja) * | 2005-12-21 | 2007-07-05 | Matsushita Electric Ind Co Ltd | タイミング検証方法及びレイアウト最適化方法 |
JP4969416B2 (ja) * | 2007-11-12 | 2012-07-04 | ラピスセミコンダクタ株式会社 | 動作タイミング検証装置及びプログラム |
-
2008
- 2008-05-22 JP JP2008133868A patent/JP2009283647A/ja active Pending
-
2009
- 2009-05-07 US US12/453,336 patent/US20090291514A1/en not_active Abandoned
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005100458A (ja) * | 2000-03-17 | 2005-04-14 | Matsushita Electric Ind Co Ltd | Lsiの検査方法 |
JP2003108622A (ja) * | 2001-09-27 | 2003-04-11 | Nec Corp | 配線モデル化手法、配線モデル、配線モデルの抽出方法及び配線設計手法 |
JP2005011892A (ja) * | 2003-06-17 | 2005-01-13 | Matsushita Electric Ind Co Ltd | Lsiの設計マージンの設定方法 |
JP2005190262A (ja) * | 2003-12-26 | 2005-07-14 | Renesas Technology Corp | 半導体集積回路の設計方法 |
JP2006209702A (ja) * | 2005-01-31 | 2006-08-10 | Nec Electronics Corp | 半導体装置設計プログラム |
JP2008028161A (ja) * | 2006-07-21 | 2008-02-07 | Nec Electronics Corp | 半導体装置の設計方法及び設計システム |
Also Published As
Publication number | Publication date |
---|---|
US20090291514A1 (en) | 2009-11-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7757195B2 (en) | Methods and systems for implementing dummy fill for integrated circuits | |
JP4511598B2 (ja) | 集積回路設計の層、領域またはセルであるオブジェクトを選択的にスケーリングするための方法、システム、およびプログラム | |
US7325206B2 (en) | Electronic design for integrated circuits based process related variations | |
US8307310B2 (en) | Pattern generating method, method of manufacturing semiconductor device, computer program product, and pattern-shape-determination-parameter generating method | |
JP4675249B2 (ja) | 位置依存変動量計算方法並びに回路解析方法 | |
US8185856B2 (en) | Manufacturing method, manufacturing program and manufacturing system for adjusting signal delay in a semiconductor device | |
JP2010506336A (ja) | 電子設計自動化における特性 | |
JP5676476B2 (ja) | 集積回路の物理的配置を最適化するためのリソグラフィ装置の照明条件セットの選択方法 | |
US20080077894A1 (en) | Method for generating a design rule map having spatially varying overlay budget | |
JP2009021378A (ja) | 半導体集積回路の生産方法、設計方法及び設計システム | |
US20120047479A1 (en) | Incremental Layout Analysis | |
US7844939B2 (en) | Mask pattern correction program and system | |
JP2012252055A (ja) | マスク検査方法、マスク作製方法および半導体装置の製造方法 | |
US20120198393A1 (en) | Lithography verification apparatus and lithography simulation program | |
TW202221554A (zh) | 設計規則檢查方法 | |
JP2009283647A (ja) | 半導体装置のプロセス管理方法及びプロセス管理用データ | |
JP2008028161A (ja) | 半導体装置の設計方法及び設計システム | |
US20150143317A1 (en) | Determination Of Electromigration Features | |
US9135391B2 (en) | Determination of electromigration susceptibility based on hydrostatic stress analysis | |
US20160070847A1 (en) | Pattern dimension calculation method, simulation apparatus, computer-readable recording medium and method of manufacturing a semiconductor device | |
JP4594994B2 (ja) | マスクパターンデータ生成方法、マスクの製造方法、半導体装置の製造方法及びパターンデータ生成プログラム | |
KR20230099054A (ko) | 광 근접 보정 방법, 그것을 이용하는 마스크 제작 방법 및 반도체 칩 제조 방법 | |
US20120065765A1 (en) | Detecting dose and focus variations during photolithography | |
US20180342429A1 (en) | Method for assessing the usability of an exposed and developed semiconductor wafer | |
JP2008218666A (ja) | 半導体装置の評価方法及び評価システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110315 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130520 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130523 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20131002 |