JP2001338007A - 回路シミュレーションのためのパラメータ抽出方法及びパラメータ抽出装置、並びに回路シミュレーションシステム - Google Patents
回路シミュレーションのためのパラメータ抽出方法及びパラメータ抽出装置、並びに回路シミュレーションシステムInfo
- Publication number
- JP2001338007A JP2001338007A JP2000160106A JP2000160106A JP2001338007A JP 2001338007 A JP2001338007 A JP 2001338007A JP 2000160106 A JP2000160106 A JP 2000160106A JP 2000160106 A JP2000160106 A JP 2000160106A JP 2001338007 A JP2001338007 A JP 2001338007A
- Authority
- JP
- Japan
- Prior art keywords
- parameter
- extracting
- parameters
- capacitance
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【課題】 電子回路を構成する素子だけでなく、寄生素
子の製造ばらつきを考慮し、回路シミュレーションの精
度を向上させる。 【解決手段】 製造ラインにおいて電子回路を含むウエ
ハからインラインデータをモニタリングし、回路シミュ
レーションのためのパラメータを抽出するパラメータ抽
出方法及び装置である。インライン測定部１０はウエハ
中に形成されたモニター装置から電圧対電流特性の測定
データを測定し第１のデータベースメモリ２１に保存す
る。各抽出部１１−１５により第１のデータベースメモ
リ２１に保存されたデータに基づいて抽出されたアクテ
ィブ素子の構造パラメータ、ＡＣパラメータ及びＤＣパ
ラメータと、パッシブ素子の素子パラメータと、寄生素
子の素子パラメータとが第２のデータベースメモリ２２
に保存され、これに基づいてパラメータセット生成部１
６は電子回路を統計的に解析して回路シミュレーション
に必要な特定のパラメータのセットを生成する。
子の製造ばらつきを考慮し、回路シミュレーションの精
度を向上させる。 【解決手段】 製造ラインにおいて電子回路を含むウエ
ハからインラインデータをモニタリングし、回路シミュ
レーションのためのパラメータを抽出するパラメータ抽
出方法及び装置である。インライン測定部１０はウエハ
中に形成されたモニター装置から電圧対電流特性の測定
データを測定し第１のデータベースメモリ２１に保存す
る。各抽出部１１−１５により第１のデータベースメモ
リ２１に保存されたデータに基づいて抽出されたアクテ
ィブ素子の構造パラメータ、ＡＣパラメータ及びＤＣパ
ラメータと、パッシブ素子の素子パラメータと、寄生素
子の素子パラメータとが第２のデータベースメモリ２２
に保存され、これに基づいてパラメータセット生成部１
６は電子回路を統計的に解析して回路シミュレーション
に必要な特定のパラメータのセットを生成する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体製造工程に
おけるモニタリング技術と回路シミュレーションへのモ
ニタリングデータの活用技術に関するものであって、回
路シミュレーションのためのパラメータ抽出方法及びパ
ラメータ抽出装置、並びに回路シミュレーションシステ
ムに関する。
おけるモニタリング技術と回路シミュレーションへのモ
ニタリングデータの活用技術に関するものであって、回
路シミュレーションのためのパラメータ抽出方法及びパ
ラメータ抽出装置、並びに回路シミュレーションシステ
ムに関する。
【０００２】
【従来の技術】設計者が電子回路を含むＬＳＩ設計を行
うとき、プロセスからデザインルールを提供してもらっ
て初めて実際のシリコンチップで動作するＩＣやＬＳＩ
が設計できる。デザインルールには電子回路のレイアウ
トを行うためのレイアウトルールのほかに回路シミュレ
ーションを行うためのＳＰＩＣＥパラメータが含まれ
る。設計者は設計時に製造ばらつきを考慮して回路動作
にマージンを持たせた設計を行うが、製造ばらつきの情
報はプロセス側から供給されるＳＰＩＣＥパラメータが
持っている。具体的には、例えば製造ばらつきのセンタ
ー値をあらわす「ティピカル（Typical）パラメー
タ」、回路動作が遅い方向にシフトすることが予想され
る「スロー（Slow）パラメータ」、回路動作が速い方向
にシフトすることが予想される「ファースト（Fast）パ
ラメータ」の三種類を１セットとして用意したものがあ
る。設計者はすべてのパラメータで回路シミュレーショ
ンを行い動作確認を行う。
うとき、プロセスからデザインルールを提供してもらっ
て初めて実際のシリコンチップで動作するＩＣやＬＳＩ
が設計できる。デザインルールには電子回路のレイアウ
トを行うためのレイアウトルールのほかに回路シミュレ
ーションを行うためのＳＰＩＣＥパラメータが含まれ
る。設計者は設計時に製造ばらつきを考慮して回路動作
にマージンを持たせた設計を行うが、製造ばらつきの情
報はプロセス側から供給されるＳＰＩＣＥパラメータが
持っている。具体的には、例えば製造ばらつきのセンタ
ー値をあらわす「ティピカル（Typical）パラメー
タ」、回路動作が遅い方向にシフトすることが予想され
る「スロー（Slow）パラメータ」、回路動作が速い方向
にシフトすることが予想される「ファースト（Fast）パ
ラメータ」の三種類を１セットとして用意したものがあ
る。設計者はすべてのパラメータで回路シミュレーショ
ンを行い動作確認を行う。
【０００３】また、より素子の製造ばらつきを現実的に
表そうと、複数のＳＰＩＣＥパラメータを抽出しておい
て統計的に処理して抽出する、「ワーストケースモデ
ル」と呼ばれるパラメータセットの生成法も提案されて
用いられている（例えば、従来技術文献１「P. Touhy e
t al.，”Realistic Worst-Case Parameters for Circu
it Simulation”，IEE Proceedings，Vol.134，PtI, N
o.5, Oct. 1987, pp.137-140」参照。)。
表そうと、複数のＳＰＩＣＥパラメータを抽出しておい
て統計的に処理して抽出する、「ワーストケースモデ
ル」と呼ばれるパラメータセットの生成法も提案されて
用いられている（例えば、従来技術文献１「P. Touhy e
t al.，”Realistic Worst-Case Parameters for Circu
it Simulation”，IEE Proceedings，Vol.134，PtI, N
o.5, Oct. 1987, pp.137-140」参照。)。
【０００４】このパラメータセットの生成法では、上記
「Ｓｌｏｗ−Ｔｙｐ−Ｆａｓｔパラメータ」と同様に、
設計者はすべてのパラメータを用いて、回路シミュレー
ションを行い動作確認をする。ただし、「ワーストケー
スモデル」は、多数のパラメータセットができるため、
回路シミュレーションに時間がかかるという欠点がある
ため、米国特許第５，７９０，４３６号特許明細書で
は、電子回路を構成する“要素回路”の回路シミュレー
ションをした後、その結果から「ベストケース（Best-c
ase）」「ワーストケース（Worst-Case）」のパラメー
タを生成してシミュレーション回数を減らす工夫がなさ
れている。
「Ｓｌｏｗ−Ｔｙｐ−Ｆａｓｔパラメータ」と同様に、
設計者はすべてのパラメータを用いて、回路シミュレー
ションを行い動作確認をする。ただし、「ワーストケー
スモデル」は、多数のパラメータセットができるため、
回路シミュレーションに時間がかかるという欠点がある
ため、米国特許第５，７９０，４３６号特許明細書で
は、電子回路を構成する“要素回路”の回路シミュレー
ションをした後、その結果から「ベストケース（Best-c
ase）」「ワーストケース（Worst-Case）」のパラメー
タを生成してシミュレーション回数を減らす工夫がなさ
れている。
【０００５】また、数多くのＳＰＩＣＥパラメータを抽
出することにも非常に時間を要するので、例えば、従来
技術文献２「安田ほか，”多変量解析を用いたＷｏｒｓ
ｔＣａｓｅ ＭＯＳＦＥＴ Ｍｏｄｅｌ Ｐａｒａｍｅ
ｔｅｒ決定方法の開発”，電子情報通信学会技術報告，
ＳＤＭ９６−１２２，ｐｐ．２７−３３，１９９６年１
１月」や従来技術文献３「D. Auvergne et al., "A sta
tistical method for the analysis of CMOS process f
luctuation on dynamic performance", IEEE1997 Inter
national Conference on Microelectronics Test Struc
tures, Vol.10, March 1997」では、パラメータ抽出が
不要なインラインモニター値を活用したパラメータセッ
トの生成方法などが提案されている。
出することにも非常に時間を要するので、例えば、従来
技術文献２「安田ほか，”多変量解析を用いたＷｏｒｓ
ｔＣａｓｅ ＭＯＳＦＥＴ Ｍｏｄｅｌ Ｐａｒａｍｅ
ｔｅｒ決定方法の開発”，電子情報通信学会技術報告，
ＳＤＭ９６−１２２，ｐｐ．２７−３３，１９９６年１
１月」や従来技術文献３「D. Auvergne et al., "A sta
tistical method for the analysis of CMOS process f
luctuation on dynamic performance", IEEE1997 Inter
national Conference on Microelectronics Test Struc
tures, Vol.10, March 1997」では、パラメータ抽出が
不要なインラインモニター値を活用したパラメータセッ
トの生成方法などが提案されている。
【０００６】なお、本明細書において、インラインと
は、製造ライン中であるという意味であり、インライン
データとは、複数のプロセスを含む半導体素子の製造ラ
インでの（すなわち、製造中に）デバイス特性をモニタ
リングしたときの得られたデータをいう。
は、製造ライン中であるという意味であり、インライン
データとは、複数のプロセスを含む半導体素子の製造ラ
インでの（すなわち、製造中に）デバイス特性をモニタ
リングしたときの得られたデータをいう。
【０００７】
【発明が解決しようとする課題】現在、ＬＳＩやＵＬＳ
Ｉにおいて、特にデジタル回路の特性を決定付けている
のはトランジスタなどの能動素子と、配線等の寄生素子
（受動素子）である。その影響の度合いは、ほとんど同
程度、又は場合によっては寄生素子の方が大きくなって
きている。また、ＬＳＩやＵＬＳＩに搭載されるアナロ
グ回路や、純粋なリニアＩＣのようなアナログＩＣにお
いては、受動素子は重要な機能素子であり、同時に配線
が持つ寄生容量や抵抗も機能素子として働いてしまうの
で回路設計においてはそれらに繊細な注意を払う。これ
らの寄生素子もトランジスタなどの能動素子と同様に製
造ばらつきの影響を受け、回路特性の変動要因となるの
である。
Ｉにおいて、特にデジタル回路の特性を決定付けている
のはトランジスタなどの能動素子と、配線等の寄生素子
（受動素子）である。その影響の度合いは、ほとんど同
程度、又は場合によっては寄生素子の方が大きくなって
きている。また、ＬＳＩやＵＬＳＩに搭載されるアナロ
グ回路や、純粋なリニアＩＣのようなアナログＩＣにお
いては、受動素子は重要な機能素子であり、同時に配線
が持つ寄生容量や抵抗も機能素子として働いてしまうの
で回路設計においてはそれらに繊細な注意を払う。これ
らの寄生素子もトランジスタなどの能動素子と同様に製
造ばらつきの影響を受け、回路特性の変動要因となるの
である。
【０００８】ところが、製造ばらつきをＳＰＩＣＥパラ
メータに取り込んできた従来例は、トランジスタなどの
能動素子のパラメータを扱ったものばかりであり、寄生
素子などを取り扱った例はほとんどなかった。従って、
十分、製造ばらつきを考慮した精度の良い回路シミュレ
ーションができなかった。
メータに取り込んできた従来例は、トランジスタなどの
能動素子のパラメータを扱ったものばかりであり、寄生
素子などを取り扱った例はほとんどなかった。従って、
十分、製造ばらつきを考慮した精度の良い回路シミュレ
ーションができなかった。
【０００９】本発明の目的は以上の問題点を解決し、電
子回路を構成する素子だけでなく、寄生素子の製造ばら
つきを考慮し、回路シミュレーションの精度を向上する
ことができる、回路シミュレーションのためのパラメー
タ抽出方法及びパラメータ抽出装置、並びに回路シミュ
レーションシステムを提供することにある。
子回路を構成する素子だけでなく、寄生素子の製造ばら
つきを考慮し、回路シミュレーションの精度を向上する
ことができる、回路シミュレーションのためのパラメー
タ抽出方法及びパラメータ抽出装置、並びに回路シミュ
レーションシステムを提供することにある。
【００１０】
【課題を解決するための手段】本発明に係る請求項１記
載の回路シミュレーションのためのパラメータ抽出方法
は、製造ラインにおいて電子回路を含むウエハから、上
記電子回路の特性データであるインラインデータをモニ
タリングし、回路シミュレーションのためのパラメータ
を抽出するパラメータ抽出方法において、上記ウエハ中
に形成されたモニター装置から電圧対電流特性の測定デ
ータを測定するステップと、上記測定データを第１のデ
ータベースメモリに保存するステップと、上記第１のデ
ータベースメモリに保存されたデータに基づいてアクテ
ィブ素子の構造パラメータを抽出するステップと、上記
第１のデータベースメモリに保存されたデータに基づい
てアクティブ素子のＡＣパラメータを抽出するステップ
と、上記第１のデータベースメモリに保存されたデータ
と、上記抽出された構造パラメータ及びＡＣパラメータ
とに基づいてアクティブ素子のＤＣパラメータを抽出す
るステップと、上記第１のデータベースメモリに保存さ
れたデータに基づいてパッシブ素子の抵抗パラメータ及
び容量パラメータを含む素子パラメータを抽出するステ
ップと、上記第１のデータベースメモリに保存されたデ
ータに基づいて寄生素子の抵抗パラメータ及び容量パラ
メータを含む素子パラメータを抽出するステップと、上
記抽出されたアクティブ素子の構造パラメータ、ＡＣパ
ラメータ及びＤＣパラメータと、上記抽出されたパッシ
ブ素子の素子パラメータと、上記抽出された寄生素子の
素子パラメータとを、第２のデータベースメモリに保存
するステップと、上記第２のデータベースメモリのデー
タに基づいて保存されたデータを統計的に解析して回路
シミュレーションに必要な特定のパラメータのセットを
生成するステップとを含むことを特徴とする。
載の回路シミュレーションのためのパラメータ抽出方法
は、製造ラインにおいて電子回路を含むウエハから、上
記電子回路の特性データであるインラインデータをモニ
タリングし、回路シミュレーションのためのパラメータ
を抽出するパラメータ抽出方法において、上記ウエハ中
に形成されたモニター装置から電圧対電流特性の測定デ
ータを測定するステップと、上記測定データを第１のデ
ータベースメモリに保存するステップと、上記第１のデ
ータベースメモリに保存されたデータに基づいてアクテ
ィブ素子の構造パラメータを抽出するステップと、上記
第１のデータベースメモリに保存されたデータに基づい
てアクティブ素子のＡＣパラメータを抽出するステップ
と、上記第１のデータベースメモリに保存されたデータ
と、上記抽出された構造パラメータ及びＡＣパラメータ
とに基づいてアクティブ素子のＤＣパラメータを抽出す
るステップと、上記第１のデータベースメモリに保存さ
れたデータに基づいてパッシブ素子の抵抗パラメータ及
び容量パラメータを含む素子パラメータを抽出するステ
ップと、上記第１のデータベースメモリに保存されたデ
ータに基づいて寄生素子の抵抗パラメータ及び容量パラ
メータを含む素子パラメータを抽出するステップと、上
記抽出されたアクティブ素子の構造パラメータ、ＡＣパ
ラメータ及びＤＣパラメータと、上記抽出されたパッシ
ブ素子の素子パラメータと、上記抽出された寄生素子の
素子パラメータとを、第２のデータベースメモリに保存
するステップと、上記第２のデータベースメモリのデー
タに基づいて保存されたデータを統計的に解析して回路
シミュレーションに必要な特定のパラメータのセットを
生成するステップとを含むことを特徴とする。
【００１１】また、請求項２記載のパラメータ抽出方法
は、請求項１記載のパラメータ抽出方法において、上記
測定データを測定するステップは、上記アクティブ素子
の構造パラメータを抽出するための第１のモニター装置
と、上記アクティブ素子のＡＣパラメータを抽出するた
めの第２のモニター装置と、上記アクティブ素子のＤＣ
パラメータを抽出するための第３のモニター装置と、パ
ッシブ素子と寄生素子の抵抗パラメータを抽出するため
の第４のモニター装置と、パッシブ素子と寄生素子の容
量パラメータを抽出するための第５のモニター装置を、
同一のウエハのスクライブラインに形成し、もしくは、
同一ウエハのモニター装置専用領域に形成するステップ
を含むことを特徴とする。
は、請求項１記載のパラメータ抽出方法において、上記
測定データを測定するステップは、上記アクティブ素子
の構造パラメータを抽出するための第１のモニター装置
と、上記アクティブ素子のＡＣパラメータを抽出するた
めの第２のモニター装置と、上記アクティブ素子のＤＣ
パラメータを抽出するための第３のモニター装置と、パ
ッシブ素子と寄生素子の抵抗パラメータを抽出するため
の第４のモニター装置と、パッシブ素子と寄生素子の容
量パラメータを抽出するための第５のモニター装置を、
同一のウエハのスクライブラインに形成し、もしくは、
同一ウエハのモニター装置専用領域に形成するステップ
を含むことを特徴とする。
【００１２】さらに、請求項３記載のパラメータ抽出方
法は、請求項２記載のパラメータ抽出方法において、上
記第２のモニター装置は、実質的に５０％のデューティ
を有する三角波又は正弦波のクロック信号に基づいて、
（５０＋Δ）％のデューティを有する第１のクロック信
号と、（５０−Δ）％のデューティを有する第２のクロ
ック信号とを発生する信号発生回路と、それぞれ少なく
とも２個のトランジスタから構成され、上記第１と第２
のクロック信号が対応して入力される第１と第２のイン
バータ回路と、上記第１のインバータ回路の各トランジ
スタのドレインに接続された被容量測定体と、上記第２
のインバータ回路の各トランジスタのドレインに接続さ
れた基準容量測定体とを備え、上記Δは、上記被容量測
定体と上記基準容量測定体とを用いて上記アクティブ素
子のＡＣパラメータと、パッシブ素子や寄生素子の容量
パラメータを抽出できるように設定されたことを特徴と
する。
法は、請求項２記載のパラメータ抽出方法において、上
記第２のモニター装置は、実質的に５０％のデューティ
を有する三角波又は正弦波のクロック信号に基づいて、
（５０＋Δ）％のデューティを有する第１のクロック信
号と、（５０−Δ）％のデューティを有する第２のクロ
ック信号とを発生する信号発生回路と、それぞれ少なく
とも２個のトランジスタから構成され、上記第１と第２
のクロック信号が対応して入力される第１と第２のイン
バータ回路と、上記第１のインバータ回路の各トランジ
スタのドレインに接続された被容量測定体と、上記第２
のインバータ回路の各トランジスタのドレインに接続さ
れた基準容量測定体とを備え、上記Δは、上記被容量測
定体と上記基準容量測定体とを用いて上記アクティブ素
子のＡＣパラメータと、パッシブ素子や寄生素子の容量
パラメータを抽出できるように設定されたことを特徴と
する。
【００１３】また、請求項４記載のパラメータ抽出方法
は、請求項１乃至３のうちのいずれか１つに記載のパラ
メータ抽出方法において、上記パッシブ素子の素子パラ
メータを抽出するステップと、上記寄生素子の素子パラ
メータを抽出するステップは、上記パッシブ素子又は上
記寄生素子の容量パラメータを抽出するときに、上記第
１のデータベースメモリのデータに基づいて当該素子の
容量値を計算し、計算された容量値に基づいて、層間膜
厚を一定にしてプロセスの変動分を誘電率のパラメータ
として設定するパラメータ抽出方法と、当該素子の仕上
がり寸法を一定にしてプロセスの変動分を誘電率のパラ
メータとして設定するパラメータ抽出方法とを用いて、
当該素子の容量パラメータを抽出することを特徴とす
る。
は、請求項１乃至３のうちのいずれか１つに記載のパラ
メータ抽出方法において、上記パッシブ素子の素子パラ
メータを抽出するステップと、上記寄生素子の素子パラ
メータを抽出するステップは、上記パッシブ素子又は上
記寄生素子の容量パラメータを抽出するときに、上記第
１のデータベースメモリのデータに基づいて当該素子の
容量値を計算し、計算された容量値に基づいて、層間膜
厚を一定にしてプロセスの変動分を誘電率のパラメータ
として設定するパラメータ抽出方法と、当該素子の仕上
がり寸法を一定にしてプロセスの変動分を誘電率のパラ
メータとして設定するパラメータ抽出方法とを用いて、
当該素子の容量パラメータを抽出することを特徴とす
る。
【００１４】さらに、請求項５記載のパラメータ抽出方
法は、請求項１乃至４のうちのいずれか１つに記載のパ
ラメータ抽出方法において、上記回路シミュレーション
に必要な特定のパラメータのセットを生成するステップ
は、ワーストケースモデルのパラメータセットを生成す
ることを特徴とする。
法は、請求項１乃至４のうちのいずれか１つに記載のパ
ラメータ抽出方法において、上記回路シミュレーション
に必要な特定のパラメータのセットを生成するステップ
は、ワーストケースモデルのパラメータセットを生成す
ることを特徴とする。
【００１５】本発明に係る請求項６記載の回路シミュレ
ーションのためのパラメータ抽出装置は、製造ラインに
おいて電子回路を含むウエハから、上記電子回路の特性
データであるインラインデータをモニタリングし、回路
シミュレーションのためのパラメータを抽出するパラメ
ータ抽出装置において、上記ウエハ中に形成されたモニ
ター装置から電圧対電流特性の測定データを測定する手
段と、上記測定データを保存する第１のデータベースメ
モリと、上記第１のデータベースメモリに保存されたデ
ータに基づいてアクティブ素子の構造パラメータを抽出
する手段と、上記第１のデータベースメモリに保存され
たデータに基づいてアクティブ素子のＡＣパラメータを
抽出する手段と、上記第１のデータベースメモリに保存
されたデータと、上記抽出された構造パラメータ及びＡ
Ｃパラメータとに基づいてアクティブ素子のＤＣパラメ
ータを抽出する手段と、上記第１のデータベースメモリ
に保存されたデータに基づいてパッシブ素子の抵抗パラ
メータ及び容量パラメータを含む素子パラメータを抽出
する手段と、上記第１のデータベースメモリに保存され
たデータに基づいて寄生素子の抵抗パラメータ及び容量
パラメータを含む素子パラメータを抽出する手段と、上
記抽出されたアクティブ素子の構造パラメータ、ＡＣパ
ラメータ及びＤＣパラメータと、上記抽出されたパッシ
ブ素子の素子パラメータと、上記抽出された寄生素子の
素子パラメータとを保存する第２のデータベースメモリ
と、上記第２のデータベースメモリのデータに基づいて
保存されたデータを統計的に解析して回路シミュレーシ
ョンに必要な特定のパラメータのセットを生成する手段
とを備えたことを特徴とする。
ーションのためのパラメータ抽出装置は、製造ラインに
おいて電子回路を含むウエハから、上記電子回路の特性
データであるインラインデータをモニタリングし、回路
シミュレーションのためのパラメータを抽出するパラメ
ータ抽出装置において、上記ウエハ中に形成されたモニ
ター装置から電圧対電流特性の測定データを測定する手
段と、上記測定データを保存する第１のデータベースメ
モリと、上記第１のデータベースメモリに保存されたデ
ータに基づいてアクティブ素子の構造パラメータを抽出
する手段と、上記第１のデータベースメモリに保存され
たデータに基づいてアクティブ素子のＡＣパラメータを
抽出する手段と、上記第１のデータベースメモリに保存
されたデータと、上記抽出された構造パラメータ及びＡ
Ｃパラメータとに基づいてアクティブ素子のＤＣパラメ
ータを抽出する手段と、上記第１のデータベースメモリ
に保存されたデータに基づいてパッシブ素子の抵抗パラ
メータ及び容量パラメータを含む素子パラメータを抽出
する手段と、上記第１のデータベースメモリに保存され
たデータに基づいて寄生素子の抵抗パラメータ及び容量
パラメータを含む素子パラメータを抽出する手段と、上
記抽出されたアクティブ素子の構造パラメータ、ＡＣパ
ラメータ及びＤＣパラメータと、上記抽出されたパッシ
ブ素子の素子パラメータと、上記抽出された寄生素子の
素子パラメータとを保存する第２のデータベースメモリ
と、上記第２のデータベースメモリのデータに基づいて
保存されたデータを統計的に解析して回路シミュレーシ
ョンに必要な特定のパラメータのセットを生成する手段
とを備えたことを特徴とする。
【００１６】また、請求項７記載のパラメータ抽出装置
は、請求項６記載のパラメータ抽出装置において、上記
測定データを測定する手段は、上記アクティブ素子の構
造パラメータを抽出するための第１のモニター装置と、
上記アクティブ素子のＡＣパラメータを抽出するための
第２のモニター装置と、上記アクティブ素子のＤＣパラ
メータを抽出するための第３のモニター装置と、パッシ
ブ素子と寄生素子の抵抗パラメータを抽出するための第
４のモニター装置と、パッシブ素子と寄生素子の容量パ
ラメータを抽出するための第５のモニター装置を備え、
上記第１と第２と第３のモニター装置は、同一のウエハ
のスクライブラインに形成し、もしくは、同一ウエハの
モニター装置専用領域に形成されたことを特徴とする。
は、請求項６記載のパラメータ抽出装置において、上記
測定データを測定する手段は、上記アクティブ素子の構
造パラメータを抽出するための第１のモニター装置と、
上記アクティブ素子のＡＣパラメータを抽出するための
第２のモニター装置と、上記アクティブ素子のＤＣパラ
メータを抽出するための第３のモニター装置と、パッシ
ブ素子と寄生素子の抵抗パラメータを抽出するための第
４のモニター装置と、パッシブ素子と寄生素子の容量パ
ラメータを抽出するための第５のモニター装置を備え、
上記第１と第２と第３のモニター装置は、同一のウエハ
のスクライブラインに形成し、もしくは、同一ウエハの
モニター装置専用領域に形成されたことを特徴とする。
【００１７】さらに、請求項８記載のパラメータ抽出装
置は、請求項７記載のパラメータ抽出装置において、上
記第２のモニター装置は、実質的に５０％のデューティ
を有する三角波又は正弦波のクロック信号に基づいて、
（５０＋Δ）％のデューティを有する第１のクロック信
号と、（５０−Δ）％のデューティを有する第２のクロ
ック信号とを発生する信号発生回路と、それぞれ少なく
とも２個のトランジスタから構成され、上記第１と第２
のクロック信号が対応して入力される第１と第２のイン
バータ回路と、上記第１のインバータ回路の各トランジ
スタのドレインに接続された被容量測定体と、上記第２
のインバータ回路の各トランジスタのドレインに接続さ
れた基準容量測定体とを備え、上記Δは、上記被容量測
定体と上記基準容量測定体とを用いて上記アクティブ素
子のＡＣパラメータと、パッシブ素子や寄生素子の容量
パラメータを抽出できるように設定されたことを特徴と
する。
置は、請求項７記載のパラメータ抽出装置において、上
記第２のモニター装置は、実質的に５０％のデューティ
を有する三角波又は正弦波のクロック信号に基づいて、
（５０＋Δ）％のデューティを有する第１のクロック信
号と、（５０−Δ）％のデューティを有する第２のクロ
ック信号とを発生する信号発生回路と、それぞれ少なく
とも２個のトランジスタから構成され、上記第１と第２
のクロック信号が対応して入力される第１と第２のイン
バータ回路と、上記第１のインバータ回路の各トランジ
スタのドレインに接続された被容量測定体と、上記第２
のインバータ回路の各トランジスタのドレインに接続さ
れた基準容量測定体とを備え、上記Δは、上記被容量測
定体と上記基準容量測定体とを用いて上記アクティブ素
子のＡＣパラメータと、パッシブ素子や寄生素子の容量
パラメータを抽出できるように設定されたことを特徴と
する。
【００１８】また、請求項９記載のパラメータ抽出装置
は、請求項６乃至８のうちのいずれか１つに記載のパラ
メータ抽出装置において、上記パッシブ素子の素子パラ
メータを抽出する手段と、上記寄生素子の素子パラメー
タを抽出する手段は、上記パッシブ素子又は上記寄生素
子の容量パラメータを抽出するときに、上記第１のデー
タベースメモリのデータに基づいて当該素子の容量値を
計算し、計算された容量値に基づいて、層間膜厚を一定
にしてプロセスの変動分を誘電率のパラメータとして設
定するパラメータ抽出方法と、当該素子の仕上がり寸法
を一定にしてプロセスの変動分を誘電率のパラメータと
して設定するパラメータ抽出方法とを用いて、当該素子
の容量パラメータを抽出することを特徴とする。
は、請求項６乃至８のうちのいずれか１つに記載のパラ
メータ抽出装置において、上記パッシブ素子の素子パラ
メータを抽出する手段と、上記寄生素子の素子パラメー
タを抽出する手段は、上記パッシブ素子又は上記寄生素
子の容量パラメータを抽出するときに、上記第１のデー
タベースメモリのデータに基づいて当該素子の容量値を
計算し、計算された容量値に基づいて、層間膜厚を一定
にしてプロセスの変動分を誘電率のパラメータとして設
定するパラメータ抽出方法と、当該素子の仕上がり寸法
を一定にしてプロセスの変動分を誘電率のパラメータと
して設定するパラメータ抽出方法とを用いて、当該素子
の容量パラメータを抽出することを特徴とする。
【００１９】本発明に係る回路シミュレーションシステ
ムは、電子回路のレイアウトデータから回路シミュレー
ションのためのネットリストを抽出するネットリスト抽
出装置と、請求項６乃至９のうちのいずれか１つに記載
のパラメータ抽出装置と、上記ネットリスト抽出装置に
よって抽出されたネットリストと、上記パラメータ抽出
装置によって生成されたパラメータのセットを用いて、
回路シミュレーションを行う回路シミュレーション処理
装置とを備えたことを特徴とする。
ムは、電子回路のレイアウトデータから回路シミュレー
ションのためのネットリストを抽出するネットリスト抽
出装置と、請求項６乃至９のうちのいずれか１つに記載
のパラメータ抽出装置と、上記ネットリスト抽出装置に
よって抽出されたネットリストと、上記パラメータ抽出
装置によって生成されたパラメータのセットを用いて、
回路シミュレーションを行う回路シミュレーション処理
装置とを備えたことを特徴とする。
【００２０】
【発明の実施の形態】以下、図面を参照して本発明に係
る実施形態について説明する。
る実施形態について説明する。
【００２１】図１は、本発明に係る一実施形態である回
路シミュレーションシステムの構成を示すブロック図で
あり、図２は、図１のパラメータ抽出装置１０１の構成
を示すブロック図である。図１において、この実施形態
に係る回路シミュレーションシステムは、ウエハ２０上
の電子回路のレイアウトデータから回路シミュレーショ
ン用のネットリストを抽出するネットリスト抽出装置１
００と、トランジスタのような回路を構成する素子だけ
でなく、抵抗や静電容量（以下、容量という。）、また
寄生素子の製造ばらつきを考慮したパラメータを抽出す
るパラメータ抽出装置１０１と、上記ネットリストとパ
ラメータセットを用いて回路シミュレーションを行う回
路シミュレーション処理装置１０２とを備えて構成され
る。ここで、特に、図２において、パッシブ素子パラメ
ータ抽出部１４と、寄生素子パラメータ抽出部１５とを
備えたことを特徴としている。
路シミュレーションシステムの構成を示すブロック図で
あり、図２は、図１のパラメータ抽出装置１０１の構成
を示すブロック図である。図１において、この実施形態
に係る回路シミュレーションシステムは、ウエハ２０上
の電子回路のレイアウトデータから回路シミュレーショ
ン用のネットリストを抽出するネットリスト抽出装置１
００と、トランジスタのような回路を構成する素子だけ
でなく、抵抗や静電容量（以下、容量という。）、また
寄生素子の製造ばらつきを考慮したパラメータを抽出す
るパラメータ抽出装置１０１と、上記ネットリストとパ
ラメータセットを用いて回路シミュレーションを行う回
路シミュレーション処理装置１０２とを備えて構成され
る。ここで、特に、図２において、パッシブ素子パラメ
ータ抽出部１４と、寄生素子パラメータ抽出部１５とを
備えたことを特徴としている。
【００２２】図２において、パラメータ抽出装置１０１
は、製造ラインにおいてＬＳＩなどの半導体装置であ
る、電子回路を含むウエハ２０から、上記電子回路の特
性データであるインラインデータをモニタリングし、回
路シミュレーションのためのパラメータを抽出するもの
である。
は、製造ラインにおいてＬＳＩなどの半導体装置であ
る、電子回路を含むウエハ２０から、上記電子回路の特
性データであるインラインデータをモニタリングし、回
路シミュレーションのためのパラメータを抽出するもの
である。
【００２３】インライン測定部１０は、ウエハ２０中に
形成された後述するモニター装置から電圧対電流特性の
測定データを測定して、上記測定データを第１のデータ
ベースメモリ２１に保存する。次いで、構造パラメータ
抽出部１１は、第１のデータベースメモリ２１に保存さ
れたデータに基づいてアクティブ素子の構造パラメータ
を抽出し、ＡＣパラメータ抽出部１２は、第１のデータ
ベースメモリ２１に保存されたデータに基づいてアクテ
ィブ素子のＡＣパラメータを抽出し、ＤＣパラメータ抽
出部１３は、第１のデータベースメモリ２１に保存され
たデータと、上記抽出された構造パラメータ及びＡＣパ
ラメータとに基づいてアクティブ素子のＤＣパラメータ
を抽出する。そして、パッシブ素子パラメータ抽出部１
４は、第１のデータベースメモリ２１に保存されたデー
タに基づいてパッシブ素子の抵抗パラメータ及び容量パ
ラメータを含む素子パラメータを抽出し、寄生素子パラ
メータ抽出部１５は、第１のデータベースメモリ２１に
保存されたデータに基づいて寄生素子の抵抗パラメータ
及び容量パラメータを含む素子パラメータを抽出する。
さらに、上記各抽出部１１−１５により抽出されたアク
ティブ素子の構造パラメータ、ＡＣパラメータ及びＤＣ
パラメータと、パッシブ素子の素子パラメータと、寄生
素子の素子パラメータとは第２のデータベースメモリ２
２に保存される。そして、パラメータセット生成部１６
は、第２のデータベースメモリ２２のデータに基づいて
保存されたデータを統計的に解析して回路シミュレーシ
ョンに必要な特定のパラメータのセットを生成して、第
３のデータベースメモリ２３に保存する。
形成された後述するモニター装置から電圧対電流特性の
測定データを測定して、上記測定データを第１のデータ
ベースメモリ２１に保存する。次いで、構造パラメータ
抽出部１１は、第１のデータベースメモリ２１に保存さ
れたデータに基づいてアクティブ素子の構造パラメータ
を抽出し、ＡＣパラメータ抽出部１２は、第１のデータ
ベースメモリ２１に保存されたデータに基づいてアクテ
ィブ素子のＡＣパラメータを抽出し、ＤＣパラメータ抽
出部１３は、第１のデータベースメモリ２１に保存され
たデータと、上記抽出された構造パラメータ及びＡＣパ
ラメータとに基づいてアクティブ素子のＤＣパラメータ
を抽出する。そして、パッシブ素子パラメータ抽出部１
４は、第１のデータベースメモリ２１に保存されたデー
タに基づいてパッシブ素子の抵抗パラメータ及び容量パ
ラメータを含む素子パラメータを抽出し、寄生素子パラ
メータ抽出部１５は、第１のデータベースメモリ２１に
保存されたデータに基づいて寄生素子の抵抗パラメータ
及び容量パラメータを含む素子パラメータを抽出する。
さらに、上記各抽出部１１−１５により抽出されたアク
ティブ素子の構造パラメータ、ＡＣパラメータ及びＤＣ
パラメータと、パッシブ素子の素子パラメータと、寄生
素子の素子パラメータとは第２のデータベースメモリ２
２に保存される。そして、パラメータセット生成部１６
は、第２のデータベースメモリ２２のデータに基づいて
保存されたデータを統計的に解析して回路シミュレーシ
ョンに必要な特定のパラメータのセットを生成して、第
３のデータベースメモリ２３に保存する。
【００２４】なお、インライン測定部１０と、各抽出部
１１−１５と、パラメータセット生成部１６とは、少な
くとも、例えばディジタル計算機などの中央演算制御回
路（ＣＰＵ）を含み、各処理を実行する。
１１−１５と、パラメータセット生成部１６とは、少な
くとも、例えばディジタル計算機などの中央演算制御回
路（ＣＰＵ）を含み、各処理を実行する。
【００２５】図３は、図１のパラメータ抽出装置１０１
によって実行されるパラメータ抽出処理を示すフローチ
ャートである。
によって実行されるパラメータ抽出処理を示すフローチ
ャートである。
【００２６】図３において、まず、ステップＳ１におい
て、ウエハ２０中に形成されたモニター装置から電圧対
電流特性の測定データを測定し、ステップＳ２では、上
記測定データを第１のデータベースメモリ２１に保存す
る。次いで、ステップＳ３では、第１のデータベースメ
モリ２１に保存されたデータに基づいてアクティブ素子
の構造パラメータを抽出し、ステップＳ４では、第１の
データベースメモリ２１に保存されたデータに基づいて
アクティブ素子のＡＣパラメータを抽出し、ステップＳ
５では、第１のデータベースメモリ２１に保存されたデ
ータと、上記抽出された構造パラメータ及びＡＣパラメ
ータとに基づいてアクティブ素子のＤＣパラメータを抽
出する。そして、ステップＳ６では、第１のデータベー
スメモリ２１に保存されたデータに基づいてパッシブ素
子の抵抗パラメータ及び容量パラメータを含む素子パラ
メータを抽出し、ステップＳ７では、第１のデータベー
スメモリ２１に保存されたデータに基づいて寄生素子の
抵抗パラメータ及び容量パラメータを含む素子パラメー
タを抽出する。さらに、ステップＳ８では、上記抽出さ
れたアクティブ素子の構造パラメータ、ＡＣパラメータ
及びＤＣパラメータと、上記抽出されたパッシブ素子の
素子パラメータと、上記抽出された寄生素子の素子パラ
メータとを、第２のデータベースメモリ２２に保存し、
ステップＳ９では、第２のデータベースメモリ２２のデ
ータに基づいて保存されたデータを統計的に解析して回
路シミュレーションに必要な特定のパラメータのセット
を生成して当該パラメータ抽出処理を終了する。
て、ウエハ２０中に形成されたモニター装置から電圧対
電流特性の測定データを測定し、ステップＳ２では、上
記測定データを第１のデータベースメモリ２１に保存す
る。次いで、ステップＳ３では、第１のデータベースメ
モリ２１に保存されたデータに基づいてアクティブ素子
の構造パラメータを抽出し、ステップＳ４では、第１の
データベースメモリ２１に保存されたデータに基づいて
アクティブ素子のＡＣパラメータを抽出し、ステップＳ
５では、第１のデータベースメモリ２１に保存されたデ
ータと、上記抽出された構造パラメータ及びＡＣパラメ
ータとに基づいてアクティブ素子のＤＣパラメータを抽
出する。そして、ステップＳ６では、第１のデータベー
スメモリ２１に保存されたデータに基づいてパッシブ素
子の抵抗パラメータ及び容量パラメータを含む素子パラ
メータを抽出し、ステップＳ７では、第１のデータベー
スメモリ２１に保存されたデータに基づいて寄生素子の
抵抗パラメータ及び容量パラメータを含む素子パラメー
タを抽出する。さらに、ステップＳ８では、上記抽出さ
れたアクティブ素子の構造パラメータ、ＡＣパラメータ
及びＤＣパラメータと、上記抽出されたパッシブ素子の
素子パラメータと、上記抽出された寄生素子の素子パラ
メータとを、第２のデータベースメモリ２２に保存し、
ステップＳ９では、第２のデータベースメモリ２２のデ
ータに基づいて保存されたデータを統計的に解析して回
路シミュレーションに必要な特定のパラメータのセット
を生成して当該パラメータ抽出処理を終了する。
【００２７】本実施形態においては、特に、ウエハ２０
の中に形成したモニター装置から電圧対電流特性を測定
するインライン測定部１０は、構造パラメータを抽出す
るためのモニター装置、ＡＣパラメータを抽出するため
のモニター装置、ＤＣパラメータを抽出するためのモニ
ター装置と、パッシブ素子と寄生素子の抵抗パラメータ
を抽出するための第４のモニター装置と、パッシブ素子
と寄生素子の容量パラメータを抽出するための第５のモ
ニター装置を、同一のウエハ２０のスクライブライン
か、同一ウエハのモニター装置専用領域に生成したこと
を特徴としている。ここで、スクライブラインとは、ウ
エハ２０を複数のチップにスクライブするときの境界線
となる部分の領域をいう。すなわち、１枚のウエハ２０
から回路シミュレーションに必要なすべてのパラメータ
を抽出できるようにすることで、あるウエハ２０の電子
回路が不良な動作をしたときにそのウエハ２０のパラメ
ータを用いたシミュレーションができ解析、検証が容易
となる。
の中に形成したモニター装置から電圧対電流特性を測定
するインライン測定部１０は、構造パラメータを抽出す
るためのモニター装置、ＡＣパラメータを抽出するため
のモニター装置、ＤＣパラメータを抽出するためのモニ
ター装置と、パッシブ素子と寄生素子の抵抗パラメータ
を抽出するための第４のモニター装置と、パッシブ素子
と寄生素子の容量パラメータを抽出するための第５のモ
ニター装置を、同一のウエハ２０のスクライブライン
か、同一ウエハのモニター装置専用領域に生成したこと
を特徴としている。ここで、スクライブラインとは、ウ
エハ２０を複数のチップにスクライブするときの境界線
となる部分の領域をいう。すなわち、１枚のウエハ２０
から回路シミュレーションに必要なすべてのパラメータ
を抽出できるようにすることで、あるウエハ２０の電子
回路が不良な動作をしたときにそのウエハ２０のパラメ
ータを用いたシミュレーションができ解析、検証が容易
となる。
【００２８】図４は、図２のウエハ２０中に形成される
モニター装置の一例の構成を示す回路図である。図４で
は、本実施形態に係るＡＣパラメータの抽出方法を示し
ている。従来、上述したような同一のウエハのスクライ
ブラインのような限られた領域でＡＣパラメータ抽出は
非常に困難であった。そこで、本発明に係る実施形態に
おいては、チェミング・フー（Chenming Hu）らの公知
のＣＢＣＭ法（例えば、従来技術文献４「Chenming Hu
et al.,”An On-Chip、 Attofarad Interconnect Charge
-Based Capacitance Measurement (CBCM) Technique”,
IEEE Technical Digest of International Electron D
evices Meeting, 1996」参照。）の原理を活用して以下
に示すようなモニター回路３１でウエハのスクライブラ
イン上に配置できる構成とした。
モニター装置の一例の構成を示す回路図である。図４で
は、本実施形態に係るＡＣパラメータの抽出方法を示し
ている。従来、上述したような同一のウエハのスクライ
ブラインのような限られた領域でＡＣパラメータ抽出は
非常に困難であった。そこで、本発明に係る実施形態に
おいては、チェミング・フー（Chenming Hu）らの公知
のＣＢＣＭ法（例えば、従来技術文献４「Chenming Hu
et al.,”An On-Chip、 Attofarad Interconnect Charge
-Based Capacitance Measurement (CBCM) Technique”,
IEEE Technical Digest of International Electron D
evices Meeting, 1996」参照。）の原理を活用して以下
に示すようなモニター回路３１でウエハのスクライブラ
イン上に配置できる構成とした。
【００２９】図４において、インライン測定部１０内の
クロック信号発生器３０は、実質的に５０％のデューテ
ィを有する三角波又は正弦波のクロック信号を、モニタ
ー回路３１内の各ＦＥＴトランジスタ（以下、トランジ
スタという。）のゲートに出力する。モニター回路３１
は、信号発生回路３２と、２個のインバータ回路３３
ａ，３３ｂと、被容量測定体３４と、基準容量測定体３
５とを備えて、例えば、ウエハ２０のスクライブライン
上に形成される。信号発生回路３１は、４個のトランジ
スタを備えて構成され、上記クロック信号に応答して、
（５０＋Δ）％のデューティを有する第１のクロック信
号と、（５０−Δ）％のデューティを有する第２のクロ
ック信号とを発生してインバータ回路３３ａ，３３ｂに
出力する。ここで、Δは、被容量測定体３４と基準容量
測定体３５とを用いて、公知のＣＢＣＭ法を用いて、上
記アクティブ素子のＡＣパラメータを抽出できるように
設定され、Δは好ましくは２から４８の範囲で設定さ
れ、より好ましくは、５から１５までの範囲であり、さ
らにより好ましくは１０に設定される。なお、図４にお
いて、Ｗはトランジスタのゲート幅であり、Ｌはそのゲ
ート長である。
クロック信号発生器３０は、実質的に５０％のデューテ
ィを有する三角波又は正弦波のクロック信号を、モニタ
ー回路３１内の各ＦＥＴトランジスタ（以下、トランジ
スタという。）のゲートに出力する。モニター回路３１
は、信号発生回路３２と、２個のインバータ回路３３
ａ，３３ｂと、被容量測定体３４と、基準容量測定体３
５とを備えて、例えば、ウエハ２０のスクライブライン
上に形成される。信号発生回路３１は、４個のトランジ
スタを備えて構成され、上記クロック信号に応答して、
（５０＋Δ）％のデューティを有する第１のクロック信
号と、（５０−Δ）％のデューティを有する第２のクロ
ック信号とを発生してインバータ回路３３ａ，３３ｂに
出力する。ここで、Δは、被容量測定体３４と基準容量
測定体３５とを用いて、公知のＣＢＣＭ法を用いて、上
記アクティブ素子のＡＣパラメータを抽出できるように
設定され、Δは好ましくは２から４８の範囲で設定さ
れ、より好ましくは、５から１５までの範囲であり、さ
らにより好ましくは１０に設定される。なお、図４にお
いて、Ｗはトランジスタのゲート幅であり、Ｌはそのゲ
ート長である。
【００３０】各インバータ回路３３ａ，３３ｂは、Ｐチ
ャンネルトランジスタと、Ｎチャンネルトランジスタと
を備えて構成され、上記第１のクロック信号は、２つの
インバータ回路３３ａ，３３ｂの各Ｐチャンネルトラン
ジスタのゲートに入力される一方、上記第２のクロック
信号は、２つのインバータ回路３３ａ，３３ｂの各Ｎチ
ャンネルトランジスタのゲートに入力される。そして、
インバータ回路３３ａの２個のトランジスタの互いに接
続されたドレインからインバータ回路３３ａの出力信号
が出力され、被容量測定体３４に印加される。また、イ
ンバータ回路３３ｂの２個のトランジスタの互いに接続
されたドレインからインバータ回路３３ｂの出力信号が
出力され、基準容量測定体３５に印加される。本実施形
態においてはトランジスタのゲート容量を測定する例を
示しているので、被容量測定体３４及び基準容量測定体
３５はそれぞれ、トランジスタを用いて形成されたキャ
パシタである。配線などの寄生容量を測定する場合は被
容量測定体３４及び基準容量測定体３５はそれぞれ、配
線となる。
ャンネルトランジスタと、Ｎチャンネルトランジスタと
を備えて構成され、上記第１のクロック信号は、２つの
インバータ回路３３ａ，３３ｂの各Ｐチャンネルトラン
ジスタのゲートに入力される一方、上記第２のクロック
信号は、２つのインバータ回路３３ａ，３３ｂの各Ｎチ
ャンネルトランジスタのゲートに入力される。そして、
インバータ回路３３ａの２個のトランジスタの互いに接
続されたドレインからインバータ回路３３ａの出力信号
が出力され、被容量測定体３４に印加される。また、イ
ンバータ回路３３ｂの２個のトランジスタの互いに接続
されたドレインからインバータ回路３３ｂの出力信号が
出力され、基準容量測定体３５に印加される。本実施形
態においてはトランジスタのゲート容量を測定する例を
示しているので、被容量測定体３４及び基準容量測定体
３５はそれぞれ、トランジスタを用いて形成されたキャ
パシタである。配線などの寄生容量を測定する場合は被
容量測定体３４及び基準容量測定体３５はそれぞれ、配
線となる。
【００３１】この実施形態では、図４のモニター回路３
１を用いて、かつ公知のＣＢＣＭ法を用いてＶｄｄ１及
びＶｄｄ２に流れる電流を測定することにより、容量パ
ラメータを測定する。
１を用いて、かつ公知のＣＢＣＭ法を用いてＶｄｄ１及
びＶｄｄ２に流れる電流を測定することにより、容量パ
ラメータを測定する。
【００３２】図４において、クロック信号のデューティ
の５０％からずれた第１と第２のクロック信号を生成す
る信号発生回路３２は、図４に示すように、トランジス
タのβ比の異なるインバータ回路を２段用いて構成して
いる。この実施形態においては、モニター回路３２への
入力信号を、三角波又は正弦波のクロック信号としたこ
とで、インラインでの測定機器の制限がなくし、かつ、
デューティの５０％からずれた第１と第２のクロック信
号をβ比の異なるインバータ回路を２段用いて生成する
ことにより、モニター回路３１を、ウエハのスクライブ
ラインに配置できる大きさで形成できるようにしたこと
を特徴としている。
の５０％からずれた第１と第２のクロック信号を生成す
る信号発生回路３２は、図４に示すように、トランジス
タのβ比の異なるインバータ回路を２段用いて構成して
いる。この実施形態においては、モニター回路３２への
入力信号を、三角波又は正弦波のクロック信号としたこ
とで、インラインでの測定機器の制限がなくし、かつ、
デューティの５０％からずれた第１と第２のクロック信
号をβ比の異なるインバータ回路を２段用いて生成する
ことにより、モニター回路３１を、ウエハのスクライブ
ラインに配置できる大きさで形成できるようにしたこと
を特徴としている。
【００３３】図５は、図３のパラメータ抽出処理におい
てパッシブ素子及び寄生素子の容量パラメータに対して
製造ばらつきの情報を付加する方法を説明するためのウ
エハ２０上の配線例を示す断面図である。すなわち、図
５では、抵抗や容量などのパッシブ素子の容量パラメー
タや、配線などの寄生素子の容量パラメータへの製造ば
らつきの情報の持たせる方法について図示している。
てパッシブ素子及び寄生素子の容量パラメータに対して
製造ばらつきの情報を付加する方法を説明するためのウ
エハ２０上の配線例を示す断面図である。すなわち、図
５では、抵抗や容量などのパッシブ素子の容量パラメー
タや、配線などの寄生素子の容量パラメータへの製造ば
らつきの情報の持たせる方法について図示している。
【００３４】図５において、ウエハ２０の接地導体４０
上に、配線が無い配線無し層４１と、配線がある配線有
り層４２とが順次積層して形成されている。具体的な製
造ばらつきとしては、層間絶縁膜である配線無し層４１
の膜厚Ｔの変動によるものや、メタル配線５１，５２の
エッチング仕上がり幅Ｌｍのばらつきによる寸法変動に
よるものや、誘電率変動によるものなどがある。
上に、配線が無い配線無し層４１と、配線がある配線有
り層４２とが順次積層して形成されている。具体的な製
造ばらつきとしては、層間絶縁膜である配線無し層４１
の膜厚Ｔの変動によるものや、メタル配線５１，５２の
エッチング仕上がり幅Ｌｍのばらつきによる寸法変動に
よるものや、誘電率変動によるものなどがある。
【００３５】現在一般に使用されているＳＰＩＣＥシミ
ュレータ装置においては、線幅の寸法パラメータはある
が、膜厚Ｔのように縦方向や誘電率のパラメータは準備
されていない。
ュレータ装置においては、線幅の寸法パラメータはある
が、膜厚Ｔのように縦方向や誘電率のパラメータは準備
されていない。
【００３６】ここで、膜厚Ｔの配線無し層４１における
メタル配線５１と設置導体４０との間のキャパシタの容
量Ｃａと、配線有り層４２における２個のメタル配線５
１，５２間のキャパシタの容量Ｃｂを表すために、次式
で表されるようなモデル式を導入した。なお、メタル配
線５１と５２の間の距離（スペース）はＳとする。
メタル配線５１と設置導体４０との間のキャパシタの容
量Ｃａと、配線有り層４２における２個のメタル配線５
１，５２間のキャパシタの容量Ｃｂを表すために、次式
で表されるようなモデル式を導入した。なお、メタル配
線５１と５２の間の距離（スペース）はＳとする。
【数１】Ｃａ＝（εa’）／Ｔ’＝（Ａεa）／Ｔ ここで、
【数２】εa’：変動した誘電率 Ｔ’：変動した膜厚 εa：理想的な誘電率 Ｔ：設計層間値 Ａ：バラツキ補正パラメータ である。また、
【数３】Ｃｂ＝（εb’）／Ｓ＝（Ｂεb）／Ｓ ここで、
【数４】εb’：変動した誘電率 Ｓ’：変動したスペース εb：理想的な誘電率 Ｓ：設計スペース値 Ｂ：バラツキ補正パラメータ である。
【００３７】本発明に係る実施形態では、第１のデータ
ベースメモリ２１のデータから、アクティブ素子や寄生
素子の容量値を計算しその容量値から、層間膜厚Ｔを一
定にして層間膜厚などのプロセスの変動分を誘電率εa
のパラメータＡに持たすパラメータ抽出方法と、素子の
仕上がり寸法Ｌｍを一定にして仕上がり寸法などのプロ
セスの変動分を誘電率εbのパラメータＢに持たすパラ
メータ抽出方法とを用いて容量パラメータを抽出するこ
ととした。なお、図５の例では、線幅Ｌｍの変動がスペ
ースＳの変動に対応しその結果カップリング容量Ｃｂが
変動する例を示している。そのために、本実施形態で
は、配線無し層４１と配線有り層４２に分け、配線無し
層４１の誘電率εaと配線有り層４２の誘電率εbという
考え方を導入し、測定した容量値Ｃａ及びＣｂからパラ
メータＡ及びＢを抽出する。
ベースメモリ２１のデータから、アクティブ素子や寄生
素子の容量値を計算しその容量値から、層間膜厚Ｔを一
定にして層間膜厚などのプロセスの変動分を誘電率εa
のパラメータＡに持たすパラメータ抽出方法と、素子の
仕上がり寸法Ｌｍを一定にして仕上がり寸法などのプロ
セスの変動分を誘電率εbのパラメータＢに持たすパラ
メータ抽出方法とを用いて容量パラメータを抽出するこ
ととした。なお、図５の例では、線幅Ｌｍの変動がスペ
ースＳの変動に対応しその結果カップリング容量Ｃｂが
変動する例を示している。そのために、本実施形態で
は、配線無し層４１と配線有り層４２に分け、配線無し
層４１の誘電率εaと配線有り層４２の誘電率εbという
考え方を導入し、測定した容量値Ｃａ及びＣｂからパラ
メータＡ及びＢを抽出する。
【００３８】以上のようにして収集された種々のパラメ
ータは第２のデータベースメモリ２２に蓄積される。そ
こで次のステップとして、統計的に解析し回路シミュレ
ーションに必要な特定のパラメータセット、すなわちワ
ーストケースモデルのパラメータセットを生成する。具
体的な方法としては、多変量解析の主成分分析が良く知
られており、本実施形態においても、主成分分析でワー
ストケースモデルのパラメータセットを生成した。この
パラメータセットには、上述したようにトランジスタの
ような回路を構成する素子だけでなく、抵抗や容量、ま
た寄生素子のパラメータも含まれているため、このパラ
メータセットも用いれば当初目的とした高精度の回路シ
ミュレーションが可能となる。
ータは第２のデータベースメモリ２２に蓄積される。そ
こで次のステップとして、統計的に解析し回路シミュレ
ーションに必要な特定のパラメータセット、すなわちワ
ーストケースモデルのパラメータセットを生成する。具
体的な方法としては、多変量解析の主成分分析が良く知
られており、本実施形態においても、主成分分析でワー
ストケースモデルのパラメータセットを生成した。この
パラメータセットには、上述したようにトランジスタの
ような回路を構成する素子だけでなく、抵抗や容量、ま
た寄生素子のパラメータも含まれているため、このパラ
メータセットも用いれば当初目的とした高精度の回路シ
ミュレーションが可能となる。
【００３９】この実施形態においては、特に、電子回路
のレイアウトデータから回路シミュレーション用のネッ
トリストを抽出するネットリスト抽出装置１００では、
図５で示した容量をパラメータＡ及びＢを出力できるモ
デルが導入され、それを用いる回路シミュレータも同様
に、容量パラメータＡ及びＢを扱えるモデルが導入され
ていることが特徴である。また、図１の回路シミュレー
ションシステムにおいては、ネットリスト抽出装置１０
０は、ウエハ２０の電子回路のレイアウトから寄生容量
等の情報の入ったネットリストを抽出する一方、パラメ
ータ抽出装置１０１は、プロセスの変動分を誘電率のパ
ラメータに持たすパラメータ抽出を行い、さらに、回路
シミュレーション処理装置１０２は、プロセスの変動分
を誘電率のパラメータに持たしたモデルを有しているこ
とを特徴としている。
のレイアウトデータから回路シミュレーション用のネッ
トリストを抽出するネットリスト抽出装置１００では、
図５で示した容量をパラメータＡ及びＢを出力できるモ
デルが導入され、それを用いる回路シミュレータも同様
に、容量パラメータＡ及びＢを扱えるモデルが導入され
ていることが特徴である。また、図１の回路シミュレー
ションシステムにおいては、ネットリスト抽出装置１０
０は、ウエハ２０の電子回路のレイアウトから寄生容量
等の情報の入ったネットリストを抽出する一方、パラメ
ータ抽出装置１０１は、プロセスの変動分を誘電率のパ
ラメータに持たすパラメータ抽出を行い、さらに、回路
シミュレーション処理装置１０２は、プロセスの変動分
を誘電率のパラメータに持たしたモデルを有しているこ
とを特徴としている。
【００４０】以上説明したように、本実施形態によれ
ば、製造ラインにおいてウエハ２０からインラインデー
タをモニタリングするインラインパラメータを抽出する
パラメータ抽出装置１０１と、レイアウトデータから回
路シミュレーション用のネットリストを抽出するネット
リスト抽出装置１００と、回路シミュレーション処理装
置１０２とを備える。従って、ウエハの電子回路を構成
する素子だけでなく、寄生素子も製造ばらつきを反映し
たパラメータセットの中に記述し、回路シミュレーショ
ンで扱えるようにして製造ばらつきを考慮したシミュレ
ーションが可能となったので、製造ばらつきを考慮して
回路動作にマージンを持たせる回路設計の精度を大幅に
向上させることができる。
ば、製造ラインにおいてウエハ２０からインラインデー
タをモニタリングするインラインパラメータを抽出する
パラメータ抽出装置１０１と、レイアウトデータから回
路シミュレーション用のネットリストを抽出するネット
リスト抽出装置１００と、回路シミュレーション処理装
置１０２とを備える。従って、ウエハの電子回路を構成
する素子だけでなく、寄生素子も製造ばらつきを反映し
たパラメータセットの中に記述し、回路シミュレーショ
ンで扱えるようにして製造ばらつきを考慮したシミュレ
ーションが可能となったので、製造ばらつきを考慮して
回路動作にマージンを持たせる回路設計の精度を大幅に
向上させることができる。
【００４１】
【発明の効果】以上詳述したように本発明によれば、製
造ラインにおいてウエハからインラインデータをモニタ
リングするインラインパラメータを抽出するパラメータ
抽出装置と、レイアウトデータから回路シミュレーショ
ン用のネットリストを抽出するネットリスト抽出装置
と、回路シミュレーション処理装置とを備え、ウエハの
電子回路を構成する素子だけでなく、寄生素子も製造ば
らつきを反映したパラメータセットの中に記述し、回路
シミュレーションで扱えるようにして製造ばらつきを考
慮したシミュレーションが可能となったので、製造ばら
つきを考慮して回路動作にマージンを持たせる回路設計
の精度を大幅に向上させることができる。
造ラインにおいてウエハからインラインデータをモニタ
リングするインラインパラメータを抽出するパラメータ
抽出装置と、レイアウトデータから回路シミュレーショ
ン用のネットリストを抽出するネットリスト抽出装置
と、回路シミュレーション処理装置とを備え、ウエハの
電子回路を構成する素子だけでなく、寄生素子も製造ば
らつきを反映したパラメータセットの中に記述し、回路
シミュレーションで扱えるようにして製造ばらつきを考
慮したシミュレーションが可能となったので、製造ばら
つきを考慮して回路動作にマージンを持たせる回路設計
の精度を大幅に向上させることができる。
【図１】 本発明に係る一実施形態である回路シミュレ
ーションシステムの構成を示すブロック図である。
ーションシステムの構成を示すブロック図である。
【図２】 図１のパラメータ抽出装置１０１の構成を示
すブロック図である。
すブロック図である。
【図３】 図１のパラメータ抽出装置１０１によって実
行されるパラメータ抽出処理を示すフローチャートであ
る。
行されるパラメータ抽出処理を示すフローチャートであ
る。
【図４】 図２のウエハ２０中に形成されるモニター装
置の一例の構成を示す回路図である。
置の一例の構成を示す回路図である。
【図５】 図３のパラメータ抽出処理においてパッシブ
素子及び寄生素子の容量パラメータに対して製造ばらつ
きの情報を付加する方法を説明するためのウエハ２０上
の配線例を示す断面図である。
素子及び寄生素子の容量パラメータに対して製造ばらつ
きの情報を付加する方法を説明するためのウエハ２０上
の配線例を示す断面図である。
１０…インライン測定部、 １１…構造パラメータ抽出部、 １２…ＡＣパラメータ抽出部、 １３…ＤＣパラメータ抽出部、 １４…パッシブ素子パラメータ抽出部、 １５…寄生素子パラメータ抽出部、 １６…パラメータセット生成部、 ２０…ウエハ、 ２１…第１のデータベースメモリ、 ２２…第２のデータベースメモリ、 ２３…第３のデータベースメモリ、 ３０…クロック信号発生器、 ３１…モニター回路、 ３２…信号発生回路、 ３３ａ，３３ｂ…インバータ回路、 ３４…被容量測定体、 ３５…基準容量測定体、 ４０…接地導体、 ４１…配線無し層、 ４２…配線有り層、 ５１，５２…メタル配線、 １００…ネットリスト抽出装置、 １０１…パラメータ抽出装置、 １０２…回路シミュレーション処理装置。
Claims (10)
- 【請求項１】 製造ラインにおいて電子回路を含むウエ
ハから、上記電子回路の特性データであるインラインデ
ータをモニタリングし、回路シミュレーションのための
パラメータを抽出するパラメータ抽出方法において、 上記ウエハ中に形成されたモニター装置から電圧対電流
特性の測定データを測定するステップと、 上記測定データを第１のデータベースメモリに保存する
ステップと、 上記第１のデータベースメモリに保存されたデータに基
づいてアクティブ素子の構造パラメータを抽出するステ
ップと、 上記第１のデータベースメモリに保存されたデータに基
づいてアクティブ素子のＡＣパラメータを抽出するステ
ップと、 上記第１のデータベースメモリに保存されたデータと、
上記抽出された構造パラメータ及びＡＣパラメータとに
基づいてアクティブ素子のＤＣパラメータを抽出するス
テップと、 上記第１のデータベースメモリに保存されたデータに基
づいてパッシブ素子の抵抗パラメータ及び容量パラメー
タを含む素子パラメータを抽出するステップと、 上記第１のデータベースメモリに保存されたデータに基
づいて寄生素子の抵抗パラメータ及び容量パラメータを
含む素子パラメータを抽出するステップと、 上記抽出されたアクティブ素子の構造パラメータ、ＡＣ
パラメータ及びＤＣパラメータと、上記抽出されたパッ
シブ素子の素子パラメータと、上記抽出された寄生素子
の素子パラメータとを、第２のデータベースメモリに保
存するステップと、 上記第２のデータベースメモリのデータに基づいて保存
されたデータを統計的に解析して回路シミュレーション
に必要な特定のパラメータのセットを生成するステップ
とを含むことを特徴とする回路シミュレーションのため
のパラメータ抽出方法。 - 【請求項２】 請求項１記載のパラメータ抽出方法にお
いて、 上記測定データを測定するステップは、上記アクティブ
素子の構造パラメータを抽出するための第１のモニター
装置と、上記アクティブ素子のＡＣパラメータを抽出す
るための第２のモニター装置と、上記アクティブ素子の
ＤＣパラメータを抽出するための第３のモニター装置と
パッシブ素子と寄生素子の抵抗パラメータを抽出するた
めの第４のモニター装置と、パッシブ素子と寄生素子の
容量パラメータを抽出するための第５のモニター装置
を、同一のウエハのスクライブラインに形成し、もしく
は、同一ウエハのモニター装置専用領域に形成するステ
ップを含むことを特徴とするパラメータ抽出方法。 - 【請求項３】 請求項２記載のパラメータ抽出方法にお
いて、 上記第２のモニター装置は、 実質的に５０％のデューティを有する三角波又は正弦波
のクロック信号に基づいて、（５０＋Δ）％のデューテ
ィを有する第１のクロック信号と、（５０−Δ）％のデ
ューティを有する第２のクロック信号とを発生する信号
発生回路と、 それぞれ少なくとも２個のトランジスタから構成され、
上記第１と第２のクロック信号が対応して入力される第
１と第２のインバータ回路と、 上記第１のインバータ回路の各トランジスタのドレイン
に接続された被容量測定体と、 上記第２のインバータ回路の各トランジスタのドレイン
に接続された基準容量測定体とを備え、 上記Δは、上記被容量測定体と上記基準容量測定体とを
用いて上記アクティブ素子のＡＣパラメータと、パッシ
ブ素子や寄生素子の容量パラメータを抽出できるように
設定されたことを特徴とするパラメータ抽出方法。 - 【請求項４】 請求項１乃至３のうちのいずれか１つに
記載のパラメータ抽出方法において、上記パッシブ素子
の素子パラメータを抽出するステップと、上記寄生素子
の素子パラメータを抽出するステップは、上記パッシブ
素子又は上記寄生素子の容量パラメータを抽出するとき
に、上記第１のデータベースメモリのデータに基づいて
当該素子の容量値を計算し、計算された容量値に基づい
て、層間膜厚を一定にしてプロセスの変動分を誘電率の
パラメータとして設定するパラメータ抽出方法と、当該
素子の仕上がり寸法を一定にしてプロセスの変動分を誘
電率のパラメータとして設定するパラメータ抽出方法と
を用いて、当該素子の容量パラメータを抽出することを
特徴とするパラメータ抽出方法。 - 【請求項５】 請求項１乃至４のうちのいずれか１つに
記載のパラメータ抽出方法において、 上記回路シミュレーションに必要な特定のパラメータの
セットを生成するステップは、ワーストケースモデルの
パラメータセットを生成することを特徴とするインライ
ンパラメータ抽出方法。 - 【請求項６】 製造ラインにおいて電子回路を含むウエ
ハから、上記電子回路の特性データであるインラインデ
ータをモニタリングし、回路シミュレーションのための
パラメータを抽出するパラメータ抽出装置において、 上記ウエハ中に形成されたモニター装置から電圧対電流
特性の測定データを測定する手段と、 上記測定データを保存する第１のデータベースメモリ
と、 上記第１のデータベースメモリに保存されたデータに基
づいてアクティブ素子の構造パラメータを抽出する手段
と、 上記第１のデータベースメモリに保存されたデータに基
づいてアクティブ素子のＡＣパラメータを抽出する手段
と、 上記第１のデータベースメモリに保存されたデータと、
上記抽出された構造パラメータ及びＡＣパラメータとに
基づいてアクティブ素子のＤＣパラメータを抽出する手
段と、 上記第１のデータベースメモリに保存されたデータに基
づいてパッシブ素子の抵抗パラメータ及び容量パラメー
タを含む素子パラメータを抽出する手段と、 上記第１のデータベースメモリに保存されたデータに基
づいて寄生素子の抵抗パラメータ及び容量パラメータを
含む素子パラメータを抽出する手段と、 上記抽出されたアクティブ素子の構造パラメータ、ＡＣ
パラメータ及びＤＣパラメータと、上記抽出されたパッ
シブ素子の素子パラメータと、上記抽出された寄生素子
の素子パラメータとを保存する第２のデータベースメモ
リと、 上記第２のデータベースメモリのデータに基づいて保存
されたデータを統計的に解析して回路シミュレーション
に必要な特定のパラメータのセットを生成する手段とを
備えたことを特徴とする回路シミュレーションのための
パラメータ抽出装置。 - 【請求項７】 請求項６記載のパラメータ抽出装置にお
いて、 上記測定データを測定する手段は、上記アクティブ素子
の構造パラメータを抽出するための第１のモニター装置
と、上記アクティブ素子のＡＣパラメータを抽出するた
めの第２のモニター装置と、上記アクティブ素子のＤＣ
パラメータを抽出するための第３のモニター装置と、パ
ッシブ素子と寄生素子の抵抗パラメータを抽出するため
の第４のモニター装置と、パッシブ素子と寄生素子の容
量パラメータを抽出するための第５のモニター装置を備
え、上記第１と第２と第３のモニター装置は、同一のウ
エハのスクライブラインに形成し、もしくは、同一ウエ
ハのモニター装置専用領域に形成されたことを特徴とす
るパラメータ抽出装置。 - 【請求項８】 請求項７記載のパラメータ抽出装置にお
いて、 上記第２のモニター装置は、 実質的に５０％のデューティを有する三角波又は正弦波
のクロック信号に基づいて、（５０＋Δ）％のデューテ
ィを有する第１のクロック信号と、（５０−Δ）％のデ
ューティを有する第２のクロック信号とを発生する信号
発生回路と、 それぞれ少なくとも２個のトランジスタから構成され、
上記第１と第２のクロック信号が対応して入力される第
１と第２のインバータ回路と、 上記第１のインバータ回路の各トランジスタのドレイン
に接続された被容量測定体と、 上記第２のインバータ回路の各トランジスタのドレイン
に接続された基準容量測定体とを備え、 上記Δは、上記被容量測定体と上記基準容量測定体とを
用いて上記アクティブ素子のＡＣパラメータと、パッシ
ブ素子や寄生素子の容量パラメータを抽出できるように
設定されたことを特徴とするパラメータ抽出装置。 - 【請求項９】 請求項６乃至８のうちのいずれか１つに
記載のパラメータ抽出装置において、 上記パッシブ素子の素子パラメータを抽出する手段と、
上記寄生素子の素子パラメータを抽出する手段は、上記
パッシブ素子又は上記寄生素子の容量パラメータを抽出
するときに、上記第１のデータベースメモリのデータに
基づいて当該素子の容量値を計算し、計算された容量値
に基づいて、層間膜厚を一定にしてプロセスの変動分を
誘電率のパラメータとして設定するパラメータ抽出方法
と、当該素子の仕上がり寸法を一定にしてプロセスの変
動分を誘電率のパラメータとして設定するパラメータ抽
出方法とを用いて、当該素子の容量パラメータを抽出す
ることを特徴とするパラメータ抽出装置。 - 【請求項１０】 電子回路のレイアウトデータから回路
シミュレーションのためのネットリストを抽出するネッ
トリスト抽出装置と、 請求項６乃至９のうちのいずれか１つに記載のパラメー
タ抽出装置と、 上記ネットリスト抽出装置によって抽出されたネットリ
ストと、上記パラメータ抽出装置によって生成されたパ
ラメータのセットを用いて、回路シミュレーションを行
う回路シミュレーション処理装置とを備えたことを特徴
とする回路シミュレーションシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000160106A JP4060516B2 (ja) | 2000-05-30 | 2000-05-30 | 回路シミュレーションのためのパラメータ抽出方法及びパラメータ抽出装置、並びに回路シミュレーションシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000160106A JP4060516B2 (ja) | 2000-05-30 | 2000-05-30 | 回路シミュレーションのためのパラメータ抽出方法及びパラメータ抽出装置、並びに回路シミュレーションシステム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001338007A true JP2001338007A (ja) | 2001-12-07 |
| JP4060516B2 JP4060516B2 (ja) | 2008-03-12 |
Family
ID=18664350
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000160106A Expired - Fee Related JP4060516B2 (ja) | 2000-05-30 | 2000-05-30 | 回路シミュレーションのためのパラメータ抽出方法及びパラメータ抽出装置、並びに回路シミュレーションシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4060516B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6737870B2 (en) | 2002-06-07 | 2004-05-18 | Renesas Technology Corp. | Capacitance measurement method |
| JP2005190262A (ja) * | 2003-12-26 | 2005-07-14 | Renesas Technology Corp | 半導体集積回路の設計方法 |
| KR101356406B1 (ko) | 2012-05-22 | 2014-01-27 | 브로드콤 코포레이션 | 웨이퍼 수준 패키지 저항 감시 방법 |
| US8856719B2 (en) | 2011-09-30 | 2014-10-07 | Samsung Electronics Co., Ltd. | Method for circuit simulation |
-
2000
- 2000-05-30 JP JP2000160106A patent/JP4060516B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6737870B2 (en) | 2002-06-07 | 2004-05-18 | Renesas Technology Corp. | Capacitance measurement method |
| JP2005190262A (ja) * | 2003-12-26 | 2005-07-14 | Renesas Technology Corp | 半導体集積回路の設計方法 |
| US8856719B2 (en) | 2011-09-30 | 2014-10-07 | Samsung Electronics Co., Ltd. | Method for circuit simulation |
| KR101356406B1 (ko) | 2012-05-22 | 2014-01-27 | 브로드콤 코포레이션 | 웨이퍼 수준 패키지 저항 감시 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4060516B2 (ja) | 2008-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7802218B2 (en) | Layout analysis method and apparatus for semiconductor integrated circuit | |
| US4516312A (en) | Method for constructing delay circuits in a master slice IC | |
| US6978229B1 (en) | Efficient method for modeling and simulation of the impact of local and global variation on integrated circuits | |
| US20140380260A1 (en) | Scalable Meta-Data Objects | |
| Sylvester et al. | Investigation of interconnect capacitance characterization using charge-based capacitance measurement (CBCM) technique and three-dimensional simulation | |
| JP2002270478A (ja) | 電子回路設計シミュレータ | |
| US7595654B2 (en) | Methods and apparatus for inline variability measurement of integrated circuit components | |
| JP2006031510A (ja) | ジッタ解析方法、ジッタ解析装置及びジッタ解析プログラム | |
| US20100037191A1 (en) | Method of generating reliability verification library for electromigration | |
| US20240037309A1 (en) | Multiplexer | |
| US9213797B2 (en) | Method, system and computer program product for designing semiconductor device | |
| JP4060516B2 (ja) | 回路シミュレーションのためのパラメータ抽出方法及びパラメータ抽出装置、並びに回路シミュレーションシステム | |
| US11392743B2 (en) | Multiplexer | |
| Villavicencio et al. | Electrical model of microcontrollers for the prediction of electromagnetic emissions | |
| Islam et al. | Statistical analysis and modeling of random telegraph noise based on gate delay measurement | |
| Mashayekhi et al. | Development of a standard cell library and ASPEC design flow for organic thin film transistor technology | |
| Werner et al. | Crosstalk noise in future digital CMOS circuits | |
| US6075417A (en) | Ring oscillator test structure | |
| US12009260B2 (en) | Method and system of forming integrated circuit | |
| US20050260776A1 (en) | Structure and method for extraction of parasitic junction capacitance in deep submicron technology | |
| Saxena et al. | Test structures and analysis techniques for estimation of the impact of layout on MOSFET performance and variability | |
| JP2004355438A (ja) | 回路シミュレーション用入力ファイル生成システム及び生成方法 | |
| Guo et al. | Partial random walks for transient analysis of large power distribution networks | |
| Zhang et al. | Modeling of mismatch effect in submicron MOSFETs based on BSIM3 model and parametric tests | |
| Gettings et al. | Study of CMOS process variation by multiplexing analog characteristics |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040727 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070828 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071211 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071220 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101228 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101228 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111228 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111228 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121228 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131228 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |