JP2004355438A - 回路シミュレーション用入力ファイル生成システム及び生成方法 - Google Patents
回路シミュレーション用入力ファイル生成システム及び生成方法 Download PDFInfo
- Publication number
- JP2004355438A JP2004355438A JP2003153841A JP2003153841A JP2004355438A JP 2004355438 A JP2004355438 A JP 2004355438A JP 2003153841 A JP2003153841 A JP 2003153841A JP 2003153841 A JP2003153841 A JP 2003153841A JP 2004355438 A JP2004355438 A JP 2004355438A
- Authority
- JP
- Japan
- Prior art keywords
- parameter
- parameters
- extracting
- circuit
- input file
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】汎用の回路シミュレーション装置を用いて簡単に回路シミュレーションできる。
【解決手段】パラメータ抽出装置１００は製造ラインにおいてウエハ２０からインラインデータをモニタリングするインラインパラメータを抽出する。統計処理装置１０１は生成されたパラメータのデータを統計的に解析してパラメータセットを生成し、ネットリスト抽出装置１０２はウエハ２０内の電子回路のレイアウトデータと統計処理装置１０１から出力されたパラメータセットを用いてパラメータセットに対応するネットリストをパラメータセットの数だけ生成し、ネットリストにパラメータセットが記載された回路シミュレーション用入力ファイルを生成する。従って、ウエハ２０内の電子回路を構成する素子だけでなく、寄生素子も製造ばらつきを反映したパラメータセットとネットリストを備えた入力ファイルを自動的に生成でき、これを既存装置１０３で扱える。
【選択図】 図１
【解決手段】パラメータ抽出装置１００は製造ラインにおいてウエハ２０からインラインデータをモニタリングするインラインパラメータを抽出する。統計処理装置１０１は生成されたパラメータのデータを統計的に解析してパラメータセットを生成し、ネットリスト抽出装置１０２はウエハ２０内の電子回路のレイアウトデータと統計処理装置１０１から出力されたパラメータセットを用いてパラメータセットに対応するネットリストをパラメータセットの数だけ生成し、ネットリストにパラメータセットが記載された回路シミュレーション用入力ファイルを生成する。従って、ウエハ２０内の電子回路を構成する素子だけでなく、寄生素子も製造ばらつきを反映したパラメータセットとネットリストを備えた入力ファイルを自動的に生成でき、これを既存装置１０３で扱える。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体製造工程におけるモニタリング技術と回路シミュレーションへのモニタリングデータの活用技術に関するものであって、回路シミュレーション用入力ファイル生成システム及び生成方法に関する。
【０００２】
【従来の技術】
設計者が電子回路を含むＬＳＩ設計を行うとき、プロセスからデザインルールを提供してもらって初めて実際のシリコンチップで動作するＩＣやＬＳＩが設計できる。デザインルールには電子回路のレイアウトを行うためのレイアウトルールのほかに回路シミュレーションを行うためのＳＰＩＣＥパラメータが含まれる。設計者は設計時に製造ばらつきを考慮して回路動作にマージンを持たせた設計を行うが、製造ばらつきの情報はプロセス側から供給されるＳＰＩＣＥパラメータが持っている。具体的には、例えば製造ばらつきのセンター値をあらわす「ティピカル（Ｔｙｐｉｃａｌ）パラメータ」、回路動作が遅い方向にシフトすることが予想される「スロー（Ｓｌｏｗ）パラメータ」、回路動作が速い方向にシフトすることが予想される「ファースト（Ｆａｓｔ）パラメータ」の三種類を１セットとして用意したものがある。設計者はすべてのパラメータで回路シミュレーションを行い動作確認を行う。
【０００３】
また、より素子の製造ばらつきを現実的に表そうと、複数のＳＰＩＣＥパラメータを抽出しておいて統計的に処理して抽出する、「ワーストケースモデル」と呼ばれるパラメータセットの生成法も提案されて用いられている（例えば、非特許文献１参照。）。
【０００４】
このパラメータセットの生成法では、上記「Ｓｌｏｗ−Ｔｙｐ−Ｆａｓｔパラメータ」と同様に、設計者はすべてのパラメータを用いて、回路シミュレーションを行い動作確認をする。ただし、「ワーストケースモデル」は、多数のパラメータセットができるため、回路シミュレーションに時間がかかるという欠点があるため、特許文献１では、電子回路を構成する“要素回路”の回路シミュレーションをした後、その結果から「ベストケース（Ｂｅｓｔ−ｃａｓｅ）」「ワーストケース（Ｗｏｒｓｔ−Ｃａｓｅ）」のパラメータを生成してシミュレーション回数を減らす工夫がなされている。
【０００５】
また、数多くのＳＰＩＣＥパラメータを抽出することにも非常に時間を要するので、例えば、非特許文献２や非特許文献３では、パラメータ抽出が不要なインラインモニター値を活用したパラメータセットの生成方法などが提案されている。
【０００６】
なお、本明細書において、インラインとは、製造ライン中であるという意味であり、インラインデータとは、複数のプロセスを含む半導体素子の製造ラインでの（すなわち、製造中に）デバイス特性をモニタリングしたときの得られたデータをいう。
【０００７】
【特許文献１】
米国特許第５，７９０，４３６号明細書。
【特許文献２】
特開２００１−３３８００７号。
【非特許文献１】
Ｐ． Ｔｏｕｈｙ ｅｔ ａｌ．， ”Ｒｅａｌｉｓｔｉｃ Ｗｏｒｓｔ−Ｃａｓｅ Ｐａｒａｍｅｔｅｒｓ ｆｏｒ Ｃｉｒｃｕｉｔ Ｓｉｍｕｌａｔｉｏｎ”，ＩＥＥ Ｐｒｏｃｅｅｄｉｎｇｓ，Ｖｏｌ．１３４，ＰｔＩ， Ｎｏ．５， Ｏｃｔ． １９８７， ｐｐ．１３７−１４０。
【非特許文献２】
安田ほか，“多変量解析を用いたＷｏｒｓｔ Ｃａｓｅ ＭＯＳＦＥＴ Ｍｏｄｅｌ Ｐａｒａｍｅｔｅｒ決定方法の開発”，電子情報通信学会技術報告，ＳＤＭ９６−１２２，電子情報通信学会発行，ｐｐ．２７−３３，１９９６年１１月。
【非特許文献３】
Ｄ． Ａｕｖｅｒｇｎｅ ｅｔ ａｌ．， ”Ａ ｓｔａｔｉｓｔｉｃａｌ ｍｅｔｈｏｄ ｆｏｒ ｔｈｅ ａｎａｌｙｓｉｓ ｏｆ ＣＭＯＳ ｐｒｏｃｅｓｓ ｆｌｕｃｔｕａｔｉｏｎ ｏｎ ｄｙｎａｍｉｃ ｐｅｒｆｏｒｍａｎｃｅ”， ＩＥＥＥ １９９７ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｃｏｎｆｅｒｅｎｃｅ ｏｎ Ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃｓ Ｔｅｓｔ Ｓｔｒｕｃｔｕｒｅｓ， Ｖｏｌ．１０， Ｍａｒｃｈ １９９７。
【非特許文献４】
Ｃｈｅｎｍｉｎｇ Ｈｕ ｅｔ ａｌ．， ”Ａｎ Ｏｎ−Ｃｈｉｐ、 Ａｔｔｏｆａｒａｄ Ｉｎｔｅｒｃｏｎｎｅｃｔ Ｃｈａｒｇｅ−Ｂａｓｅｄ Ｃａｐａｃｉｔａｎｃｅ Ｍｅａｓｕｒｅｍｅｎｔ （ＣＢＣＭ） Ｔｅｃｈｎｉｑｕｅ”， ＩＥＥＥ Ｔｅｃｈｎｉｃａｌ Ｄｉｇｅｓｔ ｏｆ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ Ｍｅｅｔｉｎｇ， １９９６。
【０００８】
【発明が解決しようとする課題】
現在、ＬＳＩやＵＬＳＩにおいて、特にデジタル回路の特性を決定付けているのはトランジスタなどの能動素子と、配線等の寄生素子（受動素子）である。その影響の度合いは、ほとんど同程度、又は場合によっては寄生素子の方が大きくなってきている。また、ＬＳＩやＵＬＳＩに搭載されるアナログ回路や、純粋なリニアＩＣのようなアナログＩＣにおいては、受動素子は重要な機能素子であり、同時に配線が持つ寄生容量や抵抗も機能素子として働いてしまうので回路設計においてはそれらに繊細な注意を払う。これらの寄生素子もトランジスタなどの能動素子と同様に製造ばらつきの影響を受け、回路特性の変動要因となるのである。
【０００９】
ところが、製造ばらつきをＳＰＩＣＥパラメータに取り込んできた従来例は、トランジスタなどの能動素子のパラメータを扱ったものばかりであり、寄生素子などを取り扱った例はほとんどなかった。従って、十分、製造ばらつきを考慮した精度の良い回路シミュレーションができなかった。
【００１０】
以上の問題点を解決するために、本発明者は、特許文献２において、「製造ラインにおいて電子回路を含むウエハからインラインデータをモニタリングし、回路シミュレーションのためのパラメータを抽出するパラメータ抽出方法及び装置、並びに回路シミュレーションシステム」を提案している。ここで、「インライン測定部はウエハ中に形成されたモニター装置から電圧対電流特性の測定データを測定し第１のデータベースメモリに保存する。各抽出部により第１のデータベースメモリに保存されたデータに基づいて抽出されたアクティブ素子の構造パラメータ、ＡＣパラメータ及びＤＣパラメータと、パッシブ素子の素子パラメータと、寄生素子の素子パラメータとが第２のデータベースメモリに保存され、これに基づいてパラメータセット生成部は電子回路を統計的に解析して回路シミュレーションに必要な特定のパラメータのセットを生成する」ことを特徴としている。
【００１１】
しかしながら、この回路シミュレーションシステムにおいては、このシステムの仕様に合致する特殊な回路シミュレーション装置も用意しなければならないので簡単に回路シミュレーションできないという欠点があった。
【００１２】
本発明の目的は以上の問題点を解決し、汎用の回路シミュレーション装置を用いて簡単に回路シミュレーションすることができる回路シミュレーション用入力ファイル生成システム及び生成方法を提供することにある。
【００１３】
【課題を解決するための手段】
第１の発明に係る回路シミュレーション用入力ファイル生成システムは、所定の電子回路に関する所定の回路パラメータを抽出するパラメータ抽出装置と、
上記パラメータ抽出装置によって抽出された回路パラメータのデータを統計的に解析して所定数のパラメータセットを生成する統計処理装置と、
上記電子回路のレイアウトデータと上記統計処理装置により生成されたパラメータセットを用いて、上記パラメータセットに対応するネットリストを、上記パラメータセットの数だけ生成し、ネットリストにパラメータセットが記載された回路シミュレーション用入力ファイルを生成するネットリスト抽出装置とを備え、
上記パラメータ抽出装置は、上記電子回路におけるパッシブ素子と寄生素子の容量パラメータの容量値を計算し、上記計算された容量値に基づいて、上記各素子の層間膜厚及び仕上がり寸法を一定にしてプロセスの変動分をそれぞれ誘電率の補正パラメータとして設定し、
上記ネットリスト抽出装置は、上記設定された各誘電率の補正パラメータをそれぞれ、上記各素子の無い層及び有る層に対応して用いてネットリストを生成することを特徴とする。
【００１４】
上記回路シミュレーション用入力ファイル生成システムにおいて、上記パラメータ抽出装置は、
製造ラインにおいて電子回路を含むウエハ中に形成されたモニター装置から電圧対電流特性の測定データを測定する手段と、
上記測定データを保存する第１のデータベースメモリと、
上記第１のデータベースメモリに保存されたデータに基づいてアクティブ素子の構造パラメータを抽出する手段と、
上記第１のデータベースメモリに保存されたデータに基づいてアクティブ素子のＡＣパラメータを抽出する手段と、
上記第１のデータベースメモリに保存されたデータと、上記抽出された構造パラメータ及びＡＣパラメータとに基づいてアクティブ素子のＤＣパラメータを抽出する手段と、
上記第１のデータベースメモリに保存されたデータに基づいてパッシブ素子と寄生素子の抵抗パラメータ及び容量パラメータを含む素子パラメータを抽出して計算し、かつ、上記計算された容量パラメータの容量値に基づいて、当該素子の層間膜厚を一定にしたときのプロセスの変動分と、当該素子の仕上がり寸法を一定にしてプロセスの変動分とをそれぞれ、誘電率の補正パラメータＡ及び誘電率の補正パラメータＢとして設定するパラメータ抽出する手段と、
上記抽出されたアクティブ素子の構造パラメータ、ＡＣパラメータ及びＤＣパラメータと、上記抽出されたパッシブ素子と寄生素子の誘電率の補正パラメータＡ及び誘電率の補正パラメータＢを含む素子パラメータとを保存する第２のデータベースメモリとを備えたことを特徴とする。
【００１５】
また、上記回路シミュレーション用入力ファイル生成システムにおいて、上記パラメータ抽出装置の測定データを測定する手段は、
上記アクティブ素子の構造パラメータを抽出するための第１のモニター装置と、
上記アクティブ素子のＡＣパラメータを抽出するための第２のモニター装置と、
上記アクティブ素子のＤＣパラメータを抽出するための第３のモニター装置と、
パッシブ素子と寄生素子の抵抗パラメータを抽出するための第４のモニター装置と、
パッシブ素子と寄生素子の容量パラメータを抽出するための第５のモニター装置を備え、
上記第１と第２と第３のモニター装置は、同一のウエハのスクライブラインに形成し、もしくは、同一ウエハのモニター装置専用領域に形成されたことを特徴とする。
【００１６】
さらに、上記回路シミュレーション用入力ファイル生成システムにおいて、上記パラメータ抽出装置の第２のモニター装置は、
実質的に５０％のデューティを有する三角波又は正弦波のクロック信号に基づいて、（５０＋Δ）％のデューティを有する第１のクロック信号と、（５０−Δ）％のデューティを有する第２のクロック信号とを発生する信号発生回路と、
それぞれ少なくとも２個のトランジスタから構成され、上記第１と第２のクロック信号が対応して入力される第１と第２のインバータ回路と、
上記第１のインバータ回路の各トランジスタのドレインに接続された被容量測定体と、
上記第２のインバータ回路の各トランジスタのドレインに接続された基準容量測定体とを備え、
上記Δは、上記被容量測定体と上記基準容量測定体とを用いて上記アクティブ素子のＡＣパラメータと、パッシブ素子や寄生素子の容量パラメータを抽出できるように設定されたことを特徴とする。
【００１７】
またさらに、上記回路シミュレーション用入力ファイル生成システムにおいて、上記統計処理装置は、
上記第２のデータベースメモリのデータに基づいて保存されたデータを統計的に解析して回路シミュレーションに必要なパラメータとネットリスト生成に必要なパラメータをパラメータセットとして生成する手段と、
上記生成されたパラメータセットを保存する第３のデータベースメモリとを備えたことを特徴とする。
【００１８】
また、上記回路シミュレーション用入力ファイル生成システムにおいて、上記ネットリスト抽出装置は、
パッシブ素子又は寄生素子の層間膜厚を一定にしてプロセスの変動分を誘電率の補正パラメータとして設定するパラメータ抽出方法で得られた誘電率の補正パラメータＡと、パッシブ素子又は寄生素子の仕上がり寸法を一定にしてプロセスの変動分を誘電率の補正パラメータとして設定するパラメータ抽出方法で得られた誘電率の補正パラメータＢを、それぞれパッシブ素子又は寄生素子の無い層と、パッシブ素子又は寄生素子の有る層に対応して用いて、電子回路のレイアウトデータからネットリストを生成する手段と、
上記生成されたネットリストを保存する第４のデータベースメモリとを備えたことを特徴とする。
【００１９】
さらに、上記回路シミュレーション用入力ファイル生成システムにおいて、上記ネットリスト抽出装置は、
上記電子回路のレイアウトデータから抽出したネットリストに加えて、パッシブ素子又は寄生素子の容量抽出に用いた誘電率の補正パラメータＡ及びＢのほかに、回路シミュレーションに必要なパラメータが記載されているパラメータセットを、上記回路シミュレーション用入力ファイルに記載することを特徴とする。
【００２０】
第２の発明に係る回路シミュレーション用入力ファイル生成方法は、所定の電子回路に関する所定の回路パラメータを抽出するステップと、
上記抽出された回路パラメータのデータを統計的に解析して所定数のパラメータセットを生成するステップと、
上記電子回路のレイアウトデータと上記生成されたパラメータセットを用いて、上記パラメータセットに対応するネットリストを、上記パラメータセットの数だけ生成し、ネットリストにパラメータセットが記載された回路シミュレーション用入力ファイルを生成するステップとを含み、
上記パラメータを抽出するステップは、上記電子回路におけるパッシブ素子と寄生素子の容量パラメータの容量値を計算し、上記計算された容量値に基づいて、上記各素子の層間膜厚及び仕上がり寸法を一定にしてプロセスの変動分をそれぞれ誘電率の補正パラメータとして設定することを含み、
上記入力ファイルを生成するステップは、上記設定された各誘電率の補正パラメータをそれぞれ、上記各素子の無い層及び有る層に対応して用いてネットリストを生成することを特徴とする。
【００２１】
上記回路シミュレーション用入力ファイル生成方法において、上記パラメータを抽出するステップは、
製造ラインにおいて電子回路を含むウエハ中に形成されたモニター装置から電圧対電流特性の測定データを測定するステップと、
上記測定データを第１のデータベースメモリに保存するステップと、
上記第１のデータベースメモリに保存されたデータに基づいてアクティブ素子の構造パラメータを抽出するステップと、
上記第１のデータベースメモリに保存されたデータに基づいてアクティブ素子のＡＣパラメータを抽出するステップと、
上記第１のデータベースメモリに保存されたデータと、上記抽出された構造パラメータ及びＡＣパラメータとに基づいてアクティブ素子のＤＣパラメータを抽出するステップと、
上記第１のデータベースメモリに保存されたデータに基づいてパッシブ素子と寄生素子の抵抗パラメータ及び容量パラメータを含む素子パラメータを抽出して計算し、かつ、上記計算された容量パラメータの容量値に基づいて、当該素子の層間膜厚を一定にしたときのプロセスの変動分と、当該素子の仕上がり寸法を一定にしてプロセスの変動分とをそれぞれ、誘電率の補正パラメータＡ及び誘電率の補正パラメータＢとして設定するパラメータ抽出するステップと、
上記抽出されたアクティブ素子の構造パラメータ、ＡＣパラメータ及びＤＣパラメータと、上記抽出されたパッシブ素子と寄生素子の誘電率の補正パラメータＡ及び誘電率の補正パラメータＢを含む素子パラメータとを第２のデータベースメモリに保存するステップとを含むことを特徴とする。
【００２２】
また、上記回路シミュレーション用入力ファイル生成方法において、上記ネットリストを抽出するステップは、
パッシブ素子又は寄生素子の層間膜厚を一定にしてプロセスの変動分を誘電率の補正パラメータとして設定するパラメータ抽出方法で得られた誘電率の補正パラメータＡと、パッシブ素子又は寄生素子の仕上がり寸法を一定にしてプロセスの変動分を誘電率の補正パラメータとして設定するパラメータ抽出方法で得られた誘電率の補正パラメータＢを、それぞれパッシブ素子又は寄生素子の無い層と、パッシブ素子又は寄生素子の有る層に対応して用いて、電子回路のレイアウトデータからネットリストを生成するステップと、
上記生成されたネットリストを第４のデータベースメモリとを含むことを特徴とする。
【００２３】
【発明の実施の形態】
以下、図面を参照して本発明に係る実施形態について説明する。
【００２４】
図１は本発明に係る一実施形態である回路シミュレーションシステム３００の構成を示すブロック図であり、図２は図１のパラメータ抽出装置１００の構成を示すブロック図である。また、図３は図２の統計処理装置１０１の構成を示すブロック図であり、図４は図２のネットリスト抽出装置１０２の構成を示すブロック図である。
【００２５】
この実施形態に係る回路シミュレーション用入力ファイル生成システムは、図１に示すように、
（ａ）回路シミュレーション装置１０３において回路シミュレーションをするための電子回路のネットリストに関する入力ファイルを生成する入力ファイル生成システム２００と、
（ｂ）上記回路シミュレーション時のシミュレーション条件をユーザにより入力するためのデータ入力装置１０４と、
（ｃ）上記生成された入力ファイル及び上記設定されたシミュレーション条件に基づいて、回路シミュレーションを実行してその結果を出力する既存の（汎用）回路シミュレーション装置１０３と
を備えて構成される。
【００２６】
ここで、入力ファイル生成システム２００は、図１に示すように、
（ａ）図５のパラメータ抽出処理を実行することによりウエハ２０内の電子回路に関する所定の回路パラメータを抽出するパラメータ抽出装置１００と、
（ｂ）パラメータ抽出装置１００によって抽出された回路パラメータのデータを統計的に解析してパラメータセットを生成する統計処理装置１０１と、
（ｃ）上記電子回路のレイアウトデータを格納するレイアウトデータメモリ２５と、
（ｄ）レイアウトデータメモリ２５に格納された上記電子回路のレイアウトデータと統計処理装置１０１により生成されたパラメータセットを用いてパラメータセットに対応するネットリストをパラメータセットの数だけ生成し、ネットリストにパラメータセットが記載された回路シミュレーション用入力ファイルを生成するネットリスト抽出装置１０２と
を備えて構成される。
【００２７】
次いで、図２を参照してパラメータ抽出装置１００の構成及び動作について以下に説明する。パラメータ抽出装置１００は、製造ラインにおいてＬＳＩなどの半導体装置である、電子回路を含むウエハ２０から、上記電子回路の特性データであるインラインデータをモニタリングし、回路シミュレーションのためのパラメータを抽出するものである。
【００２８】
図２において、インライン測定部１０は、ウエハ２０中に形成された後述するモニター装置から電圧対電流特性の測定データを測定して、上記測定データを第１のデータベースメモリ２１に保存する。次いで、構造パラメータ抽出部１１は、第１のデータベースメモリ２１に保存されたデータに基づいてアクティブ素子の構造パラメータを抽出し、ＡＣパラメータ抽出部１２は、第１のデータベースメモリ２１に保存されたデータに基づいてアクティブ素子のＡＣパラメータを抽出し、ＤＣパラメータ抽出部１３は、第１のデータベースメモリ２１に保存されたデータと、上記抽出された構造パラメータ及びＡＣパラメータとに基づいてアクティブ素子のＤＣパラメータを抽出する。そして、パッシブ素子パラメータ抽出部１４は、第１のデータベースメモリ２１に保存されたデータに基づいてパッシブ素子の抵抗パラメータ及び容量パラメータを含む素子パラメータを抽出して計算し、かつ、上記計算された容量パラメータの容量値に基づいて、当該素子の層間膜厚を一定にしたときのプロセスの変動分を誘電率の補正パラメータＡとして設定し、当該素子の仕上がり寸法を一定にしてプロセスの変動分を誘電率の補正パラメータＢとして設定する。また、寄生素子パラメータ抽出部１５は、第１のデータベースメモリ２１に保存されたデータに基づいて、配線などの寄生素子の抵抗パラメータ及び容量パラメータを含む素子パラメータを抽出して計算し、かつ、上記計算された容量パラメータの容量値に基づいて、当該素子の層間膜厚を一定にしたときのプロセスの変動分を誘電率の補正パラメータＡとして設定し、当該素子の仕上がり寸法を一定にしてプロセスの変動分を誘電率の補正パラメータＢとして設定する。さらに、上記各抽出部１１−１５により抽出されたアクティブ素子の構造パラメータ、ＡＣパラメータ及びＤＣパラメータと、上記抽出されたパッシブ素子と寄生素子の誘電率の補正パラメータＡ及び誘電率の補正パラメータＢを含む素子パラメータとは、第２のデータベースメモリ２２に保存される。
【００２９】
なお、インライン測定部１０と、各抽出部１１−１５はそれぞれ、例えばディジタル計算機などの中央演算制御回路（ＣＰＵ）及びワーキングメモリを含み、各処理を実行する。
【００３０】
次いで、図３を参照して、統計処理装置１０１の構成及び動作について以下に説明する。
【００３１】
図３において、統計処理装置１０１は統計処理部２３と第３のデータベースメモリ２４とを備えて構成される。統計処理部２３は、例えばディジタル計算機などの中央演算制御回路（ＣＰＵ）及びワーキングメモリを含んで構成され、第２のデータベースメモリ２２に格納されたデータ（アクティブ素子の構造パラメータ、ＡＣパラメータ及びＤＣパラメータと、パッシブ素子及び寄生素子の素子パラメータ及び補正パラメータＡ，Ｂを含む）に対して、例えば多変量解析の主成分分析法を用いて統計的に解析することにより、回路シミュレーションに必要な特定のパラメータとネットリスト生成に必要なパラメータを、１つのパラメータセットとして生成して、第３のデータベースメモリ２４に保存する。なお、統計処理部２３の具体的な処理の実施例については詳細後述する。
【００３２】
次いで、図４を参照して、ネットリスト抽出装置１０２の構成及び動作について以下に説明する。
【００３３】
図４において、ネットリスト抽出装置１０２は、ネットリスト抽出部２６と、回路シミュレーション用入力ファイル生成部２７と、第４のデータベースメモリ２８とを備えて構成される。ここで、ネットリスト抽出部２６と、回路シミュレーション用入力ファイル生成部２７はそれぞれ、例えばディジタル計算機などの中央演算制御回路（ＣＰＵ）及びワーキングメモリを含んで構成される。
【００３４】
図４において、ネットリスト抽出部２６は、レイアウトデータメモリ２５に格納された上記ウエハ２０内の電子回路のレイアウトデータに基づいてネットリストを生成するときに、第３のデータベースメモリ２４にそれぞれ格納された、
（Ａ）パッシブ素子及び寄生素子の層間膜厚を一定にしてプロセスの変動分を誘電率の補正パラメータとして設定したときの誘電率のパラメータと、
（Ｂ）パッシブ素子及び寄生素子の仕上がり寸法を一定にしてプロセスの変動分を誘電率の補正パラメータとして設定したときの誘電率のパラメータとを、
それぞれパッシブ素子及び寄生素子の無い層（後述するように、図７の配線無し層４１に対応する。）と、パッシブ素子及び寄生素子の有る層（後述するように、図７の配線有り層４２に対応する。）とに対応して用いてネットリストを抽出して回路シミュレーション用入力ファイル生成部２７に出力する。なお、ネットリスト抽出部２６は、いわゆる３次元ソルバーを用いたディジタル計算機で構成することが好ましい。
【００３５】
次いで、回路シミュレーション用入力ファイル生成部２７は、上記回路シミュレーション用入力ファイル生成部２６から入力されるネットリストに、第３のデータベースメモリ２４に格納された、パッシブ素子及び寄生素子の容量抽出に用いた誘電率のデータに加えて、回路シミュレーションに必要なパラメータが記載されているパラメータセット（例えば、ユーザにより例えばキーボードなどの入力装置（図示せず。）を用いて入力されるステートメント形式のパラメータセットをいう。）を追加して、回路シミュレーション用入力ファイルを生成して、第４のデータベースメモリ２８に格納する。
【００３６】
図５は、図１のパラメータ抽出装置１００によって実行されるパラメータ抽出処理を示すフローチャートである。
【００３７】
図５において、まず、ステップＳ１において、ウエハ２０中に形成されたモニター装置から電圧対電流特性の測定データを測定し、ステップＳ２では、上記測定データを第１のデータベースメモリ２１に保存する。次いで、ステップＳ３では、第１のデータベースメモリ２１に保存されたデータに基づいてアクティブ素子の構造パラメータを抽出し、ステップＳ４では、第１のデータベースメモリ２１に保存されたデータに基づいてアクティブ素子のＡＣパラメータを抽出し、ステップＳ５では、第１のデータベースメモリ２１に保存されたデータと、上記抽出された構造パラメータ及びＡＣパラメータとに基づいてアクティブ素子のＤＣパラメータを抽出する。そして、ステップＳ６では、第１のデータベースメモリ２１に保存されたデータに基づいて、パッシブ素子及び配線などの寄生素子の抵抗パラメータ及び容量パラメータを含む素子パラメータを抽出して計算し、かつ、当該計算された容量パラメータの容量値に基づいて、当該素子の層間膜厚を一定にしたときのプロセスの変動分と、当該素子の仕上がり寸法を一定にしたときのプロセスの変動分とをそれぞれ誘電率の補正パラメータＡ及び誘電率の補正パラメータＢとして設定する。さらに、ステップＳ７では、上記抽出されたアクティブ素子の構造パラメータ、ＡＣパラメータ及びＤＣパラメータと、上記抽出されたパッシブ素子及び寄生素子の素子パラメータ（誘電率の補正パラメータＡ及びＢを含む。）とを第２のデータベースメモリ２２に保存し、当該パラメータ抽出処理を終了する。
【００３８】
本実施形態においては、特に、図２のウエハ２０の中に形成したモニター装置から電圧対電流特性を測定するインライン測定部１０は、構造パラメータを抽出するためのモニター装置、ＡＣパラメータを抽出するためのモニター装置、ＤＣパラメータを抽出するためのモニター装置と、パッシブ素子と寄生素子の抵抗パラメータを抽出するための第４のモニター装置と、パッシブ素子と寄生素子の容量パラメータを抽出するための第５のモニター装置を、同一のウエハ２０のスクライブラインか、同一ウエハのモニター装置専用領域に生成したことを特徴としている。ここで、スクライブラインとは、ウエハ２０を複数のチップにスクライブするときの境界線となる部分の領域をいう。すなわち、１枚のウエハ２０から回路シミュレーションに必要なすべてのパラメータを抽出できるようにすることで、あるウエハ２０の電子回路が不良な動作をしたときにそのウエハ２０のパラメータを用いたシミュレーションができ解析、検証が容易となる。
【００３９】
図６は、図２のウエハ２０中に形成されるモニター装置の一例の構成を示す回路図である。図６では、本実施形態に係るＡＣパラメータの抽出方法を示している。従来、上述したような同一のウエハのスクライブラインのような限られた領域でＡＣパラメータ抽出は非常に困難であった。そこで、本発明に係る実施形態においては、チェミング・フー（Ｃｈｅｎｍｉｎｇ Ｈｕ）らの公知のＣＢＣＭ法（例えば、非特許文献４参照。）の原理を活用して以下に示すようなモニター回路３１でウエハのスクライブライン上に配置できる構成とした。
【００４０】
図６において、インライン測定部１０内のクロック信号発生器３０は、実質的に５０％のデューティを有する三角波又は正弦波のクロック信号を、モニター回路３１内の各ＦＥＴトランジスタ（以下、トランジスタという。）のゲートに出力する。モニター回路３１は、信号発生回路３２と、２個のインバータ回路３３ａ，３３ｂと、被容量測定体３４と、基準容量測定体３５とを備えて、例えば、ウエハ２０のスクライブライン上に形成される。信号発生回路３１は、４個のトランジスタを備えて構成され、上記クロック信号に応答して、（５０＋Δ）％のデューティを有する第１のクロック信号と、（５０−Δ）％のデューティを有する第２のクロック信号とを発生してインバータ回路３３ａ，３３ｂに出力する。ここで、Δは、被容量測定体３４と基準容量測定体３５とを用いて、公知のＣＢＣＭ法を用いて、上記アクティブ素子のＡＣパラメータを抽出できるように設定され、Δは好ましくは２から４８の範囲で設定され、より好ましくは、５から１５までの範囲であり、さらにより好ましくは１０に設定される。なお、図６において、Ｗはトランジスタのゲート幅であり、Ｌはそのゲート長である。
【００４１】
各インバータ回路３３ａ，３３ｂは、Ｐチャンネルトランジスタと、Ｎチャンネルトランジスタとを備えて構成され、上記第１のクロック信号は、２つのインバータ回路３３ａ，３３ｂの各Ｐチャンネルトランジスタのゲートに入力される一方、上記第２のクロック信号は、２つのインバータ回路３３ａ，３３ｂの各Ｎチャンネルトランジスタのゲートに入力される。そして、インバータ回路３３ａの２個のトランジスタの互いに接続されたドレインからインバータ回路３３ａの出力信号が出力され、被容量測定体３４に印加される。また、インバータ回路３３ｂの２個のトランジスタの互いに接続されたドレインからインバータ回路３３ｂの出力信号が出力され、基準容量測定体３５に印加される。本実施形態においてはトランジスタのゲート容量を測定する例を示しているので、被容量測定体３４及び基準容量測定体３５はそれぞれ、トランジスタを用いて形成されたキャパシタである。配線などの寄生容量を測定する場合は被容量測定体３４及び基準容量測定体３５はそれぞれ、配線となる。
【００４２】
この実施形態では、図６のモニター回路３１を用いて、かつ公知のＣＢＣＭ法を用いてＶｄｄ１及びＶｄｄ２に流れる電流を測定することにより、容量パラメータを測定する。
【００４３】
図６において、クロック信号のデューティの５０％からずれた第１と第２のクロック信号を生成する信号発生回路３２は、図６に示すように、トランジスタのβ比の異なるインバータ回路を２段用いて構成している。この実施形態においては、モニター回路３２への入力信号を、三角波又は正弦波のクロック信号としたことで、インラインでの測定機器の制限がなくし、かつ、デューティの５０％からずれた第１と第２のクロック信号をβ比の異なるインバータ回路を２段用いて生成することにより、モニター回路３１を、ウエハのスクライブラインに配置できる大きさで形成できるようにしたことを特徴としている。
【００４４】
図７は、図５のパラメータ抽出処理においてパッシブ素子及び寄生素子の容量パラメータに対して製造ばらつきの情報を付加する方法を説明するためのウエハ２０上の配線例を示す断面図である。すなわち、図７では、抵抗や容量などのパッシブ素子の容量パラメータや、配線などの寄生素子の容量パラメータへの製造ばらつきの情報の持たせる方法について図示している。
【００４５】
図７において、ウエハ２０の接地導体４０上に、配線が無い配線無し層４１と、配線がある配線有り層４２とが順次積層して形成されている。具体的な製造ばらつきとしては、層間絶縁膜である配線無し層４１の膜厚Ｔの変動によるものや、メタル配線５１，５２のエッチング仕上がり幅Ｌｍのばらつきによる寸法変動によるものや、誘電率変動によるものなどがある。
【００４６】
現在一般に使用されているＳＰＩＣＥシミュレータ装置においては、線幅の寸法パラメータはあるが、膜厚Ｔのように縦方向や誘電率のパラメータは準備されていない。
【００４７】
ここで、膜厚Ｔの配線無し層４１におけるメタル配線５１と設置導体４０との間のキャパシタの容量Ｃａと、配線有り層４２における２個のメタル配線５１，５２間のキャパシタの容量Ｃｂを表すために、次式で表されるようなモデル式を導入した。なお、メタル配線５１と５２の間の距離（スペース）はＳとする。
【数１】
Ｃａ＝（εａ’）／Ｔ’＝（Ａεａ）／Ｔ
ここで、
【数２】
εａ’：変動した誘電率、
Ｔ’：変動した膜厚、
εａ：理想的な誘電率、
Ｔ：設計層間値、
Ａ：誘電率のばらつきの補正パラメータ、
である。また、
【数３】
Ｃｂ＝（εｂ’）／Ｓ＝（Ｂεｂ）／Ｓ
ここで、
【数４】
εｂ’：変動した誘電率、
Ｓ’：変動したスペース、
εｂ：理想的な誘電率、
Ｓ：設計スペース値、
Ｂ：誘電率のばらつきの補正パラメータ、
である。
【００４８】
本発明に係る実施形態では、第１のデータベースメモリ２１のデータから、アクティブ素子、パッシブ素子や寄生素子の容量値を計算しその容量値から、
（Ａ）層間膜厚Ｔを一定にして層間膜厚などのプロセスの変動分を誘電率εａの補正パラメータＡに持たすパラメータ抽出方法と、
（Ｂ）素子の仕上がり寸法Ｌｍを一定にして仕上がり寸法などのプロセスの変動分を誘電率εｂの補正パラメータＢに持たすパラメータ抽出方法と
を用いて容量パラメータを抽出することとした。なお、図７の例では、線幅Ｌｍの変動がスペースＳの変動に対応しその結果カップリング容量Ｃｂが変動する例を示している。そのために、本実施形態では、配線無し層４１と配線有り層４２に分け、配線無し層４１の誘電率εａと配線有り層４２の誘電率εｂという考え方を導入し、測定した容量値Ｃａ及びＣｂから補正パラメータＡ及びＢを抽出する。以上のようにして収集された種々のパラメータは第２のデータベースメモリ２２に格納される。以上がパラメータ抽出処理での実施例である。
【００４９】
次いで、図３の統計処理装置１０１と、図４のネットリスト抽出装置１０２の動作の実施例について以下に詳細に説明する。
【００５０】
まず、図３の統計処理装置１０１の統計処理部２３は、パラメータ抽出装置１００内の第２のデータベースメモリ２２に格納されたすべてのデータを統計的に解析し、ワーストケースモデルのパラメータセットを生成する。具体的な方法としては、多変量解析の主成分分析法が良く知られており、本実施形態においても、主成分分析法を用いてワーストケースモデルのパラメータセットを生成した。例えばｎ個の主成分でワーストケースモデルパラメータセットを生成する場合、２ｎ個のパラメータセットが生成され、第３のデータベースメモリ２４に保存される。これらのすべてのパラメータセットには回路シミュレーションに必要なＳＰＩＣＥパラメータと、ネットリスト生成に必要なパラメータが含まれる。上述した誘電率のばらつき補正パラメータＡ及びＢはネットリスト生成に必要なパラメータであり、次段のネットリスト抽出装置１０２でネットリスト生成時に用いられる。
【００５１】
さらに、図４のネットリスト抽出装置１０２の動作の実施例について以下に詳細に説明する。
【００５２】
まず、ネットリスト抽出部２６へは、レイアウトデータデータメモリ２５からウエハ２０内の電子回路のレイアウトデータが入力され、同時に統計処理装置１０１内の第３のデータベースメモリ２４に格納された、ばらつきの補正パラメータＡ及びＢを含むレイアウトのパッシブ素子又は寄生素子の素子パラメータが読み込まれる。素子パラメータは、２ｎ個のパラメータセットにそれぞれ１組ずつワーストケースモデルとして生成されている。１つのパラメータセットから１つのネットリストが生成されるので生成されるネットリストの総数は２ｎ個となる。
【００５３】
ここで、ばらつきの補正パラメータＡ及びＢを用いてパッシブ素子又は寄生素子の容量値を算出する方法を以下に説明する。補正パラメータＡはパッシブ素子又は寄生素子の層間膜厚を一定にしてプロセスの変動分を誘電率のパラメータとして得ており、補正パラメータＢはパッシブ素子又は寄生素子の仕上がり寸法を一定にしてプロセスの変動分を誘電率のパラメータとして得ているので、レイアウトからキャパシタの容量値を計算する場合、図７を参照して説明した実施例と同様に、それぞれパッシブ素子又は寄生素子のない層（例えば、図７の配線無し層４１に対応する層）におけるキャパシタの容量値Ｃａは補正パラメータＡを用いて、パッシブ素子又は寄生素子のある層（例えば、図７の配線有り層４２に対応する層）におけるキャパシタの容量値Ｃｂは補正パラメータＢを用いて算出し、それぞれネットリストに容量値として追加する。
【００５４】
次いで、回路シミュレーション用入力ファイル生成部２７においては、ネットリスト抽出部２６によりこのように生成された、２ｎ個のネットリストの出力ファイルにそれぞれ、第３のデータベースメモリ２４のデータに保存された、パッシブ素子又は寄生素子の容量抽出に用いた誘電率の補正パラメータＡ及びＢのほかに、回路シミュレーションに必要なパラメータ（例えば、アクティブ素子のパラメータを含む。）が記載されているパラメータセットを第３のデータベースメモリ２４から読み出して入力ファイルに追加することにより、回路シミュレーション用入力ファイルを生成して、その入力ファイルを第４のデータベースメモリ２８に格納する。従って、この回路シミュレーション用入力ファイルには、レイアウトに起因するばらつきや、構造の縦方向のばらつきまで考慮したワーストケースモデルの電子回路のネットリストと、回路シミュレーションに必要なワーストケースモデルＳＰＩＣＥパラメータが含まれる。
【００５５】
従って、第４のデータベースメモリ２８に保存された回路シミュレーション用入力ファイルが既存の回路シミュレーション装置１０３に入力される一方、ユーザにより入力された回路シミュレーション時のシミュレーション条件がデータ入力装置１０４から当該既存の回路シミュレーション装置１０３に入力され、回路シミュレーション装置１０３において回路シミュレーションが実行される。これにより、特殊な回路シミュレーション装置を必要とせず、汎用の既存の回路シミュレーション装置を用いて、当初目的とした製造ばらつきが考慮された回路シミュレーションを簡単に実行できる。
【００５６】
以上詳述したように本実施形態によれば、製造ラインにおいてウエハ２０からインラインデータをモニタリングするインラインパラメータを抽出するパラメータ抽出装置１００と、上記パラメータ抽出装置１００によって生成されたパラメータのデータを統計的に解析してパラメータセットを生成する統計処理装置１０１と、電子回路のレイアウトデータと統計処理装置１０１から出力されたパラメータセットを用いてパラメータセットに対応するネットリストをパラメータセットの数だけ生成し、ネットリストにパラメータセットが記載された回路シミュレーション用入力ファイルを生成するネットリスト抽出装置１０２とを備える。従って、ウエハ２０内の電子回路を構成する素子だけでなく、寄生素子も製造ばらつきを反映したパラメータセットとネットリストを備えた回路シミュレーション用入力ファイルを自動的に生成することができ、これを用いて従来の既存の汎用回路シミュレーション装置１０３で扱えるようにでき、さらに、製造ばらつきを考慮した回路シミュレーションを可能にし、製造ばらつきを考慮して回路動作にマージンを持たせる回路設計の精度を大幅に向上させることができる。
【００５７】
【発明の効果】
以上詳述したように本発明に係る回路シミュレーション用入力ファイル生成システム又は生成方法によれば、所定の電子回路に関する所定の回路パラメータを抽出するパラメータ抽出装置と、
上記パラメータ抽出装置によって抽出された回路パラメータのデータを統計的に解析して所定数のパラメータセットを生成する統計処理装置と、
上記電子回路のレイアウトデータと上記統計処理装置により生成されたパラメータセットを用いて、上記パラメータセットに対応するネットリストを、上記パラメータセットの数だけ生成し、ネットリストにパラメータセットが記載された回路シミュレーション用入力ファイルを生成するネットリスト抽出装置とを備え、
上記パラメータ抽出装置は、上記電子回路におけるパッシブ素子と寄生素子の容量パラメータの容量値を計算し、上記計算された容量値に基づいて、上記各素子の層間膜厚及び仕上がり寸法を一定にしてプロセスの変動分をそれぞれ誘電率の補正パラメータとして設定し、
上記ネットリスト抽出装置は、上記設定された各誘電率の補正パラメータをそれぞれ、上記各素子の無い層及び有る層に対応して用いてネットリストを生成する。
【００５８】
従って、本発明によれば、例えばウエハ内の電子回路を構成する素子だけでなく、寄生素子も製造ばらつきを反映したパラメータセットとネットリストを備えた回路シミュレーション用入力ファイルを自動的に生成することができ、これを用いて従来の既存の汎用回路シミュレーション装置で扱えるようにでき、さらに、製造ばらつきを考慮した回路シミュレーションを可能にし、製造ばらつきを考慮して回路動作にマージンを持たせる回路設計の精度を大幅に向上させることができる。
【図面の簡単な説明】
【図１】本発明に係る一実施形態である回路シミュレーションシステム３００の構成を示すブロック図である。
【図２】図１のパラメータ抽出装置１００の構成を示すブロック図である。
【図３】図２の統計処理装置１０１の構成を示すブロック図である。
【図４】図２のネットリスト抽出装置１０２の構成を示すブロック図である。
【図５】図１のパラメータ抽出装置１００によって実行されるパラメータ抽出処理を示すフローチャートである。
【図６】図２のウエハ２０中に形成されるモニター装置の一例の構成を示す回路図である。
【図７】図５のパラメータ抽出処理においてパッシブ素子及び寄生素子の容量パラメータに対して製造ばらつきの情報を付加する方法を説明するためのウエハ２０上の配線例を示す断面図である。
【符号の説明】
１０…インライン測定部、
１１…構造パラメータ抽出部、
１２…ＡＣパラメータ抽出部、
１３…ＤＣパラメータ抽出部、
１４…パッシブ素子パラメータ抽出部、
１５…寄生素子パラメータ抽出部、
１６…パラメータセット生成部、
２０…ウエハ、
２１…第１のデータベースメモリ、
２２…第２のデータベースメモリ、
２３…統計処理部、
２４…第３のデータベースメモリ、
２５…レイアウトデータメモリ、
２６…ネットリスト抽出部、
２７…回路シミュレーション用入力ファイル生成部、
２８…第４のデータベースメモリ、
３０…クロック信号発生器、
３１…モニター回路、
３２…信号発生回路、
３３ａ，３３ｂ…インバータ回路、
３４…被容量測定体、
３５…基準容量測定体、
４０…接地導体、
４１…配線無し層、
４２…配線有り層、
５１，５２…メタル配線、
１００…パラメータ抽出装置、
１０１…統計処理装置、
１０２…ネットリスト抽出装置、
１０３…既存の回路シミュレーション装置、
１０４…データ入力装置、
２００…入力ファイル生成システム、
３００…回路シミュレーションシステム。
【発明の属する技術分野】
本発明は、半導体製造工程におけるモニタリング技術と回路シミュレーションへのモニタリングデータの活用技術に関するものであって、回路シミュレーション用入力ファイル生成システム及び生成方法に関する。
【０００２】
【従来の技術】
設計者が電子回路を含むＬＳＩ設計を行うとき、プロセスからデザインルールを提供してもらって初めて実際のシリコンチップで動作するＩＣやＬＳＩが設計できる。デザインルールには電子回路のレイアウトを行うためのレイアウトルールのほかに回路シミュレーションを行うためのＳＰＩＣＥパラメータが含まれる。設計者は設計時に製造ばらつきを考慮して回路動作にマージンを持たせた設計を行うが、製造ばらつきの情報はプロセス側から供給されるＳＰＩＣＥパラメータが持っている。具体的には、例えば製造ばらつきのセンター値をあらわす「ティピカル（Ｔｙｐｉｃａｌ）パラメータ」、回路動作が遅い方向にシフトすることが予想される「スロー（Ｓｌｏｗ）パラメータ」、回路動作が速い方向にシフトすることが予想される「ファースト（Ｆａｓｔ）パラメータ」の三種類を１セットとして用意したものがある。設計者はすべてのパラメータで回路シミュレーションを行い動作確認を行う。
【０００３】
また、より素子の製造ばらつきを現実的に表そうと、複数のＳＰＩＣＥパラメータを抽出しておいて統計的に処理して抽出する、「ワーストケースモデル」と呼ばれるパラメータセットの生成法も提案されて用いられている（例えば、非特許文献１参照。）。
【０００４】
このパラメータセットの生成法では、上記「Ｓｌｏｗ−Ｔｙｐ−Ｆａｓｔパラメータ」と同様に、設計者はすべてのパラメータを用いて、回路シミュレーションを行い動作確認をする。ただし、「ワーストケースモデル」は、多数のパラメータセットができるため、回路シミュレーションに時間がかかるという欠点があるため、特許文献１では、電子回路を構成する“要素回路”の回路シミュレーションをした後、その結果から「ベストケース（Ｂｅｓｔ−ｃａｓｅ）」「ワーストケース（Ｗｏｒｓｔ−Ｃａｓｅ）」のパラメータを生成してシミュレーション回数を減らす工夫がなされている。
【０００５】
また、数多くのＳＰＩＣＥパラメータを抽出することにも非常に時間を要するので、例えば、非特許文献２や非特許文献３では、パラメータ抽出が不要なインラインモニター値を活用したパラメータセットの生成方法などが提案されている。
【０００６】
なお、本明細書において、インラインとは、製造ライン中であるという意味であり、インラインデータとは、複数のプロセスを含む半導体素子の製造ラインでの（すなわち、製造中に）デバイス特性をモニタリングしたときの得られたデータをいう。
【０００７】
【特許文献１】
米国特許第５，７９０，４３６号明細書。
【特許文献２】
特開２００１−３３８００７号。
【非特許文献１】
Ｐ． Ｔｏｕｈｙ ｅｔ ａｌ．， ”Ｒｅａｌｉｓｔｉｃ Ｗｏｒｓｔ−Ｃａｓｅ Ｐａｒａｍｅｔｅｒｓ ｆｏｒ Ｃｉｒｃｕｉｔ Ｓｉｍｕｌａｔｉｏｎ”，ＩＥＥ Ｐｒｏｃｅｅｄｉｎｇｓ，Ｖｏｌ．１３４，ＰｔＩ， Ｎｏ．５， Ｏｃｔ． １９８７， ｐｐ．１３７−１４０。
【非特許文献２】
安田ほか，“多変量解析を用いたＷｏｒｓｔ Ｃａｓｅ ＭＯＳＦＥＴ Ｍｏｄｅｌ Ｐａｒａｍｅｔｅｒ決定方法の開発”，電子情報通信学会技術報告，ＳＤＭ９６−１２２，電子情報通信学会発行，ｐｐ．２７−３３，１９９６年１１月。
【非特許文献３】
Ｄ． Ａｕｖｅｒｇｎｅ ｅｔ ａｌ．， ”Ａ ｓｔａｔｉｓｔｉｃａｌ ｍｅｔｈｏｄ ｆｏｒ ｔｈｅ ａｎａｌｙｓｉｓ ｏｆ ＣＭＯＳ ｐｒｏｃｅｓｓ ｆｌｕｃｔｕａｔｉｏｎ ｏｎ ｄｙｎａｍｉｃ ｐｅｒｆｏｒｍａｎｃｅ”， ＩＥＥＥ １９９７ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｃｏｎｆｅｒｅｎｃｅ ｏｎ Ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃｓ Ｔｅｓｔ Ｓｔｒｕｃｔｕｒｅｓ， Ｖｏｌ．１０， Ｍａｒｃｈ １９９７。
【非特許文献４】
Ｃｈｅｎｍｉｎｇ Ｈｕ ｅｔ ａｌ．， ”Ａｎ Ｏｎ−Ｃｈｉｐ、 Ａｔｔｏｆａｒａｄ Ｉｎｔｅｒｃｏｎｎｅｃｔ Ｃｈａｒｇｅ−Ｂａｓｅｄ Ｃａｐａｃｉｔａｎｃｅ Ｍｅａｓｕｒｅｍｅｎｔ （ＣＢＣＭ） Ｔｅｃｈｎｉｑｕｅ”， ＩＥＥＥ Ｔｅｃｈｎｉｃａｌ Ｄｉｇｅｓｔ ｏｆ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ Ｍｅｅｔｉｎｇ， １９９６。
【０００８】
【発明が解決しようとする課題】
現在、ＬＳＩやＵＬＳＩにおいて、特にデジタル回路の特性を決定付けているのはトランジスタなどの能動素子と、配線等の寄生素子（受動素子）である。その影響の度合いは、ほとんど同程度、又は場合によっては寄生素子の方が大きくなってきている。また、ＬＳＩやＵＬＳＩに搭載されるアナログ回路や、純粋なリニアＩＣのようなアナログＩＣにおいては、受動素子は重要な機能素子であり、同時に配線が持つ寄生容量や抵抗も機能素子として働いてしまうので回路設計においてはそれらに繊細な注意を払う。これらの寄生素子もトランジスタなどの能動素子と同様に製造ばらつきの影響を受け、回路特性の変動要因となるのである。
【０００９】
ところが、製造ばらつきをＳＰＩＣＥパラメータに取り込んできた従来例は、トランジスタなどの能動素子のパラメータを扱ったものばかりであり、寄生素子などを取り扱った例はほとんどなかった。従って、十分、製造ばらつきを考慮した精度の良い回路シミュレーションができなかった。
【００１０】
以上の問題点を解決するために、本発明者は、特許文献２において、「製造ラインにおいて電子回路を含むウエハからインラインデータをモニタリングし、回路シミュレーションのためのパラメータを抽出するパラメータ抽出方法及び装置、並びに回路シミュレーションシステム」を提案している。ここで、「インライン測定部はウエハ中に形成されたモニター装置から電圧対電流特性の測定データを測定し第１のデータベースメモリに保存する。各抽出部により第１のデータベースメモリに保存されたデータに基づいて抽出されたアクティブ素子の構造パラメータ、ＡＣパラメータ及びＤＣパラメータと、パッシブ素子の素子パラメータと、寄生素子の素子パラメータとが第２のデータベースメモリに保存され、これに基づいてパラメータセット生成部は電子回路を統計的に解析して回路シミュレーションに必要な特定のパラメータのセットを生成する」ことを特徴としている。
【００１１】
しかしながら、この回路シミュレーションシステムにおいては、このシステムの仕様に合致する特殊な回路シミュレーション装置も用意しなければならないので簡単に回路シミュレーションできないという欠点があった。
【００１２】
本発明の目的は以上の問題点を解決し、汎用の回路シミュレーション装置を用いて簡単に回路シミュレーションすることができる回路シミュレーション用入力ファイル生成システム及び生成方法を提供することにある。
【００１３】
【課題を解決するための手段】
第１の発明に係る回路シミュレーション用入力ファイル生成システムは、所定の電子回路に関する所定の回路パラメータを抽出するパラメータ抽出装置と、
上記パラメータ抽出装置によって抽出された回路パラメータのデータを統計的に解析して所定数のパラメータセットを生成する統計処理装置と、
上記電子回路のレイアウトデータと上記統計処理装置により生成されたパラメータセットを用いて、上記パラメータセットに対応するネットリストを、上記パラメータセットの数だけ生成し、ネットリストにパラメータセットが記載された回路シミュレーション用入力ファイルを生成するネットリスト抽出装置とを備え、
上記パラメータ抽出装置は、上記電子回路におけるパッシブ素子と寄生素子の容量パラメータの容量値を計算し、上記計算された容量値に基づいて、上記各素子の層間膜厚及び仕上がり寸法を一定にしてプロセスの変動分をそれぞれ誘電率の補正パラメータとして設定し、
上記ネットリスト抽出装置は、上記設定された各誘電率の補正パラメータをそれぞれ、上記各素子の無い層及び有る層に対応して用いてネットリストを生成することを特徴とする。
【００１４】
上記回路シミュレーション用入力ファイル生成システムにおいて、上記パラメータ抽出装置は、
製造ラインにおいて電子回路を含むウエハ中に形成されたモニター装置から電圧対電流特性の測定データを測定する手段と、
上記測定データを保存する第１のデータベースメモリと、
上記第１のデータベースメモリに保存されたデータに基づいてアクティブ素子の構造パラメータを抽出する手段と、
上記第１のデータベースメモリに保存されたデータに基づいてアクティブ素子のＡＣパラメータを抽出する手段と、
上記第１のデータベースメモリに保存されたデータと、上記抽出された構造パラメータ及びＡＣパラメータとに基づいてアクティブ素子のＤＣパラメータを抽出する手段と、
上記第１のデータベースメモリに保存されたデータに基づいてパッシブ素子と寄生素子の抵抗パラメータ及び容量パラメータを含む素子パラメータを抽出して計算し、かつ、上記計算された容量パラメータの容量値に基づいて、当該素子の層間膜厚を一定にしたときのプロセスの変動分と、当該素子の仕上がり寸法を一定にしてプロセスの変動分とをそれぞれ、誘電率の補正パラメータＡ及び誘電率の補正パラメータＢとして設定するパラメータ抽出する手段と、
上記抽出されたアクティブ素子の構造パラメータ、ＡＣパラメータ及びＤＣパラメータと、上記抽出されたパッシブ素子と寄生素子の誘電率の補正パラメータＡ及び誘電率の補正パラメータＢを含む素子パラメータとを保存する第２のデータベースメモリとを備えたことを特徴とする。
【００１５】
また、上記回路シミュレーション用入力ファイル生成システムにおいて、上記パラメータ抽出装置の測定データを測定する手段は、
上記アクティブ素子の構造パラメータを抽出するための第１のモニター装置と、
上記アクティブ素子のＡＣパラメータを抽出するための第２のモニター装置と、
上記アクティブ素子のＤＣパラメータを抽出するための第３のモニター装置と、
パッシブ素子と寄生素子の抵抗パラメータを抽出するための第４のモニター装置と、
パッシブ素子と寄生素子の容量パラメータを抽出するための第５のモニター装置を備え、
上記第１と第２と第３のモニター装置は、同一のウエハのスクライブラインに形成し、もしくは、同一ウエハのモニター装置専用領域に形成されたことを特徴とする。
【００１６】
さらに、上記回路シミュレーション用入力ファイル生成システムにおいて、上記パラメータ抽出装置の第２のモニター装置は、
実質的に５０％のデューティを有する三角波又は正弦波のクロック信号に基づいて、（５０＋Δ）％のデューティを有する第１のクロック信号と、（５０−Δ）％のデューティを有する第２のクロック信号とを発生する信号発生回路と、
それぞれ少なくとも２個のトランジスタから構成され、上記第１と第２のクロック信号が対応して入力される第１と第２のインバータ回路と、
上記第１のインバータ回路の各トランジスタのドレインに接続された被容量測定体と、
上記第２のインバータ回路の各トランジスタのドレインに接続された基準容量測定体とを備え、
上記Δは、上記被容量測定体と上記基準容量測定体とを用いて上記アクティブ素子のＡＣパラメータと、パッシブ素子や寄生素子の容量パラメータを抽出できるように設定されたことを特徴とする。
【００１７】
またさらに、上記回路シミュレーション用入力ファイル生成システムにおいて、上記統計処理装置は、
上記第２のデータベースメモリのデータに基づいて保存されたデータを統計的に解析して回路シミュレーションに必要なパラメータとネットリスト生成に必要なパラメータをパラメータセットとして生成する手段と、
上記生成されたパラメータセットを保存する第３のデータベースメモリとを備えたことを特徴とする。
【００１８】
また、上記回路シミュレーション用入力ファイル生成システムにおいて、上記ネットリスト抽出装置は、
パッシブ素子又は寄生素子の層間膜厚を一定にしてプロセスの変動分を誘電率の補正パラメータとして設定するパラメータ抽出方法で得られた誘電率の補正パラメータＡと、パッシブ素子又は寄生素子の仕上がり寸法を一定にしてプロセスの変動分を誘電率の補正パラメータとして設定するパラメータ抽出方法で得られた誘電率の補正パラメータＢを、それぞれパッシブ素子又は寄生素子の無い層と、パッシブ素子又は寄生素子の有る層に対応して用いて、電子回路のレイアウトデータからネットリストを生成する手段と、
上記生成されたネットリストを保存する第４のデータベースメモリとを備えたことを特徴とする。
【００１９】
さらに、上記回路シミュレーション用入力ファイル生成システムにおいて、上記ネットリスト抽出装置は、
上記電子回路のレイアウトデータから抽出したネットリストに加えて、パッシブ素子又は寄生素子の容量抽出に用いた誘電率の補正パラメータＡ及びＢのほかに、回路シミュレーションに必要なパラメータが記載されているパラメータセットを、上記回路シミュレーション用入力ファイルに記載することを特徴とする。
【００２０】
第２の発明に係る回路シミュレーション用入力ファイル生成方法は、所定の電子回路に関する所定の回路パラメータを抽出するステップと、
上記抽出された回路パラメータのデータを統計的に解析して所定数のパラメータセットを生成するステップと、
上記電子回路のレイアウトデータと上記生成されたパラメータセットを用いて、上記パラメータセットに対応するネットリストを、上記パラメータセットの数だけ生成し、ネットリストにパラメータセットが記載された回路シミュレーション用入力ファイルを生成するステップとを含み、
上記パラメータを抽出するステップは、上記電子回路におけるパッシブ素子と寄生素子の容量パラメータの容量値を計算し、上記計算された容量値に基づいて、上記各素子の層間膜厚及び仕上がり寸法を一定にしてプロセスの変動分をそれぞれ誘電率の補正パラメータとして設定することを含み、
上記入力ファイルを生成するステップは、上記設定された各誘電率の補正パラメータをそれぞれ、上記各素子の無い層及び有る層に対応して用いてネットリストを生成することを特徴とする。
【００２１】
上記回路シミュレーション用入力ファイル生成方法において、上記パラメータを抽出するステップは、
製造ラインにおいて電子回路を含むウエハ中に形成されたモニター装置から電圧対電流特性の測定データを測定するステップと、
上記測定データを第１のデータベースメモリに保存するステップと、
上記第１のデータベースメモリに保存されたデータに基づいてアクティブ素子の構造パラメータを抽出するステップと、
上記第１のデータベースメモリに保存されたデータに基づいてアクティブ素子のＡＣパラメータを抽出するステップと、
上記第１のデータベースメモリに保存されたデータと、上記抽出された構造パラメータ及びＡＣパラメータとに基づいてアクティブ素子のＤＣパラメータを抽出するステップと、
上記第１のデータベースメモリに保存されたデータに基づいてパッシブ素子と寄生素子の抵抗パラメータ及び容量パラメータを含む素子パラメータを抽出して計算し、かつ、上記計算された容量パラメータの容量値に基づいて、当該素子の層間膜厚を一定にしたときのプロセスの変動分と、当該素子の仕上がり寸法を一定にしてプロセスの変動分とをそれぞれ、誘電率の補正パラメータＡ及び誘電率の補正パラメータＢとして設定するパラメータ抽出するステップと、
上記抽出されたアクティブ素子の構造パラメータ、ＡＣパラメータ及びＤＣパラメータと、上記抽出されたパッシブ素子と寄生素子の誘電率の補正パラメータＡ及び誘電率の補正パラメータＢを含む素子パラメータとを第２のデータベースメモリに保存するステップとを含むことを特徴とする。
【００２２】
また、上記回路シミュレーション用入力ファイル生成方法において、上記ネットリストを抽出するステップは、
パッシブ素子又は寄生素子の層間膜厚を一定にしてプロセスの変動分を誘電率の補正パラメータとして設定するパラメータ抽出方法で得られた誘電率の補正パラメータＡと、パッシブ素子又は寄生素子の仕上がり寸法を一定にしてプロセスの変動分を誘電率の補正パラメータとして設定するパラメータ抽出方法で得られた誘電率の補正パラメータＢを、それぞれパッシブ素子又は寄生素子の無い層と、パッシブ素子又は寄生素子の有る層に対応して用いて、電子回路のレイアウトデータからネットリストを生成するステップと、
上記生成されたネットリストを第４のデータベースメモリとを含むことを特徴とする。
【００２３】
【発明の実施の形態】
以下、図面を参照して本発明に係る実施形態について説明する。
【００２４】
図１は本発明に係る一実施形態である回路シミュレーションシステム３００の構成を示すブロック図であり、図２は図１のパラメータ抽出装置１００の構成を示すブロック図である。また、図３は図２の統計処理装置１０１の構成を示すブロック図であり、図４は図２のネットリスト抽出装置１０２の構成を示すブロック図である。
【００２５】
この実施形態に係る回路シミュレーション用入力ファイル生成システムは、図１に示すように、
（ａ）回路シミュレーション装置１０３において回路シミュレーションをするための電子回路のネットリストに関する入力ファイルを生成する入力ファイル生成システム２００と、
（ｂ）上記回路シミュレーション時のシミュレーション条件をユーザにより入力するためのデータ入力装置１０４と、
（ｃ）上記生成された入力ファイル及び上記設定されたシミュレーション条件に基づいて、回路シミュレーションを実行してその結果を出力する既存の（汎用）回路シミュレーション装置１０３と
を備えて構成される。
【００２６】
ここで、入力ファイル生成システム２００は、図１に示すように、
（ａ）図５のパラメータ抽出処理を実行することによりウエハ２０内の電子回路に関する所定の回路パラメータを抽出するパラメータ抽出装置１００と、
（ｂ）パラメータ抽出装置１００によって抽出された回路パラメータのデータを統計的に解析してパラメータセットを生成する統計処理装置１０１と、
（ｃ）上記電子回路のレイアウトデータを格納するレイアウトデータメモリ２５と、
（ｄ）レイアウトデータメモリ２５に格納された上記電子回路のレイアウトデータと統計処理装置１０１により生成されたパラメータセットを用いてパラメータセットに対応するネットリストをパラメータセットの数だけ生成し、ネットリストにパラメータセットが記載された回路シミュレーション用入力ファイルを生成するネットリスト抽出装置１０２と
を備えて構成される。
【００２７】
次いで、図２を参照してパラメータ抽出装置１００の構成及び動作について以下に説明する。パラメータ抽出装置１００は、製造ラインにおいてＬＳＩなどの半導体装置である、電子回路を含むウエハ２０から、上記電子回路の特性データであるインラインデータをモニタリングし、回路シミュレーションのためのパラメータを抽出するものである。
【００２８】
図２において、インライン測定部１０は、ウエハ２０中に形成された後述するモニター装置から電圧対電流特性の測定データを測定して、上記測定データを第１のデータベースメモリ２１に保存する。次いで、構造パラメータ抽出部１１は、第１のデータベースメモリ２１に保存されたデータに基づいてアクティブ素子の構造パラメータを抽出し、ＡＣパラメータ抽出部１２は、第１のデータベースメモリ２１に保存されたデータに基づいてアクティブ素子のＡＣパラメータを抽出し、ＤＣパラメータ抽出部１３は、第１のデータベースメモリ２１に保存されたデータと、上記抽出された構造パラメータ及びＡＣパラメータとに基づいてアクティブ素子のＤＣパラメータを抽出する。そして、パッシブ素子パラメータ抽出部１４は、第１のデータベースメモリ２１に保存されたデータに基づいてパッシブ素子の抵抗パラメータ及び容量パラメータを含む素子パラメータを抽出して計算し、かつ、上記計算された容量パラメータの容量値に基づいて、当該素子の層間膜厚を一定にしたときのプロセスの変動分を誘電率の補正パラメータＡとして設定し、当該素子の仕上がり寸法を一定にしてプロセスの変動分を誘電率の補正パラメータＢとして設定する。また、寄生素子パラメータ抽出部１５は、第１のデータベースメモリ２１に保存されたデータに基づいて、配線などの寄生素子の抵抗パラメータ及び容量パラメータを含む素子パラメータを抽出して計算し、かつ、上記計算された容量パラメータの容量値に基づいて、当該素子の層間膜厚を一定にしたときのプロセスの変動分を誘電率の補正パラメータＡとして設定し、当該素子の仕上がり寸法を一定にしてプロセスの変動分を誘電率の補正パラメータＢとして設定する。さらに、上記各抽出部１１−１５により抽出されたアクティブ素子の構造パラメータ、ＡＣパラメータ及びＤＣパラメータと、上記抽出されたパッシブ素子と寄生素子の誘電率の補正パラメータＡ及び誘電率の補正パラメータＢを含む素子パラメータとは、第２のデータベースメモリ２２に保存される。
【００２９】
なお、インライン測定部１０と、各抽出部１１−１５はそれぞれ、例えばディジタル計算機などの中央演算制御回路（ＣＰＵ）及びワーキングメモリを含み、各処理を実行する。
【００３０】
次いで、図３を参照して、統計処理装置１０１の構成及び動作について以下に説明する。
【００３１】
図３において、統計処理装置１０１は統計処理部２３と第３のデータベースメモリ２４とを備えて構成される。統計処理部２３は、例えばディジタル計算機などの中央演算制御回路（ＣＰＵ）及びワーキングメモリを含んで構成され、第２のデータベースメモリ２２に格納されたデータ（アクティブ素子の構造パラメータ、ＡＣパラメータ及びＤＣパラメータと、パッシブ素子及び寄生素子の素子パラメータ及び補正パラメータＡ，Ｂを含む）に対して、例えば多変量解析の主成分分析法を用いて統計的に解析することにより、回路シミュレーションに必要な特定のパラメータとネットリスト生成に必要なパラメータを、１つのパラメータセットとして生成して、第３のデータベースメモリ２４に保存する。なお、統計処理部２３の具体的な処理の実施例については詳細後述する。
【００３２】
次いで、図４を参照して、ネットリスト抽出装置１０２の構成及び動作について以下に説明する。
【００３３】
図４において、ネットリスト抽出装置１０２は、ネットリスト抽出部２６と、回路シミュレーション用入力ファイル生成部２７と、第４のデータベースメモリ２８とを備えて構成される。ここで、ネットリスト抽出部２６と、回路シミュレーション用入力ファイル生成部２７はそれぞれ、例えばディジタル計算機などの中央演算制御回路（ＣＰＵ）及びワーキングメモリを含んで構成される。
【００３４】
図４において、ネットリスト抽出部２６は、レイアウトデータメモリ２５に格納された上記ウエハ２０内の電子回路のレイアウトデータに基づいてネットリストを生成するときに、第３のデータベースメモリ２４にそれぞれ格納された、
（Ａ）パッシブ素子及び寄生素子の層間膜厚を一定にしてプロセスの変動分を誘電率の補正パラメータとして設定したときの誘電率のパラメータと、
（Ｂ）パッシブ素子及び寄生素子の仕上がり寸法を一定にしてプロセスの変動分を誘電率の補正パラメータとして設定したときの誘電率のパラメータとを、
それぞれパッシブ素子及び寄生素子の無い層（後述するように、図７の配線無し層４１に対応する。）と、パッシブ素子及び寄生素子の有る層（後述するように、図７の配線有り層４２に対応する。）とに対応して用いてネットリストを抽出して回路シミュレーション用入力ファイル生成部２７に出力する。なお、ネットリスト抽出部２６は、いわゆる３次元ソルバーを用いたディジタル計算機で構成することが好ましい。
【００３５】
次いで、回路シミュレーション用入力ファイル生成部２７は、上記回路シミュレーション用入力ファイル生成部２６から入力されるネットリストに、第３のデータベースメモリ２４に格納された、パッシブ素子及び寄生素子の容量抽出に用いた誘電率のデータに加えて、回路シミュレーションに必要なパラメータが記載されているパラメータセット（例えば、ユーザにより例えばキーボードなどの入力装置（図示せず。）を用いて入力されるステートメント形式のパラメータセットをいう。）を追加して、回路シミュレーション用入力ファイルを生成して、第４のデータベースメモリ２８に格納する。
【００３６】
図５は、図１のパラメータ抽出装置１００によって実行されるパラメータ抽出処理を示すフローチャートである。
【００３７】
図５において、まず、ステップＳ１において、ウエハ２０中に形成されたモニター装置から電圧対電流特性の測定データを測定し、ステップＳ２では、上記測定データを第１のデータベースメモリ２１に保存する。次いで、ステップＳ３では、第１のデータベースメモリ２１に保存されたデータに基づいてアクティブ素子の構造パラメータを抽出し、ステップＳ４では、第１のデータベースメモリ２１に保存されたデータに基づいてアクティブ素子のＡＣパラメータを抽出し、ステップＳ５では、第１のデータベースメモリ２１に保存されたデータと、上記抽出された構造パラメータ及びＡＣパラメータとに基づいてアクティブ素子のＤＣパラメータを抽出する。そして、ステップＳ６では、第１のデータベースメモリ２１に保存されたデータに基づいて、パッシブ素子及び配線などの寄生素子の抵抗パラメータ及び容量パラメータを含む素子パラメータを抽出して計算し、かつ、当該計算された容量パラメータの容量値に基づいて、当該素子の層間膜厚を一定にしたときのプロセスの変動分と、当該素子の仕上がり寸法を一定にしたときのプロセスの変動分とをそれぞれ誘電率の補正パラメータＡ及び誘電率の補正パラメータＢとして設定する。さらに、ステップＳ７では、上記抽出されたアクティブ素子の構造パラメータ、ＡＣパラメータ及びＤＣパラメータと、上記抽出されたパッシブ素子及び寄生素子の素子パラメータ（誘電率の補正パラメータＡ及びＢを含む。）とを第２のデータベースメモリ２２に保存し、当該パラメータ抽出処理を終了する。
【００３８】
本実施形態においては、特に、図２のウエハ２０の中に形成したモニター装置から電圧対電流特性を測定するインライン測定部１０は、構造パラメータを抽出するためのモニター装置、ＡＣパラメータを抽出するためのモニター装置、ＤＣパラメータを抽出するためのモニター装置と、パッシブ素子と寄生素子の抵抗パラメータを抽出するための第４のモニター装置と、パッシブ素子と寄生素子の容量パラメータを抽出するための第５のモニター装置を、同一のウエハ２０のスクライブラインか、同一ウエハのモニター装置専用領域に生成したことを特徴としている。ここで、スクライブラインとは、ウエハ２０を複数のチップにスクライブするときの境界線となる部分の領域をいう。すなわち、１枚のウエハ２０から回路シミュレーションに必要なすべてのパラメータを抽出できるようにすることで、あるウエハ２０の電子回路が不良な動作をしたときにそのウエハ２０のパラメータを用いたシミュレーションができ解析、検証が容易となる。
【００３９】
図６は、図２のウエハ２０中に形成されるモニター装置の一例の構成を示す回路図である。図６では、本実施形態に係るＡＣパラメータの抽出方法を示している。従来、上述したような同一のウエハのスクライブラインのような限られた領域でＡＣパラメータ抽出は非常に困難であった。そこで、本発明に係る実施形態においては、チェミング・フー（Ｃｈｅｎｍｉｎｇ Ｈｕ）らの公知のＣＢＣＭ法（例えば、非特許文献４参照。）の原理を活用して以下に示すようなモニター回路３１でウエハのスクライブライン上に配置できる構成とした。
【００４０】
図６において、インライン測定部１０内のクロック信号発生器３０は、実質的に５０％のデューティを有する三角波又は正弦波のクロック信号を、モニター回路３１内の各ＦＥＴトランジスタ（以下、トランジスタという。）のゲートに出力する。モニター回路３１は、信号発生回路３２と、２個のインバータ回路３３ａ，３３ｂと、被容量測定体３４と、基準容量測定体３５とを備えて、例えば、ウエハ２０のスクライブライン上に形成される。信号発生回路３１は、４個のトランジスタを備えて構成され、上記クロック信号に応答して、（５０＋Δ）％のデューティを有する第１のクロック信号と、（５０−Δ）％のデューティを有する第２のクロック信号とを発生してインバータ回路３３ａ，３３ｂに出力する。ここで、Δは、被容量測定体３４と基準容量測定体３５とを用いて、公知のＣＢＣＭ法を用いて、上記アクティブ素子のＡＣパラメータを抽出できるように設定され、Δは好ましくは２から４８の範囲で設定され、より好ましくは、５から１５までの範囲であり、さらにより好ましくは１０に設定される。なお、図６において、Ｗはトランジスタのゲート幅であり、Ｌはそのゲート長である。
【００４１】
各インバータ回路３３ａ，３３ｂは、Ｐチャンネルトランジスタと、Ｎチャンネルトランジスタとを備えて構成され、上記第１のクロック信号は、２つのインバータ回路３３ａ，３３ｂの各Ｐチャンネルトランジスタのゲートに入力される一方、上記第２のクロック信号は、２つのインバータ回路３３ａ，３３ｂの各Ｎチャンネルトランジスタのゲートに入力される。そして、インバータ回路３３ａの２個のトランジスタの互いに接続されたドレインからインバータ回路３３ａの出力信号が出力され、被容量測定体３４に印加される。また、インバータ回路３３ｂの２個のトランジスタの互いに接続されたドレインからインバータ回路３３ｂの出力信号が出力され、基準容量測定体３５に印加される。本実施形態においてはトランジスタのゲート容量を測定する例を示しているので、被容量測定体３４及び基準容量測定体３５はそれぞれ、トランジスタを用いて形成されたキャパシタである。配線などの寄生容量を測定する場合は被容量測定体３４及び基準容量測定体３５はそれぞれ、配線となる。
【００４２】
この実施形態では、図６のモニター回路３１を用いて、かつ公知のＣＢＣＭ法を用いてＶｄｄ１及びＶｄｄ２に流れる電流を測定することにより、容量パラメータを測定する。
【００４３】
図６において、クロック信号のデューティの５０％からずれた第１と第２のクロック信号を生成する信号発生回路３２は、図６に示すように、トランジスタのβ比の異なるインバータ回路を２段用いて構成している。この実施形態においては、モニター回路３２への入力信号を、三角波又は正弦波のクロック信号としたことで、インラインでの測定機器の制限がなくし、かつ、デューティの５０％からずれた第１と第２のクロック信号をβ比の異なるインバータ回路を２段用いて生成することにより、モニター回路３１を、ウエハのスクライブラインに配置できる大きさで形成できるようにしたことを特徴としている。
【００４４】
図７は、図５のパラメータ抽出処理においてパッシブ素子及び寄生素子の容量パラメータに対して製造ばらつきの情報を付加する方法を説明するためのウエハ２０上の配線例を示す断面図である。すなわち、図７では、抵抗や容量などのパッシブ素子の容量パラメータや、配線などの寄生素子の容量パラメータへの製造ばらつきの情報の持たせる方法について図示している。
【００４５】
図７において、ウエハ２０の接地導体４０上に、配線が無い配線無し層４１と、配線がある配線有り層４２とが順次積層して形成されている。具体的な製造ばらつきとしては、層間絶縁膜である配線無し層４１の膜厚Ｔの変動によるものや、メタル配線５１，５２のエッチング仕上がり幅Ｌｍのばらつきによる寸法変動によるものや、誘電率変動によるものなどがある。
【００４６】
現在一般に使用されているＳＰＩＣＥシミュレータ装置においては、線幅の寸法パラメータはあるが、膜厚Ｔのように縦方向や誘電率のパラメータは準備されていない。
【００４７】
ここで、膜厚Ｔの配線無し層４１におけるメタル配線５１と設置導体４０との間のキャパシタの容量Ｃａと、配線有り層４２における２個のメタル配線５１，５２間のキャパシタの容量Ｃｂを表すために、次式で表されるようなモデル式を導入した。なお、メタル配線５１と５２の間の距離（スペース）はＳとする。
【数１】
Ｃａ＝（εａ’）／Ｔ’＝（Ａεａ）／Ｔ
ここで、
【数２】
εａ’：変動した誘電率、
Ｔ’：変動した膜厚、
εａ：理想的な誘電率、
Ｔ：設計層間値、
Ａ：誘電率のばらつきの補正パラメータ、
である。また、
【数３】
Ｃｂ＝（εｂ’）／Ｓ＝（Ｂεｂ）／Ｓ
ここで、
【数４】
εｂ’：変動した誘電率、
Ｓ’：変動したスペース、
εｂ：理想的な誘電率、
Ｓ：設計スペース値、
Ｂ：誘電率のばらつきの補正パラメータ、
である。
【００４８】
本発明に係る実施形態では、第１のデータベースメモリ２１のデータから、アクティブ素子、パッシブ素子や寄生素子の容量値を計算しその容量値から、
（Ａ）層間膜厚Ｔを一定にして層間膜厚などのプロセスの変動分を誘電率εａの補正パラメータＡに持たすパラメータ抽出方法と、
（Ｂ）素子の仕上がり寸法Ｌｍを一定にして仕上がり寸法などのプロセスの変動分を誘電率εｂの補正パラメータＢに持たすパラメータ抽出方法と
を用いて容量パラメータを抽出することとした。なお、図７の例では、線幅Ｌｍの変動がスペースＳの変動に対応しその結果カップリング容量Ｃｂが変動する例を示している。そのために、本実施形態では、配線無し層４１と配線有り層４２に分け、配線無し層４１の誘電率εａと配線有り層４２の誘電率εｂという考え方を導入し、測定した容量値Ｃａ及びＣｂから補正パラメータＡ及びＢを抽出する。以上のようにして収集された種々のパラメータは第２のデータベースメモリ２２に格納される。以上がパラメータ抽出処理での実施例である。
【００４９】
次いで、図３の統計処理装置１０１と、図４のネットリスト抽出装置１０２の動作の実施例について以下に詳細に説明する。
【００５０】
まず、図３の統計処理装置１０１の統計処理部２３は、パラメータ抽出装置１００内の第２のデータベースメモリ２２に格納されたすべてのデータを統計的に解析し、ワーストケースモデルのパラメータセットを生成する。具体的な方法としては、多変量解析の主成分分析法が良く知られており、本実施形態においても、主成分分析法を用いてワーストケースモデルのパラメータセットを生成した。例えばｎ個の主成分でワーストケースモデルパラメータセットを生成する場合、２ｎ個のパラメータセットが生成され、第３のデータベースメモリ２４に保存される。これらのすべてのパラメータセットには回路シミュレーションに必要なＳＰＩＣＥパラメータと、ネットリスト生成に必要なパラメータが含まれる。上述した誘電率のばらつき補正パラメータＡ及びＢはネットリスト生成に必要なパラメータであり、次段のネットリスト抽出装置１０２でネットリスト生成時に用いられる。
【００５１】
さらに、図４のネットリスト抽出装置１０２の動作の実施例について以下に詳細に説明する。
【００５２】
まず、ネットリスト抽出部２６へは、レイアウトデータデータメモリ２５からウエハ２０内の電子回路のレイアウトデータが入力され、同時に統計処理装置１０１内の第３のデータベースメモリ２４に格納された、ばらつきの補正パラメータＡ及びＢを含むレイアウトのパッシブ素子又は寄生素子の素子パラメータが読み込まれる。素子パラメータは、２ｎ個のパラメータセットにそれぞれ１組ずつワーストケースモデルとして生成されている。１つのパラメータセットから１つのネットリストが生成されるので生成されるネットリストの総数は２ｎ個となる。
【００５３】
ここで、ばらつきの補正パラメータＡ及びＢを用いてパッシブ素子又は寄生素子の容量値を算出する方法を以下に説明する。補正パラメータＡはパッシブ素子又は寄生素子の層間膜厚を一定にしてプロセスの変動分を誘電率のパラメータとして得ており、補正パラメータＢはパッシブ素子又は寄生素子の仕上がり寸法を一定にしてプロセスの変動分を誘電率のパラメータとして得ているので、レイアウトからキャパシタの容量値を計算する場合、図７を参照して説明した実施例と同様に、それぞれパッシブ素子又は寄生素子のない層（例えば、図７の配線無し層４１に対応する層）におけるキャパシタの容量値Ｃａは補正パラメータＡを用いて、パッシブ素子又は寄生素子のある層（例えば、図７の配線有り層４２に対応する層）におけるキャパシタの容量値Ｃｂは補正パラメータＢを用いて算出し、それぞれネットリストに容量値として追加する。
【００５４】
次いで、回路シミュレーション用入力ファイル生成部２７においては、ネットリスト抽出部２６によりこのように生成された、２ｎ個のネットリストの出力ファイルにそれぞれ、第３のデータベースメモリ２４のデータに保存された、パッシブ素子又は寄生素子の容量抽出に用いた誘電率の補正パラメータＡ及びＢのほかに、回路シミュレーションに必要なパラメータ（例えば、アクティブ素子のパラメータを含む。）が記載されているパラメータセットを第３のデータベースメモリ２４から読み出して入力ファイルに追加することにより、回路シミュレーション用入力ファイルを生成して、その入力ファイルを第４のデータベースメモリ２８に格納する。従って、この回路シミュレーション用入力ファイルには、レイアウトに起因するばらつきや、構造の縦方向のばらつきまで考慮したワーストケースモデルの電子回路のネットリストと、回路シミュレーションに必要なワーストケースモデルＳＰＩＣＥパラメータが含まれる。
【００５５】
従って、第４のデータベースメモリ２８に保存された回路シミュレーション用入力ファイルが既存の回路シミュレーション装置１０３に入力される一方、ユーザにより入力された回路シミュレーション時のシミュレーション条件がデータ入力装置１０４から当該既存の回路シミュレーション装置１０３に入力され、回路シミュレーション装置１０３において回路シミュレーションが実行される。これにより、特殊な回路シミュレーション装置を必要とせず、汎用の既存の回路シミュレーション装置を用いて、当初目的とした製造ばらつきが考慮された回路シミュレーションを簡単に実行できる。
【００５６】
以上詳述したように本実施形態によれば、製造ラインにおいてウエハ２０からインラインデータをモニタリングするインラインパラメータを抽出するパラメータ抽出装置１００と、上記パラメータ抽出装置１００によって生成されたパラメータのデータを統計的に解析してパラメータセットを生成する統計処理装置１０１と、電子回路のレイアウトデータと統計処理装置１０１から出力されたパラメータセットを用いてパラメータセットに対応するネットリストをパラメータセットの数だけ生成し、ネットリストにパラメータセットが記載された回路シミュレーション用入力ファイルを生成するネットリスト抽出装置１０２とを備える。従って、ウエハ２０内の電子回路を構成する素子だけでなく、寄生素子も製造ばらつきを反映したパラメータセットとネットリストを備えた回路シミュレーション用入力ファイルを自動的に生成することができ、これを用いて従来の既存の汎用回路シミュレーション装置１０３で扱えるようにでき、さらに、製造ばらつきを考慮した回路シミュレーションを可能にし、製造ばらつきを考慮して回路動作にマージンを持たせる回路設計の精度を大幅に向上させることができる。
【００５７】
【発明の効果】
以上詳述したように本発明に係る回路シミュレーション用入力ファイル生成システム又は生成方法によれば、所定の電子回路に関する所定の回路パラメータを抽出するパラメータ抽出装置と、
上記パラメータ抽出装置によって抽出された回路パラメータのデータを統計的に解析して所定数のパラメータセットを生成する統計処理装置と、
上記電子回路のレイアウトデータと上記統計処理装置により生成されたパラメータセットを用いて、上記パラメータセットに対応するネットリストを、上記パラメータセットの数だけ生成し、ネットリストにパラメータセットが記載された回路シミュレーション用入力ファイルを生成するネットリスト抽出装置とを備え、
上記パラメータ抽出装置は、上記電子回路におけるパッシブ素子と寄生素子の容量パラメータの容量値を計算し、上記計算された容量値に基づいて、上記各素子の層間膜厚及び仕上がり寸法を一定にしてプロセスの変動分をそれぞれ誘電率の補正パラメータとして設定し、
上記ネットリスト抽出装置は、上記設定された各誘電率の補正パラメータをそれぞれ、上記各素子の無い層及び有る層に対応して用いてネットリストを生成する。
【００５８】
従って、本発明によれば、例えばウエハ内の電子回路を構成する素子だけでなく、寄生素子も製造ばらつきを反映したパラメータセットとネットリストを備えた回路シミュレーション用入力ファイルを自動的に生成することができ、これを用いて従来の既存の汎用回路シミュレーション装置で扱えるようにでき、さらに、製造ばらつきを考慮した回路シミュレーションを可能にし、製造ばらつきを考慮して回路動作にマージンを持たせる回路設計の精度を大幅に向上させることができる。
【図面の簡単な説明】
【図１】本発明に係る一実施形態である回路シミュレーションシステム３００の構成を示すブロック図である。
【図２】図１のパラメータ抽出装置１００の構成を示すブロック図である。
【図３】図２の統計処理装置１０１の構成を示すブロック図である。
【図４】図２のネットリスト抽出装置１０２の構成を示すブロック図である。
【図５】図１のパラメータ抽出装置１００によって実行されるパラメータ抽出処理を示すフローチャートである。
【図６】図２のウエハ２０中に形成されるモニター装置の一例の構成を示す回路図である。
【図７】図５のパラメータ抽出処理においてパッシブ素子及び寄生素子の容量パラメータに対して製造ばらつきの情報を付加する方法を説明するためのウエハ２０上の配線例を示す断面図である。
【符号の説明】
１０…インライン測定部、
１１…構造パラメータ抽出部、
１２…ＡＣパラメータ抽出部、
１３…ＤＣパラメータ抽出部、
１４…パッシブ素子パラメータ抽出部、
１５…寄生素子パラメータ抽出部、
１６…パラメータセット生成部、
２０…ウエハ、
２１…第１のデータベースメモリ、
２２…第２のデータベースメモリ、
２３…統計処理部、
２４…第３のデータベースメモリ、
２５…レイアウトデータメモリ、
２６…ネットリスト抽出部、
２７…回路シミュレーション用入力ファイル生成部、
２８…第４のデータベースメモリ、
３０…クロック信号発生器、
３１…モニター回路、
３２…信号発生回路、
３３ａ，３３ｂ…インバータ回路、
３４…被容量測定体、
３５…基準容量測定体、
４０…接地導体、
４１…配線無し層、
４２…配線有り層、
５１，５２…メタル配線、
１００…パラメータ抽出装置、
１０１…統計処理装置、
１０２…ネットリスト抽出装置、
１０３…既存の回路シミュレーション装置、
１０４…データ入力装置、
２００…入力ファイル生成システム、
３００…回路シミュレーションシステム。
Claims (10)
- 所定の電子回路に関する所定の回路パラメータを抽出するパラメータ抽出装置と、
上記パラメータ抽出装置によって抽出された回路パラメータのデータを統計的に解析して所定数のパラメータセットを生成する統計処理装置と、
上記電子回路のレイアウトデータと上記統計処理装置により生成されたパラメータセットを用いて、上記パラメータセットに対応するネットリストを、上記パラメータセットの数だけ生成し、ネットリストにパラメータセットが記載された回路シミュレーション用入力ファイルを生成するネットリスト抽出装置とを備え、
上記パラメータ抽出装置は、上記電子回路におけるパッシブ素子と寄生素子の容量パラメータの容量値を計算し、上記計算された容量値に基づいて、上記各素子の層間膜厚及び仕上がり寸法を一定にしてプロセスの変動分をそれぞれ誘電率の補正パラメータとして設定し、
上記ネットリスト抽出装置は、上記設定された各誘電率の補正パラメータをそれぞれ、上記各素子の無い層及び有る層に対応して用いてネットリストを生成することを特徴とする回路シミュレーション用入力ファイル生成システム。 - 請求項１記載の回路シミュレーション用入力ファイル生成システムにおいて、上記パラメータ抽出装置は、
製造ラインにおいて電子回路を含むウエハ中に形成されたモニター装置から電圧対電流特性の測定データを測定する手段と、
上記測定データを保存する第１のデータベースメモリと、
上記第１のデータベースメモリに保存されたデータに基づいてアクティブ素子の構造パラメータを抽出する手段と、
上記第１のデータベースメモリに保存されたデータに基づいてアクティブ素子のＡＣパラメータを抽出する手段と、
上記第１のデータベースメモリに保存されたデータと、上記抽出された構造パラメータ及びＡＣパラメータとに基づいてアクティブ素子のＤＣパラメータを抽出する手段と、
上記第１のデータベースメモリに保存されたデータに基づいてパッシブ素子と寄生素子の抵抗パラメータ及び容量パラメータを含む素子パラメータを抽出して計算し、かつ、上記計算された容量パラメータの容量値に基づいて、当該素子の層間膜厚を一定にしたときのプロセスの変動分と、当該素子の仕上がり寸法を一定にしてプロセスの変動分とをそれぞれ、誘電率の補正パラメータＡ及び誘電率の補正パラメータＢとして設定するパラメータ抽出する手段と、
上記抽出されたアクティブ素子の構造パラメータ、ＡＣパラメータ及びＤＣパラメータと、上記抽出されたパッシブ素子と寄生素子の誘電率の補正パラメータＡ及び誘電率の補正パラメータＢを含む素子パラメータとを保存する第２のデータベースメモリを備えたことを特徴とする回路シミュレーション用入力ファイル生成システム。 - 請求項２記載の回路シミュレーション用入力ファイル生成システムにおいて、上記パラメータ抽出装置の測定データを測定する手段は、
上記アクティブ素子の構造パラメータを抽出するための第１のモニター装置と、
上記アクティブ素子のＡＣパラメータを抽出するための第２のモニター装置と、
上記アクティブ素子のＤＣパラメータを抽出するための第３のモニター装置と、
パッシブ素子と寄生素子の抵抗パラメータを抽出するための第４のモニター装置と、
パッシブ素子と寄生素子の容量パラメータを抽出するための第５のモニター装置を備え、
上記第１と第２と第３のモニター装置は、同一のウエハのスクライブラインに形成し、もしくは、同一ウエハのモニター装置専用領域に形成されたことを特徴とする回路シミュレーション用入力ファイル生成システム。 - 請求項３記載の回路シミュレーション用入力ファイル生成システムにおいて、上記パラメータ抽出装置の第２のモニター装置は、
実質的に５０％のデューティを有する三角波又は正弦波のクロック信号に基づいて、（５０＋Δ）％のデューティを有する第１のクロック信号と、（５０−Δ）％のデューティを有する第２のクロック信号とを発生する信号発生回路と、
それぞれ少なくとも２個のトランジスタから構成され、上記第１と第２のクロック信号が対応して入力される第１と第２のインバータ回路と、
上記第１のインバータ回路の各トランジスタのドレインに接続された被容量測定体と、
上記第２のインバータ回路の各トランジスタのドレインに接続された基準容量測定体とを備え、
上記Δは、上記被容量測定体と上記基準容量測定体とを用いて上記アクティブ素子のＡＣパラメータと、パッシブ素子や寄生素子の容量パラメータを抽出できるように設定されたことを特徴とする回路シミュレーション用入力ファイル生成システム。 - 請求項１乃至４のうちのいずれか１つに記載の回路シミュレーション用入力ファイル生成システムにおいて、上記統計処理装置は、
上記第２のデータベースメモリのデータに基づいて保存されたデータを統計的に解析して回路シミュレーションに必要なパラメータとネットリスト生成に必要なパラメータをパラメータセットとして生成する手段と、
上記生成されたパラメータセットを保存する第３のデータベースメモリとを備えたことを特徴とする回路シミュレーション用入力ファイル生成システム。 - 請求項２記載の回路シミュレーション用入力ファイル生成システムにおいて、上記ネットリスト抽出装置は、
パッシブ素子又は寄生素子の層間膜厚を一定にしてプロセスの変動分を誘電率の補正パラメータとして設定するパラメータ抽出方法で得られた誘電率の補正パラメータＡと、パッシブ素子又は寄生素子の仕上がり寸法を一定にしてプロセスの変動分を誘電率の補正パラメータとして設定するパラメータ抽出方法で得られた誘電率の補正パラメータＢを、それぞれパッシブ素子又は寄生素子の無い層と、パッシブ素子又は寄生素子の有る層に対応して用いて、電子回路のレイアウトデータからネットリストを生成する手段と、
上記生成されたネットリストを保存する第４のデータベースメモリとを備えたことを特徴とする回路シミュレーション用入力ファイル生成システム。 - 請求項６記載の回路シミュレーション用入力ファイル生成システムにおいて、上記ネットリスト抽出装置は、
上記電子回路のレイアウトデータから抽出したネットリストに加えて、パッシブ素子又は寄生素子の容量抽出に用いた誘電率の補正パラメータＡ及びＢのほかに、回路シミュレーションに必要なパラメータが記載されているパラメータセットを、上記回路シミュレーション用入力ファイルに記載することを特徴とする回路シミュレーション用入力ファイル生成システム。 - 所定の電子回路に関する所定の回路パラメータを抽出するステップと、
上記抽出された回路パラメータのデータを統計的に解析して所定数のパラメータセットを生成するステップと、
上記電子回路のレイアウトデータと上記生成されたパラメータセットを用いて、上記パラメータセットに対応するネットリストを、上記パラメータセットの数だけ生成し、ネットリストにパラメータセットが記載された回路シミュレーション用入力ファイルを生成するステップとを含み、
上記パラメータを抽出するステップは、上記電子回路におけるパッシブ素子と寄生素子の容量パラメータの容量値を計算し、上記計算された容量値に基づいて、上記各素子の層間膜厚及び仕上がり寸法を一定にしてプロセスの変動分をそれぞれ誘電率の補正パラメータとして設定することを含み、
上記入力ファイルを生成するステップは、上記設定された各誘電率の補正パラメータをそれぞれ、上記各素子の無い層及び有る層に対応して用いてネットリストを生成することを特徴とする回路シミュレーション用入力ファイル生成方法。 - 請求項８記載の回路シミュレーション用入力ファイル生成方法において、上記パラメータを抽出するステップは、
製造ラインにおいて電子回路を含むウエハ中に形成されたモニター装置から電圧対電流特性の測定データを測定するステップと、
上記測定データを第１のデータベースメモリに保存するステップと、
上記第１のデータベースメモリに保存されたデータに基づいてアクティブ素子の構造パラメータを抽出するステップと、
上記第１のデータベースメモリに保存されたデータに基づいてアクティブ素子のＡＣパラメータを抽出するステップと、
上記第１のデータベースメモリに保存されたデータと、上記抽出された構造パラメータ及びＡＣパラメータとに基づいてアクティブ素子のＤＣパラメータを抽出するステップと、
上記第１のデータベースメモリに保存されたデータに基づいてパッシブ素子と寄生素子の抵抗パラメータ及び容量パラメータを含む素子パラメータを抽出して計算し、かつ、上記計算された容量パラメータの容量値に基づいて、当該素子の層間膜厚を一定にしたときのプロセスの変動分と、当該素子の仕上がり寸法を一定にしてプロセスの変動分とをそれぞれ、誘電率の補正パラメータＡ及び誘電率の補正パラメータＢとして設定するパラメータ抽出するステップと、
上記抽出されたアクティブ素子の構造パラメータ、ＡＣパラメータ及びＤＣパラメータと、上記抽出されたパッシブ素子と寄生素子の誘電率の補正パラメータＡ及び誘電率の補正パラメータＢを含む素子パラメータとを第２のデータベースメモリを第２のデータベースメモリに保存するステップとを含むことを特徴とする回路シミュレーション用入力ファイル生成方法。 - 請求項９記載の回路シミュレーション用入力ファイル生成方法において、上記ネットリストを抽出するステップは、
パッシブ素子又は寄生素子の層間膜厚を一定にしてプロセスの変動分を誘電率の補正パラメータとして設定するパラメータ抽出方法で得られた誘電率の補正パラメータＡと、パッシブ素子又は寄生素子の仕上がり寸法を一定にしてプロセスの変動分を誘電率の補正パラメータとして設定するパラメータ抽出方法で得られた誘電率の補正パラメータＢを、それぞれパッシブ素子又は寄生素子の無い層と、パッシブ素子又は寄生素子の有る層に対応して用いて、電子回路のレイアウトデータからネットリストを生成するステップと、
上記生成されたネットリストを第４のデータベースメモリとを含むことを特徴とする回路シミュレーション用入力ファイル生成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003153841A JP2004355438A (ja) | 2003-05-30 | 2003-05-30 | 回路シミュレーション用入力ファイル生成システム及び生成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003153841A JP2004355438A (ja) | 2003-05-30 | 2003-05-30 | 回路シミュレーション用入力ファイル生成システム及び生成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004355438A true JP2004355438A (ja) | 2004-12-16 |
Family
ID=34048657
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003153841A Pending JP2004355438A (ja) | 2003-05-30 | 2003-05-30 | 回路シミュレーション用入力ファイル生成システム及び生成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004355438A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102364480A (zh) * | 2011-10-24 | 2012-02-29 | 中国科学院微电子研究所 | 提取寄生参数的方法及系统 |
-
2003
- 2003-05-30 JP JP2003153841A patent/JP2004355438A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102364480A (zh) * | 2011-10-24 | 2012-02-29 | 中国科学院微电子研究所 | 提取寄生参数的方法及系统 |
| CN102364480B (zh) * | 2011-10-24 | 2013-04-10 | 中国科学院微电子研究所 | 提取寄生参数的方法及系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7835888B2 (en) | Method and apparatus for extracting characteristic of semiconductor integrated circuit | |
| Sylvester et al. | Investigation of interconnect capacitance characterization using charge-based capacitance measurement (CBCM) technique and three-dimensional simulation | |
| US7802218B2 (en) | Layout analysis method and apparatus for semiconductor integrated circuit | |
| US6978229B1 (en) | Efficient method for modeling and simulation of the impact of local and global variation on integrated circuits | |
| US20140380260A1 (en) | Scalable Meta-Data Objects | |
| US20060036980A1 (en) | Method and apparatus for jitter analysis and program therefor | |
| US20040261044A1 (en) | Method for setting design margin for LSI | |
| US20020123872A1 (en) | Method and apparatus for simulating manufacturing, electrical and physical characteristics of a semiconductor device | |
| CN106934090B (zh) | 时脉树架构、集成电路及其布局方法 | |
| US20060107244A1 (en) | Method for designing semiconductor intgrated circuit and system for designing the same | |
| US20060271902A1 (en) | Semiconductor integrated circuit designing method and library designing method | |
| JP2006100718A (ja) | 半導体集積回路装置の動作解析方法、これに用いられる解析装置およびこれを用いた最適化設計方法 | |
| JP2865134B2 (ja) | シミュレーション方法及び装置 | |
| JP2011065377A (ja) | 寄生素子の抽出システムと抽出方法 | |
| US20100037191A1 (en) | Method of generating reliability verification library for electromigration | |
| US7930665B2 (en) | Method and program for designing semiconductor integrated circuit | |
| KR20010082562A (ko) | 반도체 집적 회로에 대한 전자기 간섭 시뮬레이션을 위한 전원 모델, 전원 모델을 설계하는 방법, 전자기 간섭 시뮬레이터, 전원 모델 생성용 컴퓨터 프로그램, 전원 모델 생성용 컴퓨터 프로그램을 저장하는 저장 매체, 및 전원 모델 설계 지원 시스템 | |
| Johguchi et al. | Measurement-based ring oscillator variation analysis | |
| Villavicencio et al. | Electrical model of microcontrollers for the prediction of electromagnetic emissions | |
| JP4060516B2 (ja) | 回路シミュレーションのためのパラメータ抽出方法及びパラメータ抽出装置、並びに回路シミュレーションシステム | |
| Pan et al. | System-level variation analysis for interconnection networks at sub-10-nm technology nodes using multiple patterning techniques | |
| US7272808B1 (en) | On-chip variability impact simulation and analysis for circuit performance | |
| JP2004355438A (ja) | 回路シミュレーション用入力ファイル生成システム及び生成方法 | |
| Guo et al. | Partial random walks for transient analysis of large power distribution networks | |
| Zhong et al. | Efficient variation-aware delay fault simulation methodology for resistive open and bridge defects |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050831 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20080131 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080617 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080624 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080822 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081028 |