CN102364480A - 提取寄生参数的方法及系统 - Google Patents

提取寄生参数的方法及系统 Download PDF

Info

Publication number
CN102364480A
CN102364480A CN201110326502XA CN201110326502A CN102364480A CN 102364480 A CN102364480 A CN 102364480A CN 201110326502X A CN201110326502X A CN 201110326502XA CN 201110326502 A CN201110326502 A CN 201110326502A CN 102364480 A CN102364480 A CN 102364480A
Authority
CN
China
Prior art keywords
subregion
parasitic parameter
isomorphism
tabulation
much
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201110326502XA
Other languages
English (en)
Other versions
CN102364480B (zh
Inventor
吴玉平
陈岚
叶甜春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN 201110326502 priority Critical patent/CN102364480B/zh
Publication of CN102364480A publication Critical patent/CN102364480A/zh
Application granted granted Critical
Publication of CN102364480B publication Critical patent/CN102364480B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明公开了一种提取寄生参数的方法,包括:将集成电路设计的版图划分为多个子区域;将几何同构的子区域置于同一个同构列表中;对每个同构列表中的至少一个子区域进行寄生参数的提取;根据同构列表中子区域间的几何关系和已提取的子区域的寄生参数,计算得到同构列表中其他子区域的寄生参数;将各子区域的寄生参数合并,以得到整个集成电路设计的寄生参数。通过合并寄生参数提取的任务,不用对整个版图区域进行寄生参数提取,减少了集成电路版图中寄生参数的提取数量,进而提高寄生参数提取速度,缩短集成电路设计的周期。

Description

提取寄生参数的方法及系统
技术领域
本发明涉及集成电路设计自动化领域,更具体地说,涉及一种寄生参数提取的方法及系统。
背景技术
互连线的设计是集成电路设计中一个重要的环节,随着集成电路制造工艺进入65-45nm工艺节点之后,由于曝光所用的光波长远远大于物理版图设计的理想图形的尺寸和图形之间的间距,光波的干涉和衍射效应使得实际光刻产生的为物理图形和物理版图设计的理想图形之间存在很大的差异,实际图形的形状和间距发生很大的变化,甚至影响电路的性能,因此,在互连线(金属层)实现电连接功能的同时,需要考虑电路正常工作情况下互连线之间的电磁耦合寄生效应(parasitic effect)。
考虑到互连线寄生效应对电路的影响,在集成电路设计的流程中,有一个寄生参数提取的步骤,通过该寄生参数提取步骤提取出布线后的等效电路元件模型(寄生参数),然后将他们返回到电路设计中,从而进一步对带有寄生参数的电路进行更精确的仿真或可靠性分析,以提高该电路设计的性能。
目前,为了精确提取寄生参数,主要是通过在寄生参数提取之前对物理版图掩膜做三维光刻仿真,然后利用三维寄生参数引擎,再对三维光刻仿真得到的三维图像精确提取寄生参数。
然而,目前的集成电路设计在规模上呈现系统级芯片(SOC)和网络级芯片(NOC)趋势,芯片上器件数达到亿级、十亿级、甚至百亿量级,金属互联线的数量更在器件数量的几倍以上,其对应的物理版图数据达到几十个Gb(109比特),甚至几百Gb,利用现有技术进行全芯片的三维光刻仿真和三维寄生参数提取速度极慢,在实际应用中根本不可行,而寄生参数提取的速度是影响集成电路设计周期的重要因素之一,传统的串行和并行寄生参数提取需要对集成电路版图的每一微小区域作出详细的复杂仿真计算,因此速度比较慢,制约了设计效率的提高。
发明内容
本发明实施例提供一种提取寄生参数的方法及系统,通过合并寄生参数提取任务,减少集成电路版图中寄生参数的提取数量,提高提取速度和效率。
为实现上述目的,本发明实施例提供了如下技术方案:
一种提取寄生参数的方法,包括:
将集成电路设计的版图划分为多个子区域;
将几何同构的子区域置于同一个同构列表中;
对每个同构列表中的至少一个子区域进行寄生参数的提取;
根据同构列表中子区域间的几何关系和已提取的子区域的寄生参数,计算得到同构列表中其他子区域的寄生参数;
将各个子区域的寄生参数合并,以得到整个集成电路设计的寄生参数。
可选地,所述子区域的划分步骤包括:
将所述集成电路版图划分为M行×N列个矩形的内区域;
将所述内区域的边框向与其相邻的内区域延伸一部分形成外边框区域,所述内区域与外边框区域构成一个子区域。
可选地,根据同构列表中子区域间的几何关系和已提取的子区域的寄生参数,计算得到同构列表中其他子区域的寄生参数的步骤为:根据同构列表中子区域间的几何关系和已提取的子区域中的内区域部分的寄生参数,计算得到同构列表中其他子区域中的内区域的寄生参数;将各个子区域的寄生参数合并的步骤为:将各个子区域中的内区域的寄生参数合并,以得到整个集成电路设计的寄生参数。
可选地,所述将几何同构的子区域置于同一个同构列表中的步骤包括:根据子区域内的图形的几何数据之间是否存在几何同构关系,判断各个子区域内的图形是否几何同构,将几何同构关系的子区域置于同一个同构列表中,所述几何同构关系包括相同、角度旋转或镜像。
可选地,根据子区域内的图形的几何数据之间是否存在几何同构关系,判断各个子区域内的图形是否几何同构,将几何同构关系的子区域置于同一个同构列表中,的步骤包括:
确定各子区域的原点;
确定各子区域内的图形相对于原点的相对坐标;
将各子区域内的相对坐标顺序排列,以形成子区域内图形的几何数据;
判断各子区域间的几何数据是否存在相同、角度旋转、镜像或平移的几何同构关系,若是几何同构关系,将几何同构的子区域置于同一个同构列表中。
可选地,将各子区域内的相对坐标顺序排列,以形成子区域内图形的几何数据的步骤包括:
按照掩膜层号将子区域划分为具有不同掩膜层号的图形子集合;
逐一将各图形子集合内的相对坐标顺序排列,以形成子区域内图形的几何数据。
可选地,在将各个子区域的寄生参数合并后,还包括步骤:将合并的寄生参数进行约减。
可选地,以并行方式同时对每个同构列表中的至少一个子区域进行寄生参数的提取。
此外,本发明还提供了一种提取寄生参数的装置,包括:
版图区域划分单元,用于将集成电路设计的版图划分为多个子区域;
区域同构单元,用于将几何同构的子区域置于同一个同构列表中;
寄生参数提取单元,用于对每个同构列表中的至少一个子区域进行寄生参数的提取;
寄生参数复用单元,用于根据同构列表中子区域间的几何关系和已提取的子区域的寄生参数,计算得到同构列表中其他子区域的寄生参数;
寄生参数合并单元,用于将各个子区域的寄生参数合并,以得到整个集成电路设计的寄生参数。
可选地,还包括:寄生参数约减单元,用于将合并的寄生参数进行约减。
与现有技术相比,上述技术方案具有以下优点:
本发明实施例的提取寄生参数的方法,将设计版图划分为多个子区域后,对几何同构的子区域仅提取一次寄生参数,其他子区域的寄生参数通过复用该提取的寄生参数得到,而不用对整个版图区域进行寄生参数提取,通过合并寄生参数提取的任务,减少了集成电路版图中寄生参数的提取数量,进而提高寄生参数提取速度,缩短集成电路设计的周期。
附图说明
通过附图所示,本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图,重点在于示出本发明的主旨。
图1为本发明的提取寄生参数的方法的流程图;
图2为根据本发明实施例的子区域划分方法的流程图;
图3a-4为根据本发明实施例的子区域划分的结构示意图;
图5根据本发明实施例的判断几何同构的流程图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明,但是本发明还可以采用其他不同于在此描述的其它方式来实施,本领域技术人员可以在不违背本发明内涵的情况下做类似推广,因此本发明不受下面公开的具体实施例的限制。
正如背景技术中的描述,现有技术中通过三维光刻仿真后进行三维寄生参数提取来获得电路设计的寄生参数,而由于集成电路设计的规模越来越大,利用该技术进行全芯片的三维光刻仿真和三维寄生参数提取速度极慢,在实际应用中根本不可行,而寄生参数提取的速度是影响集成电路设计周期的重要因素之一,制约了设计效率的提高。
而在集成电路物理设计版图中,局部区域之间设计图形有很大的相同性,这种相同性决定了局部区域之间的光刻仿真和寄生参数提取计算过程和计算结果的相同性,计算结果的复用可以有效地减少复杂的仿真计算任务,在不牺牲仿真精度的条件下提高芯片整体寄生参数提取速度。
基于上述思想,为了提高寄生提取速度,进而缩短集成电路设计的周期,本发明提出了一种提取寄生参数的方法,所述方法包括:
将集成电路设计的版图划分为多个子区域;
将几何同构的子区域置于同一个同构列表中;
对每个同构列表中的至少一个子区域进行寄生参数的提取;
根据同构列表中子区域间的几何关系和已提取的子区域的寄生参数,计算得到同构列表中其他子区域的寄生参数;
将各个子区域的寄生参数合并,以得到整个集成电路设计的寄生参数。
此外,在得到合并的寄生参数后,还可以进一步将合并的寄生参数进行约减,以得到更为精确的寄生参数。
更优地,可以以并行的方式同时对各同构列表中的至少一个子区域进行寄生参数的提取,以提高同构列表间各子区域寄生参数提取的速度,更进一步地提高寄生参数提取速度。
在本发明中,将集成电路设计的版图划分为多个子区域,对几何同构的子区域仅提取一次寄生参数,其他子区域的寄生参数通过复用该提取的寄生参数得到,通过合并寄生参数提取的任务,减少了集成电路设计的版图中寄生参数的提取数量,进而提高寄生参数提取速度,缩短集成电路设计的周期。
以上对本发明的技术方案和效果进行了描述,为了更好地理解本发明,以下将结合本发明的方法的流程图对具体的实施例进行详细的描述。
如图1所示,为本发明的提取寄生参数的方法流程图。
在步骤S101,将集成电路设计的版图划分为多个子区域。
所述集成电路设计的版图可以为多层金属层的设计版图的集合或其他多层设计版图,也可以为单层金属层的设计版图。对于多层金属层的设计版图,每层的金属层通常都具有相应的掩膜层号,每个子区域内包括多个金属层的设计版图。对于单层金属层的设计版图,每个子区域内仅包括一个金属层的设计版图,即一个掩膜层号的设计版图。
在本实施例中,如图2所示,将该所述子区域的划分包括以下步骤:
首先,在步骤S10101,将所述集成电路版图划分为M行×N列个矩形的内区域。
通常地,集成电路版图设计为一个矩形或方形的区域,在本实施例中,将该集成电路版图的区域用矩形方框框起来之后,参考图3a所示,将该方框进行行、列划分,这些行和列将该版图区域划分为M行×N列个矩形的内区域A(m,n),1≤m≤M,1≤n≤N,参考图3b所示。
而后,在步骤S10102,将所述内区域的边框向与其相邻的内区域延伸一部分形成外边框区域,所述内区域与外边框区域构成一个子区域。
参考图4所示,以其中一个内区域A(m,n)为例,在上述内区域划分的基础上,将内区域A(m,n)的边框向与该内边框相邻的内区域A(m-1,n)、A(m+1,n)、A(m,n-1)、A(m,n+1)延伸一部分,形成该内区域A(m,n)的外边框区域B(m,n),从而形成了由内区域A(m,n)和外边框区域B(m,n)构成的子区域C(m,n)。此处仅以中心的内区域为例进行说明本实施例子区域的划分方法,应当知道的是,对于其他周边的内区域部分,仅向相邻的内区域延伸,而不会超出版图的区域。
由于子区域具有该外边框区域,在进行寄生参数提取时,可以针对整个子区域,而仅确定内区域部分的寄生参数作为该子区域的寄生参数,这样,对于内区域,充分考虑到了内区域同相邻内区域之间的电路的影响,使内区域寄生参数提取更为精确。
在步骤S102,将几何同构的子区域置于同一个同构列表中。
可以根据子区域内的图形的几何数据之间是否存在几何同构关系,来判断各个子区域内的图形是否几何同构,几何同构关系例如几何数据为相同或存在角度旋转或镜像等。
在本发明中,几何同构是指同一个子区域内的几何图形相比,另一个子区域内的几何图形与其完全吻合,或者是另一个子区域内的几何图形通过角度旋转或镜像变换后,与其完全吻合。
在本实施例中,如图5所示,通过以下步骤来判断各个子区域内的图形是否几何同构:
首先,在步骤S10201,确定各子区域的原点。
在设计版图中,每个图形都有在版图中的坐标,后续称作版图坐标,在本实施例中,通过遍历子区域内的图形,找到图形版图坐标最小的X坐标值Xmin和最小Y坐标值Ymin,以(Xmin,Ymin)作为该子区域的原点。
而后,在步骤S10202,确定各子区域内的图形相对于原点的相对坐标。
也就是将子区域的图形的版图坐标转换为相对于所述原点的子区域坐标,若图形的版图坐标为(Xold,Yold),则相对于所述原点的子区域的相对为(Xnew=Xold-Xmin,Ynew=Yold-Ymin)。
确定每一个子区域的原点,以及每一个子区域内的图形相对于该子区域原点的坐标,这样,就得到了每一个子区域内图形的相对坐标。
而后,在步骤S10203,按照一定规则将各子区域内的相对坐标顺序排列,以形成子区域内图形的几何数据。
在本实施例中,对于多层金属层的设计版图,首先,分别处理各个子区域,对子区域内的几何图形,按照几何图形所在的掩模层号对几何图形进行分类,即,将具有相同掩膜层号的图形的相对坐标置于同一个图形子集合中,从而将子区域分成若干具有不同掩膜层号的图形子集合,并对这些图形子集合按照掩模层号进行排序。
而后,分别处理各个子区域内的图形子集合,对子区域内的几何图形,按照几何图形所在的掩模层号,逐一对图形子集合内的几何图形进行排序,具体做法是,以图形子集合内的图形的相对坐标对这些图形进行排序,得到图形子集合的排序后的图形序列,从而形成子区域内图形的几何数据。
更具体地,对于同一掩膜层号的图形子集合的排序的方法可以为:根据子区域内各图形子集合内图形的相对坐标值,对每一图形子集合内图形的最小X坐标值从小到大顺序排序,对最小X值相同的图形按照最小Y坐标值从小到大的顺序排序,对最小X坐标值和最小Y坐标值均相同的图形按照次最小X坐标值从小到大顺序排序,对最小X坐标值、最小Y坐标值和次最小X坐标值均相同的图形按照次最小Y坐标值从小到大顺序排序,以此类推,直至子区域内的全部图形子集合的图形的顺序完全确定,从而在每个子区域内图形的坐标按照相同规则排序后,子区域内图形的坐标成为可以比较的几何数据。对于单层金属层的设计版图,可以仅通过该图形子集合的排序的方法进行子区域的排序,以形成子区域内图形的几何数据。
而后,在步骤S1020,判断各子区域间的几何数据是否存在相同、角度旋转或镜像的几何同构关系,若是几何同构关系,将几何同构的子区域置于同一个同构列表中。
将上述子区域的图形的几何数据进行对应匹配,可以首先判断每两个子区域间对应点的坐标值相同,则这两个子区域为相同的图形,在几何上是相同几何关系的直接同构,若不相同,继续判断是否存在其他的几何同构关系。
在一个实施例中,具体地,两个子区域进行是否存在非相同的几何关系判断时,可以将一个子区域的图形的几何数据进行几何变换,如不同角度的旋转、相对于某个轴不同角度的镜像等,在一个具体的实施例中,对该子区域进行几何变换为(MNR90,MNR180,MNR270,MXR0,MXR90,MXR180,MXR270,MYR0,MYR90,MYR180,MYR270),其中MN表示无镜像,MX表示X轴镜像,MY表示Y轴镜像,R0表示逆时针旋转0度,R90表示逆时针旋转90度,R180表示逆时针旋转180度,R270表示逆时针旋转270度,对几何变换后的数据执行上述步骤S10201-S10203后,与另一个子区域的图形的几何数据进行对应匹配,判断变换后的子区域与另一个子区域是否直接同构,若是,则这两个子区域是间接几何同构的,同时记录下相对应的几何关系,对所有子区域之间进行上述是否几何同构的判断,并将具有几何同构关系的子区域置于同一个同构列表中。
这样,就构造出了多个同构列表,每个同构列表中包含了多个具有几何同构关系的子区域,并记录有子区域间的几何同构关系。
在步骤S103,对同构列表中的至少一个子区域进行寄生参数的提取。
在本发明中,仅从同构列表中选取个别子区域作为寄生参数提取操作的对象,其他未进行提取操作的子区域,可以根据该同构列表中子区域间的几何关系,对已得到的同构参数进行几何运算后得到,这样,相对于现有技术中,对整个区域都进行寄生参数提取操作相比,大大减少了计算量,提高了参数提取的效率。
更优选地,在从每个同构列表中选出一个子区域作为该子区域的提取对象,并且通过并行的方式对各个提取对象的子区域进行寄生参数的提取,这样,可以利用更多的计算资源同时进行寄生参数的提取,更进一步地提高技术参数提取的效率。
在本发明中,可以利用现有的寄生参数的提取方法对各个提取对象的子区域进行寄生参数的提取。
在本实施例中,通过在对提取对象的子区域内的图形进行三维光刻仿真后,对三维光刻仿真结果进行三维寄生参数提取,来得到同构列表中至少一个子区域的寄生参数。
具体地,三维光刻仿真主要包括步骤:准备掩模数据;获取掩模传输函数;获取光学图像;对光学图像进行滤波;最后校正光学图像。对于三维寄生参数的提取,可以以有限差分法、有限元法、或边界元法提取三维互连线的寄生电阻;以平板电容计算公式为基础、以三维边界元数值法求解三维互连线的寄生电容;以安培定理、法拉第定理、麦克斯韦尔方程为基础、采用全波法对建立的方程进行数值求解的得到三维互连线的寄生电感。以上寄生参数的提取的方法仅为示例,也可以用其他方法或商业软件工具完成三维寄生参数的提取。
在完成子区域的寄生参数提取后,进一步地,提取子区域中的内区域部分的寄生参数作为该子区域的寄生参数。这样,最终的寄生参数仅是内区域的寄生参数部分,由于在提取寄生参数时是以整个子区域中的图形为目标对象的,充分考虑了外边框区域的图形(相邻内区域部分)对内区域边缘区的影响,保证了寄生参数结果的准确性和可操作性。
在步骤S104,根据同构列表中子区域间的几何关系和已提取的子区域的寄生参数,计算得到同构列表中其他子区域的寄生参数。
对于同构序列中未进行寄生参数提取的子区域,可以通过复用已提取的子区域的寄生参数来得到,在本实施例中,已提取的子区域的寄生参数为内区域的寄生参数部分,具体地,根据已经得到的该同构序列中子区域的寄生参数,以及记录的与已提取寄生参数的子区域的几何关系,计算得到同构序列中其他子区域的寄生参数。
优选地,不同的同构序列之间的复用可以采用并行方式,利用多个计算资源,同时进行各同构序列内其他子区域的寄生参数的计算,更好地提高提取效率。
优选地,在一个同构序列内部,后续不同区域的复用可以采用并行方式,利用多个计算资源,一次对一个同构序列内部的多个子区域同时进行寄生参数的计算,更好地提高提取效率。
至此,得到了所有子区域的寄生参数,而后,可以根据需要进行后续仿真步骤。
在本实施例中,步骤S105,进一步将各子区域的寄生参数进行合并,以及进一步地约减,以得到整个集成电路设计的寄生参数。
具体地,首先,进行寄生参数的合并。每一个子区域在寄生参数提取之后得到一个包含寄生参数信息的电路网表,依据版图中金属互连线信息将网表中若干对外连接端与若干邻近区域提取得到的电路网表的对外连接端相连,以此对所有区域的网表进行连接,最后可以得到包含完整寄生参数信息的电路网表。
而后,进行寄生参数的约减。主要包括步骤:遍历电路网表,去除悬空的和阈值低于域定义值得寄生电阻、电容、电感;合并并联寄生电阻、串联寄生电阻、并联寄生电容、串联寄生电容;以基于散射参数的宏模型方法约减寄生电阻、电容、电感网络,从而得到具有准确寄生参数信息的电路网表。
至此,完成了本发明实施例的寄生参数的提取。
此外,本发明还提供了实现上述寄生参数提取的系统,包括:
版图区域划分单元,用于将集成电路设计的版图划分为多个子区域;
区域同构单元,将几何同构的子区域置于同一个同构列表中;
寄生参数提取单元,用于对同构列表中的一个子区域进行寄生参数的提取;
寄生参数复用单元,用于根据同构列表中子区域间的几何关系和已提取的子区域的寄生参数,计算得到同构列表中其他子区域的寄生参数。
寄生参数合并单元,用于将各个子区域的寄生参数合并,以得到整个集成电路设计的寄生参数。
可选地,还包括:寄生参数约减单元,用于将合并的寄生参数进行约减。
以上所述,仅是本发明的较佳实施例而已,并非对本发明作任何形式上的限制。
虽然本发明已以较佳实施例披露如上,然而并非用以限定本发明。任何熟悉本领域的技术人员,在不脱离本发明技术方案范围情况下,都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰,或修改为等同变化的等效实施例。因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰,均仍属于本发明技术方案保护的范围内。

Claims (10)

1.一种提取寄生参数的方法,其特征在于,包括:
将集成电路设计的版图划分为多个子区域;
将几何同构的子区域置于同一个同构列表中;
对每个同构列表中的至少一个子区域进行寄生参数的提取;
根据同构列表中子区域间的几何关系和已提取的子区域的寄生参数,计算得到同构列表中其他子区域的寄生参数;
将各个子区域的寄生参数合并,以得到整个集成电路设计的寄生参数。
2.根据权利要求1所述的方法,其特征在于,所述将集成电路设计的版图划分为多个子区域的步骤包括:
将所述集成电路版图划分为M行×N列个矩形的内区域;
将所述内区域的边框向与其相邻的内区域延伸一部分形成外边框区域,所述内区域与外边框区域构成一个子区域。
3.根据权利要求2所述的方法,其特征在于,根据同构列表中子区域间的几何关系和已提取的子区域的寄生参数,计算得到同构列表中其他子区域的寄生参数的步骤为:根据同构列表中子区域间的几何关系和已提取的子区域中的内区域部分的寄生参数,计算得到同构列表中其他子区域中的内区域的寄生参数;
将各个子区域的寄生参数合并的步骤为:将各个子区域中的内区域的寄生参数合并,以得到整个集成电路设计的寄生参数。
4.根据权利要求1所述的方法,其特征在于,所述将几何同构的子区域置于同一个同构列表中的步骤包括:根据子区域内的图形的几何数据之间是否存在几何同构关系,判断各个子区域内的图形是否几何同构,将几何同构关系的子区域置于同一个同构列表中,所述几何同构关系包括相同、角度旋转或镜像。
5.根据权利要求4所述的方法,其特征在于,根据子区域内的图形的几何数据之间是否存在几何同构关系,判断各个子区域内的图形是否几何同构,将几何同构关系的子区域置于同一个同构列表中,的步骤包括:
确定各子区域的原点;
确定各子区域内的图形相对于原点的相对坐标;
将各子区域内的相对坐标顺序排列,以形成子区域内图形的几何数据;
判断各子区域间的几何数据是否存在相同、角度旋转、镜像或平移的几何同构关系,若是几何同构关系,将几何同构的子区域置于同一个同构列表中。
6.根据权利要求5所述的方法,其特征在于,将各子区域内的相对坐标顺序排列,以形成子区域内图形的几何数据的步骤包括:
按照掩膜层号将子区域划分为具有不同掩膜层号的图形子集合;
逐一将各图形子集合内的相对坐标顺序排列,以形成子区域内图形的几何数据。
7.根据权利要求1-6中任一项所述的方法,其特征在于,在将各个子区域的寄生参数合并后,还包括步骤:将合并的寄生参数进行约减。
8.根据权利要求1-6中任一项所述的方法,其特征在于,以并行方式同时对每个同构列表中的至少一个子区域进行寄生参数的提取。
9.一种提取寄生参数的装置,其特征在于,包括:
版图区域划分单元,用于将集成电路设计的版图划分为多个子区域;
区域同构单元,用于将几何同构的子区域置于同一个同构列表中;
寄生参数提取单元,用于对同构列表中的至少一个子区域进行寄生参数的提取;
寄生参数复用单元,用于根据同构列表中子区域间的几何关系和已提取的子区域的寄生参数,计算得到同构列表中其他子区域的寄生参数;
寄生参数合并单元,用于将各个子区域的寄生参数合并,以得到整个集成电路设计的寄生参数。
10.根据权利要求9所述的装置,其特征在于,还包括:寄生参数约减单元,用于将合并的寄生参数进行约减。
CN 201110326502 2011-10-24 2011-10-24 提取寄生参数的方法及系统 Active CN102364480B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201110326502 CN102364480B (zh) 2011-10-24 2011-10-24 提取寄生参数的方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201110326502 CN102364480B (zh) 2011-10-24 2011-10-24 提取寄生参数的方法及系统

Publications (2)

Publication Number Publication Date
CN102364480A true CN102364480A (zh) 2012-02-29
CN102364480B CN102364480B (zh) 2013-04-10

Family

ID=45691046

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201110326502 Active CN102364480B (zh) 2011-10-24 2011-10-24 提取寄生参数的方法及系统

Country Status (1)

Country Link
CN (1) CN102364480B (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103268380A (zh) * 2013-05-24 2013-08-28 中国兵器工业集团第二一四研究所苏州研发中心 一种提高布图效率的模拟集成电路版图的设计方法
JP2014063405A (ja) * 2012-09-21 2014-04-10 Fujitsu Ltd 決定装置、決定方法、および決定プログラム
CN105574245A (zh) * 2015-12-11 2016-05-11 中国航空工业集团公司西安航空计算技术研究所 高效率模拟电路版图设计流程方法
CN107679311A (zh) * 2017-09-26 2018-02-09 上海华虹宏力半导体制造有限公司 存储器ip模块寄生参数的提取方法
CN111624407A (zh) * 2020-04-08 2020-09-04 南京航空航天大学 一种dc/dc变换器寄生参数提取方法
CN112560386A (zh) * 2020-12-09 2021-03-26 南京华大九天科技有限公司 一种大规模复杂版图电阻提取加速方法
CN112579592A (zh) * 2019-09-30 2021-03-30 北京国双科技有限公司 同构数据存储方法及装置
CN114186528A (zh) * 2021-12-06 2022-03-15 成都华大九天科技有限公司 一种大规模阵列电路的IRDrop模拟方法
WO2023206954A1 (zh) * 2022-04-27 2023-11-02 东南大学 一种基于目标检测网络的寄生参数提取方法
CN117454808A (zh) * 2023-12-25 2024-01-26 杭州行芯科技有限公司 一种寄生电容信息的获取方法、装置及电子设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004355438A (ja) * 2003-05-30 2004-12-16 Ricoh Co Ltd 回路シミュレーション用入力ファイル生成システム及び生成方法
CN1763928A (zh) * 2004-10-18 2006-04-26 中国科学院微电子研究所 一种基于静态随机存储器的快速综合设计方法
CN101211376A (zh) * 2006-12-26 2008-07-02 北京中电华大电子设计有限责任公司 一种寄生参数提取工具专用的版图数据格式
US20080244482A1 (en) * 2007-03-30 2008-10-02 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit design usage and sanity verification
CN101499102A (zh) * 2008-02-02 2009-08-05 北京芯慧同用微电子技术有限责任公司 一种版图设计方法和装置
CN102043884A (zh) * 2010-12-29 2011-05-04 杭州广立微电子有限公司 一种减小版图文件大小的方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004355438A (ja) * 2003-05-30 2004-12-16 Ricoh Co Ltd 回路シミュレーション用入力ファイル生成システム及び生成方法
CN1763928A (zh) * 2004-10-18 2006-04-26 中国科学院微电子研究所 一种基于静态随机存储器的快速综合设计方法
CN101211376A (zh) * 2006-12-26 2008-07-02 北京中电华大电子设计有限责任公司 一种寄生参数提取工具专用的版图数据格式
US20080244482A1 (en) * 2007-03-30 2008-10-02 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit design usage and sanity verification
CN101499102A (zh) * 2008-02-02 2009-08-05 北京芯慧同用微电子技术有限责任公司 一种版图设计方法和装置
CN102043884A (zh) * 2010-12-29 2011-05-04 杭州广立微电子有限公司 一种减小版图文件大小的方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
吴启明,等。: "在Transputer并行加速器上实现并行的版图参数提取", 《电子学报》 *
孙世磊,等。: "基于场的寄生电容并行提取方法", 《武汉大学学报( 工学版)》 *

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014063405A (ja) * 2012-09-21 2014-04-10 Fujitsu Ltd 決定装置、決定方法、および決定プログラム
CN103268380B (zh) * 2013-05-24 2016-09-21 中国兵器工业集团第二一四研究所苏州研发中心 一种提高布图效率的模拟集成电路版图的设计方法
CN103268380A (zh) * 2013-05-24 2013-08-28 中国兵器工业集团第二一四研究所苏州研发中心 一种提高布图效率的模拟集成电路版图的设计方法
CN105574245A (zh) * 2015-12-11 2016-05-11 中国航空工业集团公司西安航空计算技术研究所 高效率模拟电路版图设计流程方法
CN107679311A (zh) * 2017-09-26 2018-02-09 上海华虹宏力半导体制造有限公司 存储器ip模块寄生参数的提取方法
CN112579592A (zh) * 2019-09-30 2021-03-30 北京国双科技有限公司 同构数据存储方法及装置
CN111624407A (zh) * 2020-04-08 2020-09-04 南京航空航天大学 一种dc/dc变换器寄生参数提取方法
CN112560386A (zh) * 2020-12-09 2021-03-26 南京华大九天科技有限公司 一种大规模复杂版图电阻提取加速方法
CN114186528A (zh) * 2021-12-06 2022-03-15 成都华大九天科技有限公司 一种大规模阵列电路的IRDrop模拟方法
CN114186528B (zh) * 2021-12-06 2024-06-07 成都华大九天科技有限公司 一种大规模阵列电路的IRDrop模拟方法
WO2023206954A1 (zh) * 2022-04-27 2023-11-02 东南大学 一种基于目标检测网络的寄生参数提取方法
CN117454808A (zh) * 2023-12-25 2024-01-26 杭州行芯科技有限公司 一种寄生电容信息的获取方法、装置及电子设备
CN117454808B (zh) * 2023-12-25 2024-05-28 杭州行芯科技有限公司 一种寄生电容信息的获取方法、装置及电子设备

Also Published As

Publication number Publication date
CN102364480B (zh) 2013-04-10

Similar Documents

Publication Publication Date Title
CN102364480B (zh) 提取寄生参数的方法及系统
CN102346800B (zh) 加速设计规则检查的方法及装置
US20170147727A1 (en) Temperature-aware integrated circuit design methods and systems
CN109885888A (zh) 芯片版图设计规则检查方法
CN105868449A (zh) 一种标准单元库的优化方法及系统
CN102478761B (zh) 掩膜版制作方法及系统
CN102385242A (zh) 掩膜版制作方法及系统
ITVI20100166A1 (it) Integrated circuit design framework comprising automatic analysis functonality
KR101495986B1 (ko) 더블 패터닝 기술을 위한 rc 코너해
US11288431B2 (en) Method and system for establishing metal interconnection layer capacitance prediction model
CN118194777B (zh) 版图移植方法、装置、存储介质及终端设备
US10534884B2 (en) Layout of large block synthesis blocks in integrated circuits
Torabi et al. Electromigration-and parasitic-aware ILP-based analog router
US10891411B2 (en) Hierarchy-driven logical and physical synthesis co-optimization
CN105574270A (zh) 一种抗单粒子加固电路单元布局布线方法
CN102339329B (zh) 一种物理版图分割的方法
US20140181775A1 (en) Unit capacitor module, automatic capacitor layout method thereof and automatic capacitor layout device thereof
CN102663161B (zh) 一种射频集成电路三角网格剖分的方法
CN107180130B (zh) 一种寄生参数提取方法
Tseng et al. A power delivery network (PDN) engineering change order (ECO) approach for repairing IR-drop failures after the routing stage
CN102508974B (zh) 基于版图变化改变互连延迟参数的集成电路分析方法
CN113051859A (zh) 用于设计上下文感知电路的方法
CN101593222B (zh) 一种实现版图验证中密度检查的方法
KR102038736B1 (ko) 네트리스트 추상화
CN102339330B (zh) 一种对称电路物理版图分割的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant