CN114186528A - 一种大规模阵列电路的IRDrop模拟方法 - Google Patents

一种大规模阵列电路的IRDrop模拟方法 Download PDF

Info

Publication number
CN114186528A
CN114186528A CN202111478281.8A CN202111478281A CN114186528A CN 114186528 A CN114186528 A CN 114186528A CN 202111478281 A CN202111478281 A CN 202111478281A CN 114186528 A CN114186528 A CN 114186528A
Authority
CN
China
Prior art keywords
irdrop
circuit
sub
region
simulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111478281.8A
Other languages
English (en)
Other versions
CN114186528B (zh
Inventor
童振霄
刘伟平
李相启
魏洪川
陆涛涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Huada Jiutian Technology Co ltd
Original Assignee
Chengdu Huada Jiutian Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Huada Jiutian Technology Co ltd filed Critical Chengdu Huada Jiutian Technology Co ltd
Priority to CN202111478281.8A priority Critical patent/CN114186528B/zh
Priority claimed from CN202111478281.8A external-priority patent/CN114186528B/zh
Publication of CN114186528A publication Critical patent/CN114186528A/zh
Application granted granted Critical
Publication of CN114186528B publication Critical patent/CN114186528B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

一种大规模阵列电路精确IRDrop模拟方法，包括以下步骤：1）根据输入的区域电阻工艺文件，划分阵列电路归属于不同指定的子区域；2）初始化所述子区域数据结构，存储所述子区域覆盖的所有单元电路的位置信息；3）分别提取每个子区域的寄生电阻；4）生成所述子区域内部所有电路的网表信息；5）建立阵列电路中所有节点的电压电流方程并求解计算出节点电压电流信息，进行阵列电路的IRDrop效应分析。本发明的大规模阵列电路精确IRDrop模拟方法，能够为电路设计人员提供精确的IRDrop模拟结果，准确分析IRDrop效应带来的影响。

Description

一种大规模阵列电路的IRDrop模拟方法
技术领域
本发明涉及半导体集成电路自动化中的半导体电路后仿真设计技术领域，特别是涉及大规模阵列电路的IRDrop模拟方法。
背景技术
在显示面板电路设计以及集成电路设计中，受限于半导工艺，电路连接走线会形成寄生电阻，电路信号电流在流经走线时会有IRDrop(IR压降，是指出现在集成电路中电源和地网络上电压下降或升高的一种现象)效应，这种效应会使得电路关键节点电压值不符合预期并且在大规模阵列电路中标系得尤为明显，所以阵列电路需要进行寄生电阻直流IRDrop效应模拟，得到每个阵列单元控制电路电源节点实际输入的精确电压值，分析IRDrop效应对电路电学指标的影响。
通常大规模阵列电路的每个控制单元电路是相同的电路单元，对于这种电路，可以提取单元电路的寄生电阻，建立阵列电路电源到地信号的所有节点的电压电流矩阵，求解出每个节点的电压值，用来评估由于IRDrop效应造成的电源信号损失。根据阵列电路的重复性，只需要提取一个单元电路的寄生电阻，就可以等效出所有阵列电路的全网表寄生电阻。但是由于半导体工艺过程存在不均匀性，阵列电路中每个区域的电阻特性不同，寄生电阻在每个区域也不同，并且由于不同区域温度等其他环境的差异，也会使得寄生电阻在整个电路区域里面呈现不均一性。如果在阵列电路所有区域都采用相同的寄生电阻提取方式和模拟方式，得到的电路IRDrop模拟结果会与实际情况差异较大。
发明内容
为了解决现有技术存在的不足，本发明的目的在于提供一种大规模阵列电路的IRDrop模拟方法，对半导体集成电路以及显示面板设计中的大规模阵列电路进行IRDrop结果计算，考虑到了阵列电路不同区域的半导体工艺波动对寄生电阻的影响，分区域进行寄生电阻提取并维护各个区域的电路连接关系，可以精确地计算出整个电路中所有节点的准确电压电流值，进而提供精确的IRDrop模拟结果，有助于电路设计人员分准确析IRDrop效应带来的影响。
为实现上述目的，本发明提供的大规模阵列电路的IRDrop模拟方法，包括以下步骤：
1)根据输入的区域电阻工艺文件，划分阵列电路归属于不同指定的子区域；
2)初始化所述子区域数据结构，存储所述子区域覆盖的所有单元电路的位置信息；
3)分别提取每个子区域的寄生电阻；
4)生成所述子区域内部所有电路的网表信息；
5)建立阵列电路中所有节点的电压电流方程并求解计算出节点电压电流信息，进行阵列电路的IRDrop效应分析。
进一步地，所述步骤1)之前还包括：建立单元电路的初始单元电路网表信息。
进一步地，所述单元电路的位置信息，包括，每个单元电路所在阵列中的行号、列号以及子区域内不同单元电路的节点连接情况。
进一步地，所述步骤3)还包括：在提取每个子区域的寄生电阻完成后，更新初始网表信息并存储到子区域数据结构中。
进一步地，所述步骤4)还包括，建立各个子区域内部的单元电路节点连接关系并生成子区域内部所有电路的网表信息，所述网表中包含所有电路节点的寄生电阻。
进一步地，所述步骤5)还包括，建立各个子区域之间的电路节点连接关系，形成整个阵列电路的网表连接关系，建立阵列电路中所有节点的电压电流方程并求解计算出节点电压电流信息；根据所述节点电压电流信息，进行阵列电路的IRDrop效应分析。
更进一步地，在所述步骤4)和步骤5)之间，还包括，连接电源信号和地信号到最近的子区域，完成电源信号到单元电路的连接关系。
为实现上述目的，本发明还提供一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序运行时执行如上文所述的大规模阵列电路的IRDrop模拟方法的步骤。
为实现上述目的，本发明还提供一种电子设备，包括存储器和处理器，所述存储器上储存有在所述处理器上运行的计算机程序，所述处理器运行所述计算机程序时执行如上文所述的大规模阵列电路的IRDrop模拟方法的步骤。
本发明提供的大规模阵列电路的IRDrop模拟方法，可以对半导体集成电路以及显示面板设计中的大规模阵列电路进行IRDrop结果计算，考虑到了阵列电路不同区域的半导体工艺波动对寄生电阻的影响，分区域进行寄生电阻提取并维护各个区域的电路连接关系，可以精确地计算出整个电路中所有节点的准确电压电流值，进而提供精确的IRDrop模拟结果，有助于电路设计人员分准确析IRDrop效应带来的影响。
本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。
附图说明
附图用来提供对本发明的进一步理解，并且构成说明书的一部分，并与本发明的实施例一起，用于解释本发明，并不构成对本发明的限制。在附图中：
图1为根据本发明的大规模阵列电路的IRDrop模拟方法流程图；
图2为根据本发明的大规模阵列电路连接关系示意图；
图3为根据本发明的子区域数据结构示意图。
具体实施方式
以下结合附图对本发明的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。
本发明实施例中，为了精确模拟大规模阵列电路的IRDrop效应，较好的提取出不同区域的寄生电阻，得到精准寄生电阻值之后，再仿真整个电路的IRDrop。阵列电路如图2所示，由多个单元电路连接构成，电源信号与地信号从外部接入到相邻的单元电路，相邻的单元电路电源信号由上一级单元电路接入，电源电流会流经每个单元电路之间的导体。由于半导体寄生电阻的存在，外部接入的电源信号由于IRDrop效应，接入到每个单元电路的实际电源信号会有衰减，需要对每个单元电路的节点进行电压电流模拟，得到实际的电源电压值。在现有阵列IRDrop效应分析工具分析流程中，对每个阵列单元电路的寄生电阻提取方法相同，然后根据单元电路在阵列中的位置，建立整个阵列电路节点的电流电压关系，进行模拟。为了模拟出阵列电路不同区域电阻对IRDrop效应的影响，需要根据区域电阻特性，提取出不同区域对应的单元电路的精确寄生电阻值，将区域电阻信息存入到相应数据结构，后续在列电压电流方程时，根据区域对应信息，将电阻值填入到矩阵节点对应位置，进而模拟出所有节点的电压电流信息。改进后的精确IRDrop模拟方法可以适用于受到工艺以及环境温度等因素影响情况下电阻特性不均一的情况。
整个阵列电路(Array Circuit)如图2所示，通过连接相邻电路节点可以构成从电源到地的完整电路网络，节点之间有寄生电阻。单元电路(Unit)内部节点之间同样也有寄生电阻。整个阵列区域电阻特性在每个子区域之间表现不同，但在子区域内部电阻特性表现相同(子区域个数根据输入的工艺文件信息定义)，根据以上输入信息，
实施例1
图1为根据本发明的大规模阵列电路的IRDrop模拟方法流程图，下面将参考图1，对本发明的大规模阵列电路的IRDrop模拟方法进行详细描述。
首先，在步骤101，建立单元电路Unit的初始网表信息unit netlist。
本发明实施例中，网表信息包括：所有单元电路port节点信息，所有单元电路内部节点信息，所有连接不同节点的电阻信息，所有有源器件的信息。
在步骤102，根据输入的区域电阻工艺文件，划分阵列电路归属于不同指定子区域。
本发明实施例中，划分阵列电路归属于不同指定子区域后对子区域进行编号，如图2所示，将阵列电路分为了region 1、region 2、region 3、region 4四个子区域。
在步骤103，初始化每个子区域数据结构，存储子区域覆盖的所有单元电路的位置信息。
本发明实施例中，单元电路的位置信息，包括每个单元电路所在阵列中的行号、列号以及子区域内不同单元电路的节点连接情况。子区域的数据结构如图3所示。
在步骤104，分别提取子区域的寄生电阻。
本发明实施例中，根据电阻工艺信息，对每个子区域分别进行寄生电阻提取，提取完成后更新初始网表信息unit netlist并存储到子区域数据结构中。
本发明实施例中，电阻工艺信息包括：不同导体层对应的厚度，不同导体层对应的方块电阻值，不同导体层的工艺沉积形状参数，导体层在阵列电路不同区域对应的以上信息不同。
在步骤105，生成子区域内部所有电路的网表信息。
本发明实施例中，建立各个子区域内部的单元电路节点连接关系并产生子区域内部所有电路的网表信息region netlist，网表中包含所有电路节点的寄生电阻。
在步骤106，连接电源信号和地信号到最近的子区域。
本发明实施例中，将电源Power信号和地Ground信号连接到最近的子区域，完成电源信号到单元电路的连接关系。
在步骤107，建立阵列电路中所有节点的电压电流方程并求解计算出精确的节点电压电流信息。
本发明实施例中，建立各个子区域之间的电路节点连接关系，形成整个阵列电路的网表连接关系，建立阵列电路中所有节点的电压电流方程并求解计算出精确的节点电压电流信息。
在步骤108，根据计算出的电路节点电压电流结果信息，进行阵列电路的IRDrop效应分析。
本发明的一个实施例中，还提供一种电子设备，包括存储器和处理器，所述存储器上储存有在所述处理器上运行的计算机程序，所述处理器运行所述计算机程序时执行如上文所述的大规模阵列电路的IRDrop模拟方法的步骤。
本发明的一个实施例中，还提供一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序运行时执行如上文所述的大规模阵列电路的IRDrop模拟方法的步骤。
本领域普通技术人员可以理解：以上所述仅为本发明的优选实施例而已，并不用于限制本发明，尽管参照前述实施例对本发明进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例记载的技术方案进行修改，或者对其中部分技术特征进行等同替换。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种大规模阵列电路精确IRDrop模拟方法，其特征在于，包括以下步骤：
1）根据输入的区域电阻工艺文件，划分阵列电路归属于不同指定的子区域；
2）初始化所述子区域数据结构，存储所述子区域覆盖的所有单元电路的位置信息；
3）分别提取每个子区域的寄生电阻；
4）生成所述子区域内部所有电路的网表信息；
5）建立阵列电路中所有节点的电压电流方程并求解计算出节点电压电流信息，进行阵列电路的IRDrop效应分析。
2.根据权利要求1所述的大规模阵列电路精确IRDrop模拟方法，其特征在于，所述步骤1）之前还包括：建立单元电路的初始单元电路网表信息。
3.根据权利要求1所述的大规模阵列电路精确IRDrop模拟方法，其特征在于，所述单元电路的位置信息，包括，每个单元电路所在阵列中的行号、列号以及子区域内不同单元电路的节点连接情况。
4.根据权利要求1所述的大规模阵列电路精确IRDrop模拟方法，其特征在于，所述步骤3）还包括：在提取每个子区域的寄生电阻完成后，更新初始网表信息并存储到子区域数据结构中。
5.根据权利要求1所述的大规模阵列电路精确IRDrop模拟方法，其特征在于，所述步骤4）还包括，建立各个子区域内部的单元电路节点连接关系并生成子区域内部所有电路的网表信息，所述网表中包含所有电路节点的寄生电阻。
6.根据权利要求1所述的大规模阵列电路精确IRDrop模拟方法，其特征在于，所述步骤5）还包括，建立各个子区域之间的电路节点连接关系，形成整个阵列电路的网表连接关系，建立阵列电路中所有节点的电压电流方程并求解计算出节点电压电流信息；根据所述节点电压电流信息，进行阵列电路的IRDrop效应分析。
7.根据权利要求1所述的大规模阵列电路精确IRDrop模拟方法，其特征在于，在所述步骤4）和步骤5）之间，还包括，连接电源信号和地信号到最近的子区域，完成电源信号到单元电路的连接关系。
8.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序运行时执行权利要求1至7任一项所述的大规模阵列电路的IRDrop模拟方法步骤。
9.一种大规模阵列电路精确IRDrop模拟设备，其特征在于，包括存储器和处理器，所述存储器上储存有在所述处理器上运行的计算机程序，所述处理器运行所述计算机程序时执行权利要求1至7任一项所述的大规模阵列电路的IRDrop模拟方法步骤。
CN202111478281.8A 2021-12-06 一种大规模阵列电路的IRDrop模拟方法 Active CN114186528B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111478281.8A CN114186528B (zh) 2021-12-06 一种大规模阵列电路的IRDrop模拟方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111478281.8A CN114186528B (zh) 2021-12-06 一种大规模阵列电路的IRDrop模拟方法

Publications (2)

Publication Number Publication Date
CN114186528A true CN114186528A (zh) 2022-03-15
CN114186528B CN114186528B (zh) 2024-06-07

Family

ID=

Citations (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020020575A (ko) * 2000-09-09 2002-03-15 윤종용 다중구동형 클럭그리드회로망의 클럭스큐해석을 위한등가회로모델링 방법
US20050254326A1 (en) * 2004-05-13 2005-11-17 Takeshi Kitahara Semiconductor integrated circuit for reducing crosstalk and method for designing the same
JP2008033404A (ja) * 2006-07-26 2008-02-14 Elpida Memory Inc レイアウト検証方法及びレイアウト検証装置
JP2010002965A (ja) * 2008-06-18 2010-01-07 Renesas Technology Corp 半導体集積回路の回路抵抗縮約方法
CN102364480A (zh) * 2011-10-24 2012-02-29 中国科学院微电子研究所 提取寄生参数的方法及系统
CN103207941A (zh) * 2013-04-27 2013-07-17 清华大学 集成电路供电网络全参数模型下瞬态分析方法及系统
AU2015275326A1 (en) * 2011-03-30 2016-01-21 Ambature Inc. Electrical, mechanical, computing, and/or other devices formed of extremely low resistance materials
US20160246914A1 (en) * 2015-02-23 2016-08-25 Lsis Co., Ltd. Printed circuit board design device
US20170039309A1 (en) * 2015-11-11 2017-02-09 Beihang University Transient IR-drop waveform measurement system and method for high speed integrated circuit
CN107679311A (zh) * 2017-09-26 2018-02-09 上海华虹宏力半导体制造有限公司 存储器ip模块寄生参数的提取方法
CN108879708A (zh) * 2018-08-28 2018-11-23 东北大学 一种主动配电网的无功电压分区方法及系统
US10198545B1 (en) * 2016-09-26 2019-02-05 Altera Corporation Systems and methods for extraction of electrical specifications from prelayout simulations
CN110224404A (zh) * 2019-06-27 2019-09-10 厦门大学 基于矩阵分裂技术的电力系统分布式鲁棒状态估计方法
CN111079359A (zh) * 2019-12-27 2020-04-28 成都九芯微科技有限公司 一种Fanout信号线提取电容的方法
US10762259B1 (en) * 2018-06-08 2020-09-01 Diakopto, Inc. Circuit design/layout assistance based on sensitivities to parasitics
CN112217517A (zh) * 2020-10-09 2021-01-12 珠海零边界集成电路有限公司 一种调节数字模拟转换器的方法及相关设备
CN112560386A (zh) * 2020-12-09 2021-03-26 南京华大九天科技有限公司 一种大规模复杂版图电阻提取加速方法
CN112580292A (zh) * 2020-12-14 2021-03-30 南京华大九天科技有限公司 加速提取电阻的方法、电子设备及计算机可读存储介质
CN112784523A (zh) * 2020-12-31 2021-05-11 上海集成电路装备材料产业创新中心有限公司 提取cis像元阵列电路寄生电阻电容的方法和系统
CN113326671A (zh) * 2021-06-15 2021-08-31 深圳华大九天科技有限公司 一种对电路中线性电阻计算电路方程节点电流的方法

Patent Citations (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020020575A (ko) * 2000-09-09 2002-03-15 윤종용 다중구동형 클럭그리드회로망의 클럭스큐해석을 위한등가회로모델링 방법
US20050254326A1 (en) * 2004-05-13 2005-11-17 Takeshi Kitahara Semiconductor integrated circuit for reducing crosstalk and method for designing the same
JP2008033404A (ja) * 2006-07-26 2008-02-14 Elpida Memory Inc レイアウト検証方法及びレイアウト検証装置
JP2010002965A (ja) * 2008-06-18 2010-01-07 Renesas Technology Corp 半導体集積回路の回路抵抗縮約方法
AU2015275326A1 (en) * 2011-03-30 2016-01-21 Ambature Inc. Electrical, mechanical, computing, and/or other devices formed of extremely low resistance materials
CN102364480A (zh) * 2011-10-24 2012-02-29 中国科学院微电子研究所 提取寄生参数的方法及系统
CN103207941A (zh) * 2013-04-27 2013-07-17 清华大学 集成电路供电网络全参数模型下瞬态分析方法及系统
US20160246914A1 (en) * 2015-02-23 2016-08-25 Lsis Co., Ltd. Printed circuit board design device
US20170039309A1 (en) * 2015-11-11 2017-02-09 Beihang University Transient IR-drop waveform measurement system and method for high speed integrated circuit
US10198545B1 (en) * 2016-09-26 2019-02-05 Altera Corporation Systems and methods for extraction of electrical specifications from prelayout simulations
CN107679311A (zh) * 2017-09-26 2018-02-09 上海华虹宏力半导体制造有限公司 存储器ip模块寄生参数的提取方法
US10762259B1 (en) * 2018-06-08 2020-09-01 Diakopto, Inc. Circuit design/layout assistance based on sensitivities to parasitics
CN108879708A (zh) * 2018-08-28 2018-11-23 东北大学 一种主动配电网的无功电压分区方法及系统
CN110224404A (zh) * 2019-06-27 2019-09-10 厦门大学 基于矩阵分裂技术的电力系统分布式鲁棒状态估计方法
CN111079359A (zh) * 2019-12-27 2020-04-28 成都九芯微科技有限公司 一种Fanout信号线提取电容的方法
CN112217517A (zh) * 2020-10-09 2021-01-12 珠海零边界集成电路有限公司 一种调节数字模拟转换器的方法及相关设备
CN112560386A (zh) * 2020-12-09 2021-03-26 南京华大九天科技有限公司 一种大规模复杂版图电阻提取加速方法
CN112580292A (zh) * 2020-12-14 2021-03-30 南京华大九天科技有限公司 加速提取电阻的方法、电子设备及计算机可读存储介质
CN112784523A (zh) * 2020-12-31 2021-05-11 上海集成电路装备材料产业创新中心有限公司 提取cis像元阵列电路寄生电阻电容的方法和系统
CN113326671A (zh) * 2021-06-15 2021-08-31 深圳华大九天科技有限公司 一种对电路中线性电阻计算电路方程节点电流的方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
ZHENG QIN ET AL.: "IR drop analysis in mobile IC package with consideration of self-heating and leakage power", 《2015 IEEE 65TH ELECTRONIC COMPONENTS AND TECHNOLOGY CONFERENCE (ECTC)》, 16 July 2015 (2015-07-16) *
刘伟平;: "显示面板设计全流程解决方案", 微纳电子与智能制造, no. 02, 15 June 2020 (2020-06-15) *

Similar Documents

Publication Publication Date Title
CN111488717B (zh) 标准单元时序模型的抽取方法、装置、设备及存储介质
US7016794B2 (en) Floor plan development electromigration and voltage drop analysis tool
US6675139B1 (en) Floor plan-based power bus analysis and design tool for integrated circuits
US5933358A (en) Method and system of performing voltage drop analysis for power supply networks of VLSI circuits
US6606729B2 (en) Corner simulation methodology
WO2022247388A1 (zh) 一种数字集成电路众工艺角延时预测方法
US10846451B1 (en) Methods of modelling irregular shaped transistor devices in circuit simulation
CN113448787A (zh) 晶圆异常分析的方法、装置、电子设备及可读存储介质
US20160171137A1 (en) Method for semiconductor process corner sweep simulation based on value selection function
US8850374B2 (en) Method of reducing parasitic mismatch
EP0992807A2 (en) Method and apparatus for board model correction
US20210312113A1 (en) Method for finding equivalent classes of hard defects in stacked mosfet arrays
CN114186528B (zh) 一种大规模阵列电路的IRDrop模拟方法
CN114186528A (zh) 一种大规模阵列电路的IRDrop模拟方法
Kumashiro et al. Asymptotic waveform evaluation for transient analysis of 3-D interconnect structures
CN103440391A (zh) 一种基于数值选择函数的半导体工艺角扫描仿真方法
CN111614318B (zh) 光伏系统直流侧电流故障检测方法和装置
CN114186462A (zh) 一种Fanout信号线电热仿真方法
JP7466665B2 (ja) リーク電流に統計的ばらつきをもつダイナミックランダムアクセスメモリパストランジスタの設計
US11334698B2 (en) Cell-aware defect characterization by considering inter-cell timing
CN112668259A (zh) 一种后仿真网表的系统验证方法
US10339240B2 (en) Adaptive high sigma yield prediction
CN114676570A (zh) 一种仿真模型确定方法、芯片分类方法和相关设备
CN108038322A (zh) 一种spice集中模型的建模方法及系统
US20120316857A1 (en) Method for Circuit Simulation

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant