CN112217517A - 一种调节数字模拟转换器的方法及相关设备 - Google Patents
一种调节数字模拟转换器的方法及相关设备 Download PDFInfo
- Publication number
- CN112217517A CN112217517A CN202011071255.9A CN202011071255A CN112217517A CN 112217517 A CN112217517 A CN 112217517A CN 202011071255 A CN202011071255 A CN 202011071255A CN 112217517 A CN112217517 A CN 112217517A
- Authority
- CN
- China
- Prior art keywords
- digital
- digital signal
- analog converter
- initial
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 53
- 108010076504 Protein Sorting Signals Proteins 0.000 claims description 48
- 238000006243 chemical reaction Methods 0.000 claims description 38
- 238000012545 processing Methods 0.000 claims description 20
- 238000012163 sequencing technique Methods 0.000 claims description 11
- 230000002441 reversible effect Effects 0.000 claims description 10
- 238000010586 diagram Methods 0.000 description 20
- 239000002184 metal Substances 0.000 description 13
- 230000006870 function Effects 0.000 description 9
- 238000004590 computer program Methods 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000001914 filtration Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000002829 reductive effect Effects 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本申请提供一种调节数字模拟转换器的方法及相关设备,用于解决数字模拟转换器输出的准确性较低的问题。该方法包括:数字模拟转换器基于输入的至少两个初始数字信号,分别输出所述至少两个初始数字信号中每个初始数字信号对应的模拟信号;若确定每个初始数字信号,与分别对应的参考数字信号之间的误差值不满足预设误差条件,则根据每个初始数字信号,和每个初始数字信号分别对应的参考数字信号,确定所述数字模拟转换器的参数调整值;基于所述参数调整值,调节所述数字模拟转换器的参数取值,以使每个初始数字信号,与分别对应的参考数字信号之间的误差值满足预设误差条件,获得调节后的数字模拟转换器。
Description
技术领域
本申请涉及电子技术领域,尤其涉及一种调节数字模拟转换器的方法及相关设备。
背景技术
随着半导体工艺技术的发展,半导体工艺尺寸在不断地减小,金属线的宽度越来越窄,这会导致金属线阻不断上升,降低半导体输出的准确性。例如,对于数字模拟转换器来说,如果数字模拟转换器内部的金属线的宽度变窄,IR压降(IR-Drop)会导致数字模拟转换器输出的准确性较低。由于传统的半导体工艺尺寸较大,因此传统的校准数字模拟转换器的方法中并未考虑金属线的宽度变窄所导致的IR压降的问题,因此,依据传统的校准方法,获得的已校准的数字模拟转换器仍然存在输出不准确的问题。
为了降低IR压降,一般可以通过增加金属线的宽度,来降低金属线阻。显然,这种方法会造成电路面积过大,使得数字模拟转换器的成本较高,同时还会产生较大的寄生电容,降低数字模拟转换器的性能。且,金属线的宽度并不能无限制的增加,因此,现有的降低IR压降的方法局限性较大,并不能有效地提高数字模拟转换器输出的准确性。对于其他影响数字模拟转换器输出的准确性的因素来说,也存在同样的问题。
发明内容
本申请实施例提供一种调节数字模拟转换器的方法及相关设备,用于解决数字模拟转换器输出的准确性较低的问题。
第一方面,提供一种调节数字模拟转换器的方法,包括:
数字模拟转换器基于输入的至少两个初始数字信号,分别输出所述至少两个初始数字信号中每个初始数字信号对应的模拟信号;
若确定每个初始数字信号,与分别对应的参考数字信号之间的误差值不满足预设误差条件,则根据每个初始数字信号,和每个初始数字信号分别对应的参考数字信号,确定所述数字模拟转换器的参数调整值;其中,所述参考数字信号是根据已校准的模拟数字转换器对初始数字信号对应的模拟信号进行模数转换处理获得的;
基于所述参数调整值,调节所述数字模拟转换器的参数取值,以使每个初始数字信号,与分别对应的参考数字信号之间的误差值满足预设误差条件,获得调节后的数字模拟转换器。
可选的,所述预设误差条件包括:
|Ai-Bi|=|Aj-Bj|
或者,
其中,Ai和Aj为所述至少两个初始数字信号中的任意初始数字信号,Bi和Bj为Ai和Aj分别对应的参考初始信号,i和j为大于0,且小于所述至少两个初始数字信号中初始数字信号的数量的整数,i与j不相等,ε为预设阈值。
可选的,所述数字模拟转换器的参数取值包括至少两个预设取值,根据每个初始数字信号,和每个初始数字信号分别对应的参考数字信号,确定所述数字模拟转换器的参数调整值,具体包括:
根据各个初始数字信号的大小,按照由小到大的顺序,对各个初始数字信号进行排序,获得第一初始数字信号序列;
根据各个初始数字信号和分别对应的参考数字信号之间的误差值的大小,按照由小到大的顺序,对各个初始数字信号进行排序,获得第二初始数字信号序列;
若所述第一初始数字信号序列与所述第二初始数字信号序列相同,则根据小于所述数字模拟转换器的当前参数取值的预设取值,获得所述数字模拟转换器的参数调整值;
若所述第一初始数字信号序列与所述第二初始数字信号序列的倒序相同,则根据大于所述数字模拟转换器的当前参数取值的预设取值,获得所述数字模拟转换器的参数调整值。
可选的,所述数字模拟转换器包括反馈电阻,所述数字模拟转换器的参数取值包括所述反馈电阻的电阻档位。
可选的,在获得调节后的数字模拟转换器之后,还包括:
存储所述数字模拟转换器的参数调整值,以使所述数字模拟转换器启动时,以预存的参数调整值运行。
第二方面,提供一种数字模拟转换器,包括:
转换模块:用于基于输入的至少两个初始数字信号,输出所述至少两个初始数字信号中每个初始数字信号对应的模拟信号;
参调节模块:用于若确定每个初始数字信号,与分别对应的参考数字信号之间的误差值不满足预设误差条件,则根据每个初始数字信号,和每个初始数字信号分别对应的参考数字信号,确定所述转换模块的参数调整值;其中,所述参考数字信号是根据已校准的模拟数字转换器对初始数字信号对应的模拟信号进行模数转换处理获得的;以及,基于所述参数调整值,调节所述转换模块的参数取值,以使每个初始数字信号,与分别对应的参考数字信号之间的误差值满足预设误差条件,获得调节后的数字模拟转换器。
可选的,所述预设误差条件包括:
|Ai-Bi|=|Aj-Bj|
或者,
其中,Ai和Aj为所述至少两个初始数字信号中的任意初始数字信号,Bi和Bj为Ai和Aj分别对应的参考初始信号,i和j为大于0,且小于所述至少两个初始数字信号中初始数字信号的数量的整数,i与j不相等,ε为预设阈值。
可选的,所述转换模块的参数取值包括至少两个预设取值,所述调节模块具体用于:
根据各个初始数字信号的大小,按照由小到大的顺序,对各个初始数字信号进行排序,获得第一初始数字信号序列;
根据各个初始数字信号和分别对应的参考数字信号之间的误差值的大小,按照由小到大的顺序,对各个初始数字信号进行排序,获得第二初始数字信号序列;
若所述第一初始数字信号序列与所述第二初始数字信号序列相同,则根据小于所述数字模拟转换器的当前参数取值的预设取值,获得所述数字模拟转换器的参数调整值;
若所述第一初始数字信号序列与所述第二初始数字信号序列的倒序相同,则根据大于所述数字模拟转换器的当前参数取值的预设取值,获得所述数字模拟转换器的参数调整值。
可选的,所述转换模块包括反馈电阻,所述转换模块的参数取值包括所述反馈电阻的电阻档位。
第三方面,一种计算机设备,包括:
存储器,用于存储程序指令;
处理器,用于调用所述存储器中存储的程序指令,按照获得的程序指令执行如第一方面所述的方法。
第四方面,一种存储介质,所述存储介质存储有计算机可执行指令,所述计算机可执行指令用于使计算机执行如第一方面所述的方法。
本申请实施例中,数字模拟转换器基于输入的至少两个初始数字信号,分别输出至少两个初始数字信号中每个初始数字信号对应的模拟信号。根据每个初始数字信号,与分别对应的参考数字信号之间的误差值是否满足预设误差条件,确定数字模拟转换器是否需要进行调节。如果每个初始数字信号,与分别对应的参考数字信号之间的误差值不满足预设误差条件,那么根据每个初始数字信号,和每个初始数字信号分别对应的参考数字信号,确定模拟数字转换器的参数调整值,例如数字模拟转换器中反馈电阻的阻值。从而,可以基于确定出来的参数调整值,调节数字模拟转换器的参数取值,通过调节数字模拟转换器的参数取值,例如可以抵消数字模拟转换器的IR压降,以使每个初始数字信号,与分别对应的参考数字信号之间的误差值满足预设误差条件,从而,提高了调节后的数字模拟转换器的输出准确性。
附图说明
图1为相关技术中数字模拟转换器的一种结构示意图;
图2为本申请实施例提供的数字模拟转换器的一种结构示意图一;
图3为本申请实施例提供的调节数字模拟转换器的方法的一种流程示意图一;
图4为本申请实施例提供的数字模拟转换器的一种结构示意图二;
图5为本申请实施例提供的数字模拟转换器的一种原理示意图;
图6为本申请实施例提供的调节数字模拟转换器的方法的一种流程示意图二;
图7为本申请实施例提供的调节数字模拟转换器的方法的一种原理示意图;
图8为本申请实施例提供的调节数字模拟转换器的装置的结构示意图一;
图9为本申请实施例提供的调节数字模拟转换器的装置的结构示意图二。
具体实施方式
为了使本申请实施例的目的、技术方案和优点更加清楚,下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述。
下面对本申请实施例中的部分用语进行解释说明,以便于本领域技术人员理解。
(1)IR压降:
由于电路中的电流和电阻所引起的电压偏差,在集成电路中表现为电源和地网络上的电压下降。IR压降包括局部IR压降和全局IR压降。局部IR压降会引起电路工作时出现间歇性的功能障碍,全局IR压降会造成电路整体无法正常工作。例如,开关阻抗、版图走线或印制板电路(printed circuit board,PCB)走线等均可能会引起IR压降。
另外,本申请实施例中,“至少一个”是指一个或者多个,“多个”是指两个或两个以上。“和/或”,描述关联对象的关联关系,表示可以存在三种关系,例如,A和/或B,可以表示:单独存在A,同时存在A和B,单独存在B的情况,其中A,B可以是单数或者复数。字符“/”一般表示前后关联对象是一种“或”的关系。“以下至少一项(个)”或其类似表达,是指的这些项中的任意组合,包括单项(个)或复数项(个)的任意组合。
随着半导体工艺技术的发展,数字模拟转换器的体积越来越小,随之而来的数字模拟转换器内部的金属线越来越窄,导致金属线阻不断上升,影响数字模拟转换器的输出准确性。传统的校准数字模拟转换器的方法中并未考虑金属线宽度变窄对数字模拟转换器造成的影响,使得校准后的数字模拟转换器的准确性较低。
由于金属险阻不断上升,数字模拟转换器内部会产生IR压降。例如,对于基准参考电压为3V的数字模拟转换器来说,数字模拟转换器的理想精度为16bit,如果数字模拟转换器内部产生IR压降,如1mV的IR压降,会导致22最低有效位(least significant bit,LSB)的精度损失,此时,数字模拟转换器的实际精度将低于12bit,远达不到理想精度,数字模拟转换器将无法进行准确的数模转换处理。实际上,数字模拟转换器的输出误差应该控制在1LSB以内。
为了降低IR压降,传统的方法是增加金属线的宽度,这会数字模拟转换器的电路面积过大,使得数字模拟转换器的成本较高,同时还会产生较大的寄生电容,降低数字模拟转换器的性能。且,金属线的宽度并不能无限制的增加,因此,现有的降低IR压降的方法局限性较大,并不能有效地提高数字模拟转换器输出的准确性。对于其他影响数字模拟转换器输出的准确性的因素来说,也存在同样的问题。
鉴于此,本申请提供一种调节数字模拟转换器的方法,该方法可以应用于数字模拟转换器,或者,可以应用于调节设备,由调节设备对数字模拟器进行调节。调节设备可以是终端设备或网络设备,终端设备可以是手机、平板电脑或个人计算机等;网络设备可以是服务器等。本申请实施例中,以该调节数字模拟转换器的方法应用于数字模拟转换器,数字模拟转换器自身进行调节为例进行介绍。
请参考图1,为相关技术中数字模拟转换器的结构示意图。相关技术中数字模拟转换器中包括输入电路101,电阻阵列102和运算放大器103。运算放大器103中包括反馈电阻104。输入电路101与电阻阵列102连接,电阻阵列102与运算放大器103连接。反馈电阻104连接运算放大器103的输入端与输出端。图1中反馈电阻104用RF表示,电阻阵列中的电阻用R或2R表示,运算放大器103的输入电压,即共模电压Vcm,可以表示为输入电路用于输入数字信号,电阻阵列102用于根据基准参考电压,将数字信号中的数字码转换为与数字信号成比例的电流信号,即模拟信号,运算放大器103用于过滤噪音信号,反馈电阻104将过滤后的电流信号转换为电压信号并输出。理想的数字模拟转换器的输出可以表示为如下公式(1):
其中,VREF表示基准参考电压,可以表示为VREFH-VREFL,N表示输入DACIN的数字信号中包括的数字码的数量,Di为输入DACIN数字信号中第i位数字码,i为大于0,且小于N的整数。
如果数字模拟转换器内部存在IR压降,那么,数字模拟转换器的输出可以表示为如下公式(2):
其中,ΔVr为数字模拟转换器内部的IR压降。
数字模拟转换器的输出误差,即数字模拟转换器的输出与理想输出之间的误差,可以表示为如下公式(3):
输入DACIN的数字信号中包括的数字码可以表示为[DN-1,DN-2,…,D1,D0],输入DACIN的数字信号的取值范围为[0,2N-1]。根据上述公式(3),随着输入DACIN从0开始不断增加,直到变化到最大值,数字模拟转换器的输出误差会从变化到-ΔVr。例如,1mV的IR压降,会导致数字模拟转换器最大-1mV的输出误差,对于一个12bit以上高精度的数字模拟转换器来说,是超出误差允许范围的输出误差,是无法容忍。可见,IR压降会造成数字模拟转换器的输出准确性较低。
因此,本申请实施例中,将数字模拟转换器中的运算放大器中的反馈电阻设置为可配置电阻值的反馈电阻。那么,数字模拟转换器的输出可以表示为如下公式(4):
其中,R为反馈电阻的默认阻值,ΔR+R为对反馈电阻的默认阻值进行调整后的参数调整值。
根据上述公式(4),数字模拟转换器的输出误差,可以表示为如下公式(5):
上述公式(5)可以简化为如下公式(6):
其中,公式(6)中的Voff可以表示为如下公式(7):
公式(6)中的Vk可以表示为如下公式(8):
根据公式(7)可以看出,Voff几乎不随数字模拟转换器输入DACIN的数字信号的变化而变化,在数字模拟转换器内部电路的全局范围内是一个固定的输出误差。该固定的输出误差可以通过软件编程的方式,增加或减少一个误差值来进行抵消。本申请实施例中,不对该部分输出误差的抵消过程进行过多的介绍。
根据公式(8)可以看出,对于Vk来说,是会随着随数字模拟转换器输入DACIN的数字信号的变化而变化的。因此,Vk可以认为是一个不确定的值,本申请实施例中,通过调节数字模拟转换器的参数取值来调整Vk的取值,例如,调整反馈电阻的阻值来调整Vk的取值。
请参考图2,为本申请实施例提供的数字模拟转换器的结构示意图。该数字模拟转换器中包括输入电路201、电阻阵列202、运算放大器203和参数调节模块205。运算放大器203中包括可配置电阻值的反馈电阻204。数字模拟转换器的输出端连接一个已校准的模拟数字转换器206。输入电路201和电阻阵列202可以分别与图1所示的输入电路101和电阻阵列102相同。已校准的模拟数字转换器206不是数字模拟转换器中的一部分,已校准的模拟数字转换器206可以是数字模拟转换器所在芯片中集成的一个模拟数字转换器,或者,可以是数字模拟转换器所在芯片外接的一个模拟数字转换器,具体不做限制。其中,电阻阵列202和运算放大器203可以作为数字模拟转换器的转换模块,用于基于输入的数字信号,进行数模转换处理,输出对应的模拟信号。
下面对本申请实施例提供的调节数字模拟转换器的方法的整体思路进行具体介绍。
本申请实施例中,数字模拟转换器基于输入的至少两个初始数字信号,分别输出至少两个初始数字信号中每个初始数字信号对应的模拟信号。根据每个初始数字信号,与分别对应的参考数字信号之间的误差值是否满足预设误差条件,确定数字模拟转换器是否需要进行调节。如果每个初始数字信号,与分别对应的参考数字信号之间的误差值不满足预设误差条件,那么根据每个初始数字信号,和每个初始数字信号分别对应的参考数字信号,确定模拟数字转换器的参数调整值,即反馈电阻204的阻值。参考数字信号是根据已校准的模拟数字转换器206对初始数字信号对应的模拟信号进行模数转换处理获得的。从而,可以基于确定出来的参数调整值,调节数字模拟转换器的参数取值,以使每个初始数字信号,与分别对应的参考数字信号之间的误差值满足预设误差条件,获得调节后的数字模拟转换器。通过调节数字模拟转换器的参数取值,降低IR压降。
下面对本申请实施例提供的调节数字模拟转换器的方法进行具体介绍。
请参考图3,为本申请实施例提供的调节数字模拟转换器的方法的一种流程示意图,该方法具体包括以下步骤:
S301,数字模拟转换器基于输入的至少两个初始数字信号,分别输出至少两个初始数字信号中每个初始数字信号对应的模拟信号。
S302,若确定每个初始数字信号,与分别对应的参考数字信号之间的误差值不满足预设误差条件,则根据每个初始数字信号,和每个初始数字信号分别对应的参考数字信号,确定数字模拟转换器的参数调整值。
S303,基于参数调整值,调节数字模拟转换器的参数取值,以使每个初始数字信号,与分别对应的参考数字信号之间的误差值满足预设误差条件,获得调节后的数字模拟转换器。
下面基于图2所示的数字模拟转换器的结构示意图,对各个步骤的具体实施方式进行示例说明。
在数字模拟转换器执行S301,数字模拟转换器基于输入的至少两个初始数字信号,分别输出所述至少两个初始数字信号中每个初始数字信号对应的模拟信号之前,数字模拟转换器可以先接收输入的至少两个初始数字信号。
其他设备,例如调节设备,可以随机生成两个初始数字信号,在生成至少两个初始数字信号之后,其他设备可以将至少两个初始数字信号发送给数字模拟转换器,数字模拟转换器中的输入电路201可以接收其他设备发送的至少两个初始数字信号,从而数字模拟转换器获得至少两个初始数字信号。
或者,数字模拟转换器中的参数调节模块205可以随机生成至少两个初始数字信号,在参数调节模块205生成至少两个初始数字信号之后,将至少两个初始数字信号输入输入电路201,从而数字模拟转换器获得至少两个初始数字信号。
在数字模拟转换器获得至少两个初始数字信号之后,执行301,数字模拟转换器基于输入的至少两个初始数字信号,分别输出所述至少两个初始数字信号中每个初始数字信号对应的模拟信号。
数字模拟转换器中的输入电路201将至少两个初始数字信号输入电阻阵列202,电阻阵列202接收输入电路201发送的至少两个初始数字信号。电阻阵列202将至少两个初始数字信号分别转换成模拟信号,并将获得的至少两个初始数字信号分别对应的模拟信号输入运算放大器203。运算放大器203接收电阻阵列202输入的至少两个初始数字信号分别对应的模拟信号,并对模拟信号进行过滤,过滤掉噪音信号之后,获得过滤后的至少两个初始数字信号分别对应的模拟信号。运算放大器203获得过滤后的至少两个初始数字信号分别对应的模拟信号之后,将其输出。
在数字模拟转换器执行S302,若确定每个初始数字信号,与分别对应的参考数字信号之间的误差值不满足预设误差条件,则根据每个初始数字信号,和每个初始数字信号分别对应的参考数字信号,确定数字模拟转换器的参数调整值之前,数字模拟转换器可以先确定每个初始数字信号,与分别对应的参考数字信号之间的误差值是否满足预设误差条件。
参考数字信号是根据已校准的模拟数字转换器206对初始数字信号对应的模拟信号进行模数转换处理获得的。已校准的模拟数字转换器206连接数字模拟转换器的输出端,对数字模拟转换器输出的模拟信号进行模数转换,获得参考数字信号。已校准的模拟数字转换器206将获得的参考数字信号输入数字模拟转换器,以使数字模拟转换器依据参考数字信号,调整数字模拟转换器的参数取值。
作为一种实施例,已校准的模拟数字转换器206的精度大于或等于数字模拟转换器的精度。
根据不同的预设误差条件,确定每个初始数字信号,与分别对应的参考数字信号之间的误差值是否满足预设误差条件的方法不同,下面以其中的两种为例进行介绍。
预设误差条件一:
|Ai-Bi|=|Aj-Bj|
预设误差条件二:
其中,Ai和Aj为至少两个初始数字信号中的任意初始数字信号,Bi和Bj为Ai和Aj分别对应的参考初始信号,i和j为大于0,且小于至少两个初始数字信号中初始数字信号的数量的整数,i与j不相等,ε为预设阈值。
针对上述预设误差条件一,确定方法一为:
数字模拟转换器获得至少两个初始数字信号之后,针对每两个初始数字信号,分别确定初始数字信号与对应的参考数字信号之间的误差值。如果确定出来的两个初始数字信号对应的误差值相等,那么确定这两个初始数字信号,与分别对应的参考数字信号之间的误差值满足预设误差条件。否则,数字模拟转换器确定这两个初始数字信号,与分别对应的参考数字信号之间的误差值不满足预设误差条件。
如果针对每两个初始数字信号,均满足预设误差条件,那么数字模拟转换器确定每个初始数字信号,与分别对应的参考数字信号之间的误差值满足预设误差条件。否则,数字模拟转换器确定每个初始数字信号,与分别对应的参考数字信号之间的误差值不满足预设误差条件。
针对上述预设误差条件二,确定方法二为:
数字模拟转换器获得至少两个初始数字信号之后,针对每两个初始数字信号,分别确定初始数字信号与对应的参考数字信号之间的误差值。如果确定出来的两个初始数字信号对应的误差值,与这两个初始数字信号之间的误差值的比值在预设范围内,那么确定这两个初始数字信号,与分别对应的参考数字信号之间的误差值满足预设误差条件。否则,数字模拟转换器确定这两个初始数字信号,与分别对应的参考数字信号之间的误差值不满足预设误差条件。
如果针对每两个初始数字信号,均满足预设误差条件,那么数字模拟转换器确定每个初始数字信号,与分别对应的参考数字信号之间的误差值满足预设误差条件。否则,数字模拟转换器确定每个初始数字信号,与分别对应的参考数字信号之间的误差值不满足预设误差条件。
如果数字模拟转换器确定每个初始数字信号,与分别对应的参考数字信号之间的误差值满足预设误差条件,那么获得调节后的数字模拟转换器。
如果数字模拟转换器确定每个初始数字信号,与分别对应的参考数字信号之间的误差值不满足预设误差条件,那么数字模拟转换器执行S302,若确定每个初始数字信号,与分别对应的参考数字信号之间的误差值不满足预设误差条件,则根据每个初始数字信号,和每个初始数字信号分别对应的参考数字信号,确定数字模拟转换器的参数调整值。
数字模拟转换器的参数取值可以包括至少两个预设取值,数字模拟转换器可以通过切换不同的预设取值,调整数字模拟转换器的参数取值。
数字模拟转换器根据至少两个初始数字信号中每个初始数字信号的大小,按照由小到大的顺序,对各个初始数字信号进行排序,获得第一初始数字信号序列。
数字模拟转换器根据至少两个初始数字信号中每个初始数字信号和分别对应的参考数字信号之间的误差值的大小,按照由小到大的顺序,对各个初始数字信号进行排序,获得第二初始数字信号序列。
作为一种实施例,初始数字信号的排序顺序还可以是由大到小,或其他顺序,第一初始数字信号序列和第二初始数字信号序列需要是按照相同的顺序进行排序获得的。
如果第一初始数字信号序列与第二初始数字信号序列相同,即第一初始数字信号序列与第二初始数字信号序列中,同一序号对应的初始数字信号均相同,那么可以确定当前参数取值较大,将小于当前参数取值的预设取值,作为数字模拟转换器的参数调整值。
如果第一初始数字信号序列与第二初始数字信号序列的倒序相同,即,将第二初始数字信号序列进行倒序排列,在倒序排列之后,第一初始数字信号序列与第二初始数字信号序列的倒序中,同一序号对应的初始数字信号均相同,那么可以确定当前参数取值较小,将大于当前参数取值的预设取值,作为数字模拟转换器的参数调整值。
作为一种实施例,数字模拟转换器的参数取值可以是一个预设范围。如果第一初始数字信号序列与第二初始数字信号序列相同,那么可以在预设范围内,将任意小于当前参数取值的值,作为数字模拟转换器的参数调整值。如果第一初始数字信号序列与第二初始数字信号序列的倒序相同,那么可以在预设范围内,将任意大于当前参数取值的值,作为数字模拟转换器的参数调整值。
数字模拟转换器在获得参数调整值之后,执行S303,基于参数调整值,调节数字模拟转换器的参数取值。数字模拟转换器将数字模拟转换器的参数取值设置为参数调整值。
数字模拟转换器调节数字模拟转换器的参数取值之后,可以重复上述步骤,直到每个初始数字信号,与分别对应的参考数字信号之间的误差值满足预设误差条件,获得调节后的数字模拟转换器。
作为一种实施例,在获得调节后的数字模拟转换器之后,数字模拟转换器可以存储当前的数字模拟转换器的参数取值。使得数字模拟转换器在下次启动时,可以以该存储的参数调整值运行,达到准确的数模转换效果。
下面以数字模拟转换器的参数为反馈电阻204的阻值为例,对本申请实施例中的调节数字模拟转换器的方法进行示例介绍。
请参考图4,为反馈电阻204的一种结构示意图。反馈电阻204包括多个并联的电阻,即多个预设阻值,如R0,R1,…,Rx。如果反馈电阻204的当前阻值为R0,数字模拟转换器确定出的参数调整值为R1时,数字模拟转换器将反馈电阻204中R0支路的开关打开,将R1支路的开关闭合,实现将反馈电阻204的当前阻值由R0调节为R1。将反馈电阻204设计为多档位可调的形式,通过调节反馈电阻204的阻值档位,可以确定出当前IR压降情况下的最佳阻值档位。
作为一种实施例,请参考图5,为参数调节模块205的一种结构示意图。该参数调节模块205中包括电阻档位控制电路501、输入控制电路502、转换控制电路503,调整值计算电路504和存储单元505。
在数字模拟转换器启动之后,电阻档位控制电路501向存储单元505获取反馈电阻204的阻值。电阻档位控制电路501在获得反馈电阻204的阻值之后,基于反馈电阻204的阻值,设置反馈电阻204的电阻档位。输入控制电路502随机生成两个初始数字信号DACIN1和DACIN2。
输入控制电路502在获得DACIN1和DACIN2之后,向输入电路201输入DACIN1和DACIN2。输入电路201接收DACIN1和DACIN2之后,输入电路201向数字模拟转换器的转换模块,即电阻阵列202和运算放大器203,输入DACIN1和DACIN2,以使转换模块分别对DACIN1和DACIN2进行数模转换处理,输出DACOUT1和DACOUT2。
已校准的模拟数字转换器206对DACOUT1和DACOUT2进行模数转换处理,向调整值计算电路504输出DACIN11和DACIN22。转换控制电路503接收已校准的模拟数字转换器206输入的DACIN11和DACIN22。转换控制电路503确定DACIN1-DACIN11和DACIN2-DACIN22是否满足预设误差条件。如果满足,调整值计算电路504根据DACIN1和DACIN2,以及,DACIN11和DACIN22,确定反馈电阻204的电阻档位调整值。
电阻档位控制电路501基于反馈电阻204的电阻档位调整值,调节反馈电阻204。直到转换控制电路503确定DACIN1-DACIN11和DACIN2-DACIN22满足预设误差条件,电阻档位控制电路501将反馈电阻204的电阻档位调整值存储于存储单元505。
请参考图6,为数字模拟转换器调节反馈电阻204的阻值的一种流程示意图,下面基于图2,对数字模拟转换器调节反馈电阻204的阻值的过程进行示例介绍。
S601,数字模拟转换器的输入电路201接收参数调节模块205输入的两个初始数字信号。
S602,输入电路201将两个初始数字信号分别输入电阻阵列202。
S603,电阻阵列202将输入的两个初始数字信号分别转换为电流信号,并将两个电流信号分别输入运算放大器203。
S604,运算放大器203对分别对两个电流信号进行过滤,并将电流信号转换为电压信号,输入两个初始数字信号分别对应的电压信号,即模拟信号。
S605,已校准的模拟数字转换器206将运算放大器203输出的模拟信号转换为参考数字信号,并将两个初始数字信号分别对应的参考数字信号输入参数调节模块205。
S606,参数调节模块205确定两个初始数字信号,与分别对应的参考数字信号之间的误差值是否满足预设误差条件。如果参数调节模块205确定两个初始数字信号,与分别对应的参考数字信号之间的误差值不满足预设误差条件,那么参数调节模块205执行S606;如果参数调节模块205确定两个初始数字信号,与分别对应的参考数字信号之间的误差值满足预设误差条件,那么获得已校准的数字模拟转换器。
S607,参数调节模块205根据两个初始数字信号,与分别对应的参考数字信号,确定反馈电阻204的阻值调整值。
S608,参数调节模块205基于确定出的反馈电阻204的阻值调整值,对反馈电阻204的阻值进行调节,以使每个初始数字信号,与分别对应的参考数字信号之间的误差值满足预设误差条件,获得调节后的数字模拟转换器。
请参考图7,为调节前后数字模拟转换器的输出误差的对比图。
横坐标为输入DACIN的数字信号,纵坐标为数字模拟转换器的输出误差Verr。图7(1)为调节前数字模拟转换器的输出误差,图7(2)为调节后数字模拟转换器的输出误差。可见,当数字模拟转换器的输出误差的斜率趋近于0时,数字模拟转换器的输出误差与输入DACIN的数字信号无关,实现了通过调节反馈电阻204的阻值,达到抵消IR压降的目的。
基于同一发明构思,本申请实施例提供一种调节数字模拟转换器的装置,该装置能够实现前述的调节数字模拟转换器的方法对应的功能。该装置可以相当于前述的数字模拟转换器。请参考图8,该装置包括转换模块801和参数调节模块802,其中:
转换模块801:用于基于输入的至少两个初始数字信号,输出至少两个初始数字信号中每个初始数字信号对应的模拟信号;
参数调节模块802:用于若确定每个初始数字信号,与分别对应的参考数字信号之间的误差值不满足预设误差条件,则根据每个初始数字信号,和每个初始数字信号分别对应的参考数字信号,确定转换模块801的参数调整值;其中,参考数字信号是根据已校准的模拟数字转换器对初始数字信号对应的模拟信号进行模数转换处理获得的;以及,基于参数调整值,调节转换模块801的参数取值,以使每个初始数字信号,与分别对应的参考数字信号之间的误差值满足预设误差条件,获得调节后的数字模拟转换器。
在一种可能的实施例中,预设误差条件包括:
|Ai-Bi|=|Aj-Bj|
或者,
其中,Ai和Aj为至少两个初始数字信号中的任意初始数字信号,Bi和Bj为Ai和Aj分别对应的参考初始信号,i和j为大于0,且小于至少两个初始数字信号中初始数字信号的数量的整数,i与j不相等,ε为预设阈值。
在一种可能的实施例中,转换模块801的参数取值包括至少两个预设取值,参数调节模块802具体用于:
根据各个初始数字信号的大小,按照由小到大的顺序,对各个初始数字信号进行排序,获得第一初始数字信号序列;
根据各个初始数字信号和分别对应的参考数字信号之间的误差值的大小,按照由小到大的顺序,对各个初始数字信号进行排序,获得第二初始数字信号序列;
若第一初始数字信号序列与第二初始数字信号序列相同,则根据小于数字模拟转换器的当前参数取值的预设取值,获得数字模拟转换器的参数调整值;
若第一初始数字信号序列与第二初始数字信号序列的倒序相同,则根据大于数字模拟转换器的当前参数取值的预设取值,获得数字模拟转换器的参数调整值。
在一种可能的实施例中,转换模块801包括反馈电阻,转换模块801的参数取值包括反馈电阻的电阻档位。
基于同一发明构思,本申请实施例提供一种计算机设备,该计算机设备能够实现前述的调节数字模拟转换器的功能,该计算机设备可以相当于前述的电扇,请参见图9,该计算机设备包括:
至少一个处理器901,以及与至少一个处理器901连接的存储器902,本申请实施例中不限定处理器901与存储器902之间的具体连接介质,图9中是以处理器901和存储器902之间通过总线900连接为例。总线900在图9中以粗线表示,其它部件之间的连接方式,仅是进行示意性说明,并不引以为限。总线900可以分为地址总线、数据总线、控制总线等,为便于表示,图9中仅用一条粗线表示,但并不表示仅有一根总线或一种类型的总线。或者,处理器901也可以称为控制器901,对于名称不做限制。
在本申请实施例中,存储器902存储有可被至少一个处理器901执行的指令,至少一个处理器901通过执行存储器902存储的指令,可以执行前文论述的调节数字模拟转换器的方法。处理器901可以实现图8所示的控制设备中各个模块的功能。
其中,处理器901是该控制设备的控制中心,可以利用各种接口和线路连接整个该控制设备的各个部分,通过运行或执行存储在存储器902内的指令以及调用存储在存储器902内的数据,该控制设备的各种功能和处理数据,从而对该控制设备进行整体监控。
在一种可能的实施例中,处理器901可包括一个或多个处理单元,处理器901可集成应用处理器和调制解调处理器,其中,应用处理器主要处理操作系统、用户界面和应用程序等,调制解调处理器主要处理无线通信。可以理解的是,上述调制解调处理器也可以不集成到处理器901中。在一些实施例中,处理器901和存储器902可以在同一芯片上实现,在一些实施例中,它们也可以在独立的芯片上分别实现。
处理器901可以是通用处理器,例如中央处理器(CPU)、数字信号处理器、专用集成电路、现场可编程门阵列或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件,可以实现或者执行本申请实施例中公开的各方法、步骤及逻辑框图。通用处理器可以是微处理器或者任何常规的处理器等。结合本申请实施例所公开的调节数字模拟转换器的方法的步骤可以直接体现为硬件处理器执行完成,或者用处理器中的硬件及软件模块组合执行完成。
存储器902作为一种非易失性计算机可读存储介质,可用于存储非易失性软件程序、非易失性计算机可执行程序以及模块。存储器902可以包括至少一种类型的存储介质,例如可以包括闪存、硬盘、多媒体卡、卡型存储器、随机访问存储器(Random AccessMemory,RAM)、静态随机访问存储器(Static Random Access Memory,SRAM)、可编程只读存储器(Programmable Read Only Memory,PROM)、只读存储器(Read Only Memory,ROM)、带电可擦除可编程只读存储器(Electrically Erasable Programmable Read-Only Memory,EEPROM)、磁性存储器、磁盘、光盘等等。存储器902是能够用于携带或存储具有指令或数据结构形式的期望的程序代码并能够由计算机存取的任何其他介质,但不限于此。本申请实施例中的存储器902还可以是电路或者其它任意能够实现存储功能的装置,用于存储程序指令和/或数据。
通过对处理器901进行设计编程,可以将前述实施例中介绍的调节数字模拟转换器的方法所对应的代码固化到芯片内,从而使芯片在运行时能够执行图2所示的实施例的调节数字模拟转换器的方法的步骤。如何对处理器901进行设计编程为本领域技术人员所公知的技术,这里不再赘述。
基于同一发明构思,本申请实施例还提供一种存储介质,该存储介质存储有计算机指令,当该计算机指令在计算机上运行时,使得计算机执行前文论述调节数字模拟转换器的方法。
在一些可能的实施方式中,本申请提供的调节数字模拟转换器的方法的各个方面还可以实现为一种程序产品的形式,其包括程序代码,当程序产品在装置上运行时,程序代码用于使该控制设备执行本说明书上述描述的根据本申请各种示例性实施方式的调节数字模拟转换器的方法中的步骤。
本领域内的技术人员应明白,本申请的实施例可提供为方法、系统、或计算机程序产品。因此,本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且,本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本申请是参照根据本申请的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器,使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中,使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品,该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上,使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理,从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
显然,本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样,倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内,则本申请也意图包含这些改动和变型在内。
Claims (10)
1.一种调节数字模拟转换器的方法,其特征在于,包括:
数字模拟转换器基于输入的至少两个初始数字信号,分别输出所述至少两个初始数字信号中每个初始数字信号对应的模拟信号;
若确定每个初始数字信号,与分别对应的参考数字信号之间的误差值不满足预设误差条件,则根据每个初始数字信号,和每个初始数字信号分别对应的参考数字信号,确定所述数字模拟转换器的参数调整值;其中,所述参考数字信号是根据已校准的模拟数字转换器对初始数字信号对应的模拟信号进行模数转换处理获得的;
基于所述参数调整值,调节所述数字模拟转换器的参数取值,以使每个初始数字信号,与分别对应的参考数字信号之间的误差值满足预设误差条件,获得调节后的数字模拟转换器。
3.根据权利要求1或2所述的方法,其特征在于,所述数字模拟转换器的参数取值包括至少两个预设取值,根据每个初始数字信号,和每个初始数字信号分别对应的参考数字信号,确定所述数字模拟转换器的参数调整值,具体包括:
根据各个初始数字信号的大小,按照由小到大的顺序,对各个初始数字信号进行排序,获得第一初始数字信号序列;
根据各个初始数字信号和分别对应的参考数字信号之间的误差值的大小,按照由小到大的顺序,对各个初始数字信号进行排序,获得第二初始数字信号序列;
若所述第一初始数字信号序列与所述第二初始数字信号序列相同,则根据小于所述数字模拟转换器的当前参数取值的预设取值,获得所述数字模拟转换器的参数调整值;
若所述第一初始数字信号序列与所述第二初始数字信号序列的倒序相同,则根据大于所述数字模拟转换器的当前参数取值的预设取值,获得所述数字模拟转换器的参数调整值。
4.根据权利要求3所述的方法,其特征在于,所述数字模拟转换器包括反馈电阻,所述数字模拟转换器的参数取值包括所述反馈电阻的电阻档位。
5.根据权利要求1所述的方法,其特征在于,在获得调节后的数字模拟转换器之后,还包括:
存储所述数字模拟转换器的参数调整值,以使所述数字模拟转换器启动时,以预存的参数调整值运行。
6.一种数字模拟转换器,其特征在于,包括:
转换模块:用于基于输入的至少两个初始数字信号,输出所述至少两个初始数字信号中每个初始数字信号对应的模拟信号;
参调节模块:用于若确定每个初始数字信号,与分别对应的参考数字信号之间的误差值不满足预设误差条件,则根据每个初始数字信号,和每个初始数字信号分别对应的参考数字信号,确定所述转换模块的参数调整值;其中,所述参考数字信号是根据已校准的模拟数字转换器对初始数字信号对应的模拟信号进行模数转换处理获得的;以及,基于所述参数调整值,调节所述转换模块的参数取值,以使每个初始数字信号,与分别对应的参考数字信号之间的误差值满足预设误差条件,获得调节后的数字模拟转换器。
7.根据权利要求6所述的数字模拟转换器,其特征在于,所述转换模块的参数取值包括至少两个预设取值,所述调节模块具体用于:
根据各个初始数字信号的大小,按照由小到大的顺序,对各个初始数字信号进行排序,获得第一初始数字信号序列;
根据各个初始数字信号和分别对应的参考数字信号之间的误差值的大小,按照由小到大的顺序,对各个初始数字信号进行排序,获得第二初始数字信号序列;
若所述第一初始数字信号序列与所述第二初始数字信号序列相同,则根据小于所述数字模拟转换器的当前参数取值的预设取值,获得所述数字模拟转换器的参数调整值;
若所述第一初始数字信号序列与所述第二初始数字信号序列的倒序相同,则根据大于所述数字模拟转换器的当前参数取值的预设取值,获得所述数字模拟转换器的参数调整值。
8.根据权利要求7所述的数字模拟转换器,其特征在于,所述转换模块包括反馈电阻,所述转换模块的参数取值包括所述反馈电阻的电阻档位。
9.一种计算机设备,其特征在于,包括:
存储器,用于存储程序指令;
处理器,用于调用所述存储器中存储的程序指令,按照获得的程序指令执行如权利要求1~5中任一项所述的方法。
10.一种存储介质,其特征在于,所述存储介质存储有计算机可执行指令,所述计算机可执行指令用于使计算机执行如权利要求1~5中任一项所述的方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011071255.9A CN112217517A (zh) | 2020-10-09 | 2020-10-09 | 一种调节数字模拟转换器的方法及相关设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011071255.9A CN112217517A (zh) | 2020-10-09 | 2020-10-09 | 一种调节数字模拟转换器的方法及相关设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN112217517A true CN112217517A (zh) | 2021-01-12 |
Family
ID=74052881
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011071255.9A Pending CN112217517A (zh) | 2020-10-09 | 2020-10-09 | 一种调节数字模拟转换器的方法及相关设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112217517A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114186528A (zh) * | 2021-12-06 | 2022-03-15 | 成都华大九天科技有限公司 | 一种大规模阵列电路的IRDrop模拟方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4465996A (en) * | 1981-03-03 | 1984-08-14 | Intersil, Inc. | High accuracy digital-to-analog converter |
CN1703831A (zh) * | 2002-09-26 | 2005-11-30 | 阿纳洛格装置公司 | 集成的数字校准电路和数模转换器(dac) |
CN101895266A (zh) * | 2010-07-20 | 2010-11-24 | 上海全波通信技术有限公司 | 数模混合自动增益控制系统及其控制方法 |
CN102062618A (zh) * | 2009-10-26 | 2011-05-18 | 福禄克公司 | 校准具有低分辨率数模转换器的高分辨率数据采集系统的系统和方法 |
CN102075189A (zh) * | 2011-02-16 | 2011-05-25 | 东南大学 | 一种可进行后台数字校准的流水线式模数转换器 |
CN102811058A (zh) * | 2011-05-31 | 2012-12-05 | 联咏科技股份有限公司 | 信号处理系统及其自我校准数字模拟转换方法 |
CN106209108A (zh) * | 2015-05-29 | 2016-12-07 | 亚德诺半导体集团 | 分段dac |
-
2020
- 2020-10-09 CN CN202011071255.9A patent/CN112217517A/zh active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4465996A (en) * | 1981-03-03 | 1984-08-14 | Intersil, Inc. | High accuracy digital-to-analog converter |
CN1703831A (zh) * | 2002-09-26 | 2005-11-30 | 阿纳洛格装置公司 | 集成的数字校准电路和数模转换器(dac) |
CN102062618A (zh) * | 2009-10-26 | 2011-05-18 | 福禄克公司 | 校准具有低分辨率数模转换器的高分辨率数据采集系统的系统和方法 |
CN101895266A (zh) * | 2010-07-20 | 2010-11-24 | 上海全波通信技术有限公司 | 数模混合自动增益控制系统及其控制方法 |
CN102075189A (zh) * | 2011-02-16 | 2011-05-25 | 东南大学 | 一种可进行后台数字校准的流水线式模数转换器 |
CN102811058A (zh) * | 2011-05-31 | 2012-12-05 | 联咏科技股份有限公司 | 信号处理系统及其自我校准数字模拟转换方法 |
CN106209108A (zh) * | 2015-05-29 | 2016-12-07 | 亚德诺半导体集团 | 分段dac |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114186528A (zh) * | 2021-12-06 | 2022-03-15 | 成都华大九天科技有限公司 | 一种大规模阵列电路的IRDrop模拟方法 |
CN114186528B (zh) * | 2021-12-06 | 2024-06-07 | 成都华大九天科技有限公司 | 一种大规模阵列电路的IRDrop模拟方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108432144B (zh) | 具有数字延迟线模/数转换器的微控制器 | |
US8284093B2 (en) | Successive approximation A/D converter | |
US9046908B2 (en) | Calibration method and apparatus for current and resistance | |
CN107852165B (zh) | 用于电流舵dac的校准技术 | |
US8576101B1 (en) | Calibration of an R2R ladder based current digital-to-analog converter (DAC) | |
US10367517B2 (en) | Analog to digital conversion apparatus and analog to digital converter calibration method of the same | |
US9337860B1 (en) | Precision sub-RADIX2 DAC with analog weight based calibration | |
CN112217517A (zh) | 一种调节数字模拟转换器的方法及相关设备 | |
CN103455078A (zh) | 一种限流电路、装置 | |
JP5695439B2 (ja) | 半導体装置 | |
US9871517B1 (en) | Method for determining resistance calibration direction in ZQ calibration of memory device | |
US10942220B2 (en) | Voltage driver with supply current stabilization | |
US10763809B2 (en) | Voltage detection circuit | |
US10700694B2 (en) | Calibration method and related calibration system | |
US10587279B1 (en) | Digital to analog converter device and calibration method | |
US20090160690A1 (en) | D/a converter circuit, integrated circuit device, and electronic apparatus | |
CN112114264B (zh) | 一种电池电量的检测系统 | |
CN111721210B (zh) | 变换逻辑光栅分辨率后的初始化方法、装置、设备及介质 | |
CN113454562B (zh) | 用于二进制加权分压器的补偿 | |
CN113016141B (zh) | 一种数字校准方法、装置及真随机数发生器电路 | |
CN112114265B (zh) | 一种获知电池容量的方法 | |
CN110022110B (zh) | 音圈马达阻尼控制电路 | |
JP2012060618A (ja) | 半導体集積回路装置 | |
JP4163570B2 (ja) | A/d変換器 | |
JP4982312B2 (ja) | アナログ信号生成装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |