CN113454562B - 用于二进制加权分压器的补偿 - Google Patents

用于二进制加权分压器的补偿 Download PDF

Info

Publication number
CN113454562B
CN113454562B CN202080015078.4A CN202080015078A CN113454562B CN 113454562 B CN113454562 B CN 113454562B CN 202080015078 A CN202080015078 A CN 202080015078A CN 113454562 B CN113454562 B CN 113454562B
Authority
CN
China
Prior art keywords
terminal
switch
switches
resistor
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202080015078.4A
Other languages
English (en)
Other versions
CN113454562A (zh
Inventor
N·巴科
S·里斯麦尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of CN113454562A publication Critical patent/CN113454562A/zh
Application granted granted Critical
Publication of CN113454562B publication Critical patent/CN113454562B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0025—Arrangements for modifying reference values, feedback values or error values in the control loop of a converter
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/157—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators with digital control
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/129—Indexing scheme relating to amplifiers there being a feedback over the complete amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45116—Feedback coupled to the input of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45522—Indexing scheme relating to differential amplifiers the FBC comprising one or more potentiometers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45528—Indexing scheme relating to differential amplifiers the FBC comprising one or more passive resistors and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45534—Indexing scheme relating to differential amplifiers the FBC comprising multiple switches and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/24—Frequency-independent attenuators

Abstract

一种电路(400)包括二进制加权分压器(420)，该二进制加权分压器(420)具有在输入节点(424)和反馈节点(430)之间串联耦合的第一组开关(440)。第一组开关(440)被配置为响应于激活或停用第一组开关(440)中的相应开关而在反馈节点(430)处设置反馈电压。一组补偿开关(410)耦合到第一组开关(440)。该组补偿开关(410)被配置为通过激活该组补偿开关(410)中的一个或更多个开关为第一组开关中的被激活的开关中的每个提供一个或更多个相应的并联电流路径，来减小第一组开关(440)中的被激活的相应开关中的一个或更多个的电阻。

Description

用于二进制加权分压器的补偿
技术领域
本发明涉及用于二进制加权分压器电路的补偿。
背景技术
加权分压器，诸如二进制加权分压器和阵列分压器，响应于数字二进制命令来使用开关设置以设置精确的模拟电压。开关设置选择分压器中的不同电阻器组合以调整模拟电压的期望值。用于此种电压设置的一个示例应用涉及设置直流(DC/DC)转换器的输出电压准确度，该准确度可以被控制在用于转换器的输出电压(VOUT)的范围内(例如，±1％)。例如，输出电压可由电阻分压器设置，该电阻分压器可连接到输出电压DC/DC转换器引脚VOUT、DC/DC转换器误差放大器反馈引脚和接地。通常，输出电压可以以小的电压步长改变，而输出电压范围很宽。通过选择启用或禁用分压器中的电阻器的开关来改变电阻分压器中的电阻值，就可以调整电压。如果电压步长是25毫伏(mV)，并且如果转换器的电压范围例如是1.825V至5V，那么在该范围内可以指定转换器输出电压的128个可能值(7位)。电阻分压器不仅用于设置DC/DC转换器输出电压，它们还用于微调应用，诸如提供可编程的参考电压、可编程的偏置电流等。
发明内容
在一个示例中，一种电路包括二进制加权分压器，该分压器具有在输入节点和反馈节点之间串联耦合的第一组开关。第一组开关被配置为响应于激活或停用第一组开关中的相应开关，在反馈节点处设置反馈电压。一组补偿开关耦合到第一组开关。该组补偿开关被配置为通过激活该组补偿开关中的一个或更多个开关为第一组开关中的被激活的相应开关中的每个提供一个或更多个相应的并联电流路径，来减小第一组开关中的被激活的相应开关中的一个或更多个的电阻。
在另一个示例中，一种装置包括在第一节点和第二节点之间耦合的第一电阻器。第一开关在第一节点和第二节点之间与第一电阻器并联耦合。第二电阻器在第二节点和第三节点之间耦合。第二开关在第二节点和第三节点之间与第二电阻器并联耦合。第三开关在第一节点和第二节点之间耦合。第四开关在第二节点和第三节点之间耦合。具有第一输入端的放大器耦合到第三节点和第二输入端，该第二输入端适合耦合到参考电压。放大器具有耦合到第一节点的输出端。
在又一个示例中，一种系统包括二进制加权分压器，其具有电阻器网络，该电阻器网络包括在输入节点和反馈节点之间串联耦合的N个加权电阻器的序列。第一组开关在输入节点和反馈节点之间串联耦合。第一组开关被配置为响应于激活或停用第一组开关中的相应开关，在反馈节点处设置反馈电压。放大器被配置为基于参考电压和来自反馈节点的反馈电压向输入节点提供输入电压。一组补偿开关耦合到第一组开关。该组补偿开关被配置为通过激活该组补偿开关中的一个或更多个开关为第一组开关中的被激活的一个或更多个相应开关提供一个或更多个相应的并联电流路径，来减小第一组开关中的被激活的相应开关中的一个或更多个的电阻。控制逻辑电路被配置为基于指定二进制加权分压器的电阻的输入码，控制第一组开关和该组补偿开关的激活和停用。
附图说明
图1示出了电阻分压器电路。
图2示出了另一种类型的电阻分压器。
图3示出了包括补偿网络以减小二进制加权分压器的开关电阻的电路的示例框图。
图4示出了包括补偿开关网络以减小二进制加权分压器的开关电阻的示例电路。
图5示出了系统的示例实施例，其包括补偿开关网络以减小二进制加权分压器的开关电阻。
图6示出了控制图5的电路中的开关的控制逻辑电路的示例。
图7示出了电压误差作为输入码的函数的图示，表明与图2的现有二进制加权分压器相比，包括补偿开关网络的二进制加权分压器的提高的准确度，其中改进的分压器和现有分压器之间的总集成电路开关面积大约相同。
图8示出了电压误差作为输入码的函数的图示，表明与图2的现有二进制加权分压器相比，包括补偿开关网络的二进制加权分压器的提高的准确度，其中为现有分压器实施的总集成电路开关面积大于改进的分压器。
图9示出了针对使用补偿开关网络的二进制加权分压器的不同样品的电压误差作为输入码的函数的图示。
图10示出了包括二进制加权分压器的DC-DC转换器的示例。
具体实施方式
本说明书涉及用于二进制加权分压器的阻抗补偿。例如，包括二进制加权分压器的电路可以包括补偿开关网络，其被配置为减小二进制加权分压器中的被激活开关的开关电阻。减小激活开关的开关电阻允许分压器中的选定电阻器更准确地反映其相关联的电阻值，同时相比现有分压器受开关电阻的影响较小。因此，与现有类型的分压器电路相比，补偿开关网络提高了分压器的准确度。与具有类似性能的现有分压器电路相比，补偿开关网络还能减少用于分压器电路的集成电路管芯面积。因为现在可以使用较小的开关(其具有的开关电阻比现有分压器电路中通常使用的较大开关大)，所以可以使用较小的管芯面积，因为该较小开关的相应电阻被补偿开关网络减小。因此，补偿开关网络通过提供通过相应补偿开关的并联电流路径，减小了分压器中的激活开关的总电阻。补偿开关网络还可以减少现有分压器电路中的寄生电容，因为较小开关和最小开关配置可以在较小面积中为分压器实施。此外，与现有类型的阵列分压器电路(其实施指数级数量的开关和电阻器，取决于所采用的位数)相比，如本文中所述的二进制加权分压器和补偿网络可以使用比现有阵列分压器电路更少数量的电阻器和开关来实施，同时仍然提供与现有阵列分压器电路类似或改进的最低有效位准确度。
为了表明本文中所述的补偿开关网络的好处，图1和图2示出了不包括如本文中所述的用于分压器的补偿的现有类型的电阻分压器。图1示出了包括阵列分压器的电路100，并且图2示出了包括二进制加权分压器的电路200。电路100或电路200都没有采用如本文中所述的补偿开关网络。
参考图1，电路100包括提供输出电压VOUT的放大器110。输出电压VOUT被反馈回到电阻分压器120的输入端，该电阻分压器包括电阻器R1至RN，其中N为正整数。通过控制相应的开关S1至SN，可以选择或取消选择电阻分压器120中的相应电阻器。控制连接在输入端和输出端之间的电阻器的这些开关缩放施加到放大器110的负输入端的输出电压VOUT的量，负输入端示出为V-。放大器的正输入端与参考电压VIN相连，根据选择的开关S1至SN从该参考电压VIN调整输出VOUT。
输出电压VOUT可以根据公式Vout＝Vin*(Rtotal/Rin)来描述，其中Rin是从放大器110的节点V-至接地观察的电阻之和，并且Rtotal是从RN至接地观察的分压器电阻之和(Rtotal＝R1+R2+…+RN)。在图1中，开关S1至SN的一侧串联连接到放大器110高阻抗输入节点V-。该阵列分压器方法减轻了开关对VOUT的影响，但缺点是电阻器(R1至RN)可能提供VOUT的非线性缩放以提供各种输出电压组合。在具有电阻值相等(R1＝R2＝R3＝R4＝R)的4个电阻器的2位分压器的示例中，Rtotal＝4R，并且取决于输入码，Rin可以是Rin＝[R、2R、3R和4R]，这意味着VOUT可以是VOUT＝[4Vin、2Vin、4/3Vin和Vin]。从该2位示例看出，显然电路100的分压器不是线性的，其中不支持Vout＝3Vin。
除了非线性行为外，电路100的另一个缺点是涉及大量的开关。例如，分压器中的开关数量与位数成指数比例，其中电阻器和开关的总数量为2N，并且N为位数。由于有大量的开关来为VOUT选择期望的电压值，其中每个电阻都有一个开关，而开关的数量按照分压器中的位数成指数增长，因此，实施电路100的对应集成电路管芯面积往往比图2中的二进制加权分压器大得多，这继而增加了电路100的成本。
图2的电路200示出了二进制加权分压器电路。该电路200克服了图1的电路100的问题中的一些，诸如非线性操作和大量的电阻器和开关来调整VOUT。在该示例中，相应开关的尺寸大，具有大的长度和宽度参数以减小开关电阻，以便具有小电阻，并且以便不影响分压器的准确度。然而，当开关过大时，开关寄生电容可能增加并降低分压器的性能，因为不需要的信号可能通过寄生电容耦合。电路200包括放大器210，其生成VOUT并驱动表示二进制加权电阻器的电阻分压器220，该电阻器的电阻器段为串联连接的R、2R、4R、...、2N-1R，其中R是单位电阻器。
改变电路200中的电阻值可以通过选择金属氧化物半导体(MOS)开关来执行，该开关使电阻分压器220中的一个或更多个电阻器段(R、2R、4R、...、2N-1R)短路。然而，MOS开关也具有相对较高的电阻。在一个以上的MOS开关处于活动状态的情况下，开关电阻被加在一起以在电阻分压器220的结果分压率中引入不准确度。不准确度对于分压器的最低有效位(LSB)更加明显，其中开关的电阻与LSB电阻器段(例如R或2R)串联连接，在电阻分压器220中具有最小值。例如，在7位二进制加权分压器的情况下，当除LSB(最低有效位)外的所有开关都处于活动状态时，最坏情况下的不准确度可以确定，因为电阻分压器220的总电阻是6个开关的电阻加上单位电阻器的电阻R之和。在实践中，单位电阻器R不应该太大，因为最高有效位(MSB)是(2N-1)*R。例如，7位MSB分压器会是64R，这导致分压器所占的集成电路管芯面积大。
本文中所述的补偿开关网络和二进制加权分压器(例如，见图3至图6)克服了电路100和电路200两者的不足之处。通过在分压器电路中采用二进制加权分压器和补偿开关网络，如本文中所述，可以减小分压器电路中的非线性与巨大开关组合和电阻器管芯面积，因为可以采用较少数量的线性电阻器和开关组合来调整VOUT。例如，在5位示例中，实施二进制加权分压器和补偿开关网络的开关总数为15个，而在图1的电路100的阵列分压器中，实施了32个开关以提供5位分压器。此外，二进制加权分压器的最低有效位的准确度比图2所示的电路200有所改进，因为本文中所述的补偿开关网络被配置为激活补偿开关以提供并联电流路径，从而减小电阻分压器中激活开关的电阻。补偿开关网络还允许在二进制加权分压器中以较小的管芯面积实施选择开关，以减少寄生电容，并允许在现有二进制加权分压器电路的基础上减少集成电路实施成本。
如本文中所用，术语“电路”可以包括执行电路功能的有源和/或无源元件的集合，诸如模拟电路或数字电路。此外或可替代地，例如，术语“电路”可以包括IC，其中电路元件中的全部或一些制造在共同衬底(例如，半导体衬底，诸如管芯或集成电路芯片)上，诸如本文中所述。例如，电路和/或相关联的控制电路系统可以作为相应的IC芯片或在多芯片模块内实施。控制逻辑电路可以包括被配置为执行控制功能的分立部件。在其他示例中，控制逻辑电路可以包括控制器、处理器、数字信号处理器或门阵列。
而且，术语“耦合”可涵盖使功能关系与本说明书的描述一致的连接、通信或信号路径。例如，如果装置A生成信号以控制装置B来执行动作，则在第一示例中，装置A耦合到装置B，或者在第二示例中，如果干预部件C没有实质性地改变装置A和装置B之间的功能关系，则装置A通过干预部件C耦合到装置B，使得装置B经由装置A生成的控制信号被装置A控制。
图3示出了电路300的示例，该电路包括被配置为减小二进制加权分压器320的开关电阻的补偿开关网络310。二进制加权分压器320包括第一开关网络330，该网络具有在输入节点340和反馈节点350之间串联耦合的第一组开关。第一开关网络330中的第一组开关被配置为响应于激活或停用第一组开关中的相应开关，在反馈节点350处设置反馈电压。例如，将输入码诸如指定电阻器控制码的二进制字施加到第一开关网络330中的第一组开关的输入端子，以选择激活和停用哪些开关，并由此设置输入节点340和反馈节点350之间的二进制加权分压器320的电阻。
补偿开关网络310包括与第一开关网络330中的第一组开关耦合的一组补偿开关。该组补偿开关被配置为通过激活该组补偿开关中的一个或更多个开关而减小被激活的第一组开关中的相应开关中的一个或更多个的电阻。补偿网络中的激活开关为第一组开关中的被激活的开关中的每个提供一个或更多个相应的并联电流路径。通过基于第一开关网络330中的激活开关来激活补偿开关，通过补偿开关网络310中的开关为第一组开关中的被激活的相应开关建立一个或更多个并联电流路径，以减小第一开关网络中的激活开关的电阻。通过用补偿开关网络减小第一开关网络330的开关电阻，二进制加权分压器320的准确度得到改进，同时也允许在分压器中实施具有较大电阻值的较小开关。因此，与现有的分压器电路(例如图1和图2)相比，电路300中的整体集成电路管芯面积可以减小。
例如，类似于并联电阻器网络，补偿开关网络310提供与第一开关网络330中的激活开关的开关电阻并联的并联开关电阻。这允许来自输入节点340的电流流经第一开关网络330和补偿开关网络310两者中的激活开关。因此，这些并联的开关电路充当分流器。因此，开关(各自具有相应开关电阻)被连接，使得从共同的电压源(例如，来自输入节点340处的VIN的电压)建立一个以上的电流路径，这减小了第一开关网络330中的被激活的相应开关的有效开关电阻。因此，基于补偿开关网络310被激活的等效电阻被减小，类似于在并联电阻器网络中添加并联电阻器。通过向流经第一开关网络330中的激活开关的电流提供一个或更多个相应的并联电流路径，总体开关电阻小于由给定的激活开关提供的最小电阻的电阻。
在图3的示例中，二进制加权分压器320包括一组N个电阻器，示为R1、R2、R3至RN，其中N为大于二的正整数。这N个电阻器在输入节点340和反馈节点350之间串联耦合，并且其大小被设定，以具有从输入节点到反馈节点增加的电阻。因此，相应电阻器R1至RN被配置为使得串联耦合到输入节点340的第一电阻器具有比串联耦合到反馈节点350的后续电阻器低的电阻值。对于二进制加权分压器320的示例，R1的电阻值被设置为单位电阻值(例如，1K欧姆)，并且在输入节点340和反馈节点350之间的电阻器序列中的每个后续电阻器的大小是该序列中紧接在前的电阻器的电阻值的两倍。如图所示，该组N个电阻器中的第一电阻器R1耦合到输入节点340以及电阻器R1与R2之间的中间节点。其他电阻器中的每个耦合在串联的连续中间节点之间，并且串联的最后电阻器RN耦合在先前中间节点和反馈节点350之间。第一开关网络330的第一组开关中的开关跨相应节点之间的该组N个电阻器中的相应电阻器耦合，如图1所示。
用于指定第一开关网络中的开关设置的输入码可用于根据第一开关网络330的第一组开关中的相应开关中的哪些被激活，来激活补偿开关网络310的该组补偿开关中的一个或更多个补偿开关。例如，控制逻辑电路(参见例如图6)被配置为基于提供给该电路的输入二进制码来激活第一开关网络330和补偿开关网络310中的开关。控制逻辑电路采用输入码来设置电阻器控制码以激活第一开关网络330中的开关，并且还采用输入码来设置补偿码以激活补偿开关网络310中的开关。在示例中，电路100在电源转换器(例如，DC-DC转换器)中实施，该转换器被配置为在一定电压电平下在节点处提供电压，该电压电平是基于开关网络330和310中的哪些开关被选择或取消选择(根据输入码)而准确设置的。下面的图4和图5示出了可用于实施二进制加权分压器320和补偿开关网络310的示例。
图4示出了示例电路400，其包括被配置为减小二进制加权分压器420的开关电阻的补偿开关网络410。二进制加权分压器420包括串联耦合并示为R1至RN的N个电阻器的序列。电阻器R1耦合到节点N1，该节点也耦合到接收电压VIN的输入节点424。电阻器R1耦合在节点N1和随后的中间节点N2之间。电阻器R2耦合在节点N2和节点N3之间。电阻器R4耦合在节点N4和N5之间。电阻器RN在该示例中耦合在节点N5和最终节点NN之间，该最终节点也耦合到反馈节点430。电阻器R1以单位值为1的电阻值(例如，100Ω、1kΩ或10kΩ)被加权，并且该序列中R1的每个后续的电阻器以该序列中在它之前的电阻器的电阻值的两倍被加权。例如，R2是R1的电阻值的两倍，R3是R2的电阻值的两倍，等等。第一开关网络440包括开关以基于哪些开关被选择(例如停用)以耦合序列中的电阻器，来选择二进制加权电阻值。补偿开关网络410包括补偿开关，其基于第一开关网络440中的哪些开关被激活而激活。
如图所示，开关S1耦合到节点N1并跨电阻器R1耦合，并表示用于二进制加权分压器420的最低有效位设置。开关S2、S3、S4和SN也耦合到节点N1并被配置为补偿开关S1的开关电阻。因此，如果N＝5表示5个电阻器和32位组合，则如果N＝5，耦合到节点1的补偿开关将是补偿开关网络410中的开关S2、S3、S4和S5。每个后续节点包括的补偿开关比用于补偿耦合到序列中前一节点的开关的补偿开关数量少一个。因此，在该示例中，如果N＝5，则在节点N2处与电阻器R1串联耦合的电阻器R2采用开关SN+1(S6)作为其来自第一开关网络440的相应选择开关。
耦合到节点N2的补偿开关被配置为补偿开关SN+1的电阻，并包括开关SN+2、SN+3，直至S2N-1。如果像先前示例那样N＝5，则第一开关网络440中的SN+1将是S6，SN+2将是S7，SN+3将是S8，并且SN+4将是S9。因此，对于五位示例，节点N2会有四个补偿开关，这比耦合到节点N1以补偿开关S1的电阻的五个开关少一个补偿开关。后续的节点N3、N4直至节点NN各自使用来自第一开关网络440的一个开关来选择二进制加权值，并对应地使用比先前节点少一个的所连接的补偿开关。以这种方式，可以用最少的开关数量来实施补偿开关的数量，同时仍然确保在补偿开关网络410中激活一个或更多个并联电流路径，以减小第一开关网络440中每个激活开关的电阻。
如上所述，N个电阻器R1至RN的序列包括输入节点424和反馈节点430之间的每对相邻的电阻器之间的中间节点。如图所示，补偿开关网络410中的该组补偿开关包括在节点1处耦合到输入节点424的N-1个补偿开关，其中N-1个补偿开关中的每个都耦合在输入节点与中间节点和反馈节点430中的相应一个之间。耦合到电阻器序列中的每个中间节点的补偿开关的数量小于耦合到该序列中的先前节点的补偿开关的数量。在示例中，表示补偿开关网络和第一开关网络440中的该组补偿开关的开关的数量小于或等于N/2*(N+1)，其中N表示电阻器序列中的电阻器的数量。
图5示出了示例系统500，其采用补偿开关网络540来减小二进制加权分压器510的开关电阻。该系统500包括具有电阻器网络512的二进制加权分压器510，该电阻器网络包括在输入节点514和反馈节点516之间串联耦合的N个加权电阻器的序列。第一组开关(S1、S6、S10、S13和S15)520串联耦合在输入节点514和反馈节点516之间。在该示例中示出了5位分压器，其在电阻网络512中具有5个加权电阻器，但如本文中所述，多于或少于5位的配置是可能的。第一组开关520(N个开关)被配置为响应于激活或停用第一组开关中的相应开关而在反馈节点516处设置反馈电压。
放大器530被配置为基于在参考输入端(放大器的+端子)处接收的示为VREF的参考电压和在反馈输入端(放大器的-端子)处接收的来自反馈节点516的反馈电压，从放大器输出端532向输入节点514提供输出电压VOUT。补偿开关网络540中的一组补偿开关(S2、S3、S4、S5、S7、S8、S9、S11、S12和S14)耦合到第一组开关520。补偿开关网络540中的该组补偿开关被配置为通过激活该组补偿开关中的一个或更多个开关为第一组开关中的被激活的一个或更多个相应开关提供一个或更多个相应的并联电流路径，来减小第一组开关520中的被激活的相应开关中的一个或更多个的电阻。
控制逻辑电路550被配置为基于输入码554控制第一组开关520和补偿开关网络540中的该组补偿开关的激活和停用，以确定二进制加权分压器510的电阻。控制逻辑电路550包括适于接收输入码554的输入端。控制逻辑电路550被配置为基于输入码554生成电阻器控制码560，以控制第一组开关520来设置二进制加权分压器510的电阻。控制逻辑电路550进一步被配置为基于输入码554生成补偿码564，以激活补偿开关网络540中的补偿开关，从而为第一组开关520中的被激活的开关中的每个提供一个或更多个相应的并联电流路径，使得第一组开关中的激活开关的开关电阻减小。
作为示例，输入码可以由用户确定，诸如从而设置跨分压器510(例如，节点514和516之间)的期望电压。例如，用户设置期望的输入码(例如，以设置期望电压)，该输入码经由通信总线被传达给控制逻辑电路550。控制逻辑电路550被配置为解码输入码并计算第一组开关520和补偿开关网络540中的哪些开关将被激活(例如，短路)以设置分压器510的电阻。例如，输入码554是多位数字字，其为期望的输出电压电平的二进制表示。输入码可以是固定的，或可替代地在操作期间可以改变，诸如因此改变电压电平。控制逻辑电路550被配置为将554处的输入码解码为用于开关S1至S15中的每个的控制信号。
对于图5的示例，控制逻辑电路550被配置为对输入码进行解码，如下所示：
Figure BDA0003216815940000101
Figure BDA0003216815940000102
其中Sx是用于开关x的控制信号，并且D[4:0]是在554处提供的输入码。控制逻辑电路550的示例关于图6被示出和描述。
图6示出了被配置为控制诸如图5所示的补偿开关网络和二进制加权分压器电路的控制逻辑电路600。如本文中所用，控制逻辑电路600可以包括分立部件，其被配置为接收表示为二进制位D[0]、D[1]、D[2]、D[3]和D[4]的输入码，并基于输入码(例如，在554处的输入码)为图5的开关S1至S15生成控制信号C1至C15(例如，对应于信号560和564)。可替代地或额外地，控制逻辑电路600可以包括集成控制电路、控制器、微控制器、门阵列和/或处理器，它们执行机器可读指令以执行其控制功能，从而基于输入码生成相应的控制信号C1至C15。在该示例控制逻辑电路600中，示出了与门和反相器实施方式来执行控制功能。在其他示例中，控制逻辑电路600中所示的与门可以由或门代替，其中使用对应的非反相缓冲器来代替所示的反相器。在其他示例中，控制逻辑电路600中所示的分立逻辑可以被读取输入码并基于输入码生成对应控制信号C1至C15的控制器指令所代替。
在示例控制逻辑电路600中，本文中所述的第一开关网络由控制信号C1、C6、C10、C13和C15控制。这些控制源自输入码，并定义电阻器控制码，以操作如本文中所述的第一开关网络(例如，330、420、510)的相应开关。控制信号C2、C3、C4、C5、C7、C8、C9、C11、C12和C14也源自输入码，并定义补偿控制码以操作本文中所述的补偿开关网络(例如310、410、540)的补偿开关。控制信号C1至C5统称为节点1控制，并控制开关的二进制加权分压器设置，该设置定义由开关S1选择的分压器的最低有效位用于补偿开关的对应的补偿开关控制C2、C3、C4和C5也连接到S1，并且也连接到本文中所述的输入节点。如本文中所述，序列中的每个后续节点使用少一个的补偿开关，并因此需要少一个的控制门来操作相应节点，诸如示为节点2控制、节点3控制、节点4控制和节点5控制的相应节点。
如关于节点控制1所示，输入码D[0]驱动反相器I1以生成控制C1，其也被应用于门M1。门M1也接收来自I2的反相D[1]和来自I1的输出以生成控制信号C2，其被应用于门M2。门M2接收来自I3的反相D[2]并生成控制信号C3。门M3接收来自I4的反相D[3]和来自M2的输出以生成控制信号C4，其被应用于门M4。门M4接收来自I5的反相D[4]并生成控制信号C5。
其他节点2至4中的每个被配置为与节点1类似地操作。例如，节点2控制包括反相器I6、I7、I8和I9以及门M5、M6和M7，它们被配置为响应于输入码D[1]、D[2]、D[3]和D[4]而生成控制信号C6、C7、C8和C9。节点3控制包括反相器I10、I11和I12以及门M8和M9，它们被配置为响应于输入码D[2]、D[3]和D[4]而生成控制信号C10、C11和C12。节点4控制包括反相器I13和I14以及门M10，它们被配置为响应于输入码D[3]和D[4]而生成控制信号C13和C14。节点5控制包括反相器I15，其被配置为响应于输入码D[4]而生成控制信号C15。
因此，控制逻辑电路600被配置为基于输入码，诸如从位D[0]到D[4]指定的输入码，控制第一组开关和该组补偿开关的激活和停用。控制逻辑电路600包括输入端，诸如分立逻辑输入电路或处理器输入电路。例如，输入码存储在寄存器或其他存储器装置中。因此，控制逻辑电路600适于接收输入码，并被配置为基于输入码生成电阻器控制码(例如，控制C1、C6、C10、C13和C15)，以控制第一组开关来设置二进制加权分压器的电阻。例如，控制逻辑电路600被配置为根据第一组开关中的相应开关中的哪些被激活来激活该组补偿开关中的一个或更多个补偿开关，以减小激活开关的开关电阻。控制逻辑电路进一步被配置为基于输入码生成补偿码(例如，控制信号C2、C3、C4、C5、C7、C8、C9、C11、C12、C14和C15)以激活补偿开关，从而为第一组开关中的被激活的开关中的每个提供一个或更多个相应的并联电流路径，使得减小第一组开关中的激活开关的开关电阻。
图7示出了电压误差作为输入码的函数的图示700，表明与提供曲线720并与图2的示例类似的现有二进制加权分压器相比，基于在曲线710处的包括补偿开关网络的二进制加权分压器的模拟结果的改进的准确度。在该比较中，用于改进的分压器和现有分压器实施方式中的每个的第一开关网络的总集成电路开关面积大约是相同的，曲线710和曲线720的模拟是由此生成的。在图示700的纵轴上，误差表示为百分比，并计算为Verror＝[(VbwdVideal)/Videal]*100％，其中Vbwd表示基于开关选择和设置在其标注值之外的电阻器公差的在反馈节点处的二进制加权分压器电压，并且Videal表示在电阻器按标注值模拟的理想条件下在分压器反馈节点处的理想电压输出。图示上的横轴表示各种分压器位输出设置，包括0、16、32......直至图示700上的横轴右侧上的128位分压器性能。
如图所示，对于最低有效位0至16，在激活补偿开关的情况下生成的曲线710具有与不采用如本文中所述的补偿的曲线720相比的较低的输出电压误差百分比。例如，在横轴上的二进制设置为16的情况下，曲线710表明的电压误差百分比小于0.8％，而曲线720示出的电压误差百分比几乎为1.4％的误差。在横轴上设置为0时，采用补偿的曲线710略高于0.5％的误差，而没有采用补偿的曲线720示出超过1.8％的误差。
图8示出了电压误差作为输入码的函数的图示800，表明与提供曲线820并与图2的示例类似的现有二进制加权分压器相比，基于在曲线810处的包括补偿开关网络的二进制加权分压器的模拟结果的改进的准确度。与图7所示的图示700相比，为现有分压器的第一开关网络实施的总集成电路开关面积大于为改进的分压器的第一开关网络采用的面积。与上述图示700类似，用于分压器的输出电压的误差百分比在纵轴上表示，其中生成相应输出电压的不同位设置在图示800的横轴上表示。
如图所示，对于最低有效位0至16，在激活补偿开关的情况下生成的曲线810具有与不采用如本文中所述的补偿的曲线820相比的较低的输出电压误差百分比。例如在横轴上设置为0时，采用了补偿的曲线810的误差略高于0.5％，而没有使用补偿的曲线820示出了几乎1.6％的误差。注意在该示例中，用于生成曲线820的开关的开关面积比图7的720处所示的示例增加了25％，从而使分压器略有改进(例如，1.6％对比1.8％的误差)。然而，如图所示，曲线820改进了LSB性能，超过了试图通过实施更大的开关以减小其相应电阻来改进准确度的现有实施方式。本文中描述的补偿开关网络允许第一开关网络和补偿开关网络两者中包含的开关的组合数量在较小的管芯中实施，而现有的分压器试图通过实施较大的开关来改进准确度。
图9示出了图示900，其描绘了用于区分使用补偿开关网络的二进制加权分压器的制造样品的输出电压准确度。在该示例中，使用补偿开关网络的二进制加权分压器的实际生产样品被表示出来，并在85摄氏度的温度下测量。在曲线910、曲线920、曲线930和曲线940上表示的四个不同样品被测量，示出了纵轴上的输出电压误差百分比与横轴上的二进制设置。曲线910、曲线920、曲线、930和曲线940上示出的测量结果中的每个在纵轴上的测量误差百分比都比图7和图8的曲线中描绘的最坏情况下的模拟结果更低。
图10示出了包括二进制加权分压器系统1002的DC-DC转换器1000的示例。例如，二进制加权分压器系统1002可以根据本文中所述的实例，包括图3的系统300、图4的系统400或图5的系统500来实施。二进制加权分压器系统1002包括耦合在节点1006和1008之间的一串电阻器1004。二进制加权分压器系统1002被配置为响应于在1010处提供的输入码，设置节点1006和1008之间的电阻。在图5的示例中，电阻器中的每个具有表现为R、2R、4R、8R和16R的增加的电阻，其中R表示单位电阻值。
节点1006耦合到DC-DC转换器1000的输出端子1012以提供对应的输出电压VOUT。在图10的示例中，节点1008连接到另一个端子1014，其可以耦合到电接地或另一个低电压。一个或更多个端子1016的布置可以提供通信端口，其被耦合以根据通信协议接收输入指令。作为示例，端子1016对应于I2C总线的端口，该总线被配置为将用户输入指令作为一系列脉冲提供给转换器1000的用户接口控制1018。
用户接口控制1018被配置为将在端子1016处接收到的输入指令(例如，脉冲)转换为对应的输入码，诸如本文中所述。例如，用户控制接口1018被配置为从端子1016提取串行脉冲并将脉冲转换为对应的输入码数据(例如，多位二进制数据)。输入码可以是表示电阻器串1004的电阻和/或要在输出端子1012处提供的电压VOUT的多位二进制字。用户控制接口1018将输入码数据提供给分压器系统1002的分压器控制逻辑电路1020。例如，分压器控制逻辑1020对应于图5的控制逻辑电路550和图6的逻辑电路600。分压器控制逻辑1020被配置为将输入码转换为一组开关控制信号，这些信号被提供给二进制加权分压器系统1002中的多个开关中的每个。在图10的示例中，开关包括开关S1至S15，诸如关于图5所述。在其他示例中，可以使用不同数量和配置的开关，并将开关解码器逻辑适当地配置为向相应开关提供控制信号。因此，分压器控制逻辑1020决定哪一个或哪些开关(S1至S15)将基于输入码数据被短路。
在图10的示例转换器1000中，在二进制加权分压器系统1002的最后一个电阻器(具有电阻16R)和输入电阻(RIN)之间的接合点处的节点1022耦合到反馈电路1024的输入端。节点1022提供表示通过电阻器串1004的输出电压或电流的反馈信号。例如，反馈信号被提供给运算放大器(运放)1026的反相输入端。参考电压VREF被提供给运放1026的非反相输入端。运放1026的输出端连接到比较器1028的负输入端。电流传感器1030被配置为监测响应于输入电压VIN而供应给输入端子1032的电流。电流传感器1030向比较器1028的正输入端供应感测电流的指示(例如，跨感测电阻器的电压——未示出)。比较器1028被配置为基于感测输入电流和运放1026的输出的比较，向电源开关控件1034提供比较器信号。在示例中，用户接口控件1018还向电源开关控件1034的另一个输入端供应控制信号，诸如以选择性地启用或禁用电源开关控件电路1034。电源开关控件1034基于由比较器1028提供的比较器输出信号连接到驱动开关装置1036和1038。例如，开关装置1036和1038可以实施为金属氧化物半导体场效应晶体管(MOSFET)开关装置。在其他示例中，不同类型的晶体管(例如，双极结晶体管、结栅场效应晶体管)可用于开关1036和1038。开关装置1036连接在端子1032和端子1040之间，并且开关装置1038连接在端子1042和输出端子1012之间。电感器(例如，外部电感器)1044可以连接在端子1040和1042之间。
电源开关控件1034被配置为控制开关装置1036和1038(例如，通过被耦合以驱动MOSFET装置的栅极的驱动电路)以通过电感器1044供应电流。因此，该电流通过二进制加权分压器系统1002提供，以基于二进制加权分压器的电阻在1012处产生对应的输出电压VOUT。如本文中所述，该电阻基于响应于在端子1016处接收的指令信号而供应给分压器控制逻辑1020的输入码而变化。如本文中所述，供应给1016的指令信号可随时间变化，并由此改变连接在二进制加权分压器系统的节点1006和1008之间的电阻。因此，DC-DC转换器可被包封在模制封装材料(例如，热固性聚合物或热塑性材料)内，以形成集成电路芯片或多芯片封装结构1050。例如，封装结构1050可以包括端子1012、1014、1016、1032、1040和1042。因此，封装的端子1014、1016、1032适于接收相应的信号和电压电平以操作DC-DC转换器1000，并且外部(或内部)电感器可以耦合到端子1040和1042。
例如，DC-DC转换器被设计成根据步长(例如，在范围VOUT＝1.9V-5V内，步长为100mV)产生在电压范围内的输出电压VOUT。5位分压器足以覆盖该范围，诸如图10的示例(以及图5和图6中)所示。在该5位示例中，输入码的范围从0(十进制)到31(十进制)，使得当输入码为0(十进制)时，VOUT＝1.9V，并且当输入码为31(十进制)时，VOUT＝5V。用户控制接口1016接收信号脉冲，得到的信号脉冲包括表示期望的输出电压的输入指令。例如，端口1016与总线或控制寄存器耦合，以接收表示期望电压的信号。用户控制接口将在1016处收到的信号转换为多位码(例如，5位字)。响应于在1010处设置的输入码，分压器控制逻辑1020被配置为提供开关控制信号以控制哪些开关S1至S15将被短路和哪些将被打开。如本文中所述，与电阻器串1004的各个串联电阻器并联连接的辅助开关S2、S3、S4、S5、S7、S8、S9、S11、S12和S14的激活将减小分压器的开关电阻。当输入码(即开关电阻)被设置并且开关因此被激活和停用时，DCDC转换器中的反馈电路1024将以这样的方式调整VOUT，即反馈电压等于电压VREF(例如，稳定的电压电平)。因此，反馈电路1024被配置为迫使电压VFB＝VREF。例如，电压VFB可以表示如下：
VFB＝Rin/(Rin+Sum_of_R)*VOUT，
其中Sum_of_R是从节点1006至1022观察的电阻之和。
为了设置期望的VOUT，Sum_of_R是根据输入码改变的。如本文中所述，由于运放，VFB＝VREF(例如，VFB被设置为固定的DC电压)。因为Sum_of_R等于响应输入码而设置(例如，固定)的电阻，DC-DC转换器1000的电源开关控件1034通过控制电流通过开关1036和1038来调整VOUT，以提供VFB＝Vref。该相同的反馈机制和分压器电路的使用可用于其他电源转换器。如本文中所述，二进制加权分压器系统1002因此可以改进要提供的期望电压，这被认为优于现有的分压器电路。二进制加权分压器系统1002可以根据应用要求在各种不同的电路拓扑结构和电源转换器中实施。
在权利要求的范围内，在所描述的实施例中可以进行修改，并且其他实施例也是可能的。

Claims (23)

1.一种电路，其包括：
二进制加权分压器，其包括：
串联耦合在输入端子和反馈端子之间的电阻器，所述电阻器包括：
具有第一电阻器端子、第二电阻器端子以及第一电阻的第一电阻器，所述第一电阻器端子耦合到所述输入端子；
具有第三电阻器端子、第四电阻器端子以及第二电阻的第二电阻器，所述第三电阻器端子耦合到所述第二电阻器端子；
具有第五电阻器端子、第六电阻器端子以及第三电阻的第三电阻器，所述第五电阻器端子耦合到所述第四电阻器端子，所述第一电阻小于所述第二电阻，并且所述第二电阻小于所述第三电阻；
在第一端子和第二端子之间串联耦合的第一开关，所述第一开关被配置为响应于激活或停用所述第一开关中的一个或更多个开关而在所述第二端子处设置反馈电压；以及
第二开关，其耦合到所述第一开关，所述第二开关被配置为通过激活所述第二开关中的一个或更多个开关，来减小所述第一开关中所述一个或更多个开关的电阻。
2.根据权利要求1所述的电路，其中所述第一开关中的开关跨所述电阻器并联耦合。
3.根据权利要求2所述的电路，还包括控制电路，其被配置为基于输入码控制所述第一开关中的所述一个或更多个开关和所述第二开关的激活和停用。
4.根据权利要求3所述的电路，其中所述控制电路被配置为根据确定所述第一开关中的相应开关中的哪些被激活，来激活所述第二开关中的一个或更多个开关。
5.根据权利要求2所述的电路，其中
所述电阻器是N个电阻器，以及
所述第二开关是耦合到所述第一端子的N-1个开关，所述第二开关中的开关耦合在所述第二端子与所述电阻器中的相应电阻器的相应端子之间。
6.根据权利要求2所述的电路，其中所述第二开关的数量和所述第一开关的数量小于或等于N/2*(N+1)，N表示所述电阻器的数量。
7.根据权利要求3所述的电路，其中所述控制电路具有适于接收所述输入码的输入端，所述控制电路被配置为基于所述输入码生成电阻器控制码，以控制所述第一开关来设置所述二进制加权分压器的电阻，所述控制电路还被配置为基于所述输入码生成补偿码，以激活所述第二开关来为所述第一开关中的被激活的所述开关提供一个或更多个相应的并联电流路径。
8.根据权利要求1所述的电路，还包括放大器，其被配置为基于所述第二端子处的电压和基于参考电压生成放大器输出以驱动所述第一端子，所述反馈电压是基于所述第一开关中的哪些被激活而设置的。
9.根据权利要求1所述的电路，其中所述二进制加权分压器和所述第二开关驻留在集成电路芯片的衬底上。
10.一种电路，其包括：
具有第一电阻器端子和第二电阻器端子的第一电阻器；
具有第一开关端子和第二开关端子的第一开关，所述第一开关端子耦合到所述第一电阻器端子并且所述第二开关端子耦合到所述第二电阻器端子；
具有第三电阻器端子和第四电阻器端子的第二电阻器，所述第三电阻器端子耦合到所述第二电阻器端子；
具有第三开关端子和第四开关端子的第二开关，所述第三开关端子耦合到所述第三电阻器端子并且所述第四开关端子耦合到所述第四电阻器端子；
具有第五开关端子和第六开关端子的第三开关，所述第五开关端子耦合到所述第一电阻器端子并且所述第六开关端子耦合到所述第二电阻器端子；
具有第七开关端子和第八开关端子的第四开关，所述第七开关端子耦合到所述第三电阻器端子并且所述第八开关端子耦合到所述第四电阻器端子；以及
放大器，其具有放大器输出端、第一放大器输入端和第二放大器输入端，所述第一放大器输入端耦合到所述第四电阻器端子，所述第二放大器输入端被配置为接收参考电压，并且所述放大器输出端耦合到所述第一电阻器端子；
其中所述第一电阻器、所述第一开关、所述第二电阻器和所述第二开关形成二进制加权分压器的至少一部分，并且所述第三开关和所述第四开关是补偿网络的至少一部分，所述补偿网络被配置为减小所述二进制加权分压器中的一个或更多个开关的电阻。
11.根据权利要求10所述的电路，其中所述二进制加权分压器包括：
在第一端子和第二端子之间串联耦合的N个电阻器，其包括所述第一电阻器和所述第二电阻器，N是大于2的正整数，所述N个电阻器具有从所述第一端子到所述第二端子增加的电阻；以及
N个开关，其包括所述第一开关和所述第二开关，所述N个开关中的每个跨所述N个电阻器中的相应一个并联耦合，所述补偿网络被配置成为在被激活的所述二进制加权分压器中的所述N个开关中的每个提供一个或更多个相应的并联电流路径。
12.根据权利要求11所述的电路，还包括控制电路，其被配置为基于输入码控制所述二进制加权分压器中的所述N个开关的激活和停用，以设置所述二进制加权分压器的电阻。
13.根据权利要求12所述的电路，其中所述补偿网络包括：
N-1个开关，其包括所述第三开关，耦合到所述第一电阻器端子，所述N-1个开关中的每个耦合在所述第一电阻器端子和所述N个电阻器中的电阻器的端子之间；
N-2个补偿开关，其包括所述第四开关，耦合到所述第二电阻器端子，所述N-2个电阻器中的每个耦合在所述第二电阻器端子和所述N个电阻器中的电阻器的端子之间。
14.根据权利要求12所述的电路，其中所述控制电路被配置为根据所述二进制加权分压器中的哪些开关被激活，来激活所述补偿网络中的一个或更多个开关。
15.根据权利要求11所述的电路，其中所述补偿网络中的开关的数量和所述二进制加权分压器中的开关的数量小于或等于N/2*(N+1)。
16.根据权利要求11所述的电路，其中所述放大器具有第一输入端、第二输入端和输出端，所述第二输入端耦合到所述第二端子，并且所述第二输入端被配置为接收所述参考电压，其中所述放大器被配置为基于所述第二端子处的电压和基于所述参考电压来生成放大器输出以驱动所述第一端子，所述电压指示所述二进制加权分压器中的哪些开关被激活。
17.一种用于二进制加权分压器的补偿的系统，其包括：
二进制加权分压器，其包括：
电阻器网络，其包括在第一端子和第二端子之间串联耦合的N个电阻器；以及
第一开关，其在所述第一端子和所述第二端子之间串联耦合，所述第一开关被配置为响应于激活或停用所述第一开关中的开关而在所述第二端子处设置反馈电压；
放大器，其被配置为基于参考电压和基于所述反馈电压向所述第一端子提供输入电压；
第二开关，其耦合到所述第一开关，所述第二开关被配置为通过激活所述第二开关中的一个或更多个开关来减小所述第一开关中的被激活的一个或更多个开关的电阻；以及
控制电路，其被配置为基于输入码控制所述第一开关和所述第二开关的激活和停用。
18.根据权利要求17所述的系统，其中所述控制电路具有配置为接收所述输入码的输入端，所述输入码指示所述二进制加权分压器的电阻，所述控制电路被配置为基于所述输入码生成电阻器控制码，以控制所述第一开关来设置所述二进制加权分压器的电阻，所述控制电路还被配置为基于所述输入码生成补偿码，以控制所述第二开关。
19.根据权利要求18所述的系统，还包括：
具有电源转换器输入端和电源转换器输出端的电源转换器，所述电源转换器输出端耦合到所述二进制加权分压器的所述第一端子，所述电源转换器包括：
开关网络，其耦合在所述电源转换器输入端和所述电源转换器输出端之间；
开关控制器，其被配置为控制所述开关网络以向所述电阻器网络供应电流，所述电源转换器输出端处的输出电压基于所述二进制加权分压器的电流和电阻而变化；以及
反馈电路，其包括所述放大器，所述反馈电路耦合在所述二进制加权分压器的所述第二端子和所述开关控制器之间，所述反馈电路被配置为基于所述电源转换器输出端处的所述输出电压向所述开关控制器提供反馈信号。
20.根据权利要求19所述的系统，其中所述二进制加权分压器、所述控制电路、所述开关网络、所述开关控制器和所述反馈电路被集成在模制封装结构中。
21.一种用于二进制加权分压器电路的补偿的系统，其包括：
二进制加权分压器电路，其具有第一端子和第二端子，所述二进制加权分压器电路包括：
电阻器网络，其包括在所述第一端子和所述第二端子之间串联耦合的N个电阻器；
第一开关，其在所述第一端子和所述第二端子之间串联耦合，所述第一开关被配置为响应于激活或停用所述第一开关中的开关而在所述第二端子处设置电压；
第二开关，其耦合到所述第一开关，所述第二开关被配置为通过激活所述第二开关中的一个或更多个开关来减小所述第一开关中的被激活的一个或更多个开关的电阻；以及
控制电路，其被配置为基于输入码控制所述第一开关和所述第二开关的激活和停用；
开关网络，其耦合在所述第一端子和所述第二端子之间；
开关控制器，其被配置为基于反馈信号控制所述开关网络以向所述电阻器网络供应电流，所述第二端子处的输出电压基于所述第一端子和所述第二端子之间的电流和电阻而变化；以及
反馈电路，其被配置为基于所述第二端子处的信号提供所述反馈信号。
22.根据权利要求21所述的系统，其中所述系统被包封在模制封装结构内。
23.根据权利要求21所述的系统，其中所述二进制加权分压器电路中的开关的数量小于或等于N/2*(N+1)。
CN202080015078.4A 2019-02-18 2020-02-18 用于二进制加权分压器的补偿 Active CN113454562B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201962807162P 2019-02-18 2019-02-18
US62/807,162 2019-02-18
US16/588,121 2019-09-30
US16/588,121 US11025229B2 (en) 2019-02-18 2019-09-30 Compensation for binary weighted divider
PCT/US2020/018658 WO2020172173A1 (en) 2019-02-18 2020-02-18 Compensation for binary weighted divider

Publications (2)

Publication Number Publication Date
CN113454562A CN113454562A (zh) 2021-09-28
CN113454562B true CN113454562B (zh) 2023-04-18

Family

ID=72042508

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080015078.4A Active CN113454562B (zh) 2019-02-18 2020-02-18 用于二进制加权分压器的补偿

Country Status (3)

Country Link
US (1) US11025229B2 (zh)
CN (1) CN113454562B (zh)
WO (1) WO2020172173A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021022281A (ja) * 2019-07-30 2021-02-18 ミツミ電機株式会社 電源制御用半導体装置および出力電圧可変電源装置

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4160244A (en) 1976-02-25 1979-07-03 National Semiconductor Corporation Conversion circuit
FR2456426A1 (fr) * 1979-05-07 1980-12-05 Centre Nat Etd Spatiales Circuit pour conversion entre numerique et analogique a caracteristique sinusoidale
JPS62123363A (ja) * 1985-11-22 1987-06-04 Riken Denshi Kk 電圧測定器用分圧器
IT1249015B (it) * 1990-06-28 1995-02-11 Italtel Spa Procedimento per la conversione di codici digitali e convertitore digitale-analogico che utilizza tale procedimento
JPH06175610A (ja) * 1992-12-02 1994-06-24 Hitachi Ltd Ｘ駆動回路
US5554986A (en) * 1994-05-03 1996-09-10 Unitrode Corporation Digital to analog coverter having multiple resistor ladder stages
US6307495B1 (en) 1998-04-24 2001-10-23 Texas Instruments Incorporated Resistor elements in a resistor divider digital-to-analog converter
IT1311441B1 (it) * 1999-11-16 2002-03-12 St Microelectronics Srl Generatore di tensione programmabile, in particolare per laprogrammazione di celle di memoria non volatili di tipo multilivello.
US6166530A (en) * 2000-02-11 2000-12-26 Advanced Analogic Technologies, Inc. Current-Limited switch with fast transient response
DE60107363T2 (de) * 2000-02-14 2005-12-22 Koninklijke Philips Electronics N.V. Strom-spannungsumwandler mit steuerbarer verstärkung und signalverarbeitender schaltkreis mit einem solchen umwandler
TWI226070B (en) * 2003-02-19 2005-01-01 Realtek Semiconductor Corp Adjustable resistor
KR100553681B1 (ko) * 2003-03-06 2006-02-24 삼성전자주식회사 전압 레귤레이터 회로 및 그것을 이용한 불 휘발성 반도체메모리 장치
EP1458102B1 (en) * 2003-03-14 2006-07-26 STMicroelectronics S.r.l. High resolution and low power consumption digital-analog converter
US6937178B1 (en) * 2003-05-15 2005-08-30 Linear Technology Corporation Gradient insensitive split-core digital to analog converter
JP4740771B2 (ja) 2006-03-03 2011-08-03 株式会社リコー 分圧回路、その分圧回路を使用した定電圧回路及び電圧検出回路、分圧回路のトリミング方法
TW200915734A (en) * 2007-09-20 2009-04-01 Novatek Microelectronics Corp Digital to analog converter
CN101409559B (zh) * 2007-10-09 2010-09-08 联詠科技股份有限公司 数字模拟转换器
US7868809B2 (en) * 2007-12-21 2011-01-11 International Business Machines Corporation Digital to analog converter having fastpaths
JP5211959B2 (ja) * 2008-09-12 2013-06-12 株式会社リコー Ｄｃ−ｄｃコンバータ
CN103677054B (zh) * 2012-09-11 2016-12-21 飞思卡尔半导体公司 带隙基准电压发生器
US8890499B2 (en) * 2013-03-11 2014-11-18 Micrel, Inc. Buck DC-DC converter with improved accuracy
US9081396B2 (en) 2013-03-14 2015-07-14 Qualcomm Incorporated Low power and dynamic voltage divider and monitoring circuit
WO2014169401A1 (en) * 2013-04-18 2014-10-23 Micron Technology, Inc. Voltage control in integrated circuit devices
US10122363B1 (en) * 2015-12-11 2018-11-06 The United States of America as Represented by the Administrator of National Aeronautics and Space Administraion Current source logic gate

Also Published As

Publication number Publication date
US20200266799A1 (en) 2020-08-20
CN113454562A (zh) 2021-09-28
WO2020172173A1 (en) 2020-08-27
US11025229B2 (en) 2021-06-01

Similar Documents

Publication Publication Date Title
US10126766B2 (en) Low dropout voltage (LDO) regulator including a dual loop circuit and an application processor and a user device including the same
CN106921292B (zh) 调压器的电流平衡、电流传感器和相位平衡的装置和方法
US7170330B2 (en) Hysteresis comparator circuit
US20080224679A1 (en) Regulator With Improved Load Regulation
US7990300B2 (en) D/A conversion circuit
KR20070108279A (ko) 프리셋 필터 계수를 갖는 디지털 펄스 폭 변조 제어기
US6522280B2 (en) Adjustable digital-to-analog converter
US8648586B2 (en) Circuit for sensing load current of a voltage regulator
US20110057635A1 (en) Switching regulator
CN106664096B (zh) 混合数/模转换系统
JP4512414B2 (ja) 二重段ディジタル・アナログ変換器
US10622891B2 (en) Voltage-based auto-correction of switching time
CN108075750B (zh) 电流钳位电路
US20210219396A1 (en) Current control circuitry
KR20080012069A (ko) 디지털-아날로그 변환기 및 그것을 포함하는 소스 드라이버
CN113454562B (zh) 用于二进制加权分压器的补偿
CN109314464B (zh) 基于电压的开关时间自动校正
CN113728291A (zh) 具有电源电流稳定的电压驱动器
US20220308614A1 (en) Shunt regulator
JP3499813B2 (ja) 電流セル型デジタル・アナログ変換器
CN112119592B (zh) 蓄电池充电及测量电路
KR20190046571A (ko) R-2r 래더를 갖는 디지털-아날로그 변환기
JP4099557B2 (ja) ディジタル／アナログ変換回路
KR101939147B1 (ko) 가변 기준전압 발생회로 및 이를 포함한 아날로그 디지털 변환기
JP7414578B2 (ja) オーディオ回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant