DE60107363T2

DE60107363T2 - Strom-spannungsumwandler mit steuerbarer verstärkung und signalverarbeitender schaltkreis mit einem solchen umwandler

Info

Publication number: DE60107363T2
Application number: DE60107363T
Authority: DE
Inventors: H. Willem GROENEWEG
Original assignee: Koninklijke Philips Electronics NV
Current assignee: NXP BV
Priority date: 2000-02-14
Filing date: 2001-01-18
Publication date: 2005-12-22
Anticipated expiration: 2021-01-19
Also published as: ATE283579T1; JP2003523681A; WO2001061865A1; US20010033241A1; KR20010113789A; EP1197001A1; JP4674307B2; KR100744857B1; EP1197001B1; US6545620B2; DE60107363D1

Description

Die vorliegende Erfindung bezieht sich im Allgemeinen auf einen Strom-Spannungswandler mit steuerbarer Verstärkung, nachstehend als IVC bezeichnet. Insbesondere bezieht sich die vorliegende Erfindung auf einen IVC, geeignet zur Verwendung in einem Digital-Analog-Wandler mit einer endlichen Stoßantwort (nachstehend als FIRDAC bezeichnet), sowie auf einen FIRDAC mit einem derartigen IVC, und die vorliegende Erfindung wird nachstehend für dieses bestimmte Beispiel erläutert. Es sei aber bemerkt, dass die vorliegende Erfindung sich nicht auf die Verwendung in einem FIRDAC begrenzt.
Das Prinzip der endlichen Stoßantwort für einen Digital-Analog-Wandler ist an sich bekannt, und beispielsweise in US-A-5.323.157 beschrieben. Im Allgemeinen umfasst ein FIRDAC ein Schieberegister mit einer Vielzahl Stufen, typischerweise über Hundert Stufen, das ein Bitstrom-Eingangssignal mit nur einem Bit empfängt, d. h. einen seriellen Datenstrom mit einer Amplitudenauflösung von nur einem Bit. Jede der Stufen des Schieberegisters schaltet eine zugeordnete Stromquelle EIN oder AUS. Die auf diese Weise von all den Stufen des Schieberegisters erzeugten Ströme werden addiert zum Erzeugen eines Ausgangssignals des FIRDACs. Meistens wird der Ausgangsstrom einem Strom-Spannungswandler zugeführt zum Erzeugen einer analogen Ausgangsspannung des FIRDACs. Jede Stufe des FIRDACs erzeugt einen Ausgangsstrom, der zu dem gesamten Ausgangsstrom des FIRDACs beiträgt. Die Stufen des FIRDACs aber liefern nicht alle in gleichem Maße einen Beitrag. Zum Erhalten einer gewünschten Filtercharakteristik hat jede Stufe des FIRDACs einen assoziierten Gewichtungskoeffizienten, der durch die Größe des Ausgangsstroms der Stromquelle gebildet wird.
In einer typischen Applikationssituation wird der FIRDAC in einer Signalverarbeitungsstrecke eines Mobiltelefons verwendet zum Schaffen eines analogen Audiosignals zu einem Lautsprecher oder Hörer.
Die genannten zugeordneten Stromquellen des FIRDACs empfangen einen Bezugsstrom von einem Vorspannungsblock, der eine Quelle einer stabilen Bezugsspannung und einen Widerstand enthält. Weiterhin umfasst der Strom-Spannungswandler (IVC) des FIRDACs einen Operationsverstärker und einen Rückkopplungswiderstand. Es ist erwünscht, dass der genannte Vorspannungswiderstand des Vorspannungsblocks und der genannte Rückkopplungswiderstand des genannten IVCs sehr gut zueinander passen, weil je besser die Deckung zwischen den zwei Widerständen ist, umso besser ist die Verstärkungsstabilität des FIRDACs.
Weiterhin ist es erwünscht, dass der Rückkopplungswiderstand des IVCs und der genannte Vorspannungswiderstand des Vorspannungsblocks aus Widerständen von demselben Typ gebaut werden, weil dann die Stabilität des Spannungsausgangs des IVCs auf die Stabilität der genannten Bezugsspannung bezogen ist und der Absolutwert des Widerstandes nicht wichtig ist.
Im Grunde lassen sich die oben genannten Anforderungen relativ einfach auf einem einzigen Chip anordnen, indem jeder der genannten Widerstände als eine Reihenanordnung aus einer vorbestimmten Anzahl von Einheitswiderständen konstruiert wird, die untereinander im Wesentlichen identisch sind.
Es ist weiterhin erwünscht, dass die Verstärkung des IVCs programmierbar oder in Schritten von 3 dB steuerbar ist. Beim Entwerfen eines Strom-Spannungswandlers oder eines Verstärkers mit einer steuerbaren Verstärkung ist es an sich bekannt, ein Rückkopplungsleiterwiderstandsnetzwerk mit einer Anzahl Widerstände und einer Anzahl steuerbarer Schalter zu verwenden, wobei der Wert des Rückkopplungswiderstandes durch die Selektion eines Schalters steuerbar ist. In einem derartigen Aufsatz ist es nicht möglich, die Anforderung im Wesentlichen identischer Einheitswiderstände mit der Anforderung von Verstärkungsschritten von 3 dB zu kombinieren. Bei bekannten Entwürfen hat man die Anforderung der Verwendung von Einheitswiderständen fallen lassen. Bei einem derartigen bekannten Entwurf umfasst die Rückkopplungswiderstandsleiter eine Reihenschaltung aus Widerständen, von denen wenigstens einer dieser Reihenwiderstände ein Nicht-Einheitswiderstand ist. Zum Erhalten einer Widerstandsanordnung mit einem Widerstandswert entsprechend einem Einheitswiderstand, wird ein weiterer Nicht-Einheitswiderstand verwendet, so dass die Kombination der Widerstandswerte des erst genannten Nicht-Einheitswiderstandes und des weiteren Nicht-Einheitswiderstandes dem Widerstandswert eines Einheitswiderstandes nahezu entspricht. Dadurch wird für jeden selektierten Schalter eine Rückkopplungsschleife gebildet, die wenigstens zwei nicht deckende Widerstände umfasst.
Es ist u. a. eine Aufgabe der vorliegenden Erfindung, die genannten Probleme zu überwinden oder wenigstens zu verringern. Insbesondere ist es eine Aufgabe der vorliegenden Erfindung, einen Strom-Spannungswandler mit einer steuerbaren Verstärkung zu schaffen, und zwar unter Verwendung von Nicht-Einheitswiderständen möglichst zum Erhalten einer besseren Deckung mit einem Vorspannungswiderstand.
Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und werden im vorliegenden Fall näher beschrieben. Es zeigen:
1 ein Blockschaltbild eines Beispiels einer Schaltungsanordnung zum Verarbeiten eines Sprachsignals,
2A ein Blockschaltbild eines FIRDACs,
2B ein Schaltbild einer Ausführungsform der vorliegenden Erfindung,
3 ein Schaltbild, welches das Prinzip eines Strom-Spannungswandlers illustriert,
4A–B je ein Schaltbild, das ein bekanntes Rückkopplungswiderstandsleiternetzwerk zum Erhalten einer steuerbaren Verstärkung illustriert,
5 ein Schaltbild, das eine Ausführungsform eines Rückkopplungswiderstandsleiternetzwerkes nach der vorliegenden Erfindung illustriert,
6 ein Schaltbild, das eine verbesserte Einzelheit des Netzwerkes nach 5 illustriert.
1 zeigt ein Blockschaltbild einer möglichen Schaltungsanordnung zum Verarbeiten eines Sprachsignals S in einem Mobiltelefon. Die Schaltungsanordnung umfasst ein Digitalfilter 11 und einen Rauschformer oder Bitstromgenerator 12, die beide von einem herkömmlichen Entwurf sein können, aus welchem Grund sie an dieser Stelle nicht detailliert beschrieben werden. Das Digitalfilter 11 ist vorgesehen zum Unterdrücken von Frequenzen außerhalb des Sprachbereichs, d. h. unterhalb 300 Hz und über 3400 Hz. Das Digitalfilter 11 hat einen Ausgang, der mit einem Eingang des Rauschformers 12 verbunden ist, der vorgesehen ist zum Schaffen eines resultierenden 1 MHz Bitstromsignals (1-Bit) an dem Ausgang, der mit einem Signaleingang 21 eines FIRDACs 20 verbunden ist. Ein Vorspannungsblock 30 empfängt eine Bezugsspannung, wie eine Bandabstandsspannung V_ref und ist mit dem FIRDAC gekoppelt zum Schaffen einer Anzahl Vorspannungsströme.
Der FIRDAC 20 hat einen Takteingang 22 zum Empfangen eines Takteingangssignals CLK. Auf gleiche Weise haben das Digitalfilter 11 und der Rauschformer 12 eine Takteingangsklemme zum Empfangen eines Taktsignals CLK, das ggf. dem Taktsignal für den FIRDAC entsprechen kann. Die Frequenz des Taktsignals CLK für den FIR DAC 20 ist u. a. abhängig von dem gewünschten Rauschabstand und den in dem System verfügbaren Frequenzen. So kann beispielsweise in einem GSM-System die Frequenz des Taktsignals 1 MHz sein, das auf einfache Weise von einer GSM-Master-Taktfrequenz von 13,0 MHz hergeleitet werden kann.
Es ist möglich, dass ein FIRDAC nur eine einzige Ausgangsleitung hat. Der FIRDAC 20 nach der vorliegenden Erfindung schafft aber eine differenzielle Drive, indem sie zwei Stromausgangsklemmen 23 und 24 hat zum Erzeugen eines positiven Stromes und eines negativen Stromes, und zwar abhängig davon, ob das Bitstromsignal hauptsächlich Einsen enthält (entsprechend der positiven Hälfte des Sprachbereichsignals) oder hauptsächlich Nullen (entsprechend der negativen Hälfte des Sprachbereichsignals). Die genannten Stromsignale werden Strom-Spannungswandlern 25 bzw. 26 zugeführt, die Ausgangsspannungssignale V_OUT.P und V_OUT.N erzeugen, die Ausgangsstufen, wie (nicht dargestellten) Ohrhörertreiberstufen zugeführt werden.
2A zeigt schematisch ein teilweise inneres Blockschaltbild des FIRDACs 20.
Nachstehend werden identische Elemente der FIRDAC-Schaltung 20 durch entsprechende Bezugszeichen angegeben, während ein Index i sich auf die Lage eines derartigen Elementes in der FIRDAC-Schaltung bezeichnet. Der Einfachheit halber sind diese Indizes in der Zeichnung für alle Elemente nicht angegeben. Jede FIRDAC-Zelle 40_i umfasst eine PMOS-Stromquelle 50_i , eine Schieberegisterzelle 60_i und eine NMOS-Stromsenke 70_i .
Jede PMOS-Stromquelle 50_i hat einen Bezugsstromeingang 51_i zum Empfangen eines Bezugsstroms I_ref.P, einen ersten und einen zweiten binären Steuereingang 52_i und 53_i zum Empfangen von binären Steuersignalen und eine erste und zweite Stromausgangsklemme 54_i und 55_i zum Schaffen eines positiven Ausgangsstromes I_Pi.
Auf gleiche Weise umfasst jede NMOS-Stromsenke 70_i einen Eingang 71_i , einen ersten und einen zweiten Steuereingang 72_i und 73_i , und einen ersten und einen zweiten Ausgang 74_i und 75_i .
Jede Schieberegisterzelle 60_i wird durch eine D-Flip-Flop-Schaltung gebildet und umfasst einen Q-Ausgang 67_i und einen Q-Ausgang 65_i . Der Q-Ausgang 67_i ist mit dem ersten binären Steuereingang 52_i der entsprechenden PMOS-Stromquelle 50_i und mit dem ersten binären Steuereingang 72_i der entsprechenden NMOS-Stromsenke 70_i ver bunden. Der Q-Ausgang 65_i ist mit dem zweiten binären Steuereingang 53_i der entsprechenden PMOS-Stromquelle 50_i und mit dem zweiten binären Steuereingang 73_i der entsprechenden N MOS-Stromsenke 70_i verbunden.
Jede D-Flip-Flop-Schaltung 60_i hat einen Signaleingang 61_i und einen Signalausgang 63_i. Der Signaleingang 61_i ist mit dem Signalausgang 63_i–1 der vorhergehenden Flip-Flop-Schaltung 60_i–1 verbunden. Der Signaleingang 61₁ der Flip-Flop-Schaltung 60₁ ist mit der Eingangsklemme 21 des FIRDACs verbunden. Weiterhin hat jede D-Flip-Flop-Schaltung 60_i einen Takteingang 62_i , der mit der Takteingangsklemme 22 des FIRDACs 20 verbunden ist. Mit einer Rate, bestimmt durch die Frequenz des Taktsignals, das dem Takteingang 22 des FIRDACs 20 zugeführt wird, typischerweise 1 MHz, wird das Bitstromsignal in das Schieberegister geschoben. Zu jedem Zeitpunkt entspricht der Zustand der Flip-Flop-Schaltung dem Wert eines Bits in dem Bitstromsignal. Wenn ein Bit einen Wert "1" hat, ist der Q-Ausgang 67 der entsprechenden Flip-Flop-Schaltung 60 HOCH und der Q-Ausgang 65 dieser Flip-Flop-Schaltung ist NIEDRIG: in dieser Situation ist die entsprechende PMOS-Stromquelle 50 mit einer positiven Stromausgangsleitung 27 gekoppelt, während die entsprechende NMOS-Stromsenke 70 mit einer negativen Stromausgangsleitung 28 gekoppelt ist. Sonst, wenn ein Bit einen Wert "0" hat, ist der Q-Ausgang 67 der entsprechenden Flip-Flop-Schaltung 60 NIEDRIG, während der Q-Ausgang 65 dieser Flip-Flop-Schaltung HOCH ist; in dieser Situation ist die PMOS-Stromquelle 50 mit der negativen Stromausgangsleitung 28 gekoppelt, während die NMOS-Stromsenke 70 mit der positiven Stromausgangsleitung 27 verbunden ist. Die positive Stromausgangsleitung 27 ist mit der positiven Stromausgangsklemme 23 verbunden, während die negative Stromausgangsleitung 28 mit der negativen Stromausgangsklemme 24 verbunden ist.
An dem positiven Ausgang 23 des FIRDACs 20 ist das positive Ausgangssignal I_OUT.P die Summierung aller Ausgangsströme I_Pi derjenigen PMOS-Stromquellen 50_i , die mit der positiven Stromausgangsleitung 27 gekoppelt sind, und aller Ausgangsströme I_Ni derjenigen NMOS-Stromquellen 70_i , die mit der positiven Stromausgangsleitung 27 gekoppelt sind. Auf gleiche Weise ist an dem negativen Stromausgang 24 der negative Ausgangsstrom I_OUT.N die Summierung aller Ausgangsströme I_Ni derjenigen NMOS-Stromsenken 70_i , die mit der negativen Stromausgangsleitung 28 gekoppelt sind und aller Ausgangsströme I_Pi derjenigen PMOS-Stromquellen 50_i , die mit der negativen Stromausgangsleitung 28 gekoppelt sind. Auf diese Weise sind der positive und der negative Aus gangsstrom I_OUT.P und I_OUT.N von dem Teil des Bitstromsignals abhängig, das in dem Schieberegister vorhanden ist, wobei jedes Bit einem positiven oder negativen Strombeitrag entspricht, während der gesamte Ausgangsstrom I_OUT.P + I_OUT.N nach wie vor konstant sind.
Aber die Strombeiträge verschiedener Stromquellen oder Stromsenken weichen voneinander ab, wobei der Gewichtungskoeffizient der verschiedenen FIRDAC-Stufen verkörpert sind, die selektiert werden zum Erhalten einer gewünschten Reaktionscharakteristik des FIRDACs, wie dies dem Fachmann einleuchten dürfte. Typischerweise sind die Koeffizienten symmetrisch um die zentrale Stufe, wobei die Zellen, die in der Nähe der Eingangsseite oder in der Nähe der Ausgangsseite des FIRDACs 20 liegen, mit einem relativ kleinen Ausgangsstrom beitragen, und die Zellen in der Nähe der Mitte des FIRDACs 20 mit einem relativ hohen Ausgangsstrom beitragen. Für jede Zeile 40_i wird die Größe der Ausgangsströme I_Pi und I_Ni, die von den PMOS-Stromquellen 50_i und der NMOS-Stromsenke 70_i erzeugt werden, durch die Breite der PMOS-Stromquelle 50_i bzw. der NMOS-Stromquelle 70_i bestimmt werden. Je größer die Stromquelle oder die Stromsenke, umso größer ist der erzeugte Strom.
2B illustriert mehr Einzelheiten einer möglichen Ausführungsform des Vorspannungsblocks 30 und des FIRDACs 20. Es sei bemerkt, dass in 2B nur eine FIRDAC-Zelle 40_i dargestellt ist, aber alle FIRDAC-Zellen haben den gleichen Aufbau, wie dies dem Fachmann einleuchten dürfte. In jeder FIRDAC-Zelle 40_i umfasst die PMOS-Stromquelle 50_i einen P-Transistor P_i, während die NMOS-Stromquelle 70_i einen N-Transistor N_i enthält, wobei von diesen zwei Transistoren die Gate-Elektroden derart gekoppelt sind, dass sie einen Vorspannungs-Bezugsstrom von der Vorspannungsschaltung 30 erhalten. Die Vorspannungsschaltung 30 umfasst einen Verstärker 31, der eine Bezugsspannung V_ref an dem nicht invertierenden Eingang empfängt, und wobei der Ausgang mit der Gate-Elektrode eines P-Transistors P_x gekoppelt ist. Die Quelle des P-Transistors P_x ist mit einer Speiseleitung V_DD verbunden und die Drain-Elektrode des P-Transistors P_x ist mit einer Klemme eines Vorspannungswiderstandsmittels RB verbunden, während die andere Quelle des Vorspannungswiderstandsmittels RB mit einer zweiten Speisespannung V_SS verbunden ist. Wie üblich ist der Spannungspegel der zweiten Speiseleitung V_SS niedriger als der Spannungspegel der ersten Speiseleitung V_SS und normalerweise auf Erdpegel. Der Knotenpunkt zwischen der Drain-Elektrode des P-Transistors P_x und den Vorspannungswiderstandsmitteln RB ist mit dem invertierenden Eingang des Verstärkers 31 verbunden.
Die Vorspannungsschaltung 30 umfasst weiterhin einen zweiten P-Transistor P_Y, wobei die Source-Elektrode mit der ersten Speiseleitung V_DD verbunden ist und wobei die Gate-Elektrode mit der Gate-Elektrode des P-Transistors P_X verbunden ist, und einen N-Transistor N_Y, dessen Source-Elektrode mit der zweiten Speiseleitung V_SS verbunden ist und wobei die Gate-Elektrode und die Drain-Elektrode mit der Drain-Elektrode des P-Transistors P_Y verbunden ist.
Die Bezugsspannung V_ref kann von einer geeigneten Bandabstandsquelle geliefert werden. Die Vorspannungswiderstandsmittel RB können beispielsweise als ein MOS-Transistor implementiert werden, der eingestellt wird um sich als Widerstand zu benehmen, oder als ein On-Chip-Widerstand aus Polysilizium-Material.
Jede FIRDAC-Zelle umfasst, wie gesagt eine Schieberegisterzelle 60_i , gebildet durch eine D-Flip-Flop-Schaltung, und umfasst einen Q-Ausgang und einen Q-Ausgang.
In jeder FIRDAC-Zelle 40_i ist von dem P_i-Transistor die Source-Elektrode mit der ersten Speiseleitung V_DD verbunden und die Gate-Elektrode ist mit der Gate-Elektrode des genannten P-Transistors P_Y gekoppelt. Weiterhin ist in jeder FIRDAC-Zelle 40_i von dem N-Transistor N_i die Source-Elektrode mit der zweiten Speiseleitung V_SS verbunden und die Gate-Elektrode ist mit der Gate-Elektrode des N-Transistors N_Y verbunden. Die Drain-Elektrode des P-Transistors P_i der FIRDAC-Zelle 40_i ist über einen ersten Schalter S1 mit einer positiven Ausgangsleitung OUTP gekoppelt und ist über einen zweiten Schalter S2 mit einer negativen Ausgangsleitung OUTN gekoppelt. Auf gleiche Weise ist die Drain-Elektrode des N-Transistors N_i der FIRDAC-Zelle 40_i über einen dritten Schalter S3 mit der positiven Ausgangsleitung OUTP gekoppelt und ist über einen vierten Schalter S4 mit der negativen Ausgangsleitung OUTN gekoppelt.
Der erste und der dritte Schalter S1 und S3 werden von dem invertierten Ausgang Q 65 der Flip-Flop-Schaltung 60 gesteuert und der zweite und der vierte Schalter S2 bzw. S4 werden von dem Ausgang Q 67 der Flip-Flop-Schaltung 60 gesteuert. Insbesondere wird der erste Schalter S1 als ein P-Transistor implementiert, dessen Source-Elektrode mit der Drain-Elektrode des Transistors P_i verbunden ist, dessen Drain-Elektrode mit der positiven Ausgangsleitung OUTP verbunden ist und dessen Gate-Elektrode mit dem invertierten Ausgang Q der Flip-Flop-Schaltung 60 verbunden ist. Der zweite Schalter S2 wird als P-Transistor implementiert, dessen Source-Elektrode mit der Drain- Elektrode des Transistors P_i verbunden ist, dessen Drain-Elektrode mit der negativen Ausgangsleitung OUTN verbunden ist und dessen Gate-Elektrode mit dem Ausgang Q der Flip-Flop-Schaltung 60 verbunden ist. Der dritte Transistor S3 wird als N-Transistor implementiert, dessen Source-Elektrode mit der Drain-Elektrode des Transistors N_i verbunden ist, dessen Drain-Elektrode mit der positiven Ausgangsleitung OUTP verbunden ist und dessen Gate-Elektrode mit dem invertierten Ausgang Q der Flip-Flop-Schaltung 60 verbunden ist. Der vierte Schalter S4 ist als N-Transistor implementiert, dessen Source-Elektrode mit der Drain-Elektrode des Transistors N_i verbunden ist, dessen Drain-Elektrode mit der negativen Ausgangsleitung OUTN verbunden ist und dessen Gate-Elektrode mit dem Ausgang Q der Flip-Flop-Schaltung 60 verbunden ist.
Als Alternative mit einer verbesserten Stromgenauigkeit gegenüber der Taktdurchführung und Speisetoleranzen können die P-Schalter S1 und S2 mit den Ausgangsleitungen OUTP bzw. OUTN gekoppelt sein durch betreffende P-leitende Kaskadentransistoren (nicht dargestellt), während die N-Schalter S3 und S4 mit den Ausgangsleitungen OUTP bzw. OUTN gekoppelt sein könne, und zwar durch betreffende N-leitende Kaskadentransistoren (nicht dargestellt), wobei die Gate-Elektroden derartiger Kaskoden-Transistoren durch eine stabile Vorspannung gespeist werden.
Alle FIRDAC-Zellen 40_i sind mit den positiven und negativen Ausgangsleitungen OUTP bzw. OUTN auf dieselbe Art und Weise gekoppelt.
Wenn die Flip-Flop-Schaltung 60 einen Bitwert "1" aufweist, ist der Ausgang Q HIGH und der Ausgang Q ist LOW. In dieser Situation sind die Schalter S1 und S4 leitend, während die Schalter S2 und S3 nicht leitend sind. Auf diese Weise ist die positive Ausgangsleitung OUTP über den Schalter S1 mit der Drain-Elektrode des Transistors P₁ verbunden und dieser Transistor P_i, der als Stromquelle wirksam ist, liefert den Ausgangsstrom an der positiven Ausgangsleitung OUTP. Auf gleiche Weise ist in dieser Situation die negative Ausgangsleitung OUTN über den Schalter S4 mit dem Transistor N_i verbunden, wobei dieser Transistor Ni als Stromsenke für die Ausgangsleitung OUTN wirksam ist.
Wenn die Flip-Flop-Schaltung 60 einen Bitwert "0" enthält, ist der Ausgang Q LOW und der Ausgang Q ist HIGH. Unter diesen Umständen sind die Schalter S2 und S3 leitend, während die Schalter S1 und S4 nicht leitend sind. Auf diese Weise ist die Stromquelle P_i nun mit der negativen Ausgangsleitung OUTN verbunden, während die Stromsenke N_i mit der positiven Ausgangsleitung OUTP verbunden ist.
Es sei bemerkt, dass ein FIRDAC mit nur einer Ausgangsleitung, wobei die Stromquelle P_i und die Stromsenke N_i beide mit einer derartigen Ausgangsleitung verbunden sind, möglich ist. Der FIRDAC 20 nach der vorliegenden Erfindung schafft aber zwei Ausgangssignale an den zwei Ausgangsleitungen OUTP und OUTN, insbesondere ein positives Ausgangssignal an der positiven Ausgangsleitung OUTP und ein negatives Ausgangssignal an der negativen Ausgangsleitung OUTN, damit eine differenzielle Antreibung geschaffen wird.
3 zeigt das Prinzip eines Strom-Spannungswandlers (IVC), wie dieser für die Wandler 25 und 26 verwendet wird, wie oben anhand der 1 beschrieben wurde. In 3 ist ein IVC allgemein mit 100 bezeichnet und umfasst einen Operationsempfänger 110 mit einem nicht invertierenden Eingang 111, einem invertierenden Eingang 112 und einem Ausgang 113. Der nicht invertierende Eingang 111 empfängt eine Bezugsspannung V_ref. Der Ausgang 113 ist mit Hilfe eines Rückkopplungswiderstandsmittels 114 mit einem Widerstandswert RF mit dem invertierenden Eingang 112 verbunden. Wie es dem Fachmann einleuchten dürfte, wird der Operationsverstärker 110 an der Ausgangsklemme 113 eine Ausgangsspannung V_out liefern, welche die nachfolgende Gleichung erfüllt: Vout = –Iin·RF + Vref wobei I_in ein Eingangsstrom ist, der an dem invertierenden Eingang 112 empfangen wird. Auf diese Weise wird der IVC 100 nach 3 eine Verstärkung haben, definiert als ΔV/ΔI, entsprechend dem Widerstandswert RF des Rückkopplungswiderstandsmittels 114.
Im Allgemeinen ist es erwünscht, dass die Verstärkung des IVCs 100 in gleichen Schritte einstellbar ist. Wie es einem Fachmann einleuchten dürfte, kann dies dadurch erreicht werden, dass verschiedene Werte des Rückkopplungsmittels 114 verwendet werden, wobei die aufeinander folgenden Werte des Rückkopplungswiderstandes um einen konstanten Faktor voneinander abweichen. Nachstehend wird ein Beispiel beschrieben, wobei die genannten gleichen Schritte etwa 3 dB betragen; nachstehend weichen die aufeinander folgenden Werte des Rückkopplungswiderstandes um einen Faktor von etwa 4,4125 voneinander ab.
4A zeigt einen bekannten IVC 200, wobei das Rückkopplungswiderstandsmittel als ein "Leiter"-Netzwerk 220 implementiert ist, mit einer Hauptkette 221 von Rückkopplungswiderstandsmitteln 22, die in Reihe gekoppelt sind, wobei ein Ende dieser Kette 221 mit dem Ausgang 113 des Operationsverstärkers 110 verbunden ist. Jeder Knotenpunkt X_i zwischen aufeinander folgenden Widerstandsmitteln 222_i ist mit Hilfe eines steuerbaren Schalters 223_i mit dem invertierenden Eingang 112 des Operationsverstärkers 110 verbunden. Auf diese Weise kann der Widerstandswert der Rückkopplungsschleife zwischen dem Ausgang 113 und dem invertierenden Eingang 112 dadurch gesteuert werden, dass einer der genannten steuerbaren Schalter 223_i selektierbar geschlossen wird, wobei die anderen Schalter nach wie vor geöffnet sind. In einem derartigen Aufsatz werden die aufeinander folgenden Rückkopplungswiderstandsmittel im Grunde verschiedene Widerstandswerte haben.
Nachstehend wird die vorliegende Erfindung weiterhin erläutert, wobei vorausgesetzt wird, dass die Widerstandsmittel als "echte" Widerstände implementiert sind. Wie es aber einem Fachmann einleuchten dürfte, können die Widerstandsmittel auf alternative Weise als MOS-Transistoren implementiert werden, die derart eingestellt sind, dass sie sich wie Widerstände verhalten.
Zum Erhalten einer möglichst guten Deckung für diese Situation zwischen dem Rückkopplungswiderstand RF einerseits und dem Vorspannungswiderstand RB andererseits ist es erwünscht, dass der Vorspannungswiderstand RB sowie der Rückkopplungswiderstand RF aus identischen Widerstandsbaublöcken gebildet werden, angegeben als "Einheitswiderstände" RU. Es dürfte einleuchten, dass in dem bekannten Aufsatz die oben genannte Beziehung zum Erhalten von Verstärkungsschritten in der Größenordnung eines festen Wertes, wie 3 dB, mit dem Wunsch der Verwendung von nur Einheitswiderständen nicht kombiniert werden kann. Deswegen erfordert der bekannte Aufsatz ein Kompromiss, wobei möglichst viele Einheitswiderstände verwendet werden, und wobei der erforderliche Widerstandswert durch Verwendung zusätzlicher Nicht-Einheitswiderstände in der Hauptkette, wie in 4B dargestellt, erhalten wird. 4B zeigt nur einen Teil der Rückkopplungsschleife nach 4A, wobei insbesondere der Rückkopplungswiderstand zwischen dem Ausgang 113 und dem zweiten Knotenpunkt X₂ gezeigt wird.
Wie in 4B dargestellt, ist der erste Rückkopplungswiderstand 222_i als eine Reihenschaltung aus einem ersten Einheitswiderstand RU₁ und einem ersten Nicht-Einheitswiderstand RNU₁ mit einem Widerstandswert von RX–RU implementiert, wobei RX der gewünschte Widerstandswert des ersten Rückkopplungswiderstandes 222_i ist.
Denn, wenn der erste Schalter 223₁ selektiert wird, hat die Rückkopplungsschleife den Widerstandswert RX.
Wie weiterhin in 4B dargestellt, ist der zweite Rückkopplungswiderstand 222₂ als eine Reihenschaltung aus einem zweiten Nicht-Einheitswiderstand RNU₂, einem zweiten Einheitswiderstand RU₂ und einem dritten Nicht-Einheitswiderstand RNU₃ implementiert. Der zweite Nicht-Einheitswiderstand RNU₂ ist derart gewählt worden, dass RNU₁ + RNU₂ dem Wert RU entspricht, damit der Situation angenähert wird, in der reihengeschaltete Einheitswiderstände durchaus möglich sind. Der dritte Nicht-Einheitswiderstand RNU₃ ist derart gewählt, dass der gewünschte Widerstandswert des zweiten Rückkopplungswiderstandes 222₂ erhalten wird.
Ein wichtiger Nachteil der bekannten Lösung ist, dass die Nicht-Einheitswiderstände RNU_i in der Hauptkette vorhanden sind, und für jeden Schalter, der weiter in der Leiterschaltung liegt, ins Spiel kommen. In der Praxis hat man versucht, die Probleme zu lindern, die durch diese Nicht-Einheitswiderstände verursacht werden, indem versucht wird, diese Nicht-Einheitswiderstände als eine Kombination einer Anzahl in Reihe und/oder parallel verbundener Einheitswiderstände zu konstruieren.
Nach der vorliegenden Erfindung wird dieses Problem dadurch gelöst, dass die Hauptkette nur aus Einheitswiderständen gebildet wird und dass alle Nicht-Einheitswiderstände nur in den Leiterzweigen zwischen den betreffenden Knotenpunkten und dem nicht invertierenden Eingang des Operationsverstärkers verwendet werden. Auf diese Weise beeinflusst, wenn ein Nicht-Einheitswiderstand notwendig ist zum Erhalten eines gewünschten Widerstandswertes entsprechend einem bestimmten Schalter, ein derartiger Nicht-Einheitswiderstand nur diese spezifische Einstellung. Wenn ein anderer Schalter selektiert wird, kommt ein derartiger Nicht-Einheitswiderstand nicht mehr ins Spiel. Wenn beispielsweise der zweite Schalter selektiert wird, wird der Widerstandswert der Rückkopplungsschleife durch die zwei (oder mehr) Einheitswiderstände zwischen dem Ausgang und dem zweiten Knotenpunkt in der Hauptkette, plus, falls notwendig, ein einziger Nicht-Einheitswiderstand in dem zweiten Zweig, in Reihe mit dem zweiten Schalter definiert.
5 zeigt eine mögliche Ausführungsform eines IVCs 100 nach der vorliegenden Erfindung. Diese Ausführungsform ist vorgesehen, damit sieben selektierbare oder programmierbare Verstärkungseinstellungen zwischen +3 dB und –15 dB in gleichen Schritten von etwa 3 dB ermöglicht werden. Nach den Grundlagen der vorliegenden Erfin dung hat der IVC 100 ein Rückkopplungsleiternetzwerk 120 mit einer Hauptkette 121, die aus eine Reihenschaltung aus nur Einheitswiderständen besteht, in dieser Ausführungsform aus acht Einheitswiderständen RU₁–RU₈.
Die Hauptkette 121 umfasst sieben Knotenpunkte X₁–X₇, und zwar:

– einen ersten Knotenpunkt X₁ zwischen dem ersten Einheitswiderstand RU₁ und dem zweiten Einheitswiderstand RU₂;
– einen zweiten Knotenpunkt X₂ zwischen dem ersten Einheitswiderstand RU₁ und dem zweiten Einheitswiderstand RU₂;
– einen dritten Knotenpunkt X₃ zwischen dem zweiten Einheitswiderstand RU₂ und dem dritten Einheitswiderstand RU₃;
– einen vierten Knotenpunkt X₄ zwischen dem dritten Einheitswiderstand RU₃ und dem vierten Einheitswiderstand RU₄;
– einen fünften Knotenpunkt X₅ zwischen dem vierten Einheitswiderstand RU₄ und dem fünften Einheitswiderstand RU₅;
– einen sechsten Knotenpunkt X₆ zwischen dem sechsten Einheitswiderstand RU₆ und dem siebenten Einheitswiderstand RU₇;
– einen siebenten Knotenpunkt X₇ an dem Freien Ende des achten Einheitswiderstandes RU₈.

Das Leiternetzwerk 120 umfasst weiterhin sieben Zweige 124₁ –124₇ verbunden zwischen einem entsprechenden Knotenpunkt X_i und dem invertierenden Eingang 112 des Operationsverstärkers 110. Jeder Zweig 124_i umfasst einen steuerbaren Schalter 123_i . Fünf der genannten Zweige umfassen einen Nicht-Einheitswiderstand RNU, der mit dem betreffenden steuerbaren Schalter 123_i in Reihe verbunden ist.
Dieses Leiternetzwerk 120 ist auf Basis der Voraussetzung entwickelt worden, dass der Widerstandswert entsprechend 0 dB dem N-fachen RU-Wert entspricht, wobei N eine ganze Zahl ist, wobei N gleich 6 in dieser Ausführungsform ist. Die Parameter dieses Leiternetzwerkes 120 sind in der Tafel 1 gegeben. In der Tafel 1 bezeichnet die erste Spalte die gewünschte Verstärkung und die zweite Spalte bezeichnet den erforderlichen Widerstandswert RF der Rückkopplungsschleife, dies auf Basis der Voraussetzung, dass jeder Einheitswiderstand RU in dieser Ausführungsform einen Widerstandswert von 2000 Ohm hat. Die dritte Spalte bezeichnet den Schalter, der für jede gewünschte Verstärkung selektiert werden soll. Die vierte Spalte bezeichnet die Anzahl Einheitswiderstände, die einen Beitrag zu dem Widerstandswert der Rückkopplungsschleife liefern und die fünfte Spalte bezeichnet den zusätzlichen Widerstandswert, der in der Schleife erforderlich ist.
Auf diese Weise hat in der vorgeschlagenen bevorzugten Ausführungsform die Schaltungsanordnung zwei Verstärkungseinstellungen, wobei nur Einheitswiderstände zu dem Widerstandswert der Rückkopplungsschleife beitragen: in der Einstellung von 0 dB (der sechste Schalter 123₆ selektiert), sechs Einheitswiderstände RU₁–RU₆ in der Hauptkette 121 tragen zu dem Widerstandswert der Rückkopplungsschleife bei, während in der Einstellung von –6 dB (der vierte Schalter 123₄ selektiert), drei Einheitswiderstände RU₁–RU₃ in der Hauptkette 121 tragen zu dem Widerstandswert der Rückkopplungsschleife bei.
In der +3 dB Einstellung (der siebente Schalter 123 selektiert) tragen alle acht Einheitswiderstände RU₁–RU₈ in der Hauptkette 121 zu dem Widerstandswert der Rückkopplungsschleife bei, aber es ist ein zusätzlicher Widerstand von 970 Ohm erforderlich; dies wird durch einen einzigen Nicht-Einheitswiderstand RNU₅ erreicht.
In der –3 dB Einstellung (der fünfte Schalter 123₅ selektiert) tragen vier Einheitswiderstände RU₁–RU₄ in der Hauptkette 121 zu dem Widerstandswert der Rückkopplungsschleife bei, aber es ist ein zusätzlicher Widerstand von 485 Ohm erforderlich; dies wird durch einen einzigen Nicht-Einheitswiderstand RNU₄ erreicht.
In der –9 dB Einstellung (der dritte Schalter 123₃ selektiert) tragen zwei Einheitswiderstände RU₁–RU₂ in der Hauptkette 121 zu dem Widerstandswert der Rückkopplungsschleife bei, aber es ist ein zusätzlicher Widerstand von 243 Ohm erforderlich; dies wird durch einen einzigen Nicht-Einheitswiderstand RNU₃ erreicht.
In der –12 dB Einstellung (der zweite Schalter 123₂ selektiert) trägt ein einziger Einheitswiderstand RU₁ in der Hauptkette 121 zu dem Widerstandswert der Rück kopplungsschleife bei, aber es ist ein zusätzlicher Widerstand von 1000 Ohm erforderlich; dies wird durch einen einzigen Nicht-Einheitswiderstand RNU₂ erreicht. Es sei bemerkt, dass der zweite zusätzliche Nicht-Einheitswiderstand RNU₂ in Reihe mit dem zweiten selektierbaren Schalter 123₂ in dem zweiten Zweig 124₂ einen Widerstandswert entsprechend der Hälfte des Widerstandswertes eines Einheitswiderstandes RU hat; deswegen kann dieser zweite Nicht-Einheitswiderstand RNU₂ vorzugsweise als eine Parallelschaltung zweier Einheitswiderstände gebildet werden, wobei weiterhin die Deckungscharakteristiken dieser Schaltungsanordnung verbessert werden.
In der –15 dB Einstellung (der erste Schalter 123₁ selektiert) trägt der genannte eine Einheitswiderstand RU₁ in der Hauptkette 121 zu dem Widerstandswert der Rückkopplungsschleife bei, aber es ist ein zusätzlicher Widerstand von 121 Ohm erforderlich; dies wird durch einen einzigen Nicht-Einheitswiderstand RNUi erreicht.
Folglich trägt in allen Einstellungen maximal ein einziger Nicht-Einheitswiderstand zu dem Widerstandswert der Rückkopplungsschleife in jedem Fall bei. Es sei bemerkt, dass ein derartiger Nicht-Einheitswiderstand nicht in der Hauptkette 121 sondern in einem Zweig 124 einverleibt ist.
Es sei weiterhin bemerkt, dass, wenn N eine ganze Anzahl Male vier ist, die –12 Einstellung mit einer ganzen Anzahl Einheitswiderstände erreicht werden kann, wobei kein Nicht-Einheitswiderstand erforderlich ist.
In der als Beispiel gegebenen Ausführungsform nach 5 ist der Stromeingang des IVCs unmittelbar mit dem invertierenden Eingang 112 des Verstärkers 110 verbunden. Dies bedeutet, dass der Eingangsstrom I_in, wenn dieser einer Strecke durch einen der Zweige 124 des Netzwerkes 120 folgt, durch den entsprechenden Schalter 123 geht und dass sich an dem genannten Schalter ein geringer Spannungsabfall entwickeln kann, der das Funktionieren der Schaltungsanordnung beeinflussen könnte. Eine Verbesserung in dieser Hinsicht ist in 6 vorgeschlagen, die nur einen Teil des Leiternetzwerkes 120 zeigt. Bei dieser Verbesserung sind weiterhin selektierbare Schalter 125_i mit jedem der selektierbaren Schalter 123 assoziiert. Insbesondere hat jeder weitere selektierbare Schalter 125_i eine Klemme, die mit derjenigen Klemme des entsprechenden selektierbaren Schalters 123_i verbunden ist, der auf den entsprechenden Knotenpunkt X_i gerichtet ist. Die anderen Klemmen der weiteren selektierbaren Schalter 125_i sind mit einer Stromeingangsklemme 126 verbunden. Die selektierbaren Schalter 123 und die weiteren selektierbaren Schalter 125 werden derart gesteuert, dass entsprechende Schalter 123_i und 125_i immer beide gleichzeitig geöffnet und gleichzeitig geschlossen sind. Auf diese Weise beeinflusst ein etwaiger Spannungsabfall an dem selektierbaren Schalter 125, der den Strom schaltet, nicht die entsprechende Rückkopplungsschleife über den entsprechenden selektierbaren Rückkopplungsschalter 123. Der Widerstand des selektierbaren Schalters 125 sorgt dafür, dass nur eine (sehr kleine) Spannungsverschiebung an der Stromeingangsklemme 126 auftritt, und zwar in der Größenordnung von einigen Millivolt, was keine Folgen hat, da der Strom von einer nahezu idealen Stromquelle geliefert wird.
Zusammenfassend schafft die vorliegende Erfindung einen IVC 100 mit einem Operationsverstärker 110 mit einem invertierenden Eingang 112 und einem Ausgang 113, und mit einem Rückkopplungswiderstandsleiternetzwerk 120, das zwischen dem Ausgang 113 und dem invertierenden Eingang 112 vorgesehen ist. Das Rückkopplungswiderstandsleiternetzwerk 120 umfasst eine Hauptkette 121, zusammengestellt aus einer Anzahl im Wesentlichen identischer reihengeschalteter Einheitswiderständen RU, und einer Anzahl Zweige 124_i , wobei jeder Zweig 124_i einen Knotenpunkt X_i in der Hauptkette 121 mit dem invertierenden Eingang 112 des Operationsverstärkers 110 koppelt, wobei jeder Zweig 124_i einen selektierbaren Rückkopplungsschalter 123_i aufweist. Weiterhin umfassen einige Zweige 124_i einen Nicht-Einheitswiderstand RNU_i, der mit dem entsprechenden selektierbaren Rückkopplungsschalter 123_i in Reihe geschaltet ist.
Weiterhin schafft die vorliegende Erfindung eine Schaltungsanordnung mit einem FIRDAC 20 und einem Vorspannungsblock 30 zum Schaffen wenigstens eines Vorspannungsstromes für den FIRDAC 20. Der Vorspannungsblock 30 umfasst wenigstens einen Vorspannungswiderstand RB. Der FIRDAC 20 ist mit wenigstens einem IVC 25, 26 assoziiert, konfiguriert wie oben beschrieben, wobei die Einheitswiderstände RU des wenigstens einen IVC 25, 26 im Wesentlichen mit dem Vorspannungswiderstand RB des Vorspannungsblocks 30 identisch sind.
Es dürfte einem Fachmann einleuchten, dass der Rahmen der vorliegenden Erfindung sich nicht auf die oben beschriebenen Beispiele beschränkt, sondern dass im Rahmen der vorliegenden Erfindung, wie in den beiliegenden Patentansprüchen definiert, viele Abwandlungen und Modifikationen möglich sind. So können beispielsweise in der Ausführungsform nach 5 die Nicht-Einheitswiderstände RNU zwischen dem entspre chenden selektierbaren Rückkopplungsschalter 123 und dem invertierenden Eingang 112 des Verstärkers 110 vorgesehen sein.
Weiterhin ist die Ausführungsform nach 5 derart entworfen, dass sie sieben gleiche Verstärkungsschritte von etwa 3 dB liefert. Die Anzahl Schritte kann aber großer oder kleiner sein als sieben, während auch die Größe der Schritte großer oder kleiner als 3 dB sein kann.
Weiterhin ist in der Ausführungsform nach 5 N gleich 6 gewählt, aber N kann einen völlig anderen Wert haben. In der Praxis wäre es möglich, dass N relativ groß und R_unit relativ klein gewählt wird, so dass es möglich wäre, einen 3 dB Knotenpunkt mit ausschließlich einer Anzahl Einheitswiderstände zu schaffen, wobei eine gewisse Toleranz akzeptiert werden soll. Dies ist aber ziemlich unpraktisch während weiterhin die Genauigkeit abnimmt, weil der Deckungspegel (d. h. das Ausmaß, in dem die einzelnen Widerstände identische Widerstandswerte haben) abnimmt, und zwar wegen eines abnehmenden Verhältnisses von Oberflächengebiet zu Umfang.

Claims

Strom-Spannungsumwandler (100) mit steuerbarer Verstärkung, wobei dieser Umwandler die nachfolgenden Elemente umfasst: – einen Operationsverstärker (110) mit einem invertierenden Eingang (112) und einem Ausgang (113); und – eine Rückkopplungswiderstandskettenschaltung (120), die zwischen dem Ausgang (113) und dem invertierenden Eingang (112) des Operationsverstärkers (110) vorgesehen ist; wobei die Rückkopplungswiderstandskettenschaltung (120) eine Hauptkette (121) aufweist, die aus einer Anzahl Einheitswiderstandsmittel (220_i ), die nur in Reihe geschaltet sind, und aus einer Anzahl Zweige (124_i ) besteht, wobei jeder Zweig (124_i ) zur Kopplung eines Knotenpunktes (X_i) in der Hauptkette (121) mit dem invertierenden Eingang (112) des Operationsverstärkers (110); wobei jeder Zweig (124_i ) einen selektierbaren Rückkopplungsschalter (123_i ) aufweist; wobei wenigstens einer der Zweige (124) Nicht-Einheitswiderstandsmittel (RNU) aufweist.
Strom-Spannungsumwandler nach Anspruch 1, wobei wenigstens einer der Zweige (124₆ ; 124₄ ) frei von Widerstandsmitteln ist.
Strom-Spannungsumwandler nach Anspruch 1 oder 2, wobei jeder Zweig (124_i ) maximal ein Nicht-Einheitswiderstandsmittel (RNU) aufweist.
Strom-Spannungsumwandler nach einem der vorstehenden Ansprüche, wobei die Widerstandswerte der Nicht-Einheitswiderstandsmittel kleiner sind als der Widerstandswert des Einheitswiderstandsmittels (RU).
Strom-Spannungsumwandler nach einem der vorstehenden Ansprüche, wobei jeder Zweig (124) eine Rückkopplungsstrecke von dem Ausgang (113) des Verstärkers (110) zu dem invertierenden Eingang (112) des Verstärkers (110) definiert, und wobei benachbarte Zweige ein konstantes Widerstandsverhältnis von beispielsweise etwa √2 haben.
Strom-Spannungsumwandler nach einem der vorstehenden Ansprüche, wobei die Anzahl Einheitswiderstandsmittel (RU) in dem Teil der Hauptkette (121) zwischen dem Ausgang (113) des Verstärkers (110) ein 0 dB Knotenpunkt (X₆) gerade und vorzugsweise gleich 6 oder 8 ist.
Strom-Spannungsumwandler nach einem der vorstehenden Ansprüche, wobei die Nicht-Einheitswiderstandsmittel (RNU₂) in wenigstens einem der Zweige (124₂ ) eine Parallelverbindung zweier Einheitswiderstandsmittel aufweist.
Strom-Spannungsumwandler nach einem der vorstehenden Ansprüche, wobei die Rückkopplungskettenschaltung (120) die nachfolgenden Elemente umfasst: – eine Hauptkette (121) mit sieben Knotenpunkten (Z₁–X₇); – ein erstes Einheitswiderstandsmittel (RU₁), das zwischen dem Ausgang (113) des Verstärkers (110) und dem ersten Knotenpunkt (X₁) vorgesehen ist; – ein zweites Einheitswiderstandsmittel (RU₂), das zwischen dem zweiten Knotenpunkt (X₂) und dem dritten Knotenpunkt (X₃) vorgesehen ist; – ein drittes Einheitswiderstandsmittel (RU₃), das zwischen dem dritten Knotenpunkt (X₃) und dem vierten Knotenpunkt (X₄) vorgesehen ist; – ein viertes Einheitswiderstandsmittel (RU₄), das zwischen dem vierten Knotenpunkt (X₄) und dem fünften Knotenpunkt (X₅) vorgesehen ist; – ein fünftes Einheitswiderstandsmittel (RU₅) und ein sechstes Einheitswiderstandsmittel (RU₆), die in Reihe zwischen dem fünften Knotenpunkt (X₅) und dem sechsten Knotenpunkt (X₆) vorgesehen sind; – ein siebentes Einheitswiderstandsmittel (RU₇) und ein achtes Einheitswiderstandsmittel (RU₈), die in Reihe zwischen dem sechsten Knotenpunkt (X₆) und dem siebenten Knotenpunkt (X₇) vorgesehen sind; – ein erstes Nicht-Einheitswiderstandsmittel (RNU₁), das zwischen dem ersten Knotenpunkt (X₁) und einem ersten selektierbaren Schalter (123₁ ) eines ersten Zweiges (124₁ ) vorgesehen ist; – ein zweites Nicht-Einheitswiderstandsmittel (RNU₂), das zwischen dem zweiten Knotenpunkt (X₂) und einem selektierbaren Schalter (123₂ ) eines zweiten Zweiges (124₂ ) vorgese hen ist; – ein drittes Nicht-Einheitswiderstandsmittel (RNU₃), das zwischen dem dritten Knotenpunkt (X₃) und einem dritten selektierbaren Schalter (123₃ ) eines dritten Zweiges (124₃ ) vorgesehen ist; – ein viertes Nicht-Einheitswiderstandsmittel (RNU₄), das zwischen einem fünften Knotenpunkt (X₅) und einem fünften selektierbaren Schalter (123₅ ) eines fünften Zweiges (124₅ ) vorgesehen ist; – ein fünftes Nicht-Einheitswiderstandsmittel (RNU₅), das zwischen dem siebenten Knotenpunkt (X₇) und einem siebenten selektierbaren Schalter (123₇ ) eines siebenten Zweiges (124₇ ) vorgesehen ist; – wobei der erste und der zweite Knotenpunkt (X1, X2) miteinander verbunden sind; – wobei ein vierter Schalter (123₄ ) eines vierten Zweiges (124₄ ) unmittelbar mit dem vierten Knotenpunkt (X₄) verbunden ist; – wobei ein sechster Schalter (123₆ ) eines sechsten Zweiges (124₆ ) unmittelbar mit dem sechsten Knotenpunkt (X₆) verbunden ist; – wobei alle genannten selektierbaren Schalter gemeinsam mit dem invertierenden Eingang (112) des Verstärkers (110) verbunden sind.
Strom-Spannungsumwandler nach einem der vorstehenden Ansprüche, weiterhin mit einer Stromeingangsklemme (126) zum Empfangen eines Stromeingangssignals (I_in), wobei die genannte Stromeingangsklemme (126) über entsprechende selektierbare Stromschalter (125) mit derjenigen Klemme jedes selektierbaren Rückkopplungsschalters (123) gekoppelt ist, die dem entsprechenden Knotenpunkt (X) in der Hauptkette (121) zugewandt ist.
Signalverarbeitungseinheit mit wenigstens einer Vorspannungsschaltung (30) und wenigstens einem Strom-Spannungsumwandler (25; 26) nach einem der vorstehenden Ansprüche, wobei die genannte Vorspannungsschaltung (30) ein Vorspannungswiderstandsmittel (RB) aufweist, wobei die Vorspannungswiderstandsmittel (RB) aus einem oder mehreren Widerstandsmitteln zusammengesetzt sind, beispielsweise in Reihe geschaltet, wobei jedes dieser Widerstandsmittel einen Widerstandswert hat, der dem Widerstandswert der Einheitswiderstandsmittel (RU) entspricht.
Signalverarbeitungsschaltung nach Anspruch 10, mit einem FIRDAC (20), der mit der genannten Vorspannungsschaltung (30) gekoppelt ist, wobei der FIRDAC (20) wenigstens einen Stromausgang (23; 24) aufweist, der mit einer Stromeingangsklemme eines entsprechenden Strom-Spannungsumwandlers (25; 26) gekoppelt ist.
Signalverarbeitungsschaltung nach Anspruch 10 oder 11, wobei der wenigstens eine Strom-Spannungsumwandler (25; 26) und die Vorspannungsschaltung (30) und vorzugsweise auch der FIRDAC (20) als eine gemeinsame integrierte Schaltung in einem Chip ausgebildet sind.