DE102010042339B4

DE102010042339B4 - Digital/Analog-Wandler mit einem Mischer

Info

Publication number: DE102010042339B4
Application number: DE102010042339.4A
Authority: DE
Inventors: Franz Kuttner
Original assignee: Intel Deutschland GmbH
Current assignee: Apple Inc
Priority date: 2009-10-13
Filing date: 2010-10-12
Publication date: 2017-08-31
Anticipated expiration: 2030-10-13
Also published as: DE102010042339A1; US8111182B2; US20110085616A1

Abstract

Digital/Analog-Wandler (11) umfassend: einen digitalen Signaleingang, eine Vielzahl von Zellen (23), wobei jede Zelle (23) einen Mischer (45, 46) umfasst, und eine Kopplungsschaltung (44, 47), welche eingerichtet ist, ein Lokaloszillatorsignal (10) wahlweise mit jedem der Mischer (45, 46) basierend auf einem Signal an dem digitalen Signaleingang zu koppeln.

Description

Die vorliegende Erfindung bezieht sich auf Digital/Analog-Wandler, welche einen Mischer umfassen.
Bei manchen Anwendungen werden Signale digital verarbeitet, in analoge Signale umgewandelt und dann mit einem Signal eines Lokaloszillators gemischt, um ein Signal mit einer gewünschten Frequenz zu erhalten. Ein Beispiel für eine derartige Anwendung sind drahtlose Sender, in welchen Signale bei einer sogenannten Basisbandfrequenz digital verarbeitet werden, in ein analoges Signal mittels eines Digital/Analog-Wandlers (D/A-Wandlers) umgewandelt werden und mit einem Mochfrequenzsignal, auch als Radiofrequenzsignal bezeichnet, gemischt werden, um ein hochfrequentes Sendesignal zu erhalten, welches dann über eine Antenne gesendet wird.
Bei manchen für diesen Zweck benutzten Strukturen tritt eine sogenannte Lokaloszillator(LO)-Leckage auf, welche der Leistung der Frequenz des Lokaloszillatorsignals entspricht, wenn ein von dem Digital/Analog-Wandler ausgegebenes Signal bei 0 liegt, oder in anderen Worten der digitale Signaleingang des Digital/Analog-Wandlers eine 0 anzeigt, verglichen mit dem Signal, wenn der Ausgang des Digital/Analog-Wandlers seinen maximalen Wert annimmt.
Aus dem Dokument GB 2 333 171 A ist ein Digital/Analog-Wandler mit einem digitalen Signaleingang bekannt, der eine Vielzahl von Zellen hat, wobei jede Zelle einen Mischer aufweisen kann.
Aus dem Dokument US 7 372 386 B1 ist ein Digital/Analog-Wandler mit vier Digital/Analog-Wandlern bekannt, an deren Ausgang jeweils ein Mischer angeschlossen ist.
Aus dem Dokument GB 2 356 301 A ist ein Daten-Multiplexing Verfahren zur Verwendung in Mixed-Signal Schaltkreisen bekannt.
Dokument US 7 421 037 B2 offenbart einen RF-Konverter mit einem Lokaloszillatorsignal. Das Lokaloszillatorsignal wird jeweils an die Zellen geschaltet, die u. a. aus einem Mischer bestehen.
Es ist daher eine Aufgabe der vorliegenden Erfindung, Digital/Analog-Wandler bzw. Komponenten hiervon und entsprechende Verfahren bereitzustellen, mit welchen dieses Problem abgemildert werden kann und die Lokaloszillator-Leckage verringert werden kann.
Es werden ein Digital/Analog-Wandler nach Anspruch 1, ein Digital/Analog-Wandler nach Anspruch 9, eine Zelle eines Digital/Analog-Wandlers nach Anspruch 13, ein Sender nach Anspruch 21 sowie ein Verfahren nach Anspruch 22 bereitstellt. Die Unteransprüche definieren weitere Ausführungsbeispiele.
Gemäß einem Ausführungsbeispiel wird ein Digital/Analog-Wandler bereitgestellt, umfassend: einen digitalen Signaleingang, eine Vielzahl von Zellen, wobei jede Zelle einen Mixer umfasst, und eine Kopplungsschaltung, welche eingerichtet ist, ein Lokaloszillatorsignal wahlweise mit jedem der Mixer in Abhängigkeit von einem Signal an dem digitalen Signaleingang zu koppeln. In anderen Worten kann das Lokaloszillatorsignal mit jedem der Mixer individuell wahlweise verbunden oder nicht verbunden werden.
Es ist zu bemerken, dass die obige Kurzzusammenfassung lediglich dazu gedacht ist, einen kurzen Überblick über manche Merkmale mancher Ausführungsbeispiele der Erfindung zu geben und nicht als einschränkend auszulegen ist. Insbesondere können andere Ausführungsbeispiele andere Merkmale, weniger Merkmale, mehr Merkmale und/oder alternative Merkmale aufweisen.
Die Erfindung wird nachfolgend unter Bezugnahme auf die beigefügte Zeichnung anhand von Ausführungsbeispielen näher erläutert.
1 zeigt ein Blockdiagramm eines Senders gemäß einem Ausführungsbeispiel.
2 zeigt ein Blockdiagramm von Teilen eines Digital/Analog-Wandlers gemäß einem Ausführungsbeispiel.
3 zeigt ein Schaltungsdiagramm eines Abschnitts eines Digital/Analog-Wandlers gemäß einem Ausführungsbeispiel.
4 zeigt ein Schaltungsdiagramm einer Zelle eines Digital/Analog-Wandlers gemäß einem Ausführungsbeispiel.
5 zeigt ein Schaltungsdiagramm einer Zelle eines Digital/Analog-Wandlers gemäß einem anderen Ausführungsbeispiel.
6 zeigt ein Schaltungsdiagramm einer Zelle eines Digital/Analog-Wandlers gemäß einem weiteren Ausführungsbeispiel.
7 zeigt ein Schaltungsdiagramm einer Zelle eines Digital/Analog-Wandlers gemäß einem anderen Ausführungsbeispiel.
Im Folgenden werden einige Ausführungsbeispiele der vorliegenden Erfindung detailliert beschrieben. Es ist zu verstehen, dass die folgende Beschreibung nur zum Zwecke der Veranschaulichung dient und nicht als einschränkend auszulegen ist. Der Bereich der Erfindung ist nicht auf die nachfolgend unter Bezugnahme auf die Zeichnung beschriebenen Ausführungsbeispiele beschränkt.
Es ist zu bemerken, dass in der folgenden Beschreibung jede direkte Verbindung oder Kopplung zwischen funktionalen Blöcken, Einrichtungen, Komponenten, Schaltungselementen oder anderen physikalischen oder funktionellen Einheiten, welche in den Figuren gezeigt sind oder im Folgenden beschrieben werden, auch durch eine indirekte Verbindung oder Kopplung, d. h. eine Verbindung oder Kopplung mit ein oder mehreren dazwischen liegenden Elementen, realisiert werden kann. Weiterhin ist zu bemerken, dass in den Figuren gezeigte funktionelle Blöcke oder Einheiten bei manchen Ausführungsbeispielen als separate Schaltungen implementiert sein können, jedoch auch vollständig oder teilweise in gemeinsamen Schaltungen oder gemeinsamen integrierten Schaltungen implementiert sein können, oder in manchen Fällen auch gemeinsam durch entsprechende Programmierung eines Prozessors implementiert sein können.
Die Figuren sind lediglich als schematisch anzusehen und sind insbesondere nicht als maßstabsgetreu zu betrachten.
Die Merkmale der verschiedenen im Folgenden beschriebenen Ausführungsbeispiele können miteinander kombiniert werden, sofern nichts anderes bemerkt ist. Auf der anderen Seite ist das Beschreiben eines Ausführungsbeispiels mit einer Vielzahl von Merkmalen nicht dahingehend auszulegen, dass alle diese Merkmale notwendig zur Ausführung der Erfindung sind, da andere Ausführungsbeispiele weniger Merkmale und/oder alternative Merkmale aufweisen können.
In manchen der folgenden Ausführungsbeispiele werden Digital/Analog-Wandler (D/A-Wandler) beschrieben. D/A-Wandler sind allgemein Einrichtungen, welche ein digitales Signal in ein analoges Signal wandeln. Digitale Signale umfassen im Allgemeinen eine Anzahl von Bits, wobei die Anzahl von Bits den Bereich von Werten bestimmt, welcher durch das digitale Signal dargestellt werden kann. Analoge Signale können Spannungssignale, auch als Signale auf Spannungsebene bezeichnet, oder Stromsignale, auch als Signale auf Stromebene bezeichnet, sein. Für Spannungssignale entspricht die Spannung dem Wert des Signals, während für Stromsignale der Strom dem Wert des Signals entspricht.
Bei manchen der im Folgenden beschriebenen Ausführungsbeispielen werden Digital/Analog-Wandler als eine Vielzahl von Zellen umfassend beschrieben. Eine Zelle bezieht sich allgemein auf einen Abschnitt eines Digital/Analog-Wandlers, welcher einen Teil seines Ausgangssignals erzeugt. Das gesamte Ausgangssignal des Digital/Analog-Wandlers basiert dann auf den Ausgangssignalen aller Zellen des Digital/Analog-Wandlers.
In 1 ist ein vereinfachtes Blockdiagramm eines drahtlosen Senders gemäß einem Ausführungsbeispiel der vorliegenden Erfindung dargestellt. Der drahtlose Sender der 1 ist ein Beispiel für eine Anwendung, in welcher Mischer umfassende Digital/Analog-Wandler gemäß Ausführungsbeispielen der vorliegenden Erfindung verwendet werden können. Die Benutzung derartiger Mischer umfassender Digital/Analog-Wandler ist jedoch nicht auf drahtlose Sender als Anwendung begrenzt.
Das Ausführungsbeispiel der 1 umfasst Schaltkreise 10 zur Verarbeitung von digitalen Signalen, beispielsweise einen digitalen Signalprozessor, in welchen zu sendende Signale digital bearbeitet werden. Diese Signale können beispielsweise durch Digitalisieren von analogen Signalen erhalten werden, beispielsweise von Signalen, welche von einem Mikrophon erhalten werden, sind jedoch nicht hierauf beschränkt. Beispielsweise können die digitalen Signale auch digitale Datensignale sein.
Ein so erhaltenes digitales Sendesignal wird einem mischenden Digital/Analog-Wandler 11 zugeführt, in welchem das digitale Signal in ein analoges Signal gewandelt wird, beispielsweise in ein analoges Stromsignal, und zudem mit einem Lokaloszillator(LO)-Signal gemischt wird. Das Lokaloszillatorsignal kann beispielweise ein Hochfrequenz(RF)-Signal sein.
Bei einem Ausführungsbeispiel umfasst der mischende Digital/Analog-Wandler 11 eine Vielzahl von Zellen, wobei jede Zelle ihren eigenen zugeordneten Mischer umfasst. Bei einem Ausführungsbeispiel kann jede Zelle eine Stromquelle umfassen. Bei einem Ausführungsbeispiel wird das Lokaloszillatorsignal wahlweise zu den individuellen Mischern der individuellen Zellen in Abhängigkeit von dem digitalen Signal, welches durch die Schaltkreise 10 zur Verarbeitung des digitalen Signals zugeführt wird, geleitet.
Ein so erhaltenes Analogsignal wird von dem mischenden D/A-Wandler 11 ausgegeben und einer Antenne 12 zum Senden zugeführt.
Es ist zu bemerken, dass das vereinfachte Blockdiagramm der 1 nur manche Merkmale eines Senders zeigt, und zusätzliche Elemente wie beispielsweise Filter, Verstärker oder dergleichen bei manchen Ausführungsbeispielen bereitgestellt sein können.
Als nächstes wird unter Bezugnahme auf 2 ein Ausführungsbeispiel eines Digital/Analog-Wandlers gemäß der vorliegenden Erfindung erläutert. Der Digital/Analog-Wandler des Ausführungsbeispiels der 2 ist ein sogenannter thermometerkodierter Digital/Analog-Wandler.
Bei dem Ausführungsbeispiel der 2 empfängt ein Eingang 20 ein 8 Bit-Signal, wobei die Bits in 2 mit B0–B7 bezeichnet sind. Die Bits B0–B3, welche die niederwertigeren 4 Bits sein können, werden einem Thermometerdekodierer 22 zugeführt, während die Bits B4–B7, welche die höherwertigeren Bits sein können, einem Thermometerdekodierer 21 zugeführt werden. Die Thermometerdekodierer 22 und 21 steuern ein Zellenfeld 23, welches 2⁸ – 1, d. h. 255, Zellen umfasst.
Jede Zelle gibt im aktivierten Zustand den gleichen Ausgangswert, beispielsweise einen vorgegebenen Strom, aus. Die Anzahl von aktivierten Zellen hängt von den 8 Bitwerten B0–B7 ab. Wenn beispielsweise kein Bit gesetzt ist, was einem (dezimalen) Bitwert von 0 entspricht, wird keine Zelle aktiviert, und somit ist der Ausgangsstrom 0. Auf der anderen Seite werden, wenn alle Bits entsprechend einem Dezimalwert 255 gesetzt sind, alle Zellen aktiviert, um ein Ausgangssignal zu liefern, welches im Wesentlichen 255 mal stärker ist als ein Ausgangssignal einer einzelnen Zelle.
Ein Beispiel für einen Abschnitt des Zellenfelds 23 ist in 3 gezeigt.
Bei dem Beispiel der 3 umfasst jede Zelle ein UNDODER-Gatter 30, einen als Schalter arbeitenden Transistor 31 und eine zwischen den Transistor 31 und Masse gekoppelte Stromquelle 32. Mit „col” werden in Spalten angeordnete Steuerleitungen, welche mit dem Thermometerdekodierer 21 gekoppelt sind, bezeichnet, während mit „lin” in Reihen angeordnete Steuerleitungen, welche mit dem Thermometerdekodierer 22 gekoppelt sind, bezeichnet sind. Durch Setzen der Steuerleitungen, von welchen col0, col1 und col2 ebenso wie lin31 und lin30 in 3 gezeigt sind, auf logisch 1 oder logisch 0 durch die Thermometerdekodierer 21, 22 der 2 können Zellen wahlweise aktiviert und deaktiviert werden.
Wie in 3 ersichtlich ist jedes UNDODER-Gatter 30 mit zwei „col”-Leitungen und einer „lin”-Leiter gekoppelt. Beispielsweise ist das das Bezugszeichen 30 tragende UNDODER-Gatter in 3 mit col0, col1 und lin31 gekoppelt. Das UNDODER-Gatter verknüpft den „col”-Eingang mit der niedrigeren Nummer mit dem „lin”-Eingang unter Benutzung einer logischen UND-Verknüpfung und verknüpft das Ergebnis mit dem „col”-Eingang mit der höheren Nummer mit einer logischen ODER-Verknüpfung, d. h. bei dem obigen Beispiel (col0 UND lin31) ODER col1.
Daher gibt, wenn col0 und lin31, col1 oder auch alle Eingänge in dem Beispiel von 3 auf logisch 1 gesetzt werden, das UNDODER-Gatter 30 eine logische 1 aus, was den Transistor 31 in einen leitenden Zustand zwischen seinen Source- und Drain-Anschlüssen versetzt. In diesem Fall trägt der Strom der Stromquelle 32 zu der Ausgabe des Digital/Analog-Wandlers bei.
Auf der anderen Seite gibt, wenn bei dem Beispiel von 1 ein Signal von col0 und lin31 auf logisch 0 gesetzt wird, und zudem col1 auf logisch 0 gesetzt wird das UNDODER-Gatter 30 eine logische 0 aus, was den Transistor 31 in einen nichtleitenden Zustand zwischen seinen Source- und Drain-Anschlüssen versetzt. In diesem Fall trägt die Stromquelle 32 nicht zur Ausgabe des Digital/Analog-Wandlers bei. Somit können durch Steuern der „col”-Leitungen und der „lin”-Leitungen die Stromquellen oder in anderen Worten die Zellen wahlweise aktiviert oder deaktiviert werden, wie oben beschrieben. Es ist zu bemerken, dass die oben beschriebene Steuerlogik, welche das UNDODER-Gatter 30 benutzt, nur ein Beispiel für eine Steuerlogik ist, und andere Implementierungen ebenso möglich sind.
Während unter Bezugnahme auf 2 und 3 ein Beispiel für einen vollständig thermometerkodierten Digital/Analog-Wandler gezeigt wurde, kann bei anderen Ausführungsbeispielen ein Digital/Analog-Wandler nur teilweise thermometerkodiert sein oder nicht thermometerkodiert sein. Beispielsweise können für einen 10 Bit-Digital/Analog-Wandler die 8 höherwertigeren Bits thermometerkodiert sein, wozu beispielsweise die Struktur der 2 benutzt werden kann, und für die 2 niederwertigsten Bits können zwei zusätzliche Zellen bereitgestellt sein, welche beispielsweise jeweils eine Stromquelle und einen als Schalter arbeitenden Transistor ähnlich wie in den in 3 gezeigten Zellen aufweisen können. Für das niederwertigste Bit kann die Stromquelle eine Stromausgabe von einem Viertel der Stromausgabe jeder der Stromquellen eines Zellenfeldes des thermometerkodierten Abschnitts sein, und für das zweitniederwertigste Bit kann die Stromausgabe der Stromquelle die Hälfte des Stroms jeder der Stromquellen der Zellen des Feldes des thermometerkodierten Abschnitts sein. Die Steuertransistoren dieser zwei Quellen werden beispielsweise direkt von den Bits gesteuert, d. h. bei dem obigen Beispiel dem niederwertigsten Bit und dem zweitniederwertigsten Bit.
Bei anderen Ausführungsbeispielen kann die Anzahl der thermometerkodierten Bits und/oder der nicht thermometerkodierten Bits variieren, d. h. anders als in dem obigen Beispiel sein. Auf der anderen Seite können auch alle Bits nicht thermometerkodiert sein. In diesem Fall können beispielsweise für einen 8 Bit-Digital/Analog-Wandler 8 Zellen bereitgestellt sein, wobei jede Zelle eine Stromquelle umfasst und das Verhältnis der Ausgangsströme der Stromquellen beispielsweise 1:2:4:8:...:128 sein kann, wobei jede Zelle von einem der Bits gesteuert wird.
Bei Ausführungsbeispielen der vorliegenden Erfindung umfasst jede Zelle eines Digital/Analog-Wandlers einen Mischer, was in 3 nicht dargestellt ist, aber wofür Beispiele im Folgenden unter Bezugnahme auf 4–7 erläutert werden. Bei anderen Ausführungsbeispielen weisen nur Zellen eines thermometerkodierten Abschnitts jeweils ihren eigenen zugeordneten Mischer auf, und Zellen eines nicht thermometerkodierten Abschnitts können einen gemeinsamen Mischer haben.
In den 4–7 tragen, um unnötige Wiederholungen zu vermeiden, ähnliche oder gleiche Elemente die gleichen Bezugszeichen und werden nicht wiederholt beschrieben. Es ist jedoch zu bemerken, dass Elemente, welche das gleiche Bezugszeichen tragen, zwar die gleiche allgemeine Funktion aufweisen, jedoch nicht notwendigerweise absolut identisch sein müssen.
In 4 ist ein Ausführungsbeispiel einer D/A-Wandlerzelle dargestellt. Die D/A-Wandlerzelle des Ausführungsbeispiels von 4 kann beispielsweise eine Zelle des Feldes von Zellen 23 der 2 sein, ist jedoch nicht hierauf beschränkt.
Bei dem Ausführungsbeispiel der 4 sind eine Stromquelle 41, ein Transistor 43 und ein UNDODER-Gatter 42 bereitgestellt. Die Stromquelle 31 ist zwischen den Transistor 43 und Masse gekoppelt, und ein Ausgang des UNDODER-Gatters 42 ist mit einem Gateanschluss des Transistors 43 gekoppelt, so dass der Transistor 43 zwischen einem leitenden Zustand und einem nicht leitenden Zustand in Abhängigkeit von einer Ausgabe des UNDODER-Gatters 42 umgeschaltet wird. In anderen Worten dient im Falle von MOS-Transistoren wie dargestellt der Gateanschluss als Steueranschluss des Transistors. Ähnlich dem unter Bezugnahme auf 3 Erläuterten umfasst das UNDODER-Gatter 42 drei Eingänge, einen für eine „lin”-Leitung und zwei für benachbarte „col”-Leitungen. Die Ausgabe des UNDODER-Gatters 42 entspricht (lin UND col) ODER col + 1. Daher entspricht die Funktion der Stromquelle 41, des UNDODER-Gatters 42 und des Transistors 43 der Funktion der Elemente 30, 31 und 32 der 3. Bei anderen Implementierungen können andere Logikgatter und Logikschaltungen statt des UNDODER-Gatters 42 verwendet werden.
Ein zweiter Anschluss des Transistors 43 ist mit einem Mischer gekoppelt, welcher in dem Ausführungsbeispiel der 2 zwei Transistoren 45, 46 umfasst, welche als Schalter arbeiten. Ein Gateanschluss des Transistors 45 ist mit einem Ausgang eines UND-Gatters 44 gekoppelt, und ein Gateanschluss des Transistors 46 ist mit einem Ausgang eines UND-Gatters 47 gekoppelt.
Ein erster Eingang des UND-Gatters 44 ist mit einem Lokaloszillatorsignal LO gekoppelt, und ein zweiter Eingang des UND-Gatters 4 ist mit dem Ausgang des UNDODER-Gatters 42 gekoppelt. Ein erster Eingang des UND-Gatters 47 empfängt das Lokaloszillatorsignal in invertierter Form, in 4 mit LO bezeichnet, und ein zweiter Eingang des UND-Gatters 47 ist mit dem Ausgang des UNDODER-Gatters 42 gekoppelt.
Wenn daher die in 4 dargestellte Zelle nicht aktiviert ist, d. h. das UNDODER-Gatter 42 eine logische 0 ausgibt, geben die UND-Gatter 44 und 47 unabhängig von dem Zustand des Lokaloszillatorsignals eine logische 0 aus und setzen daher die Transistoren 45, 46 in einen nicht leitenden Zustand. Daher wirken bei dem Ausführungsbeispiel der 4 die UND-Gatter 44, 47 als Schaltschaltung, welche das Lokaloszillatorsignal von dem Mischer entkoppelt, wenn die Zelle deaktiviert ist, was wiederum von einem digitalen Eingangssignal des jeweiligen Digital/Analog-Wandlers abhängt.
Auf der anderen Seite ist, wenn die Zelle der 4 aktiviert ist, der Transistor 43 leitend und führt somit den Strom der Stromquelle 41 dem Mischer, d. h. den Transistoren 45 und 46, zu. In diesem Fall ist, wenn das Lokaloszillator LO logisch 1 ist, der Transistor 45 leitend und der Transistor 46 nicht leitend (da LO dann logisch 0 ist), und wenn das Lokaloszillatorsignal LO logisch 0 ist, ist LO logisch 1 und somit ist Transistor 45 nicht leitend und Transistor 46 ist leitend. Daher wird der Strom von der Stromquelle 41 zwischen dem Transistor 45 und dem Transistor 46 umgeschaltet und somit mit der Frequenz des Lokaloszillatorsignals gemischt.
Die Ausgabe der Zelle, d. h. der Transistoren 45 und 46, ist mit einem Transformator gekoppelt, welche eine Induktivität 49 und eine Kapazität 48 auf einer Seite der Zelle und eine Induktivität 50 auf einer Seite einer Antenne 51 umfasst. Es ist zu bemerken, dass die Elemente 48–51 kein Teil der Zelle sind, sondern nur als ein Beispiel für Elemente dienen, mit welchen der Ausgang der Zelle gekoppelt sein kann. Es ist zudem zu bemerken, dass bei manchen Ausführungsbeispielen alle Zellen eines Digital/Analog-Wandlers mit den Elementen 48–51 gekoppelt sind. Bei anderen Ausführungsbeispielen können weitere (nicht dargestellte) Elemente zwischen den Zellen und den Elementen 48–51 oder anderen Elementen, für welche das Signal des Digital/Analog-Wandlers bestimmt ist, bereitgestellt sein.
In 5 ist eine Zelle eines Digital/Analog-Wandlers gemäß einem weiteren Ausführungsbeispiel dargestellt. Verglichen mit dem Ausführungsbeispiel der 4 ist der Transistor 43 weggelassen. Es ist zu bemerken, dass, da, wenn das UNDODER-Gatter 42 eine logische 0 ausgibt, die UND-Gatter 44 und 47 auch eine logische 0 ausgeben und somit die Transistoren 45 und 46 in einen nicht leitenden Zustand schalten, auch in diesem Fall die Stromquelle 41 von dem Ausgang der Zelle entkoppelt ist, wenn die Zelle nicht aktiviert ist. Ansonsten entspricht das Ausführungsbeispiel der 5 dem Ausführungsbeispiel der 4 und wird nicht nochmals beschrieben.
In 6 ist eine Zelle eines Digital/Analog-Wandlers gemäß einem weiteren Ausführungsbeispiel dargestellt. Der grundlegende Betrieb der Zelle der 6 entspricht der Zelle der 4, und den Ausführungsbeispielen der 6 und der 4 gemeinsame Elemente, welche die gleichen Bezugszeichen tragen, werden nicht nochmals detailliert beschrieben. Bei dem Ausführungsbeispiel der 6 sind die UND-Gatter 44 und 47 mit den Gateanschlüssen der Transistoren 45, 46 über Kapazitäten 61 bzw. 62 gekoppelt, und Widerstände 62, 65 sind mit Knoten swp bzw. swn zwischen dem Kondensator 61 und dem Transistor 45 bzw. dem Kondensator 64 und dem Transistor 46 gekoppelt, wie in 6 dargestellt. Über die Widerstände 42, 45 kann ein durchschnittlicher Wert für die Gatespannung der Transistoren 45, 46 gesetzt werden, welcher dann durch das Lokaloszillatorsignal über die Kapazitäten 61, 64 modifiziert wird, wenn die Zelle aktiv ist, d. h. das UNDODER-Gatter 42 eine logische 1 ausgibt.
Weiterhin sind Kaskodetransistoren 67, 68 an dem Ausgang des Mischers des Ausführungsbeispiels der 6 bereitgestellt, welche durch eine Kaskodespannung vcasc vorgespannt sind. Ein Knoten dp zwischen dem Transistor 45 und dem Kaskodetransistor 67 wird durch eine Hilfsstromquelle 63 mit einem Hilfsstrom iaux geladen, und ein Knoten dn zwischen Transistor 46 und dem Kaskodetransistor 68 wird durch eine Hilfsstromquelle 66 mit einem Strom iaux geladen.
Die Kapazität 61 und der Widerstand 62 auf der einen Seite und die Kapazität 64 und der Widerstand 65 auf der anderen Seite bilden jeweils einen Hochpassfilter zum „Anheben” der Knoten swp bzw. swn. Durch den Strom iaux in dem Ausführungsbeispiel der 6 können die Knoten dp, dn näherungsweise auf eine vorgegebene Spannung geladen werden, wenn beide Transistoren 45, 46 abgeschaltet sind.
Es ist zu bemerken, dass die Kaskodetransistoren 67, 68 und die Stromquellen 63, 66 bei einem Ausführungsbeispiel ein Teil jeder Zelle sein können, aber bei anderen Ausführungsbeispielen auch extern zu der Zelle als allen Zellen oder einem Teil der Zellen gemeinsame Elemente implementiert sein können.
Eine Spannung, auf welche die Knoten swp, swn über die Widerstände 62 bzw. 65 gesetzt werden, kann bei einem Ausführungsbeispiel näherungsweise gleich oder geringfügig unterhalb einer Spannung an einem Knoten x1 liegen.
Eine weitere Zelle eines D/A-Wandlers gemäß einem Ausführungsbeispiel ist in 7 dargestellt. Verglichen mit dem Ausführungsbeispiel von 6 sind bei dem Ausführungsbeispiel von 7 die Widerstände 62, 65 weggelassen, und die Knoten swp, swn werden über ein Paar von kreuzgekoppelten Transistoren 71, 72 „angehoben”, welches zwischen die Knoten swp, swn und eine Spannung vboost gekoppelt ist. Auf diese Weise können die Knoten swp und swn beispielsweise auf eine Spannung von vboost + VDD oder auf vboost gesetzt werden, wobei VDD eine positive Versorgungsspannung ist, was eine obere Grenze für den „Ausschlag”, d. h. den Spannungsbereich, an den Gateanschlüssen der Transistoren 45, 46 setzt. Ansonsten entsprechen der Betrieb und die Elemente des Ausführungsbeispiels von 7 denjenigen von 6 und werden nicht nochmals beschrieben.
Während eine Vielzahl von unterschiedlichen Ausführungsbeispielen unter Bezugnahme auf die Figuren beschrieben wurde, ist die vorliegende Erfindung nicht auf diese Ausführungsbeispiele begrenzt, da eine Vielzahl von Abwandlungen möglich sind, ohne den Bereich der Erfindung zu verlassen. Einige Beispiele für derartige Abwandlungen werden untenstehend erläutert.
Während in 6 und 7 ein Transistor 43 bereitgestellt ist, kann der Transistor 43 hier auch weggelassen werden, ähnlich dem Ausführungsbeispiel der 5.
Während bei den Ausführungsbeispielen der 4–7 das Lokaloszillatorsignal und dessen Inverses mit dem Mischer über UND-Gatter 44, 47 gekoppelt werden, können bei anderen Ausführungsbeispielen diese UND-Gatter weggelassen sein. In noch anderen Ausführungsbeispielen kann statt eines UND-Gatters ein Schalter, welcher durch ein die Zelle aktivierendes und deaktivierendes Signal, beispielsweise das Ausgangssignal des UNDODER-Gatters 41, gesteuert wird, zwischen einem Eingang für das Lokaloszillatorsignal und/oder dessen Inverses LO und dem Mischer bereitgestellt sein. Ein Transistor, dessen Gateanschluss mit dem Ausgang des UNDODER-Gatters 42 gekoppelt ist, kann bei manchen Ausführungsbeispielen als derartiger Schalter benutzt werden.
Während bei den Ausführungsbeispielen eine spezifische Logik umfassend das UNDODER-Gatter 42 zum Steuern der Zellen beschrieben wurde, ist die vorliegende Erfindung nicht hierauf beschränkt. Allgemein können die Zellen der Ausführungsbeispiele der 4–7 durch Zuführen einer logischen 1 an einem Knoten entsprechend dem Ausgang des UNDODER-Gatters 42 aktiviert werden und durch Anlegen einer logischen 0 an dieses Gatter deaktiviert werden. Die spezifischen Gatter oder Steuerungen wie Thermometerdekodierer, welche zur Aktivierung und Deaktivierung benutzt werden, hängen von der jeweiligen Implementierung ab. Wenn beispielsweise Zellen wie diejenigen der 4–7 für nicht thermometerkodierte Bits benutzt werden, kann das jeweilige Bit direkt an den oben erwähnten Knoten entsprechend dem Ausgang des UNDODER-Gatters 42 in den Figuren angelegt werden.
Es ist zudem zu bemerken, dass in den 4–7 NMOS-Transistoren dargestellt wurden, welche durch eine logische 1 an ihrem Gateanschluss in einen leitenden Zustand und durch eine logische 0 an ihrem Gateanschluss in einen nicht leitenden Zustand zwischen den jeweiligen Source- und Drain-Anschlüssen gesetzt werden. Bei anderen Ausführungsbeispielen kann die Steuerlogik umgekehrt sein, und PMOS-Transistoren können benutzt werden. PMOS-Transistoren können auch statt NMOS-Transistoren in Fällen benutzt werden, in denen logisch 1 einer niedrigen Spannung und logisch 0 einer hohen Spannung zugeordnet ist. Bei noch anderen Ausführungsbeispielen können statt mancher oder aller der dargestellten MOS-Transistoren andere Arten von Transistoren, beispielsweise Bipolartransistoren, benutzt werden. Im Fall von Bipolartransistoren kann beispielsweise ein Basisanschluss als Steueranschluss dienen.
Wie ersichtlich ist eine Vielzahl von Variationen und Modifikationen möglich, und daher ist der Bereich der Erfindung nicht auf die dargestellten Ausführungsbeispiele beschränkt.

Claims

Digital/Analog-Wandler (11) umfassend: einen digitalen Signaleingang, eine Vielzahl von Zellen (23), wobei jede Zelle (23) einen Mischer (45, 46) umfasst, und eine Kopplungsschaltung (44, 47), welche eingerichtet ist, ein Lokaloszillatorsignal (10) wahlweise mit jedem der Mischer (45, 46) basierend auf einem Signal an dem digitalen Signaleingang zu koppeln.
Digital/Analog-Wandler (11) nach Anspruch 1, wobei jede Zelle (23) eine mit dem Mischer (45, 46) gekoppelte Stromquelle (41) umfasst.
Digital/Analog-Wandler (11) nach Anspruch 2, wobei mindestens eine der Zellen einen Schalter (43) umfasst, welcher zwischen der jeweiligen Stromquelle (41) der Zelle (23) und dem jeweiligen Mischer (45, 46) der Zelle angeordnet ist, wobei ein Steuereingang des Schalters (43) mit dem digitalen Signaleingang gekoppelt ist.
Digital/Analog-Wandler (11) nach einem der Ansprüche 1–3, wobei die Kopplungsschaltung ein UND-Gatter (44, 47) umfasst, wobei ein erster Eingang des UND-Gatters (44, 47) mit einem Lokaloszillator (LO) und ein zweiter Eingang des UND-Gatters (44, 47) mit dem digitalen Signaleingang gekoppelt ist.
Digital/Analog-Wandler (11) nach einem der Ansprüche 1–4, weiter umfassend einen Thermometerdekodierer (21, 22), welcher zwischen den digitalen Signaleingang und zumindest einen Teil der Vielzahl von Zellen (23) gekoppelt ist.
Digital/Analog-Wandler (11) nach einem der Ansprüche 1–5, wobei jeder der Mischer (45, 46) ein Paar von Transistoren (45, 46) umfasst.
Digital/Analog-Wandler (11) nach Anspruch 6, wobei mindestens eine der Zellen (23) eine Anhebeschaltung (62, 65; 71, 72) zum Anheben von Steueranschlüssen entsprechenden Knoten (swp, swn) des Paares von Transistoren (45, 46) auf eine vorgegebene Spannung umfasst.
Digital/Analog-Wandler (11) nach einem der Ansprüche 1–7, wobei mindestens eine der Zellen (23) eine mit einem Ausgangsknoten des Mischers (45, 46) der mindestens einen der Zellen (23) gekoppelte Stromquelle (63, 66) umfasst.
Digital/Analog-Wandler (11) umfassend: eine Vielzahl von Stromquellen (41), eine Vielzahl von Mischern (45, 46), wobei jeder der Mischer (45, 46) mit einer der Stromquellen (41) gekoppelt ist, eine Vielzahl von Kopplungsschaltungen (44, 47), wobei jede Kopplungsschaltung einem der Mischer (45, 46) zugeordnet ist, wobei ein Eingang der Kopplungsschaltungen mit einem Lokaloszillatorsignal (10) gekoppelt ist, wobei ein Ausgang jeder der Kopplungsschaltungen mit dem jeweils zugeordneten Mischer (45, 46) gekoppelt ist und wobei ein Steuereingang jeder der Kopplungsschaltungen (44, 47) mit einem digitalen Signaleingang des Digital/Analog-Wandlers (11) gekoppelt ist.
Digital/Analog-Wandler (11) nach Anspruch 9, wobei jedem Mischer (45, 46) zwei Kopplungsschaltungen (44, 47) der Vielzahl von Kopplungsschaltungen zugeordnet sind, wobei eine der Kopplungsschaltungen (44) zum Empfangen des Lokaloszillatorsignals (10) und eine andere der Kopplungsschaltungen (47) zum Empfangen einer invertierten Version (10) des Lokaloszillatorsignals (10) eingerichtet ist.
Digital/Analog-Wandler (11) nach Anspruch 9 oder 10, weiter umfassend eine Vielzahl von Kapazitäten (61, 64), wobei jede der Kapazitäten (61, 64) zwischen eine der Kopplungsschaltungen (44, 47) und einen der Mischer (45, 46) gekoppelt ist.
Digital/Analog-Wandler (11) nach einem der Ansprüche 9–11, wobei zumindest ein Teil der Vielzahl von Stromquellen (41) einen gleichen nominellen Ausgangsstrom aufweist.
Zelle (23) für einen Digital/Analog-Wandler (11), umfassend: einen Steuereingang, einen Lokaloszillatoreingang, einen invertierten Lokaloszillatoreingang, eine Stromquelle (41), einen ersten Transistor (45), wobei ein erster Anschluss des ersten Transistors (45) mit der Stromquelle (41) gekoppelt ist, wobei ein zweiter Anschluss des ersten Transistors mit einem Ausgangsknoten der Zelle (23) gekoppelt ist und wobei ein Steuereingang des ersten Transistors (45) mit einem Ausgang einer ersten Kopplungsschaltung (44) gekoppelt ist, wobei ein erster Eingang der ersten Kopplungsschaltung (44) mit dem Lokaloszillatoreingang gekoppelt ist und wobei ein zweiter Eingang der ersten Kopplungsschaltung (44) mit dem Steuereingang der Zelle (23) gekoppelt ist, und einen zweiten Transistor (46), wobei ein erster Anschluss des zweiten Transistors mit der Stromquelle (41) gekoppelt ist, wobei ein zweiter Anschluss des zweiten Transistors mit dem Ausgangsknoten der Zelle (23) gekoppelt ist und wobei ein Steuereingang des zweiten Transistors (46) mit einem Ausgang einer zweiten Kopplungsschaltung (47) gekoppelt ist, wobei ein erster Eingang der zweiten Kopplungsschaltung (47) mit dem invertierten Lokaloszillatoreingang gekoppelt ist und wobei ein zweiter Eingang der zweiten Kopplungsschaltung (47) mit dem Steuereingang der Zelle (23) gekoppelt ist.
Zelle nach Anspruch 13, wobei die erste Kopplungsschaltung ein UND-Gatter (44) umfasst, und wobei die zweite Kopplungsschaltung ein UND-Gatter (47) umfasst.
Zelle nach Anspruch 13 oder 14, weiter umfassend einen dritten Transistor (43), wobei ein erster Anschluss des dritten Transistors mit der Stromquelle (41) gekoppelt ist, wobei ein zweiter Anschluss des dritten Transistors (43) mit dem ersten Anschluss des ersten Transistors (45) und mit dem ersten Anschluss des zweiten Transistors (46) gekoppelt ist, und wobei ein Steuereingang des dritten Transistors (43) mit dem Steuereingang der Zelle gekoppelt ist.
Zelle nach einem der Ansprüche 13–15, weiter umfassend ein Logikgatter (42), wobei ein Ausgang des Logikgatters (42) mit dem Steuereingang der Zelle (23) gekoppelt ist und wobei mindestens ein Eingang des Logikgatters (42) mit einer Steuerleitung eines Feldes von Zellen (23) gekoppelt ist.
Zelle nach einem der Ansprüche 13–16, weiter umfassend eine erste Kapazität (61), welche zwischen die erste Kopplungsschaltung (44) und den Steuereingang des ersten Transistors (45) gekoppelt ist, und eine zweite Kapazität (64), welche zwischen die zweite Kopplungsschaltung (47) und den Steuereingang des zweiten Transistors (46) gekoppelt ist.
Zelle nach Anspruch 17, weiter umfassend einen ersten Widerstand (62), wobei ein Anschluss des ersten Widerstandes (62) zwischen die erste Kapazität (61) und den Steuereingang des ersten Transistors (45) gekoppelt ist, und einen zweiten Widerstand (65), wobei ein Anschluss des zweiten Widerstandes (65) zwischen die zweite Kapazität (64) und den Steuereingang des zweiten Transistors (46) gekoppelt ist.
Zelle nach Anspruch 17, weiter umfassend: einen vierten Transistor (71) und einen fünften Transistor (72), wobei ein erster Anschluss des vierten Transistors (71) mit einem Knoten zwischen der ersten Kapazität (61) und dem Steuereingang des ersten Transistors (45) und mit einem Steuereingang des fünften Transistors (72) gekoppelt ist, wobei ein erster Anschluss des fünften Transistors (72) mit einem Knoten zwischen der zweiten Kapazität (64) und dem Steuereingang des zweien Transistors (46) und mit einem Steuereingang des vierten Transistors (71) gekoppelt ist, wobei ein zweiter Anschluss des vierten Transistors (71) und ein zweiter Anschluss des fünften Transistors (72) mit einer vorgegebenen Spannung (vboost) gekoppelt sind.
Zelle nach Anspruch 19, wobei die vorgegebene Spannung (vboost) näherungsweise einer Spannung an dem ersten Anschluss des ersten Transistors (45) und an dem ersten Anschluss des zweiten Transistors (46) entspricht.
Sender, umfassend: Schaltkreise (10) zum Verarbeiten digitaler Signale, um ein digitales Sendesignal zu erzeugen, einen Digital/Analog-Wandler gemäß einem der Ansprüche 1 bis 12 zum Wandeln des digitalen Sendesignals in ein analoges Sendesignal, wobei der jeweilige Mischer (45, 46) eingerichtet ist, einen Teil des analogen Sendesignals gemischt mit dem Lokaloszillatorsignal (LO) zu erzeugen, und eine Antenne (12) zum Empfangen des analogen Sendesignals.
Verfahren zum Betreiben eines Digital/Analog-Wandler (11), wobei der Digital/Analog-Wandler (11) umfasst: einen digitalen Signaleingang, eine Vielzahl von Zellen (23), wobei jede Zelle (23) einen Mischer (45, 46) umfasst, und eine Kopplungsschaltung (44, 47), welche eingerichtet ist, ein Lokaloszillatorsignal (LO) wahlweise mit jedem der Mischer (45, 46) basierend auf einem digitalen Eingangssignal an dem digitalen Signaleingang zu koppeln, wobei das Verfahren umfasst: Empfangen des digitalen Eingangssignals an dem digitalen Signaleingang, und Betreiben der Vielzahl von Zellen (23), und Betreiben der Kopplungsschaltung (44, 47) für das wahlweise Koppeln des Lokaloszillatorsignals (LO) mit jedem der Mischer (45, 46) basierend auf dem digitalen Eingangssignal an dem digitalen Signaleingang.
Verfahren nach Anspruch 22, weiter umfassend: wahlweises Koppeln einer zugeordneten Stromquelle (41) einer Vielzahl von Stromquellen mit jedem der Mischer (45, 46) basierend auf dem digitalen Eingangssignal.
Verfahren nach Anspruch 22 oder 23, weiter umfassend Zuführen eines Stroms (iaux) an einen Ausgangsknoten jedes der Mischer (45, 46).