DE69429223T2 - Verfahren zur Parallelimpedanzanpassung für einen Sender und/oder Empfänger, sowie eine integrierte Schaltung und ein Übertragungssystem zur Durchführung des Verfahrens - Google Patents

Verfahren zur Parallelimpedanzanpassung für einen Sender und/oder Empfänger, sowie eine integrierte Schaltung und ein Übertragungssystem zur Durchführung des Verfahrens

Info

Publication number
DE69429223T2
DE69429223T2 DE69429223T DE69429223T DE69429223T2 DE 69429223 T2 DE69429223 T2 DE 69429223T2 DE 69429223 T DE69429223 T DE 69429223T DE 69429223 T DE69429223 T DE 69429223T DE 69429223 T2 DE69429223 T2 DE 69429223T2
Authority
DE
Germany
Prior art keywords
transmitter
receiver
carrying
well
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69429223T
Other languages
English (en)
Other versions
DE69429223D1 (de
Inventor
Roland Marbot
Bihan Jean-Claude Le
Andrew Cofler
Reza Nezamzadeh-Moosavi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Bull Sa Les Clayes Sous Bois Fr
Original Assignee
Bull SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Bull SA filed Critical Bull SA
Publication of DE69429223D1 publication Critical patent/DE69429223D1/de
Application granted granted Critical
Publication of DE69429223T2 publication Critical patent/DE69429223T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/28—Impedance matching networks
    • H03H11/30—Automatic matching of source impedance to load impedance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0005—Modifications of input or output impedance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/08—Modifications for reducing interference; Modifications for reducing effects due to line faults ; Receiver end arrangements for detecting or overcoming line faults
DE69429223T 1993-08-19 1994-08-17 Verfahren zur Parallelimpedanzanpassung für einen Sender und/oder Empfänger, sowie eine integrierte Schaltung und ein Übertragungssystem zur Durchführung des Verfahrens Expired - Lifetime DE69429223T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR9310106A FR2709217B1 (fr) 1993-08-19 1993-08-19 Procédé et dispositif d'adaptation d'impédance pour un émetteur et/ou récepteur, circuit intégré et système de transmission les mettant en Óoeuvre.

Publications (2)

Publication Number Publication Date
DE69429223D1 DE69429223D1 (de) 2002-01-10
DE69429223T2 true DE69429223T2 (de) 2002-07-18

Family

ID=9450299

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69429223T Expired - Lifetime DE69429223T2 (de) 1993-08-19 1994-08-17 Verfahren zur Parallelimpedanzanpassung für einen Sender und/oder Empfänger, sowie eine integrierte Schaltung und ein Übertragungssystem zur Durchführung des Verfahrens

Country Status (6)

Country Link
US (1) US5596285A (de)
EP (1) EP0639912B1 (de)
JP (1) JP2693915B2 (de)
CA (1) CA2130231C (de)
DE (1) DE69429223T2 (de)
FR (1) FR2709217B1 (de)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0993165A (ja) * 1995-09-22 1997-04-04 Internatl Business Mach Corp <Ibm> インピーダンス整合装置
US5770950A (en) * 1995-09-28 1998-06-23 Cisco Systems, Inc. Minimizing signal reflection along a transmission line without terminating the transmission line
US5751161A (en) * 1996-04-04 1998-05-12 Lsi Logic Corporation Update scheme for impedance controlled I/O buffers
US5731711A (en) * 1996-06-26 1998-03-24 Lucent Technologies Inc. Integrated circuit chip with adaptive input-output port
US5789937A (en) * 1996-08-14 1998-08-04 International Business Machines Corporation Impedence self-adjusting driver circuit
US5793223A (en) * 1996-08-26 1998-08-11 International Business Machines Corporation Reference signal generation in a switched current source transmission line driver/receiver system
US5760601A (en) * 1996-08-26 1998-06-02 International Business Machines Corporation Transmission line driver circuit for matching transmission line characteristic impedance
US6014037A (en) * 1997-03-27 2000-01-11 Lucent Technologies Inc. Method and component arrangement for enhancing signal integrity
US5955894A (en) * 1997-06-25 1999-09-21 Sun Microsystems, Inc. Method for controlling the impedance of a driver circuit
US6087847A (en) * 1997-07-29 2000-07-11 Intel Corporation Impedance control circuit
US6233613B1 (en) * 1997-08-18 2001-05-15 3Com Corporation High impedance probe for monitoring fast ethernet LAN links
US6094075A (en) 1997-08-29 2000-07-25 Rambus Incorporated Current control technique
US6870419B1 (en) * 1997-08-29 2005-03-22 Rambus Inc. Memory system including a memory device having a controlled output driver characteristic
JPH1185345A (ja) * 1997-09-02 1999-03-30 Toshiba Corp 入出力インターフェース回路及び半導体システム
US6114895A (en) * 1997-10-29 2000-09-05 Agilent Technologies Integrated circuit assembly having output pads with application specific characteristics and method of operation
SG68690A1 (en) 1997-10-29 1999-11-16 Hewlett Packard Co Integrated circuit assembly having output pads with application specific characteristics and method of operation
US6028451A (en) * 1997-12-31 2000-02-22 Intel Corporation Method and apparatus for topology dependent slew rate control
US6118310A (en) * 1998-11-04 2000-09-12 Agilent Technologies Digitally controlled output driver and method for impedance matching
US6191663B1 (en) 1998-12-22 2001-02-20 Intel Corporation Echo reduction on bit-serial, multi-drop bus
US6294937B1 (en) 1999-05-25 2001-09-25 Lsi Logic Corporation Method and apparatus for self correcting parallel I/O circuitry
US6557066B1 (en) 1999-05-25 2003-04-29 Lsi Logic Corporation Method and apparatus for data dependent, dual level output driver
US6606705B1 (en) 1999-09-15 2003-08-12 Intel Corporation Method and apparatus for configuring an I/O buffer having an initialized default signaling level to operate at a sampled external circuit signaling level
US7051130B1 (en) 1999-10-19 2006-05-23 Rambus Inc. Integrated circuit device that stores a value representative of a drive strength setting
US6321282B1 (en) 1999-10-19 2001-11-20 Rambus Inc. Apparatus and method for topography dependent signaling
US6646953B1 (en) * 2000-07-06 2003-11-11 Rambus Inc. Single-clock, strobeless signaling system
US6624662B1 (en) * 2000-06-30 2003-09-23 Intel Corporation Buffer with compensating drive strength
US6693450B1 (en) * 2000-09-29 2004-02-17 Intel Corporation Dynamic swing voltage adjustment
US6459277B1 (en) * 2000-12-01 2002-10-01 Koninklijke Philips Electronics N.V. Line impedance calibration using actual impedance determination
US7079775B2 (en) 2001-02-05 2006-07-18 Finisar Corporation Integrated memory mapped controller circuit for fiber optics transceiver
JP4676646B2 (ja) 2001-05-11 2011-04-27 ルネサスエレクトロニクス株式会社 インピーダンス調整回路および半導体装置
US7119549B2 (en) * 2003-02-25 2006-10-10 Rambus Inc. Output calibrator with dynamic precision
US7092472B2 (en) * 2003-09-16 2006-08-15 Rambus Inc. Data-level clock recovery
US7397848B2 (en) * 2003-04-09 2008-07-08 Rambus Inc. Partial response receiver
US7126378B2 (en) * 2003-12-17 2006-10-24 Rambus, Inc. High speed signaling system with adaptive transmit pre-emphasis
US7233164B2 (en) * 2003-12-17 2007-06-19 Rambus Inc. Offset cancellation in a multi-level signaling system
US7734866B2 (en) * 2005-08-04 2010-06-08 Rambus Inc. Memory with address-differentiated refresh rate to accommodate low-retention storage rows
JP2007124084A (ja) * 2005-10-26 2007-05-17 Sanyo Electric Co Ltd ３値パルス発生回路
JP5126355B2 (ja) 2008-03-31 2013-01-23 富士通株式会社 終端回路、半導体装置、及び電子機器
US9143121B2 (en) * 2012-08-29 2015-09-22 Qualcomm Incorporated System and method of adjusting a clock signal
KR102136228B1 (ko) * 2013-12-13 2020-07-21 에스케이하이닉스 주식회사 차동 시그널링을 지원하는 송/수신기 및 이를 포함하는 반도체 송/수신 시스템
US11606344B2 (en) * 2017-05-10 2023-03-14 Osr Enterprises Ag Security enforcement in a system with a multiplicity of end units

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2644725B2 (ja) * 1985-08-14 1997-08-25 株式会社日立製作所 出力回路
IT1232421B (it) * 1989-07-26 1992-02-17 Cselt Centro Studi Lab Telecom Sistema automatico per l adattamento dell impedenza d uscita di cir cuiti di pilotaggio veloci in tecnologia cmos
US5134311A (en) * 1990-06-07 1992-07-28 International Business Machines Corporation Self-adjusting impedance matching driver
DE4034043A1 (de) * 1990-10-26 1992-04-30 Standard Elektrik Lorenz Ag Schaltungsanordnung zur bereitstellung eines ausgangsstromes fuer einen datentreiber
US5162672A (en) * 1990-12-24 1992-11-10 Motorola, Inc. Data processor having an output terminal with selectable output impedances
JPH0491429U (de) * 1990-12-26 1992-08-10
US5341039A (en) * 1991-04-19 1994-08-23 Mitsubishi Denki Kabushiki Kaisha High frequency integrated circuit device including a circuit for decreasing reflected signals in wiring formed on a semiconductor substrate
US5107230A (en) * 1991-04-26 1992-04-21 Hewlett-Packard Company Switched drivers providing backmatch impedance for circuit test systems
US5243229A (en) * 1991-06-28 1993-09-07 At&T Bell Laboratories Digitally controlled element sizing
JP2905337B2 (ja) * 1991-06-28 1999-06-14 エイ・ティ・アンド・ティ・コーポレーション デジタル制御回路
JPH073958B2 (ja) * 1992-01-31 1995-01-18 インターナショナル・ビジネス・マシーンズ・コーポレイション 終端回路
JPH05276004A (ja) * 1992-03-30 1993-10-22 Mitsubishi Electric Corp 出力回路

Also Published As

Publication number Publication date
CA2130231A1 (fr) 1995-02-19
DE69429223D1 (de) 2002-01-10
FR2709217A1 (fr) 1995-02-24
JP2693915B2 (ja) 1997-12-24
EP0639912B1 (de) 2001-11-28
FR2709217B1 (fr) 1995-09-15
US5596285A (en) 1997-01-21
JPH07202674A (ja) 1995-08-04
CA2130231C (fr) 1999-08-03
EP0639912A1 (de) 1995-02-22

Similar Documents

Publication Publication Date Title
DE69429223T2 (de) Verfahren zur Parallelimpedanzanpassung für einen Sender und/oder Empfänger, sowie eine integrierte Schaltung und ein Übertragungssystem zur Durchführung des Verfahrens
EP0646895A3 (de) Dünne Chipkarte und ihr Herstellungsverfahren.
DE69404286T2 (de) Verfahren zur entkeimung von wasser, wie z.b. von giesswasser im gartenbau, sowie geraet zur durchfuehrung dieses verfahren
DE69838401D1 (de) Verfahren und vorrichtung zur kodierung von tonsignalen, in dem am tonsignal eine unhörbare kode hinzugefügt wird, für verwendung in programmidentifikationssystemen
EP0636879A3 (de) Biosensor und Verfahren zu seiner Herstellung.
DE3586666D1 (de) Karte mit ic-baustein und verfahren zur herstellung derselben.
DE3782972D1 (de) Ic-karte und verfahren zur herstellung derselben.
DE69534273D1 (de) Verfahren und vorrichtung zum signalkodieren, signalubertragungsverfahren und verfahren und vorrichtung zur signaldekodierung
DE69527549T2 (de) Verfahren und vorrichtung für einen linearen sender
DE3750070D1 (de) Verfahren und empfangsgerät zur null-reduktion.
DE3484010D1 (de) Verfahren und vorrichtung zur uebertragung digitaler signale.
DE59911106D1 (de) Verfahren zur bildung bzw. ermittlung einer signalfolge, sendeeinheit und empfangseinheit
DE69821473D1 (de) Durch biofidobakterium hergestellte sauermilch sowie verfahren zur herstellung derselben
ATA120090A (de) Verfahren zur aufbereitung von signalen für die signalübertragung im basisband
AT383403B (de) Federscheibe, verfahren zur herstellung derselben und vorrichtung zu dessen durchfuehrung
DE68911488T4 (de) Verfahren zur datenübertragung zwischen informationssender und/oder -empfänger.
DE59509474D1 (de) Verfahren und Vorrichtung zur Übertragung digitaler Signale
ATE303698T1 (de) Verfahren und vorrichtung zum übertragen von dateneinheiten eines datenstroms
DE59408443D1 (de) Vlieskrempel, sowie Verfahren zur Vliesherstellung
DE59408499D1 (de) Verfahren zum Aussenden und Empfangen digitaler Informationen sowie Sender und Empfänger zur Durchführung der Verfahren
DE69520084T2 (de) Verfahren und Vorrichtung für die Entzerrung von digitalen Signalen im Frequenzbereich
DE3578299D1 (de) Vorrichtung und verfahren zur kompensation von verzerrungen in einen hdtv-videosignal, die waehrend der uebertragung und des empfangs verursacht wurden.
EP0632597A3 (de) Gerät und Verfahren zur Tonsignalübertragung.
ITMO930010A0 (it) Procedimento per la trasmissione di informazioni,in attrezzatura allineatrice per autoveicoli,e attrezzatura allineatrice che rea- lizza il procedimento.
DE9315875U1 (de) Vorrichtung zur Einkopplung bzw. zum Empfang von elektrischen Signalen in ein bzw. aus einem Energieübertragungskabel

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: BULL S.A., LES CLAYES SOUS BOIS, FR