JPH05276004A - 出力回路 - Google Patents

出力回路

Info

Publication number
JPH05276004A
JPH05276004A JP4073708A JP7370892A JPH05276004A JP H05276004 A JPH05276004 A JP H05276004A JP 4073708 A JP4073708 A JP 4073708A JP 7370892 A JP7370892 A JP 7370892A JP H05276004 A JPH05276004 A JP H05276004A
Authority
JP
Japan
Prior art keywords
output
circuit
level
terminal
connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4073708A
Other languages
English (en)
Inventor
Kenji Nakao
憲司 中尾
Original Assignee
Mitsubishi Electric Corp
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp, 三菱電機株式会社 filed Critical Mitsubishi Electric Corp
Priority to JP4073708A priority Critical patent/JPH05276004A/ja
Publication of JPH05276004A publication Critical patent/JPH05276004A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16Modifications for eliminating interference voltages or currents
    • H03K17/161Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H03K17/163Soft switching
    • H03K17/164Soft switching using parallel switching arrangements
    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16Modifications for eliminating interference voltages or currents
    • H03K17/161Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/165Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
    • H03K17/166Soft switching
    • H03K17/167Soft switching using parallel switching arrangements

Abstract

(57)【要約】 【目的】 大容量負荷を高速で駆動しても出力波形にリ
ンギング等の少ない出力回路を提供する。 【構成】 入力端子11と出力端子12を有する出力回
路の入力端子11に入力する信号により制御される出力
駆動回路5と、出力駆動回路5の出力端子10と出力端
子12の間に接続された電圧降下手段6とを備える。出
力駆動回路5は電流駆動能力の大きい回路と電流駆動能
力の小さい回路を並列に接続し、出力電圧が変化しはじ
めるときには大きな電流駆動能力を有し、その変化の終
了時点では小さな電流駆動能力を有する。 【効果】 出力駆動回路5によってもリンギングは抑制
されるが、電圧降下手段5により、接続された負荷に応
じて電流駆動能力及び出力回路の出力インイピーダンス
を最適化し、論理回路の出力バッファを高速動作して
も、出力波形にリンギング等が生じにくく、不要輻射の
発生しにくい出力回路が得られる。

Description

【発明の詳細な説明】

【0001】

【産業上の利用分野】この発明は出力電圧波形のリンギ
ングを抑制することのできる出力回路に関し、特に出力
端子に接続される負荷容量と配線等のコンダクタンスや
インダクタンス等により生じる過渡応答特性及び出力回
路と負荷とのインピーダンス不整合等による電圧波形の
振動(リンギング及びオーバーシュート,アンダーシュ
ート)を抑圧する技術に関するものである。

【0002】

【従来の技術】近年、ディジタルデータの高速処理の要
求から、論理回路は一層の高速動作が要求されている。
従って、出力回路においても、大きな容量を有する負荷
を高速で駆動することが要求される。

【0003】しかし、大きな容量を負荷として接続した
出力回路を高速化した場合、負荷容量と配線等のインダ
クタンスで負荷側に共振回路が構成されているので、出
力回路がこの共振回路を励振することなり、出力回路の
出力波形にリンギングが生ずる。

【0004】また、出力回路の動作を高速化するに伴っ
て、出力回路に接続した負荷も単純なインダクタンスと
容量を有する集中定数素子として取扱える場合のみなら
ず、分布定数素子として考える必要が生じてくる。例え
ば、多層基板上の配線もマイクロストリップラインとし
て分布定数素子的に取扱わなければならなくなる。

【0005】従来のMOS型集積回路における出力回路
は、図54のように構成されており、図はCMOS出力
回路の一例を示している。図中、100NはLレベルを
出力するNチャネルトランジスタ、100PはHレベル
を出力するPチャネルトランジスタで、両トランジスタ
100P,100Nのゲートは入力端子11に、ドレイ
ンは出力端子12に、ソースはそれぞれ接地電位2と電
源3に接続さる。そして、両者のゲートに共通に接続さ
れた入力端子11への入力信号により、相補的に駆動さ
れる。即ち、入力端子11の入力信号がHのとき、トラ
ンジスタ1Nが駆動される一方、トランジスタ1Pは駆
動されず、出力端子12の論理レベルはLレベルとな
り、逆の場合も同様にして出力端子12の論理レベルは
Hレベルとなるように出力回路が構成されている。

【0006】従来の出力回路で負荷を駆動する場合、高
速化するにはNチャネルトランジスタ100N及びPチ
ャネルトランジスタ100Pの電流駆動能力を大きくす
ればよく、例えばトランジスタ100P,100Nにお
いてチャネル長に対するチャネル幅の比を大きくするこ
とで実現できる。一般的には、トランジスタのチャネル
幅の寸法を大きくする。トランジスタの電流駆動能力を
単に大きくしただけの場合、出力端子12に接続される
負荷によっては出力波形にリンギングが発生するという
問題を生じる。

【0007】図55は、図54に示した出力回路に駆動
すべき負荷を接続した場合の出力回路及び負荷を示す簡
単なモデルによる等価回路である。等価回路はLレベル
を出力している状態を示している。Nチャネルトランジ
スタ100Nは電流源CSUとオン抵抗RONの並列接続
で表される。出力端子にはイングクタンス310(イン
ダクタンスの値Lを持つ。)を通して、負荷容量320
(コンダクタンスの値Cを持つ。)が接続される。

【0008】インダクタンス310は、配線、プリント
基板上の銅箔による配線、集積回路のボンディングワイ
ヤ等による寄生インダクタンスである。

【0009】図55から明らかなように、負荷を含めた
出力回路は共振回路を構成することになる。

【0010】このモデルの等価回路が有する共振周波数
0 は数1で与えられる。

【0011】

【数1】

【0012】ここで2πf0 =ω0 とすると、共振周波
数f0 におけるQ値は数2で与えられる。

【0013】

【数2】

【0014】出力回路を高速化するために、出力トラン
ジスタの電流駆動能力を大きくすればする程、トランジ
スタのオン抵抗RONは小さくなる。このようにして、電
流駆動能力を大きくした場合の出力電圧−出力電流特性
を図56に示す。図56において、201は電流駆動能
力を大きくする前の特性を示し、θ1は電流駆動能力を
大きくする前のLレベル近くの出力回路のオン抵抗値の
逆数を示す傾きである。202は電流駆動能力を大きく
した場合の特性を示し、θ2は電流駆動能力を大きくし
た場合のLレベル近くの出力回路のオン抵抗値の逆数を
示す傾きである。図56から明らかなように、電流駆動
能力を大きくした場合には、オン抵抗(出力電圧/出力
電流)は小さくなる。また、Lレベル近くのオン抵抗も
小さくなる。オン抵抗が減少すると前述した数2から明
らかなように、Q値は高くなり、共振回路は出力信号の
急激な変化によって励振され、出力信号は振動し易くな
る。即ち、出力波形に、リンギング,オーバーシュー
ト,アンダーシュートを生じることになる。

【0015】また、出力波形のリンギングは負荷が伝送
線路のように分布定数素子として取扱うべき場合におい
ても、インピーダンス不整合によって生じることがあ
る。この場合には伝送線路において、リンギングがノイ
ズとなって論理回路システムの誤動作を招き、また不要
幅射と呼ばれる他の電子機器への妨害電波の一因ともな
る。

【0016】図57に出力波形のシュミレーション結果
によるリンギングの一例を示す。

【0017】

【発明が解決しようとする課題】従来のCMOS出力回
路は以上のように構成されており、高速化するために出
力トランジスタの電流駆動能力を大きくすると、その出
力波形にリンギング等を生じるという問題があった。

【0018】この発明は上記のような問題点を解消する
ためになされたもので、大きな容量負荷を高速で駆動す
ること及び負荷に応じて出力特性を変えることができ、
その出力波形にリンギング等が生じにくい出力回路を得
ることを目的とする。

【0019】

【課題を解決するための手段】第1の発明に係る出力回
路は、入力信号が入力される入力端子と、第1または第
2の論理レベルの出力信号が出力される出力端子と、前
記第1の論理レベルの電圧を与える電源端子と、一端が
前記出力端子に接続された電圧降下手段と、前記電源端
子と前記電圧降下手段の他端との間に接続され、かつ前
記入力信号を制御信号として受けて、前記入力信号に応
じて前記出力信号を前記出力端子から導出する出力駆動
回路とを備え、前記出力駆動回路は、前記出力端子から
出力される前記出力信号のレベルが前記第2の論理レベ
ルから前記第1の論理レベルへと変化する変動におい
て、前記出力信号のレベルが前記第2の論理レベル付近
にある場合の前記変動に対する変化の割合が、前記出力
信号のレベルが前記第1の論理レベル付近にある場合の
前記変動に対する変化の割合より大きく、かつ前記変動
に対して単調に減少する電流駆動能力を有する。

【0020】第2の発明に係る出力回路の前記電圧降下
手段は、抵抗値が可変である抵抗手段を含むように構成
されている。

【0021】第3の発明に係る出力回路の前記抵抗手段
が、基板上に形成された複数の抵抗の働きをする素子に
より構成され、該素子の接続パターンを変えることによ
り該抵抗手段の抵抗値を変化させることができるように
構成されている。

【0022】第4の発明に係る出力回路は、前記抵抗手
段が、制御手段と、前記出力端子と前記出力駆動回路と
を結ぶ複数の電流経路に各々介挿され、抵抗として働く
複数の素子と、所定の前記素子に各別に直列に接続さ
れ、前記制御手段により接続または非接続の状態を制御
できる少なくとも一つのスイッチとを備えて構成されて
いる。

【0023】第5の発明に係る出力回路は、前記出力駆
動回路が、前記電圧降下手段の前記他端と前記電源端子
との間に接続され、前記入力信号によって制御されて、
前記出力端子から出力される前記出力信号のレベルが前
記第2の論理レベルから前記第1の論理レベルへと変動
するにしたがってその電流駆動能力が単調に減少し、か
つ前記出力信号のレベルが前記第1の論理レベルに達し
たときにその電流駆動能力がゼロになる第1の回路と、
前記第1の回路に並列に接続され、前記入力信号によっ
て制御されて、前記出力信号のレベルが前記第2の論理
レベルから前記第1の論理レベルへと変動するにしたが
ってその電流駆動能力が前記第1の回路より大きな減少
率で単調に減少し、かつ前記出力信号のレベルが前記第
1の論理レベルに達する前にその電流駆動能力がゼロに
なる第2の回路とを備えて構成されている。

【0024】第6の発明に係る出力回路は、入力信号が
入力される入力端子と、第1または第2の論理レベルの
出力信号が出力される出力端子と、前記第1の論理レベ
ルの電圧を与える第1の電源端子と、一端が前記出力端
子に接続された電圧降下手段と、前記第2の論理レベル
の電圧を出力する電源と接続される第2の電源端子と、
前記第1の電源端子と前記電圧降下手段の前記他端との
間に接続され、かつ前記入力信号を制御信号として受け
て、前記入力信号に応じて前記第1の論理レベルの前記
出力信号を前記出力端子から導出する第1の出力駆動回
路と、前記第2の電源端子と前記電圧降下手段の前記他
端との間に接続され、かつ前記入力信号を制御信号とし
て受けて、前記入力信号に応じて前記第2の論理レベル
の前記出力信号を前記出力端子から導出する第2の出力
駆動回路とを備え、前記第1の出力駆動回路は前記出力
端子から出力される前記出力信号のレベルが前記第2の
論理レベルから前記第1の論理レベルへと変化する一方
方向への変動において、前記出力信号のレベルが前記第
2の論理レベル付近にある場合の前記一方方向への変動
に対する変化の割合が、前記出力信号のレベルが前記第
1の論理レベル付近にある場合の前記一方方向への変動
に対する変化の割合より大きく、かつ前記一方方向への
変動に対して単調に減少する電流駆動能力を有し、前記
第2の出力駆動回路は前記出力端子から出力される前記
出力信号のレベルが第1の論理レベルから前記第2の論
理レベルへと変化する他方方向への変動において、前記
出力信号のレベルが前記第1の論理レベル付近にある場
合の前記他方方向への変動に対する変化の割合が、前記
出力信号のレベルが前記第2の論理レベル付近にある場
合の前記他方方向への変動に対する変化の割合より大き
く、かつ前記他方方向への変動に対して単調に減少する
電流駆動能力を有するよう構成されている。ら前記第2
の論理レベルへと変化する他方方向への変動において、
前記出力信号のレベルが前記第1の論理レベル付近にあ
る場合の能力の前記他方方向への変動に対する変化の割
合が、前記出力信号のレベルが前記第2の論理レベル付
近にある場合の前記他方方向への変動に対する変化の割
合より大きく、かつ前記他方方向への変動に対して単調
に減少する電流駆動能力を有する。

【0025】第7の発明に係る出力回路の前記電圧降下
手段は、抵抗値が可変である抵抗手段を含むよう構成さ
れている。

【0026】第8の発明に係る出力回路は、前記第1の
出力駆動回路が、前記電圧降下手段の前記他端と前記電
源端子との間に接続され、前記入力信号によって制御さ
れて、前記出力端子から出力される前記出力信号のレベ
ルが前記一方方向への変動にしたがってその電流駆動能
力が単調に減少し、かつ前記出力信号のレベルが前記第
1の論理レベルに達したときにその電流駆動能力がゼロ
になる第1の回路と、前記第1の回路に並列に接続さ
れ、前記入力信号によって制御されて、前記出力信号の
レベルが前記一方方向への変動にしたがってその電流駆
動能力が前記第1の回路より大きな減少率で単調に減少
し、かつ前記出力信号のレベルが前記第1の論理レベル
に達する前にその電流駆動能力がゼロになる第2の回路
とを備え、前記第2の出力駆動回路が、前記電圧降下手
段の前記他端と前記第2の電源端子との間に接続され、
前記入力信号によって制御されて、前記出力端子から出
力される前記出力信号のレベルが前記他方方向への変動
にしたがってその電流駆動能力が単調に減少し、かつ前
記出力信号のレベルが前記第2の論理レベルに達したと
きにその電流駆動能力がゼロになる第3の回路と、前記
第3の回路に並列に接続され、前記入力信号によって制
御されて、前記出力信号のレベルが前記他方方向への変
動にしたがってその電流駆動能力が前記第3の回路より
大きな減少率で単調に減少し、かつ前記出力信号のレベ
ルが前記第2の論理レベルに達する前にその電流駆動能
力がゼロになる第4の回路とを備えて構成されている。

【0027】第9の発明に係る出力回路は、前記出力駆
動回路が、前記電圧降下手段の前記他端と前記電源端子
との間に接続され、前記入力信号によって制御されてス
イッチングする第1のスイッチング手段と、前記出力端
子から前記第1のスイッチング手段及び前記電圧降下手
段を通して出力信号が与えられ、該出力信号のレベルが
所定の値を越えるとスイッチオフする第2のスイッチン
グ手段と、前記第2のスイッチング手段に並列に接続さ
れる他の電圧降下手段とを備えて構成されている。

【0028】

【作用】第1の発明における出力駆動回路は、出力端子
から出力される出力信号のレベルが第2の論理レベルか
ら第1の論理レベルへと変化する変動において、出力信
号のレベルが前記第2の論理レベル付近にある場合の変
動に対する変化の割合が、出力信号のレベルが第1の論
理レベル付近にある場合の変動に対する変化の割合より
大きく、かつ変動に対して単調に減少する電流駆動能力
を有するので、第2の論理レベル付近では大きな電流駆
動能力を持ち、負荷を高速で駆動できる。そして、出力
信号は第1の論理レベルに向かって急速に変化する。第
1の論理レベルに近づくと、出力駆動回路は、前記変動
に対してその電流駆動能力が減少する割合が小さくな
り、緩やかに電流駆動能力がなくなる。そして、出力信
号も緩やかに第2の論理レベルに遷移する。そのため、
出力回路に接続する負荷に係わらずリンギングを起こし
にくくなる。さらに出力駆動回路と出力端子との間に接
続された電圧降下手段により、出力駆動回路が有する電
流駆動能力の前記変動に対する変化の割合を変えること
ができると共に、出力特性を最適化することができ、イ
ンピーダンス不整合等による反射を抑えることができ
る。

【0029】第2の発明における電圧降下手段は、出力
回路に接続する負荷に応じて抵抗手段を用いて抵抗値を
変えることにより、出力回路の出力特性を最適化し、ま
た出力回路に接続する負荷や出力回路の使用状態に応じ
て、電流駆動能力の変動に対する変化の割合を調整し、
出力回路に接続する負荷や出力回路の使用状態に適した
電流駆動能力の特性をもたせることができる。

【0030】第3の発明における電圧降下手段は、出力
回路に接続される負荷に応じて、基板上に形成された複
数の抵抗の働きをする素子の接続パターンを変えること
により容易に抵抗手段の抵抗値を変化させ、出力回路の
出力特性を最適化し、また出力回路に接続する負荷や出
力回路の使用状態に応じて、電流駆動能力の変動に対す
る変化の割合を調整し、容易に、出力回路に接続する負
荷や出力回路の使用状態に、より適した電流駆動能力の
特性をもたせることができる。

【0031】第4の発明における抵抗手段は、出力回路
に接続する負荷に応じて、制御手段によりスイッチの接
続または非接続の状態を選択して、出力端子と出力駆動
回路とを結ぶ電流経路を変化させることにより、電圧降
下手段の有する抵抗値を容易に変化させることができ、
出力回路の出力特性を最適化し、また出力回路に接続す
る負荷や出力回路の使用状態に応じて、電流駆動能力の
変動に対する変化の割合を調整し、容易に、出力回路に
接続する負荷や出力回路の使用状態に適した電流駆動能
力の特性をもたせることができる。

【0032】第5の発明における第1と第2の回路は並
列に接続されているため、電流駆動回路の電流駆動能力
は第1及び第2の回路のそれぞれの回路の電流駆動能力
の和となる。従って、電流駆動回路の電流駆動能力は、
出力信号のレベルが第2の論理レベルから第1の論理レ
ベルへと変化する変動において、出力信号のレベルが前
記第2の論理レベル付近にある場合の変動に対する変化
の割合には第2の回路の電流駆動能力の寄与が大きく、
出力信号のレベルが第1の論理レベル付近にある場合の
変動に対する変化の割合は第1の回路の電流駆動能力に
依存する。そのため、第2の論理レベルの付近では、第
1と第2の回路を合わせた大きな電流駆動能力を持ち、
負荷を高速で駆動できる。そして、出力信号は第1の論
理レベルに向かって急速に変化する。第1の論理レベル
に近づくと、第1の回路の電流駆動能力だけになり、緩
やかに電流駆動能力がなくなる。そして、出力信号も緩
やかに第2の論理レベルに遷移する。そのため、出力回
路に接続した任意の負荷に対してリンギングを起こしに
くくなる。また、出力駆動回路と出力端子との間に接続
された電圧降下手段により、出力駆動回路が有する電流
駆動能力の前記変動に対する変化の割合を変えることが
できると共に、出力特性を最適化することができ、イン
ピーダンス不整合等による反射を抑えることができる。

【0033】第6の発明における第1の駆動回路は、出
力端子から出力される出力信号のレベルが第2の論理レ
ベルから第1の論理レベルへと変化する一方方向への変
動において、出力信号のレベルが前記第2の論理レベル
付近にある場合の一方方向への変動に対する変化の割合
が、出力信号のレベルが第1の論理レベル付近にある場
合の一方方向への変動に対する変化の割合より大きく、
かつ一方方向への変動に対して単調に減少する電流駆動
能力を有するので、第2の論理レベル付近では大きな電
流駆動能力を持ち、負荷を高速で駆動できる。そして、
出力信号は第1の論理レベルに向かって急速に変化す
る。第1の論理レベルに近づくと、第1の出力駆動回路
は、その電流駆動能力が減少する割合が小さくなり、緩
やかに電流駆動能力がなくなる。そして、出力信号も緩
やかに第2の論理レベルに遷移する。そのため、第1の
論理レベルから第2の論理レベルへ移行するときに、出
力回路に接続する負荷に係わらずリンギングしにくくな
る。

【0034】同様に、第2の駆動回路は、出力端子から
出力される出力信号のレベルが第1の論理レベルから第
2の論理レベルへと変化する他方方向への変動におい
て、出力信号のレベルが前記第1の論理レベル付近にあ
る場合の他方方向への変動に対する変化の割合が、出力
信号のレベルが第2の論理レベル付近にある場合の他方
方向への変動に対する変化の割合より大きく、かつ他方
方向への変動に対して単調に減少する電流駆動能力を有
するので、第1の論理レベル付近では大きな電流駆動能
力を持ち、負荷を高速で駆動できる。そして、出力信号
は第2の論理レベルに向かって急速に変化する。第2の
論理レベルに近づくと、第2の出力駆動回路は、その電
流駆動能力が減少する割合が小さくなり、緩やかに電流
駆動能力がなくなる。そして、出力信号も緩やかに第1
の論理レベルに遷移する。そのため、第2の論理レベル
から第1の論理レベルへ移行するときに、出力回路に接
続する負荷に係わらずリンギングしにくくなる。すなわ
ち、一方及び他方方向の両方向への出力信号の変動に対
してリンギングを抑制することができる。

【0035】また、第1及び第2の出力駆動回路と出力
端子との間に接続された電圧降下手段により、第1及び
第2の出力駆動回路が有する電流駆動能力の前記変動に
対する変化の割合を変えることができると共に、出力特
性を最適化することができ、インピーダンス不整合等に
よる反射を抑えることができる。

【0036】第7の発明における電圧降下手段は、出力
回路に接続する負荷に応じて抵抗手段を用いて抵抗値を
変えることにより、出力回路の出力特性を最適化し、ま
た出力回路に接続する負荷や出力回路の使用状態に応じ
て、第1及び第2の回路の電流駆動能力の変動に対する
変化の割合を調整し、出力回路に接続する負荷や出力回
路の使用状態に、より適した電流駆動能力の特性を出力
回路にもたせることができる。

【0037】第8の発明に係る出力回路は、第1と第2
の回路が並列に接続されているため、第1の電流駆動回
路の電流駆動能力は第1及び第2の回路のそれぞれの回
路の電流駆動能力の和となる。従って、第1の電流駆動
回路の電流駆動能力は、出力信号のレベルが第2の論理
レベルから第1の論理レベルへと変化する一方方向への
変動において、出力信号のレベルが前記第2の論理レベ
ル付近にある場合の一方方向の変動に対する変化の割合
には第2の回路の電流駆動能力の寄与が大きく、出力信
号のレベルが第1の論理レベル付近にある場合の一方方
向への変動に対する変化の割合は第1の回路の電流駆動
能力に依存する。そのため、第2の論理レベルの付近で
は、第1と第2の回路を合わせた大きな電流駆動能力を
持ち、負荷を高速で駆動できる。そして、出力信号は第
1の論理レベルに向かって急速に変化する。第1の論理
レベルに近づくと、第1の回路の電流駆動能力だけにな
り、緩やかに電流駆動能力がなくなる。そして、出力信
号も緩やかに第2の論理レベルに遷移する。そのため、
出力信号の一方方向への変動において、出力回路に接続
した任意の負荷に対してリンギングを起こしにくくな
る。

【0038】同様に、第3と第4の回路が並列に接続さ
れているため、第2の電流駆動回路の電流駆動能力は第
3及び第4の回路のそれぞれの回路の電流駆動能力の和
となる。従って、第2の電流駆動回路の電流駆動能力
は、出力信号のレベルが第1の論理レベルから第2の論
理レベルへと変化する他方方向への変動において、出力
信号のレベルが前記第1の論理レベル付近にある場合の
他方方向の変動に対する変化の割合には第4の回路の電
流駆動能力の寄与が大きく、出力信号のレベルが第2の
論理レベル付近にある場合の他方方向への変動に対する
変化の割合は第3の回路の電流駆動能力に依存する。そ
のため、第1の論理レベルの付近では、第3と第4の回
路を合わせた大きな電流駆動能力を持ち、負荷を高速で
駆動できる。そして、出力信号は第2の論理レベルに向
かって急速に変化する。第2の論理レベルに近づくと、
第3の回路の電流駆動能力だけになり、緩やかに電流駆
動能力がなくなる。そして、出力信号も緩やかに第1の
論理レベルに遷移する。そのため、出力信号の他方方向
への変動において出力回路に接続した任意の負荷に対し
てリンギングを起こしにくくなる。すなわち、第1及び
第2の出力駆動回路により一方及び他方方向の両方向へ
の出力信号の変動に対してリンギングを抑制することが
できる。

【0039】また、第1及び第2の出力駆動回路と出力
端子との間に接続された電圧降下手段により、第1及び
第2の出力駆動回路が有する電流駆動能力の前記一方及
び他方方向への変動に対する変化の割合を変えることが
できると共に、出力特性を最適化することができ、イン
ピーダンス不整合等による反射を抑えることができる。

【0040】第9の発明における出力回路では、入力信
号に応答して第1のスイッチング手段がスイッチングす
ることにより、出力信号にしたがって出力電流が出力端
子から電圧降下手段及び第1のスイッチング手段を通し
て第2のスイッチング手段及び他の電圧降下手段へと流
れる。第2のスイッチング手段と他の電圧降下手段とは
並列に接続されているので、出力電流は第2のスイッチ
ング手段と他の電圧降下手段とに分流される。第2のス
イッチング手段は第1のスイッチング手段を通して与え
られる出力信号の電圧が所定レベルを超えるとスイッチ
オフする。従って、第2のスイッチング手段がスイッチ
オフした後は、出力電流は他の電圧降下手段のみを流れ
る。

【0041】すなわち、出力信号が所定レベルになるま
では、出力信号は電圧降下手段と第2のスイッチング手
段と他の電圧降下手段と第1のスイッチング手段で構成
される回路の電流駆動能力に従って駆動され、急速に第
1の論理レベル近くに遷移する。一方、出力信号が所定
レベルを超えると、電圧降下手段と第1のスイッチング
手段と他の電圧降下手段の抵抗値により電流が制限され
る。その結果、出力信号のレベルが第1の論理レベル付
近に遷移したときにおいてのみ電流駆動能力の変化の割
合を小さくすることができる。それにより例えば出力回
路に分布定数を有する負荷が接続されていてもリンギン
グを起こしにくくなる。

【0042】また、電圧降下手段の抵抗値を調整するこ
とにより、電圧降下手段及び他の電圧降下手段の抵抗値
が出力端子に接続される負荷の特性インピーダンスに整
合させることができ、反射係数を小さくすることができ
る。

【0043】

【実施例】以下、この発明の第1実施例を図1乃至図5
について説明する。図1はこの発明の第1実施例による
出力回路である。図において、5は、例えば電流駆動能
力の大きい第2の回路と電流駆動能力の小さい第1の回
路を並列に接続する等して、出力信号のレベルがHレベ
ルからLレベルまたはLレベルからHレベルへの遷移状
態期間にあるときは大きな電流駆動能力を持っており、
遷移状態から一方のレベルに達するときは電流駆動能力
が緩やかに減少して出力回路の電流駆動能力が急激に変
化しないように制御できる出力駆動回路である。6は出
力駆動回路5を含む半導体集積回路上に作り込まれた抵
抗値を変えることができる電圧降下手段、10は電圧駆
動回路5の出力端子、11は出力回路の入力端子、12
は出力回路の出力端子である。電圧降下手段6は、図に
示すように、抵抗1r〜nrと、抵抗1r〜nrを端子
10と端子12の間に接続するか否かを選択するこの抵
抗1r〜nrに接続された切替え手段1S〜nSとによ
り構成されている。

【0044】次に図1に示した出力回路の動作を図2に
ついて説明する。今、入力端子11が“L”から“H”
になる場合について考える。ここで、出力駆動回路5は
インバータの働きをするので前記入力端子11の変化に
対応して出力端子12がHレベルからLレベルに変化す
る。始めに入力端子11の入力信号が変化すると、出力
端子12の電圧が高いとき、すなわち変化の開始時点で
は出力回路は大きな電流駆動能力を有するが、出力端子
12の出力電圧が低くなりLレベル(接地電位)に近づ
くに従って電流駆動能力が小さくなる。このように出力
駆動回路5はLレベルに近づくにしたがって電流駆動能
力が緩やかに小さくなるように構成されている。そのた
め、電圧降下手段6を接続せずに出力電圧駆動回路5に
直接負荷を接続した場合にもリンギングは余り発生しな
い。しかし、出力電圧駆動回路5に直接負荷を接続した
場合、接続する負荷によっては図2に示すようにリンギ
ングが発生する。そこで、電圧降下手段6を接続してリ
ンギングを抑えることができる。例えば、抵抗1rの抵
抗値をR1、抵抗2rの抵抗値をR2、抵抗3rの抵抗
値をR3とし、その抵抗値の大きさはR1>R2>R3
とする。まず、端子10,12間に抵抗値の大きな抵抗
1rのみを接続したとき、出力信号は、リンギングは発
生しないがその立ち上がり及び立ち下がりでの波形のな
まりが大きい。次に、抵抗2rのみを接続すると、図か
ら分かるようにリンギングを起こさず、かつ波形のなま
りも大きくない。さらに抵抗値の小さい抵抗3rを接続
すると、小さなオーバーシュートとアンダーシュートが
出力信号の立ち上がりと立ち下がりに生じている。図に
示すように、電圧降下手段は、出力回路のオン抵抗RON
が小さくなり過ぎるのを防ぎ、かつ負荷に応じてダンピ
ング抵抗を設定することで出力波形を最適化し、リンギ
ング等の発生を抑えるものである。また、入力端子11
が“H”から“L”になる場合も、電流の極性が正負逆
となるが、同様の動作をする。

【0045】図3に図1における出力駆動回路5の回路
図を示す。図4は図5に示した出力駆動回路の出力特性
図である。図3に示した駆動回路は、MOSトランジス
タ出力駆動回路である。図3において、K1は出力駆動
回路の出力端子10と接地電位に設定された電源端子8
との間に接続されたLレベル出力駆動回路、K2は出力
端子10と電源3の電圧VDDが印加された電源端子9と
の間に接続されたHレベル出力駆動回路である。Lレベ
ル出力駆動回路K1は、ゲートが入力端子11に、ドレ
インが出力端子10に接続された第1のNチャネルトラ
ンジスタ1Nと、ゲートが出力端子10に、ドレインが
上記第1のNチャネルトランジスタ1Nのソースに、ソ
ースが電源端子8に接続された第2のNチャネルトラン
ジスタ2Nと、ゲートが入力端子11に、ドレインが出
力端子10に、ソースが電源端子8に接続された第3の
Nチャネルトランジスタ3Nとからなる。

【0046】第1のNチャネルトランジスタ1Nと第2
のNチャネルトランジスタ2NとはLレベル出力駆動回
路の第2の回路を構成し、第3のNチャネルトランジス
タ3Nは上記第2の回路と並列接続された第1の回路を
構成している。後程、図4を参照して説明するように、
上記第1の回路と第2の回路の出力電圧−出力電流特性
(以下、出力特性を称す)は相違している。

【0047】同様に、Hレベル出力駆動回路K2は、ゲ
ートが入力端子11に、ドレインが出力端子10に接続
された第1のPチャネルトランジスタ1Pと、ゲートが
出力端子10に、ドレインが上記第1のPチャネルトラ
ンジスタ1Pのソースに、ソースが電源端子9に接続さ
れた第2のPチャネルトランジスタ2Pと、ゲートが入
力端子11に、ドレインが出力端子10に、ソースが電
源端子9に接続された第3のPチャネルトランジスタ3
Pとからなる。

【0048】このHレベル出力駆動回路K2において
も、第1のPチャネルトランジスタ1Pと第2のPチャ
ネルトランジスタ2PとによりHレベル出力駆動回路K
2の第2の回路を構成し、第3のPチャネルトランジス
タ3Pは上記第2の回路と並列接続された第1の回路を
構成している。Hレベル出力駆動回路K2の第1の回路
と第2の回路の出力特性も相互に異なっている。

【0049】次にLレベル出力駆動回路K1について、
図4を参照して第1および第2のNチャネルトランジス
タ1N,2Nの直列接続からなる第2の回路の出力特性
と、第3のNチャネルトランジスタ3Nからなる第1の
回路の出力特性とを説明する。同図において、曲線20
3は第3のNチャネルトランジスタ3Nからなる第1の
回路の出力特性を示し、オン時の電流は小さく内部抵抗
はかなり大きいことを示している。曲線204は第1お
よび第2のNチャネルトランジスタ1N,2Nからなる
第2の回路の出力特性を示し、オン時の内部抵抗は小さ
く、大きな電流駆動能力をもっていることを示してい
る。しかし、トランジスタ2Nのゲートには出力端子1
0の電圧が印加されるため、出力駆動回路K1の出力電
圧が0Vに近づくと、トランジスタ2Nのゲート・ソー
ス間電圧が閾値電圧VTH以下になって電流駆動能力は急
激に低下する。曲線205は第1の回路と第2の回路と
の並列接続からなるLレベル出力駆動回路K1の総合の
出力特性を示す。

【0050】次に図3の各出力駆動回路の動作を順を追
って説明する。

【0051】 入力端子11が“L”のとき。

【0052】Pチャネルトランジスタ1P,3Pがオ
ン、Nチャネルトランジスタ1N,3Nはオフで、出力
端子10はHレベルである。出力端子10のHレベルに
よりPチャネルトランジスタ2Pはオフ、Nチャネルト
ランジスタ2Nはオンであるが、Lレベル出力駆動回路
K1、Hレベル出力駆動回路K2の各第2の回路は共に
オフで、出力端子10は上記のようにPチャネルトラン
ジスタ3Pがオン、Nチャネルトランジスタ3Nがオフ
であることによりHレベルに保たれている。

【0053】 入力端子11が“L”から“H”に変
化するとき。

【0054】第1および第3のNチャネルトランジスタ
1N,3Nは直ちにオンになる。このとき、出力端子1
0は未だHレベルにあって、第2のNチャネルトランジ
スタ2Nはオンである。このため、Lレベル出力駆動回
路K1は第1および第2の回路が共にオン状態で、Lレ
ベル出力駆動回路K1に流れる電流は図4の点X1から
特性曲線205上の点X2に急激に上昇し、大きな電流
駆動能力を発揮する。出力端子10のレベルが低下して
第2のNチャネルトランジスタ2Nのゲート電圧が閾値
電圧VTH以下になると、該第2のNチャネルトランジス
タ2Nはオフになる。このため点X3〜点X4の間で
は、Lレベル出力駆動回路K1のオン抵抗RONは実質的
に第3のNチャネルトランジスタ3Nからなる第1の回
路のオン抵抗のみによって決定され、Lレベル出力駆動
回路K1のオン抵抗RONが小さくなり過ぎるのを防止し
て、出力端子10の出力電圧波形にリンギングが発生す
るのを抑圧することができる。

【0055】 入力端子11が“H”のとき。

【0056】Nチャネルトランジスタ1N,3Nはオ
ン、Pチャネルトランジスタ1P,3Pはオフで、出力
端子10はLレベルである。出力端子10のLレベルに
より、Pチャネルトランジスタ2Pはオン、Nチャネル
トランジスタ2Nはオフである。このときオン状態にあ
るのはLレベル出力駆動回路K1のNチャネルトランジ
スタ3Nによって構成される第1の回路のみで、これに
よって出力端子10はLレベルに保たれる。

【0057】 入力端子11が“H”から“L”に変
化するとき。

【0058】上記と同じプロセスを経て最初はHレベ
ル出力駆動回路K2の第1、第2の回路が共にオンして
大きな電流駆動能力をもって負荷を駆動し、最終的には
Pチャネルトランジスタ3Pによって構成される第1の
回路のみがオンになり、出力端子10はHレベルにな
る。この場合も、上記と同様に遷移期間の終了時点近く
では、Hレベル出力駆動回路K2のオン抵抗RONはオン
状態の第3のPチャネルトランジスタ3Pによって構成
される第1の回路のみのオン抵抗により決定され、該H
レベル出力駆動回路K2のオン抵抗RONが小さくなり過
ぎるのを防止して、リンギングが発生するのを抑圧する
ことができる。

【0059】図5は出力駆動回路K1,K2に図56と
同じ大きさのインダクタンス310、キャパシタンス3
20を有する負荷を接続した場合の出力電圧波形のシミ
ュレーションを示す。図5から明らかなように、リンギ
ングはほぼ完全に抑圧されていることが判る。しかし、
インダクタンスの値Lとキャパシタンスの値Cを変えた
ものを負荷として用いると、図2に示したように、リン
ギングが生じる場合がある。

【0060】次に、電圧降下手段6の構成について図6
を用いて説明する。図6において、15は基板、16は
基板15上に形成された複数の拡散抵抗、17はアルミ
配線、18はアルミ配線17と拡散抵抗16を接続する
ためのコンタクトホールである。図6に示した電圧降下
手段は、予め半導体集積回路上に作り込まれた拡散抵抗
群16を、製造工程中において、アルミ配線17のパタ
ーンを変更して任意の抵抗値に設定することができる。
図6には2本の拡散抵抗16を並列に接続したものを端
子10,12に接続して電圧降下手段6として用いた例
を示す。なお、抵抗としては、この実施例では拡散抵抗
を用いたが、ポリシリコン抵抗であってもよく、上記実
施例と同様の効果を有する。また、抵抗としては、この
実施例では拡散抵抗を用いたが、トランジスタのオン抵
抗を用いてもよく、上記実施例と同様の効果を奏する。

【0061】また、この発明の第2実施例として他の構
成による電圧降下手段6を用いたものを図7に示す。論
理回路で抵抗が切り換えられるようにしておき、出力回
路が形成されている半導体集積回路外部から切り換え信
号を入力することで電圧降下手段6として用いることが
可能である。図7において、20は制御端子21,22
から入力した制御信号により各抵抗の接続もしくは非接
続を選択する信号を出力するセレクタ、23はセレクタ
20のそれぞれの出力信号を入力するインバータ、24
はセレクタ20の出力信号をゲートに入力して一方電極
を端子10に接続したPチャネルMOSトランジスタ、
25はセレクタ20の出力信号をインバータ23を介し
てゲートに入力し、一方電極を端子10に接続したNチ
ャネルMOSトランジスタ、26〜28はそれぞれ抵抗
値R1〜R3を有し、一方端を出力端子12に接続し、
他方端をトランジスタ24,25の他方電極に接続した
抵抗である。ここで、トランジスタ24,25はトラン
スミッションゲートを構成している。また、抵抗値はR
1>R2>R3とする。例えば、セレクタ20の制御端
子21,22に信号“H”,“L”をそれぞれ入力する
と抵抗27のみが接続される。入力する信号を変えるこ
とにより接続される抵抗が異なり、電圧降下手段6の抵
抗値が変化する。なお、抵抗としては、この実施例では
拡散抵抗を用いたが、ポリシリコン抵抗であってもよ
く、上記実施例と同様の効果を有する。また、トランジ
スタ24,25で構成されたトランスミッションゲート
にオン抵抗をもたせることによりトランスミッションゲ
ートを抵抗の働きをする素子として用い、抵抗26〜2
8を省いてもよい。

【0062】次に、出力駆動回路の第2の例として構成
が異なるものを図8に示す。図8はMOSトランジスタ
出力駆動回路の回路図である。図8において、K3は出
力端子12と接地された電源端子8との間に接続された
Lレベル出力駆動回路、K4は出力端子10と電源3の
電位VDDに設定された電源端子9との間に接続されたH
レベル出力駆動回路である。Lレベル出力駆動回路K3
は、ゲートが入力端子11に、ドレインが出力端子10
に接続された第1のNチャネルトランジスタ4Nと、ゲ
ートおよびドレインが上記第1のNチャネルトランジス
タ4Nのソースに、ソースが電源端子8に接続された第
2のNチャネルトランジスタ5Nと、ゲートが入力端子
11に、ドレインが出力端子10に、ソースが電源端子
8に接続された第3のNチャネルトランジスタ6Nとか
らなる。

【0063】直列接続された第1のNチャネルトランジ
スタ4Nと第2のNチャネルトランジスタ5NはLレベ
ル出力駆動回路K3の第2の回路を構成し、第3のNチ
ャネルトランジスタ6Nは上記第2の回路と並列接続さ
れた第1の回路を構成している。後程、図9を参照して
説明するように、上記第1の回路と第2の回路の出力電
圧−出力電流特性(以下、出力特性と称す)は相違して
いる。

【0064】同様に、Hレベル出力駆動回路K4は、ゲ
ートが入力端子11に、ドレインが出力端子10に接続
された第1のPチャネルトランジスタ4Pと、ゲートお
よびドレインが上記第1のPチャネルトランジスタ4P
のソースに、ソースが電源端子9に接続された第2のP
チャネルトランジスタ5Pと、ゲートが入力端子11
に、ドレインが出力端子10に、ソースが電源端子9に
接続された第3のPチャネルトランジスタ6Pとからな
る。

【0065】このHレベル出力駆動回路K4において
も、直列接続された第1のPチャネルトランジスタ4P
と第2のPチャネルトランジスタ5PとによりHレベル
出力駆動回路K4の第2の回路を構成し、第3のPチャ
ネルトランジスタ6Pは上記第2の回路と並列接続され
た第1の回路を構成している。Hレベル出力駆動回路K
4の第1の回路と第2の出力特性も相互に異なってい
る。

【0066】なお、第1のNチャネルトランジスタ4N
と第2のNチャネルトランジスタ5Nの位置、第1のP
チャネルトランジスタ4Pと第2のPチャネルトランジ
スタ5Pの位置を入れ換えても図示の実施例と全く同様
の動作をする。

【0067】次に、Lレベル出力駆動回路K4につい
て、直列接続された第1および第2のNチャネルトラン
ジスタ4N,5Nからなる第2の回路と、第3のNチャ
ネルトランジスタ6Nからなる第1の回路の各出力特性
を図9を参照して説明する。

【0068】図9において、曲線206は第3のNチャ
ネルトランジスタ6Nからなる第1の回路の出力特性を
示す。曲線206から明らかなように、第1の回路のオ
ン時の電流は小さく内路抵抗はかなり大きいことが判
る。一方、第2の回路は第3のNチャネルトランジスタ
6Nに比して大容量のトランジスタ4N,5Nで構成さ
れており、その初期電流駆動能力は大であるが、第2の
回路中にはゲートとドレインとが相互に接続された第2
のNチャネルトランジスタ5Nが含まれているため、出
力端子10の電圧が低下したとき該第2のトランジスタ
5Nはゲート・ソース間の閾値電圧VTH近くで急激に遮
断状態になり、そのため第2の回路の出力特性は曲線2
07のようになる。従って、第1の回路と第2の回路と
の並列接続からなるLレベル出力駆動回路K3の総合の
出力特性は曲線208のようになる。Hレベル出力駆動
回路K4についても、第1の回路、第2の回路はそれぞ
れ図9の曲線206、曲線207と同様な出力特性を示
し、総合の出力特性は曲線208と同様な特性を示す。

【0069】次に図8の出力駆動回路の動作を順を追っ
て説明する。

【0070】 入力端子11が“L”のとき。

【0071】Pチャネルトランジスタ4P,6Pがオ
ン、Nチャネルトランジスタ4N,6Nはオフで、出力
端子10はHレベルである。出力端子10のHレベルに
よりPチャネルトランジスタ5Pはオフである。従っ
て、Lレベル出力駆動回路K3及びHレベル出力駆動回
路K4の各第2の回路は共にオフで、出力端子10は上
記のようにPチャネルトランジスタ6Pがオン、Nチャ
ネルトランジスタ6NがオフであることによりHレベル
に保たれている。

【0072】 入力端子11が“L”から“H”に変
化するとき。

【0073】第1および第3のNチャネルトランジスタ
4N,6Nは直ちにオンになる。このとき、出力端子1
0は未だHレベルにあって、第2のNチャネルトランジ
スタ5Nもオンである。このため、Lレベル出力駆動回
路K3は第1および第2の回路が共にオン状態で、Lレ
ベル出力駆動回路K3に流れる電流は図9の点X5から
特性曲線208上の点X6に急激に上昇し、大きな電流
駆動能力を発揮する。出力端子10のレベルが低下して
第2のNチャネルトランジスタ5Nの閾値電圧VTHに近
づくと、該第2のNチャネルトランジスタ5Nは急激に
オフ状態になり、このため点X7から点X8にかけては
Lレベル出力駆動回路K3は実質的に第3のNチャネル
トランジスタ6Nからなる第1の回路のみとなる。従っ
て、点X7〜点X8の間ではLレベル出力駆動回路のオ
ン抵抗RONは実質的に第1の回路のみによって決定さ
れ、上記オン抵抗RONが低くなり過ぎるのを防止して、
出力端子10の出力電圧波形にリンギングが発生するの
を抑圧することができる。

【0074】 入力端子11が“H”のとき。

【0075】Nチャネルトランジスタ4N,6Nはオ
ン、Pチャネルトランジスタ4P,6Pはオフで、出力
端子10はLレベルである。出力端子10のLレベルに
より、Nチャネルトランジスタ5Nはオフである。この
ときオン状態にあるのはLレベル出力駆動回路K3のN
チャネルトランジスタ6Nによって構成される第1の回
路のみで、これによって出力端子10はLレベルに保た
れる。

【0076】 入力端子11が“H”から“L”に変
化するとき。

【0077】上記と同じプロセスを経て最初はHレベ
ル出力駆動回路K4の第1及び第2の回路がともにオン
して大きな電流駆動能力をもって負荷を駆動し、最終的
にはPチャネルトランジスタ6Pによって構成される第
1の回路のみがオンになり、出力端子10はHレベルに
なる。この場合も、上記と同様に遷移期間の終了時点近
くでは、Hレベル出力駆動回路K4のオン抵抗RONはオ
ン状態の第3のPチャネルトランジスタ6Pによって構
成される第1の回路のみのオン抵抗により決定され、該
Hレベル出力駆動回路K4のオン抵抗RONが小さくなり
過ぎるのを防止して、リンギングが発生するのを抑圧す
ることができる。

【0078】図5は出力駆動回路K1,K2に図56と
同じ大きさのインダクタンス310、キャパシタンス3
20を有する負荷を接続した場合の出力電圧波形のシミ
ュレーションを示す。図5から明らかなように、リンギ
ングはほぼ完全に抑圧されていることが判る。しかし、
インダクタンスの値Lとキャパシタンスの値Cを変えた
ものを負荷として用いると、図2に示したように、リン
ギングが生じる場合がある。

【0079】次に、この発明の出力駆動回路の第3の例
を図10について説明する。図10は、MOSトランジ
スタ出力駆動回路の回路図である。Lレベル出力駆動回
路K5として図8に示したこの発明の第1の実施例にお
けるLレベル出力駆動回路K3と同様な第1〜第3のN
チャネルトランジスタ7N〜9Nからなるものを使用
し、Hレベル出力駆動回路K6として従来の出力駆動回
路と同様な1個のPチャネルトランジスタ7Pを使用し
たものである。この実施例においても、Nチャネルトラ
ンジスタ7Nと8Nの位置を入れ換えてもよい。

【0080】論理回路では、出力電圧波形の立下がり、
または立上がりのいずれか一方だけの動作速度が特に速
いことが要求される場合、あるいは立下がり時に生ずる
リンギング、立上がり時に生ずるリンギングのいずれか
一方のみが問題になる場合がある。

【0081】図10の例は、出力端子12の出力電圧が
LレベルからHレベルに変化するときの動作速度は重要
でなく、またこのとき生ずるリンギングはそれ程問題に
ならないが、出力電圧がHレベルからLレベルに変化す
るときの動作速度が速いことが要求され、しかもこのと
き生ずるリンギングを抑える必要のあるような適用例に
おいて特に有効である。

【0082】MOSトランジスタ出力駆動回路の適用例
によっては、Hレベル出力駆動回路として図1の出力回
路における第1〜第3のPチャネルトランジスタ4P〜
6PからなるHレベル出力駆動回路K4を使用し、Lレ
ベル出力駆動回路として従来の出力駆動回路と同様な1
個のNチャネルトランジスタからなるものを使用しても
よい。この場合もPチャネルトランジスタ4Pと5Pに
相当するトランジスタの位置を入れ換えてもよい。

【0083】次に、図11はこの発明の出力駆動回路の
第4の例のオープンドレイン形出力駆動回路を示す回路
図である。この例では、出力端子10と接地された電源
端子8との間に図8の第2の例における第1〜第3のN
チャネルトランジスタ4N〜6NからなるLレベル出力
駆動回路K3に相当するLレベル出力駆動回路K7で、
入力端子11が“H”のとき出力端子10はLレベルに
なり、入力端子11が“L”のとき、出力端子12は高
インピーダンス(フローティング状態)になる。この例
においても、入力端子11が“L”から“H”になると
き、出力端子10は急速にLレベルに駆動され、しかも
出力電圧波形にリンギングが発生するのが抑圧される。
この例においてもトランジスタ10Nと11Nを入れ換
えても同等の効果が得られることは言う迄もない。

【0084】図12は図11の出力駆動回路の使用例を
示し、図11に示す出力駆動回路Ka1、Ka2、…K
anの各出力端子10を電圧降下手段7を介して出力端
子12に接続し、バスライン31を経て負荷抵抗29に
接続すると共に負荷用IC(例えばマイコン)30に接
続したものである。なお、抵抗29の一端は電圧VDD
出力する電源3に接続されている。この回路では、いず
れかの出力回路の出力端子12がLレベルになると、I
C30にLレベルが供給され、すべての出力駆動回路K
a1〜Kanの出力端子10が高インピーダンス(フロ
ーティング状態)のとき、抵抗29を介してIC30に
電源電圧VDD、つまりHレベルが供給されるものであ
る。因みに、図8および図10に示すような出力駆動回
路では、出力端子12にLレベルあるいはHレベルのい
ずれの出力電圧をも発生するので、図12のような使い
方はできない。

【0085】オープンドレイン形出駆動力回路として
は、出力端子10と電源3に接続した電源端子9との間
に図8の出力回路における第1〜第3のPチャネルトラ
ンジスタ4P〜6PからなるHレベル出力駆動回路K4
を設け、Lレベル出力駆動回路側をオープンにした使い
方も勿論可能である。この場合は入力端子が“L”のと
き出力端子はHレベルになり、入力端子が“H”のとき
は出力端子は高インピーダンス(フローティング状態)
になる。この例においても、第1のPチャネルトランジ
スタ4Pと第2のPチャネルトランジスタ5Pとを入れ
換えてもよい。

【0086】また、図13に、図8に示したこの発明の
MOSトランジスタ出力回路の使用例を示す。Lレベル
出力駆動回路K8およびHレベル出力駆動回路K9と入
力端子11との間に、電圧降下手段6を介して出力端子
12が高インピーダンス(フローティング状態)となる
ように制御する高インピーダンス制御用論理回路39を
設けたものである。

【0087】図13から明らかなように、高インピーダ
ンス制御回路39は、第1の入力が入力端子11に接続
され、出力がPチャネルトランジスタ8Pのゲートに接
続された出力否定アンド回路(ナンド相当)36と、第
1の入力が入力端子11に接続され、出力がNチャネル
トランジスタ16Nのゲートに接続された入力否定アン
ド回路(ノア相当)38と、制御入力端子35とアンド
回路36の第2の入力との間に接続されたインバータ3
7とからなる。アンド回路38の第2の入力は制御入力
端子35に直接接続されている。

【0088】図13のMOSトランジスタ出力回路の動
作を図14に例示する各部のレベルを参照して説明す
る。図14(a)は入力端子11に供給される入力信号
のレベル、図14(b)は制御入力端子35に供給され
る制御信号CSを示す。図14(c)は点P1 のレベル
を示し、/CSである。これによって、点P2 、点P3
のレベルは図14(d)、図14(e)に示すようにな
る。点P2 、点P3 が共に“H”のt0 〜t1 、t3
4 の間は出力端子12はLレベルになり、点P2 、点
3 が共に“L”のt1 〜t2 の間は出力端子12はH
レベルになるが、制御入力端子15に供給される制御信
号CSが“H”のt2 〜t3 の間は、点P2 のレベルは
“H”、点P3 のレベルは“L”で、Lレベル出力駆動
回路K8、Hレベル出力駆動回路K9は共にオフにな
り、出力端子12は高インピーダンス(フローティング
状態)になる。従って、制御入力端子15に供給される
制御信号CSによって出力端子12の状態を制御するこ
とができる。

【0089】図13のMOSトランジスタ出力回路も入
力信号の変化に伴って出力信号がLレベルからHレベ
ル、あるいはHレベルからLレベルに変化するときの駆
動速度は極めて速く、しかも変化終了近くでは出力回路
のオン抵抗RONが小さくなり過ぎるのを防止し、リンギ
ングの発生を抑圧することができる。この出力回路にお
いてもNチャネルトランジスタ16Nと17Nの入れ換
え、Pチャネルトランジスタ8Pと9Pの入れ換えが可
能である。

【0090】次に、図15はこの発明の出力駆動回路の
第5の例のMOSトランジスタ出力駆動回路の回路図で
ある。Lレベル出力駆動回路K10として図3に示した
この発明の第1実施例におけるLレベル出力駆動回路K
1と同様な第1〜第3のNチャネルトランジスタ19N
〜21Nからなるものを使用し、Hレベル出力駆動回路
K11として従来の出力駆動回路と同様な1個のPチャ
ネルトランジスタ11Pを使用したものである。

【0091】論理回路では、出力電圧波形の立下がり、
または立上がりのいずれか一方だけの動作速度が特に速
いことが要求される場合、あるいは立下がり時に生ずる
リンギング、立上がり時に生ずるリンギングのいずれか
一方のみが問題になる場合がある。

【0092】図15に示す出力駆動回路の第5の例は、
出力端子の出力電圧がLレベルからHレベルに変化する
ときの動作速度は重要でなく、またこのとき生ずるリン
ギングはそれ程問題にならないが、出力電圧がHレベル
からLレベルに変化するときの動作速度が速いことが要
求され、しかもこのとき生ずるリンギングを抑える必要
のあるような適用例において特に有効である。

【0093】MOSトランジスタ出力回路の適用例によ
っては、Hレベル出力駆動回路として図3の出力回路に
おける第1〜第3のPチャネルトランジスタ1P〜3P
からなるHレベル出力駆動回路K2を使用し、Lレベル
出力駆動回路として従来の出力駆動回路と同様な1個の
Nチャネルトランジスタからなるものを使用してもよ
い。

【0094】次に、図16はこの発明の出力駆動回路の
第6の例のMOSトランジスタ出力駆動回路の回路図で
ある。Lレベル出力駆動回路K12として図3に示すこ
の発明の第1実施例における3個のNチャネルトランジ
スタ1N〜3NからなるLレベル出力回路K1を使用
し、Hレベル出力駆動回路K13として、ソースが電圧
DDが印加された電源端子9に接続され、ドレインが出
力端子10に接続され、ゲートが入力端子11に接続さ
れたPチャネルトランジスタ12Pと、入力が入力端子
11に接続されたインバータ45と、ソースが出力端子
10に接続され、ドレインが電源端子9に接続され、ゲ
ートが上記インバータ45の出力に接続されたNチャネ
ルトランジスタ25Nとからなる回路を使用している。

【0095】図16のLレベル出力駆動回路K13の動
作は図3の出力回路のそれと同様である。入力端子11
のレベルが“H”から“L”になると、Nチャネルトラ
ンジスタ22N,24Nはオフになり、Pチャネルトラ
ンジスタは12Pはオンになる。また、インバータ45
によってNチャネルトランジスタ25Nのゲートに
“H”が印加されるから、該Nチャネルトランジスタ2
5Nもオンになる。これによって出力端子10はHレベ
ルになる。

【0096】この場合、Nチャネルトランジスタ25N
はソースホロワとして動作し、その出力電圧−出力電流
特性は図17の曲線207に示すようになり、ゲート閾
値電圧VTH近くで遮断状態になる。また、Pチャネルト
ランジスタ12Pの出力電圧−出力電流特性は曲線20
6に示すように出力端子10の電圧が0Vになると電流
駆動能力がなくなる。従って、Hレベル出力駆動回路K
13の総合の出力電圧−出力電流特性は点線の曲線20
8に示すようになる。特性曲線208から明らかなよう
に、このHレベル出力駆動回路K13はLレベル出力駆
動回路K12と同様に急速駆動、リンギング抑圧作用が
得られる。

【0097】次に、図18はこの発明の出力駆動回路の
第7の例のMOSトランジスタ出力駆動回路の回路図で
ある。図18の出力駆動回路は、所謂オープンドレイン
形出力駆動回路を示す。この例では、出力端子10と接
地された電源端子8との間に図3に示した第1実施例に
おける第1〜第3のNチャネルトランジスタ1N〜3N
からなるLレベル出力駆動回路K1と同様のLレベル出
力駆動回路K14を使用したもので、入力端子11が
“H”のとき出力端子12はLレベルになり、入力端子
11が“L”のとき、出力端子12は高インピーダンス
(フローティング状態)になる。この例においても、入
力端子11が“L”から“H”になるとき、出力端子1
0は急速にLレベルに駆動され、しかも出力電圧波形に
リンギングが発生するのが抑圧される。

【0098】また、図19は図18に示した出力駆動回
路を含む出力回路の使用例を示し、図18に示す出力駆
動回路Kb1、Kb2、…Kbnの各出力端子10を電
圧降下手段7を介して出力端子12に接続し、バスライ
ン46を経て負荷抵抗49に接続すると共に負荷用IC
(例えばマイコン)48に接続したものである。なお、
抵抗49の一端は電位VDDを出力する電源3に接続され
ている。この回路では、いずれかの出力回路の出力端子
12がLレベルになると、IC48にLレベルが供給さ
れ、すべての出力駆動回路Kb1〜Kbnの出力端子1
0が高インピーダンス(フローティング状態)のとき、
抵抗49を介してIC48に電源電位VDD、つまりHレ
ベルが供給されるものである。因みに、図3および図1
5、図16に示すような出力駆動回路では、出力端子1
2にLレベルあるいはHレベルのいずれか一方の出力電
圧を発生するので、図19のような使い方はできない。

【0099】オープンドレイン形出駆動力回路として
は、出力端子10と電源3に接続した電源端子9との間
に図3の出力回路における第1〜第3のPチャネルトラ
ンジスタ1P〜3PからなるHレベル出力駆動回路K2
を設け、Lレベル出力駆動回路側をオープンにした使い
方も勿論可能である。この場合は入力端子がLレベルの
とき出力端子はHレベルになり、入力端子が“H”のと
きは、出力端子は高インピーダンス(フローティング状
態)になる。

【0100】また、図20は図3に示すこの発明のMO
Sトランジスタ出力回路の使用例を示す図で、図20に
おけるLレベル出力駆動回路K1およびHレベル出力駆
動回路K2に相当するLレベル出力駆動回路K15およ
びHレベル出力回路K16と入力端子11との間に、電
圧降下手段6を介して出力端子12を高インピーダンス
(フローティング状態)とする高インピーダンス制御用
論理回路50を設けたものである。

【0101】図20から明らかなように、高インピーダ
ンス制御回路50は、第1の入力が入力端子11に接続
され、出力がPチャネルトランジスタ13Pのゲートに
接続された出力否定アンド回路(ナンド相当)52と、
第1の入力が入力端子11に接続され、出力がNチャネ
ルトランジスタ32Nのゲートに接続された入力否定ア
ンド回路(ノア相当)54と、制御入力端子51とアン
ド回路52の第2の入力との間に接続されたインバータ
53とからなる。アンド回路54の第2の入力は制御入
力端子51に直接接続されている。

【0102】図20のMOSトランジスタ出力回路の動
作を図14に例示する各部のレベルを参照して説明す
る。図14(a)は入力端子11に供給される入力信号
のレベル、図14(b)は制御入力端子51に供給され
る制御信号CSを示す。図14(c)は点P1 のレベル
を示し、/CSである。これによって、点P2 、点P3
のレベルは図14(d)、図14(e)に示すようにな
る。点P2 、点P3 が共に“H”のt0 〜t1 、t3
4 の間は出力端子12は“L”、点P2 、点P3 が共
に“L”のt1 〜t2 の間は出力端子12は“H”にな
るが、制御入力端子15に供給される制御信号CSが
“H”のt2 〜t3 の間は、点P2 のレベルは“H”、
点P3 のレベルは“L”で、Lレベル出力駆動回路K1
5、Hレベル出力駆動回路K16は共にオフになり、出
力端子12は高インピーダンス(フローティング状態)
になる。従って、制御入力端子51に供給される制御信
号CSによって出力端子12の状態を制御することがで
きる。

【0103】図20のMOSトランジスタ出力回路も入
力信号の変化に伴って出力信号が“L”から“H”ある
いは“H”から“L”に変化するときの駆動速度は極め
て速く、しかも変化終了近くでは出力回路のオン抵抗R
ONが小さくなり過ぎるのを防止し、リンギングの発生を
抑圧することができる。

【0104】次に、図21はこの発明の出力駆動回路第
8の例を示す回路図である。図において、図54に示し
た従来回路との相違点は、第1,第2のバッファ回路6
0,61を新たに設けたことである。第1のバッファ回
路60はNチャネルMOSトランジスタ37Nと並列に
接続され、第2のバッファ回路61はPチャネルMOS
トランジスタ17Pと並列に接続されている。

【0105】第1のバッファ回路60は、NチャネルM
OSトランジスタ35N及びNチャネルMOSトランジ
スタ36Nより成る。NチャネルMOSトランジスタ3
5Nは、ゲートが入力端子11に、ドレインが出力端子
10に各々接続されている。NチャネルMOSトランジ
スタ36Nは、ゲートが出力端子10に、ドレインがN
チャネルMOSトランジスタ35Nのソースに、ソース
が接地された電源端子8に各々接続されている。

【0106】第2のバッファ回路61は、PチャネルM
OSトランジスタ16P及びNチャネルMOSトランジ
スタ38Nより成る。PチャネルMOSトランジスタ1
6Pは、ゲートが入力端子11に、ソースが電圧VDD
出力する電源3に各々接続されている。NチャネルMO
Sトランジスタ38Nは、ゲートが電源端子9に、ドレ
インがPチャネルMOSトランジスタ16Pのドレイン
に、ソースが出力端子10に各々接続されている。その
他の構成は従来回路と同様である。

【0107】まず、第1のバッファ回路60の動作につ
いて説明する。今、入力端子11に“L”が入力されて
いるとする。このとき、PチャネルMOSトランジスタ
16P,17Pがオンし、NチャネルMOSトランジス
タ37N,35Nがオフしており、出力端子10にはH
レベル、すなわち電圧VDDが出力され、負荷容量132
が充電される。なお、このとき、NチャネルMOSトラ
ンジスタ38Nはオフし、NチャネルMOSトランジス
タ36Nはオンしている。

【0108】次に、入力端子11への入力レベルが
“L”から“H”に変化したとすると、それまでオフ状
態にあったNチャネルMOSトランジスタ35N,37
Nがオンし、同時にPチャネルMOSトランジスタ16
P,17Pがオフする。今まで、Hレベルに充電されて
いた負荷容量320の電荷は、インダクタンス310,
NチャネルMOSトランジスタ37N,35N,36N
を介して放電され、出力端子10のレベルはLレベルに
向けて低下していく。出力端子10のレベルが十分高い
うちはNチャネルMOSトランジスタ36Nがオンして
いるので、放電はNチャネルMOSトランジスタ37N
及び第1のバッファ回路60を介して行われるが、出力
端子10のレベルがNチャネルMOSトランジスタ36
Nのしきい値電圧V1 以下になるとNチャネルMOSト
ランジスタ36Nがオフし、放電はNチャネルMOSト
ランジスタ37Nのみによって行われる。

【0109】ところで、NチャネルMOSトランジスタ
37Nの出力の電圧−電流特性は図22の曲線209
で、また第1のバッファ回路60の電圧−電流特性は同
図の曲線210で示されるように設定されている。すな
わちNチャネルMOSトランジスタ37Nの出力電流I
0 の最大値は、第1のバッファ回路60のそれよりも小
さく設定されている。また、NチャネルMOSトランジ
スタ36Nは、出力端子10のレベルがそのしきい値電
圧V1 以下になるとオフする。よって、図21の出力回
路において、NチャネルMOSトランジスタ37Nと第
1のバッファ回路60とを合わせた電圧−電流特性は同
図曲線211に示すようになる。

【0110】入力レベルが“L”から“H”に変化する
場合、NチャネルMOSトランジスタ37Nと第1のバ
ッファ回路60とが働くが、この場合動作点は図22中
で矢印に沿って動く。すなわち出力端子10が比較的高
レベルにあるうちは大きな電流駆動能力を有するが、出
力レベルが小さくなりV1 に近づくと電流駆動能力が小
さくなり、出力回路のオン抵抗値RON(数2参照)が小
さくなりすぎるのを防止する。このため数2に示すQ値
が大きくなりすぎることが防止できリンギングを抑制す
ることができる。

【0111】次に、第2のバッファ回路61の動作につ
いて説明する。今、入力端子11に“H”が入力されて
いるとする。このとき、PチャネルMOSトランジスタ
17P,16Pがオフし、NチャネルMOSトランジス
タ35N,37Nがオンしており、出力端子10にはL
レベル、すなわち電圧0Vが出力され、負荷容量132
が放電される。なお、このときNチャネルMOSトラン
ジスタ36Nがオフし、NチャネルMOSトランジスタ
38Nがオンしている。

【0112】次に、入力端子11への入力レベルが
“H”から“L”に変化すると、それまでオフ状態にあ
ったPチャネルMOSトランジスタ16P,17Pがオ
ンし、同時にNチャネルMOSトランジスタ35N,3
7Nがオフする。今まで放電されていた負荷容量320
は、インダクタンス310,PチャネルMOSトランジ
スタ16P,17P,NチャネルMOSトランジスタ3
8Nを介して充電され、出力端子10のレベルはHレベ
ルに向けて上昇していく。出力端子10のレベルが十分
低いうちはNチャネルMOSトランジスタ38Nがオン
しているので、充電はPチャネルMOSトランジスタ1
7P及び第2のバッファ回路61を介して行われるが、
出力端子10のレベルが上昇し、NチャネルMOSトラ
ンジスタ38Nのゲート・ソース間電圧がNチャネルM
OSトランジスタ38Nのしきい値電圧V2 以下になる
とNチャネルMOSトランジスタ38Nがオフし、充電
はPチャネルMOSトランジスタ17Pのみによって行
われる。

【0113】ところで、PチャネルMOSトランジスタ
17Pの電圧−電流特性は図23の曲線212で、また
第2のバッファ回路61の電圧−電流特性は同図の曲線
213で示されるように設定されている。すなわち、P
チャネルMOSトランジスタ17Pの出力電流I0 の最
大値は第2のバッファ回路61のそれよりも小さく設定
されている。またNチャネルMOSトランジスタ38N
は、出力端子10のレベルが上昇し、ゲート・ソース間
電圧がそのしきい値電圧V2 以下になるとオフする。よ
って、図21の出力回路において、PチャネルMOSト
ランジスタ17Pと第2のバッファ回路61とを合わせ
た電圧−電流特性は同図曲線214で示すようになる。

【0114】入力レベルが“H”から“L”に変化する
場合、PチャネルMOSトランジスタ17Pと第2のバ
ッファ回路61とが働くが、この場合の動作点は図23
中の矢印に沿って動く。すなわち出力端子10のレベル
が比較的低レベルにあるうちは大きな電流駆動能力を有
するが、出力レベルが大きくなり、NチャネルMOSト
ランジスタ38Nのゲート・ソース間電圧がNチャネル
MOSトランジスタ38Nのしきい値電圧V2 に近づく
と電流駆動能力が小さくなり、出力回路のオン抵抗値R
ONが小さくなりすぎるのを防止する。このため、数2に
示すQ値が大きくなりすぎることが防止でき、リンギン
グを抑制することができる。

【0115】そして、図21に示した出力駆動回路の出
力電圧波形のシュミレーション結果は、第1実施例の出
力駆動回路の出力信号波形を示す図5と同様になり、リ
ンギングが生じない。

【0116】図24は図21に示した出力駆動回路を用
いたこの発明の出力回路の使用例を示す図で、出力駆動
回路の第8の例では高インピーダンス制御機能付きの出
力回路に図21に示した出力駆動回路を適用している。
図において、入力否定アンド回路(ノア相当)73,出
力否定アンド回路(ナンド相当)74及びインバータ7
5は高インピーダンス制御用の論理素子である。入力端
子11,70への入力レベルの組合せにより、出力端子
12の出力レベルがHレベル,Lレベル及び高インピー
ダンス状態の三つの状態になる。

【0117】なお、出力駆動回路の第8の例では、MO
Sトランジスタトランジスタを用いた場合について説明
したが、バイポーラトランジスタを用いても同様の効果
を奏する。また、第8の例では第1,第2のバッファ回
路60,61両方を備えた場合について説明したが、ど
ちらか一方を備えた場合でも、出力のHレベルからLレ
ベルへの変化時あるいはLレベルからHレベルへの変化
時のどちらか一方のリンギングを抑制することができ
る。

【0118】次に、この発明の出力駆動回路の第9の例
について図25を用いて説明する。図25にインバータ
として作用するこの発明のMOSトランジスタ出力駆動
回路の回路図を示す。同図で、ゲートが入力端子11に
接続され、ドレインが出力端子10に接続され、ソース
が接地された電源端子8に接続された第1のNチャネル
トランジスタ43Nと、ゲートがインバータ80の出力
接続され、ソースが出力端子10に接続され、ドレイン
が接地された所謂ソースホロワ形の第2のPチャネルト
ランジスタ21Pとにより出力端子10にLレベルを出
力するLレベル出力駆動回路を構成している。またゲー
トが入力端子11に接続され、ドレインが出力端子10
に接続され、ソースが電源3の電圧VDDに設定された電
源端子9に接続された第1のPチャネルトランジスタ2
0Pと、ゲートがインバータ80の出力に接続され、ソ
ースが出力端子10に接続され、ドレインが電源端子9
に接続されたソースホロワ形の第2のNチャネルトラン
ジスタ44Nとにより出力端子10にHレベルを出力す
るHレベル出力駆動回路を構成している。インバータ8
0の入力端は入力端子11に接続されている。

【0119】Lレベル出力駆動回路のソースホロワとし
て接続された第2のPチャネルトランジスタ21Pのチ
ャンネル幅/チャンネル長比はソース接地の第1のNチ
ャネルトランジスタ43Nのそれの2倍以上となるよう
に各トランジスタが構成されている。同様にHレベル出
力駆動回路のソースホロワとして接続された第2のNチ
ャネルトランジスタ44Nのチャンネル幅/チャンネル
長比はソース接地の第1のPチャネルトランジスタ20
Pのそれの2倍以上となるように各トランジスタが構成
されている。

【0120】トランジスタ43Nと21PとからなるL
レベル出力駆動回路を例にとってその出力電圧−出力電
流特性を図26を参照して説明する。同図において、曲
線215はNチャネルトランジスタ43Nの出力特性を
示す。曲線215は、このトランジスタ43Nのチャン
ネル幅/チャンネル長比が小さく、オン時の電流が小さ
く内部抵抗がかなり大きいことを示している。一方、P
チャネルトランジスタ21Pは上記のようにチャンネル
幅/チャンネル長比が大きく、従って電流容量が大き
く、電流駆動能力は極めて大であるが、ソースホロワと
して動作するため、出力電圧が低下してゲート・ソース
間閾値電圧VTHに近づくと急激に遮断状態になり、その
出力特性は曲線217で示すようになる。よって、トラ
ンジスタ43Nと21Pとの並列接続からなるLレベル
出力駆動回路の総合の出力特性は曲線218で示すよう
になる。トランジスタ20Pと44NとからなるHレベ
ル出力駆動回路についても、トランジスタ20Pは曲線
215と同様出力特性を示し、トランジスタ44Nは曲
線217と同様な出力特性を示し、総合の出力特性を曲
線218と同様になる。

【0121】次に図25の出力駆動回路の動作を順を追
って説明する。

【0122】 入力端子11が“L”のとき。

【0123】第1のPチャネルトランジスタ20Pがオ
ン。第1のNチャネルトランジスタ43Nはオフ。ま
た、インバータ80の作用により第2のPチャネルトラ
ンジスタ21Pのゲートは“H”になり、該第2のPチ
ャネルトランジスタ21Pもオフになる。これによっ
て、出力端子10はHレベルになる。このとき、第2の
Nチャネルトランジスタ44Nのゲートは“H”になる
が、出力端子10がHレベルであるため、そのソースは
Hレベルで、該トランジスタ44Nのゲート−ソース間
電圧は閾値以下で、このトランジスタ44Nはオフであ
る。

【0124】 入力端子11が“L”から“H”に変
化したとき。

【0125】第2のNチャネルトランジスタ43Nと第
2のPチャネルトランジスタ21Pが共にオンになり、
動作点は図26の点X10から特性曲線218上の点X
11に急激に上昇し、大きな電流駆動能力を発揮する。
出力端子10のレベルが低下して0Vに近づき、点X1
2近くに達すると、トランジスタ21Pのゲート・ソー
ス間電圧は閾値以下になって、該トランジスタ21Pは
オフになる。このため、点X12から点X13にかけて
はLレベル出力駆動回路のオン抵抗RONはRON -1を示す
傾きθ4で表すように実質的にトランジスタ43Nのオ
ン抵抗RONになり、Lレベル出力駆動回路のオン抵抗R
ONが小さくなり過ぎるのを防止して、出力端子10の出
力電圧波形にリンギングが発生するのを抑圧することが
できる。

【0126】 入力端子11が“H”のとき。

【0127】第1のNチャネルトランジスタ43Nのみ
がオンで、出力端子10はLレベルに維持される。な
お、第2のPチャネルトランジスタ21Pのゲートには
インバータ80の反転動作により“L”が印加される
が、該トランジスタ21Pのソースには出力端子10の
Hレベルが供給されて、そのゲート・ソース間電圧は閾
値以下になるから、このトランジスタ21Pはオフであ
る。

【0128】 入力端子11が“H”から“L”に変
化するとき。

【0129】上記と同じプロセスを経て、最初はHレ
ベル出力駆動回路の第1のPチャネルトランジスタ20
Pと第2のNチャネルトランジスタ44Nとが同時にオ
ンして大きな電流駆動能力をもって負荷を駆動し、最終
的にはPチャネルトランジスタ20Pのみがオンにな
り、出力端子10はHレベルになる。この場合も、上記
と同様に遷移期間の終了時点近くでは、Hレベル出力駆
動回路はオン状態の第1のPチャネルトランジスタ20
Pのみのオン抵抗になり、該Hレベル出力駆動回路のオ
ン抵抗RONが小さくなり過ぎるのを防止して、リンギン
グが発生するのを抑圧することができる。

【0130】そして、出力端子10に図56と同じ大き
さの値L、Cを有するインダクタンスとキャパシタンス
からなる負荷を接続した場合の出力電圧波形のシミュレ
ーションは、前記の第1実施例と同様に図5のようにな
る。図5から明らかなように、リンギングははほぼ完全
に抑圧されることが判る。

【0131】第9例の出力駆動回路では、1個のインバ
ータ80を使用しているが、第2のPチャネルトランジ
スタ21P、第2のNチャネルトランジスタ44Nの各
ゲートを各別のインバータを経て入力端子11に接続し
てもよい。

【0132】次に、図27はこの発明の出力駆動回路の
第10の例のMOSトランジスタ出力駆動回路である。
Lレベル出力駆動回路として図25の出力駆動回路と同
様なNチャネルトランジスタ45Nと、チャンネル幅/
チャンネル長比が上記Nチャネルトランジスタ45Nの
それの2倍以上のPチャネルトランジスタ23Pと、イ
ンバータ21とからなるものを使用し、Hレベル出力駆
動回路として図54に示す従来の出力駆動回路と同様な
1個のPチャネルトランジスタ22Pのみからなるもの
を使用したものである。論理回路の場合、出力電圧波形
の立下がり、または立上がりのいずれか一方だけの動作
速度が特に速いことが要求される場合、あるいは立下が
り時に生ずるリンギング、立上がり時に生ずるリンギン
グのいずれか一方のみが問題になることがある。

【0133】図27の実施例は、出力端子10の出力電
圧がLレベルからHレベルに変化するときの動作速度は
重要でなく、またこのとき生ずるリンギングはそれ程問
題にならないが、出力電圧がHレベルからLレベルに変
化するときの動作速度が速いことが要求され、しかもこ
のとき生ずるリンギングを抑える必要のあるような適用
例において特に有効である。

【0134】MOSトランジスタ出力駆動回路の適用例
によっては、Hレベル出力駆動回路として図25の出力
駆動回路における第1のPチャネルトランジスタ22
P、第2のNチャネルトランジスタ44Nおよびインバ
ータ80からなるHレベル出力駆動回路を使用し、Lレ
ベル出力駆動回路として従来の出力駆動回路と同様な1
個のNチャネルトランジスタ45Nのみからなるものを
使用してもよい。

【0135】次に、図28はこの発明の第12実施例の
出力回路におけるMOSトランジスタ出力駆動回路の所
謂オープンドレイン形出力回路を示す回路図である。第
12実施例では、出力端子10と接地された電源端子8
との間に図25の出力駆動回路のLレベル出力駆動回路
と同様なNチャネルトランジスタ46Nと、チャンネル
幅/チャンネル長比がNチャネルトランジスタ46Nの
それの2倍以上のPチャネルトランジスタ24Pと、イ
ンバータ90とからなるLレベル出力駆動回路を使用し
たもので、入力端子11が“H”のとき出力端子10は
Hレベルになり、入力端子11が“L”のとき、出力端
子10は高インピーダンス(フローティング状態)にな
る。この実施例においても、入力端子11が“L”から
“H”になるとき、出力端子10は急速にLレベルに駆
動され、しかも出力電圧波形にリンギングが発生するこ
とはない。

【0136】図29は図28の出力駆動回路の使用例を
示し、図28に示す出力駆動回路Kc1,Kc2…Kc
nの各出力端子10を電圧降下手段7を介して出力端子
12に接続し、バスライン100を経て負荷抵抗96に
接続すると共にIC(例えばマイコン)99に接続した
ものである。なお、抵抗96の一端は電圧VDDを発生す
る電源3に接続されている。この回路では、いずれかの
出力回路の出力端子12がLレベルになると、IC99
にLレベルが供給され、すべての出力駆動回路Kc1…
Kcnの出力端子が高インピーダンス(フローティング
状態)のとき、抵抗96を介してIC99に電圧VDD
つまりHレベルが供給されるものである。因みに、図2
5および図27に示す出力駆動回路では、出力端子10
にLレベルあるいはHレベルのいずれか一方の出力電圧
を発生するので、図29のような使い方はできない。

【0137】オープンドレイン形出力駆動回路として
は、出力端子10と電源電圧VDDに設定された電源端子
9との間に図25の出力駆動回路におけるPチャネルト
ランジスタ20Pと、チャンネル幅/チャンネル長比が
Pチャネルトランジスタ20Pのそれの2倍以上のNチ
ャネルトランジスタ44Nと、インバータ80とからな
るHレベル出力駆動回路を設け、Lレベル出力駆動回路
側をオープンにした使い方も勿論可能である。この場合
は入力端子が“L”のとき、出力端子はHレベルにな
り、入力端子が“H”のときは、出力端子は高インピー
ダンス(フローティング状態)になる。

【0138】また、図30は図25に示す出力駆動回路
を用いたこの発明のMOSトランジスタ出力回路の使用
例を示す図で、Lレベル出力駆動回路およびHレベル出
力駆動回路と入力端子11との間に、出力端子12を高
インピーダンス(フローティング状態)とする高インピ
ーダンス制御用論理回路102を設けたものである。こ
こでは、第2のPチャネルトランジスタ27P、第2の
Nチャネルトランジスタ49Nの各ゲートにそれぞれイ
ンバータ109,110が接続されている。

【0139】図30から明らかなように、高インピーダ
ンス制御回路102は、第1の入力が入力端子11に接
続され、出力が第1のPチャネルトランジスタ26Pの
ゲートに接続され且つインバータ109を経て第2のN
チャネルトランジスタ49Nのゲートに接続された出力
否定アンド回路(ナンド相当)104と、第1の入力が
入力端子11に接続され、出力がNチャネルトランジス
タ48Nのゲートに接続され且つインバータ110を経
て第2のPチャネルトランジスタ27Pのゲートに接続
された入力否定アンド回路(ノア相当)103と、制御
入力端子101とアンド回路104の第2の入力との間
に接続されたインバータ105とからなる。アンド回路
103の第2の入力は制御入力端子101に直接接続さ
れている。

【0140】図30のMOSトランジスタ出力回路の動
作を図14に例示する各部のレベルを参照して説明す
る。図14(a)は入力端子11に供給される入力信号
のレベル、図14(b)は制御入力端子15に供給され
る制御信号CSを示す。図14(c)は点P1 のレベル
を示し、/CSである。これによって、点P2 、点P3
のレベルは図14(d)、図14(e)に示すようにな
る。点P2 、点P3 が共に“H”のt0 〜t1 、t3
4 の間は出力端子12はLレベル、点P2 、P 3 が共
に“L”のt1 〜t2 の間は出力端子12はHレベルに
なるが、制御入力端子101に供給される制御信号CS
が“H”のt2 〜t3 の間は、点P2 のレベルは
“H”、点P3 のレベルは“L”で、Lレベル出力駆動
回路、Hレベル出力駆動回路は共にオフになり、出力端
子12は高インピーダンス(フローティング状態)にな
る。従って、制御入力端子101に供給される制御信号
CSのレベルによって出力端子12の状態を制御するこ
とができる。

【0141】図30のMOSトランジスタ出力回路も入
力信号の変化に伴って出力信号がLレベルからHレベ
ル、あるいはHレベルからLレベルに変化するときの駆
動速度は極めて速く、しかも変化終了近くでは出力駆動
回路のオン抵抗RONが小さくなり過ぎるのが防止され、
リンギングの発生を抑圧することができる。

【0142】次に、図31は、この発明の出力駆動回路
の第12の例を示す回路図である。この例はいわゆるオ
ープンドレイン回路であり、出力端子12には抵抗を介
して論理レベルのHレベルに対応する電圧VDDを発生す
る電源3に接続されるのが通常である。但し、ここでは
説明を簡単にするため抵抗を省いて考える。出力駆動回
路K17と出力駆動回路K18とは出力端子10とアー
ス接地2の間において並列に接続され、また入力端子1
1において共通に接続される。

【0143】出力駆動回路K17は、そのゲートに入力
端子11を接続するNチャネルMOSトランジスタ50
Nと、そのソースに接地された電源端子8を、そのドレ
インにトランジスタ50Nのソースを、そのゲートに出
力端子10及びトランジスタ50Nのドレインを、それ
ぞれ接続するNチャネルMOSトランジスタ51Nとか
ら構成されている。

【0144】出力駆動回路K18は、その入力端に入力
端子11を接続するインバータ115と、そのゲートに
入力端子11を、そのソースに電源端子8を、そのドレ
インに出力端子10をそれぞれ接続するNチャネルMO
Sトランジスタ52Nと、そのゲートにインバータ11
5の出力端を、そのソースに出力端子10を、そのドレ
インに電源端子8をそれぞれ接続するPチャネルMOS
トランジスタ28Pとから構成されている。トランジス
タ52N,28Pはいわゆるトランスミッションゲート
を構成する。

【0145】第12の例の出力駆動回路の動作について
説明する前に、出力駆動回路K17と出力駆動回路K1
8の動作について説明する。

【0146】まず出力駆動回路K17において出力端子
11の電圧が0V(以下、電圧VSSという。)である場
合(論理レベルがLレベル)にはトランジスタ50Nは
オフ状態にある。よってトランジスタ50Nのドレイン
がHレベルに対応する電圧VDDであってトランジスタ5
1Nはオン状態にあっても、トランジスタ50Nがオフ
状態にあるため、出力駆動回路K17に電流は流れな
い。

【0147】ここで入力端子11の電圧が電圧VDDに上
昇すると、トランジスタ50Nもオン状態となり、トラ
ンジスタ50N,51Nを通って電流が流れ、出力端子
10の電圧(以下「出力電圧VO 」)は低下してゆく。
従ってトランジスタ51Nのゲート電圧も低下してゆ
き、ある閾値以下になるとトランジスタ51Nはオフ状
態となる。トランジスタ50Nはオン状態にあるが、ト
ランジスタ51Nがオフ状態となるので、出力駆動回路
K17の電流駆動能力は急激に低下する。このような電
流駆動能力の変化を図32の曲線219に示した。

【0148】一方、出力駆動回路K18ではトランスミ
ッションゲートを構成するトランジスタ52N,28P
の電流駆動能力を、トランジスタ50N,51Nのそれ
よりも低く設計する。インバータ115により入力端子
11の電圧はトランジスタ52N,28Pのそれぞれに
相補的に伝えられる。即ち入力端子11の電圧が“H”
にあるときのみ、出力駆動回路K18は抵抗体として動
作し、入力端子11の電圧が“L”にあるときには絶縁
体として働く。従ってその電流駆動能力は出力電圧VO
にほぼ比例することとなり、その様子は図32の曲線2
20に示されるようになる。

【0149】即ち、出力電圧VO が電圧VDD付近にある
場合には出力駆動回路K17よりも電流駆動能力が低
く、出力電圧VO が電圧VSS付近にある場合には出力駆
動回路K17よりも電流駆動能力が高くなり、換言すれ
ばオン抵抗RONが増大することとなる。このことは、曲
線219と曲線220が交点XP を有することで示され
る。

【0150】次に図31の出力回路の動作を順を追って
説明する。

【0151】まず入力端子11が“L”のときには、ト
ランジスタ50N,52N,28Pはオフ状態で、出力
端子10はHレベル(電圧VDD)にある。従って、出力
駆動回路K17、出力駆動回路K18は共に電流を流さ
ず、出力電圧VO は電圧VDDに保たれている(図32の
点X14)。

【0152】次に入力端子11の論理レベルが“L”か
ら“H”に変化するとき、トランジスタ50N,52
N,28Pは直ちにオンになる。このとき、出力電圧V
O は電圧VDDに等しく、トランジスタ51Nもオン状態
にある。このため、図31の出力回路は出力駆動回路K
17および出力回路K18が共にオン状態となるので、
出力端子10から流れる出力電流IO は図32の点X1
4から点X15へと急激に上昇し、大きな電流駆動能力
を以て出力電圧VO を低下させる(点X15から点X1
6)。

【0153】しかし出力電圧VO がトランジスタ51N
の閾値電圧に近付くと、トランジスタ51Nは急激にオ
フ状態になり、このため点X16から点X17にかけて
は実質的にトランジスタ52N、28Pからなる出力駆
動回路K18のみが出力電流IO を駆動する。従って、
この領域では出力回路のオン抵抗RONは実質的に出力駆
動回路K18のみによって決定され、オン抵抗RONが低
くなり過ぎるのを防止して、出力端子10の出力電圧波
形にリンギングが発生するのを抑制することができる。

【0154】なお、出力駆動回路K18において、出力
電圧VO の大小に拘らずほぼ等しいオン抵抗RONを示す
のは、トランジスタ52N,28Pが互いに相補的な特
性を有するからである。出力端子11の論理レベルがH
レベルのとき、トランジスタ52Nのゲートには電圧V
DDが、トランジスタ28Pのゲートにはインバータ11
5の働きにより、電圧VSSがそれぞれ印加され、トラン
ジスタ52N,28P付近の出力回路は図33のように
書ける。このとき、トランジスタ52Nのソース・ドレ
イン間に印加される電位差はVSS=0から、出力電圧V
O に等しい。そして出力電流IO がトランジスタ52N
に分流する様子は曲線223に示されるように出力電圧
O の低下に伴って単調に減少するが、その変化量、即
ち曲線223の傾きは増加する。

【0155】一方、トランジスタ28Pのソース・ドレ
イン間にも出力電圧VO に等しい電位差が印加され、出
力電流IO がトランジスタ28Pにも分流するが、その
傾きは曲線222に示されるように、出力電圧VO の低
下に伴って低下する。従って出力電流IO 全体として
は、出力電圧VO にほぼ比例した値となり、オン抵抗R
ONは殆ど変化しない。

【0156】上述したように出力回路のオン抵抗R
ONは、出力電圧VO に対する電流駆動能力、即ち出力電
流IO の値を示す曲線の傾きの逆数として考えることが
できる。即ち図55で示したと同じである。一般にNチ
ャネルMOSトランジスタは、前述の如くソース・ドレ
イン間の電位差が低下する程その電流駆動能力が急に低
下する。従って図54に示したような従来の出力回路で
全体の電流駆動能力を高めようとすると、その特性は図
55の曲線202に示すようになり、曲線201の傾き
θ1と比較して、その傾きθ2は大きくなる。

【0157】即ちそのオン抵抗R2 が小さくなって出力
波形にリンギングが生じ易くなるのである。図31に示
した出力駆動回路では出力電圧VO が、電圧VDDから電
圧VSSへと変動する際、出力電圧VO が電圧VDD付近に
ある場合には、比較的大きい電流駆動能力を以て、また
出力電圧VO が電圧VSS付近にある場合には、出力電圧
O の変動に対する依存性が比較的小さい電流駆動能力
を以て出力電流IO を流すので、波形の立ち下がり時間
を殆ど悪化させずにリンギングを抑制することができ
る。そしてそのような電流駆動能力を実現するために、
この発明では比較的大きな減少率で単調に減少する電流
駆動能力を有する第2の回路(図31における出力駆動
回路K17)と、比較的小さな減少率で単調に減少する
電流駆動能力を有する第1の回路(図31における出力
駆動回路K18)とを並列に接続したのである。

【0158】ここで第1の回路としては上記のような電
流駆動能力を有するものであれば他の回路例えばオン抵
抗の高いトランジスタによって構成される回路でも良
い。しかし図31に示す出力駆動回路K18のようなト
ランスミッションゲートを構成するものであればインピ
ーダンス整合の点でなお望ましい。

【0159】出力回路に接続する負荷が伝送路等の分布
定数素子である場合には、負荷と出力回路とのインピー
ダンス整合が問題となる。図34は出力回路のオン抵抗
を終端抵抗Rtermと考えた場合の負荷LDを接続した様
子を示す図である。負荷LDが特性インピーダンスZL
を有している時、出力回路での反射係数ρは次のように
表わされる。

【0160】

【数3】

【0161】一般にこの反射係数ρの値はその絶対値を
1/3程度以下に押さえることが望ましい。そこでこの
条件を満足する出力回路のオン抵抗Rtermを求めると、
数4より、特性インピーダンスZL の1/2以上2倍以
下の値であればよいことがわかる。

【0162】

【数4】

【0163】出力電圧VO の値に対して直線性のよい電
流駆動能力を有するトランスミッションゲートを用いる
ことで、負荷LDの特性インピーダンスZL に対応して
上記の条件を満足するようなオン抵抗を有する出力回路
を容易に構成することができる。

【0164】出力駆動回路の第12の例として図31に
オープンドレイン回路を示したが、第13の例として図
35に示すようにPチャネルMOSトランジスタ30P
を電源3に接続した電源端子9と出力端子10の間に設
けることもできる。この例では出力電圧VO がHレベル
からLレベルに変動する際のリンギングは第12の例と
同様にして抑制できるが、LレベルからHレベルへと変
動する際は図54に示す従来の出力回路と同様に、その
リンギングを抑制することはできない。

【0165】論理レベルのいずれの方向への変動に対し
ても出力波形のリンギングを抑制する第14の例の出力
駆動回路の回路図を図36に示す。出力端子10を介し
て、電源VDDと電源VSSの間を出力駆動回路K21と出
力駆動回路K22が直列に、出力駆動回路K23と出力
駆動回路K24が直列に、それぞれ接続されている。出
力駆動回路K21及び出力駆動回路K23は第13,第
14実施例で示した出力駆動回路K17,K19及び出
力駆動回路K18,K20とそれぞれ同一のものであ
る。

【0166】また、出力駆動回路K22は出力駆動回路
K21と、出力駆動回路K24は出力駆動回路K23
と、それぞれ相補的に形成されている。つまり出力駆動
回路K22は、そのゲートに入力端子11を接続するP
チャネルMOSトランジスタ32Pと、そのソースに電
源端子9を、そのドレインにトランジスタ32Pのソー
スを、そのゲートに出力端子10及びトランジスタ32
Pのドレインを、それぞれ接続するNチャネルMOSト
ランジスタ33Pとから構成されている。また出力駆動
回路K24は、その入力端に入力端子11を接続するイ
ンバータ125と、そのゲートに入力端子11を、その
ソースに電源端子9を、そのドレインに出力端子10を
それぞれ接続するPチャネルMOSトランジスタ34P
と、そのゲートにインバータ125の出力端を、そのソ
ースに出力端子10を、そのドレインに電源端子9をそ
れぞれ接続するNチャネルMOSトランジスタ59Nと
から構成されている。トランジスタ34P,59Nはい
わゆるトランスミッションゲートを構成し、インバータ
125は出力駆動回路K23と共有している。

【0167】このように構成された出力駆動回路K2
2,出力駆動回路K24は、その動作もそれぞれ出力駆
動回路K21,出力駆動回路K23と相補的に行われ
る。

【0168】入力端子11の電圧が電圧VDD(論理レベ
ル“H”)にある場合、出力電圧VO は出力駆動回路K
21,出力駆動回路K23がオン状態にあるので電圧V
SS(Lレベル)にあり、トランジスタ33Pはオン状態
にある。しかしトランジスタ32Pはオフ状態であるの
で出力駆動回路K22には電流が流れず、従って、出力
電圧VO も電圧VSSに保たれる。

【0169】ここで、入力端子11の電圧が電圧V
SS(論理レベル“L”)に低下すると、出力駆動回路K
21,出力駆動回路K23は直ちにオフ状態となり、出
力電圧VO は出力駆動回路K22と出力駆動回路K24
の動作によって決定されることになる。

【0170】このとき出力駆動回路K22の電流駆動能
力は図37に示す曲線224のようになる。即ち出力電
圧VO が電圧VSSから電圧VDDへと変動し始める場合
(点X18から点X19)にはその電流駆動能力は大き
いが、出力電圧VO がトランジスタ33Pのしきい値よ
りも大きくなるとトランジスタ33Pがオフ状態となる
ので、電流駆動能力は急激に低下する(点X20)。

【0171】一方、出力駆動回路K24の電流駆動能力
は、出力駆動回路K18と同様、出力電圧VO に対して
線型に変動する(図37の曲線225)。即ち出力電圧
Oが電圧VSS付近にある場合には出力駆動回路K22
よりも電流駆動能力が低いが、電圧VDD付近にある場合
には出力駆動回路K22よりも電流駆動能力が大きくな
り、換言すれば、出力回路のオン抵抗RONが増大するこ
とになる。このことは、曲線224と曲線225が交点
P を有することで示される。

【0172】従って、図36に示す出力回路の動作は図
32に示したものと相補的であり、図37に示すように
なる。即ち出力電圧VO の上昇に伴って電流駆動能力は
X18,X19,X20,X21と変化してゆく。この
ため、第13実施例と類似の作用により出力波形のオー
バーシュートは低減する。つまり出力駆動回路K21、
出力駆動回路K22、出力駆動回路K23、出力駆動回
路K24を設けることにより、第1実施例と同様、図5
に示すように出力波形のリンギングはオーバーシュー
ト、アンダーシュートの両方が共に抑制される。

【0173】このように電源VSS,VDDの両方に、それ
ぞれ出力駆動回路K21、出力駆動回路K22を設けた
場合には、第12,第13の例の場合と比較してさらに
他の効果を有する。

【0174】図38の実線波形は入力端子11の電圧が
電圧VSSから電圧VDDへと変動する様子を示す。ここで
示されるように、実際の電圧の変動は理想的なステップ
状ではなく、ランプ状となる。

【0175】一方、図54に示すような従来の出力回路
では、トランジスタ100Pとトランジスタ100Nの
ゲートが共通して入力端子11に接続されている。従っ
てトランジスタ100P,100Nが同時にオン状態と
なる時があり、図10の貫通電流η1 に示すような電流
がトランジスタ100P,100Nを流れ不要な電力消
費がなされてしまう。

【0176】図36に示すような出力駆動回路K21、
出力駆動回路K22においては、出力電圧VO が入力端
子11の電圧の変動の後遅延して変動し(図10の一点
鎖線)、出力電圧VO によってトランジスタ57N,3
3Pが駆動されているのでトランジスタ32Pと33P
との両方(同様にトランジスタ57Nと58Nの両方)
を電流が流れうる時間は短い。従ってトランジスタ57
N,58N,32P,33Pを貫通する電流は図38の
貫通電流η2 で示されるようにわずかなものとなる。即
ち不要な電力消費を防げるという効果がある。

【0177】図39は発明の出力駆動回路の第15の例
を示す回路図である。第14の例における出力駆動回路
K21のかわりに出力駆動回路K25を、出力駆動回路
K22のかわりに出力回路K81を、それぞれ設けてい
る。

【0178】出力駆動回路K25は、そのゲートに入力
端子11を、そのソースに電源端子8を、それぞれ接続
するNチャネルMOSトランジスタ62Nと、そのソー
スにトランジスタ62Nのドレインを、そのゲートにそ
のドレイン及び出力端子10を、それぞれ接続するNチ
ャネルMOSトランジスタ61Nとから構成されてい
る。出力回路K81は、出力駆動回路K25と相補的に
形成されている。即ち、そのゲートに入力端子11を、
そのソースに電源端子9を、それぞれ接続するPチャネ
ルMOSトランジスタ37Pと、そのソースにトランジ
スタ37Pのドレインを、そのゲートにそのドレイン及
び出力端子10を、それぞれ接続するPチャネルMOS
トランジスタ36Pとから構成されている。

【0179】出力駆動回路K25は、第14の例におけ
る出力駆動回路K21の中で直列に接続されているトラ
ンジスタ57Nと58Nの位置が電源端子8及び出力端
子10との間で入れ替わっただけであり、出力駆動回路
K21と同一の動作を行う。出力駆動回路K26におい
ても同様にして第14の例における出力駆動回路K22
と同一の動作を行う。従って第15の例も第14の例と
同じ効果を奏する。

【0180】図40はこの発明の出力駆動回路の第16
の例を示す回路図である。第14の例における出力駆動
回路K21のかわりに出力駆動回路K29を、出力駆動
回路K22のかわりに出力駆動回路K30を、それぞれ
設ける。

【0181】出力駆動回路K29は、そのゲートに入力
端子11を、そのドレインに出力端子10を、それぞれ
接続するNチャネルMOSトランジスタ65Nと、その
ソースに電源端子8を、そのゲートにドレイン及びトラ
ンジスタ65Nのソースを、それぞれ接続するNチャネ
ルMOSトランジスタ66Nとから構成されている。

【0182】出力駆動回路K30は、出力駆動回路K2
9と相補的に形成されている。即ち、そのゲートに入力
端子11を、そのドレインに出力端子10を、それぞれ
接続するPチャネルMOSトランジスタ40Pと、その
ソースに電源端子9を、そのゲートにそのドレイン及び
トランジスタ40Pのソースを、それぞれ接続するPチ
ャネルMOSトランジスタ41Pとから構成されてい
る。

【0183】出力駆動回路K29においてトランジスタ
66Nは、トランジスタ65Nがオン状態にある場合
に、そのゲートに出力電圧VO が印加されて、第14の
例における出力駆動回路K21と同様の動作をする。一
方、トランジスタ65Nがオフ状態にある場合には、ト
ランジスタ66Nの動作は出力電圧VO に影響を与えな
い。従って結果的には出力駆動回路K29も、出力駆動
回路K21と同様の効果を奏することになる。

【0184】出力駆動回路K30においても第15実施
例における出力駆動回路K22と同様の効果を奏し、結
局第16の例も第14の例と同じ効果を奏することにな
る。

【0185】図41は出力駆動回路の第17の例の回路
図を示したものであり、いわゆるスリーステートタイプ
インバータ回路を構成したものである。入力端子11か
らの信号がもう1つの入力端子140からの信号によっ
てインバータ143、ゲート141、142を用いて制
御される以外は、図36に示す第14の例と同様の構成
となっている。なお、この場合には出力駆動回路K36
は出力駆動回路K35とインバータ144を共有できな
いため、独自でインバータ145を備えている。

【0186】入力端子140の論理レベルが“L”のと
き、入力端子11の論理レベルはゲート141、142
によって反転され、それぞれ出力駆動回路K33、出力
駆動回路K34に入力される。この後第14の例と同様
にしてリンギングが抑制されるが、第14の例とは逆に
入力端子11と同じ極性の論理レベルの電圧が出力端子
10に出力される。

【0187】一方、入力端子140の論理レベルが
“H”のとき、ゲート141,142はそれぞれ
“L”,“H”を出力し、入力端子11の論理レベルに
かかわらず、トランジスタ44P,69Nを共にオフ状
態にするため、出力端子10の電圧は「第3の状態」即
ち高インピーダンス状態となる。

【0188】このように、この発明においては種々の出
力回路においてその出力端子の出力波形のリンギングを
抑制することができる。

【0189】次に、図42は、この発明の出力駆動回路
の第18の例を示す回路図である。図42に示す出力駆
動回路は、Lレベルを出力する。図42を参照して、こ
の出力駆動回路は、第1のNチャネルトランジスタ73
N、第2のNチャネルトランジスタ74Nおよび第3の
Nチャネルトランジスタ75Nを備える。第1のNチャ
ネルトランジスタ73Nは、そのゲートは入力端子11
に接続され、そのドレインは出力端子10に接続され、
そのソースが第2のNチャネルトランジスタ74Nのド
レインおよびゲートと第3のNチャネルトランジスタ7
5Nのドレインに共通に接続される。第2のNチャネル
トランジスタ74Nはそのゲートがそのドレインに接続
され、接地された電源端子8にそのソースが接続され
る。第3のNチャネルトランジスタ75Nは、そのゲー
トが電圧VDDを発生する電源3に結合され、そのソース
が電源端子8に接続される。第1のNチャネルトランジ
スタ73Nと第2のNチャネルトランジスタ74Nと
は、高速化のために大きな電流駆動能力を有する。第3
のNチャネルトランジスタ75Nは、そのオン抵抗値が
出力端子10に接続される配線や負荷などのインピーダ
ンスに整合される。

【0190】図43は、図42に示した出力駆動回路の
出力電圧−出力電流特性を示す図である。図43を参照
して、横軸は出力電圧VO 、縦軸は出力電流IO であ
る。曲線228は、第1のNチャネルトランジスタ73
Nのチャネルに流れる電流であり、出力端子10には、
この電流が流れる。曲線227は、第2のNチャネルト
ランジスタ74Nのチャネルに流れる電流である。曲線
226は、第3のNチャネルトランジスタ75Nのチャ
ネルに流れる電流である。点X22および点X23は、
HレベルからLレベルへの反転開始時点であり、点X2
4は第2のNチャネルトランジスタ74Nにスイッチオ
フ時点であり、点X25は出力反転の終了時点である。

【0191】次に図42ないし図43に示した出力駆動
回路の動作の説明する。

【0192】まず、入力信号が“H”になると、第1の
Nチャネルトランジスタ73Nがオンし、出力端子10
と第2のNチャネルトランジスタ74Nおよび第3のN
チャネルトランジスタ75Nのドレインとが接続状態と
なる。第2のNチャネルトランジスタ74Nは、そのゲ
ートとそのドレインとが共通に接続されているので、第
1のNチャネルトランジスタ73Nのドレイン電圧に応
答してオンする。第3のNチャネルトランジスタ75N
は常時オンしており、点X23から点X24への時点で
は、曲線228で示される電流が第1のNチャネルトラ
ンジスタ73Nのチャネルに流れる。この電流は第2の
Nチャネルトランジスタ74Nと第3のNチャネルトラ
ンジスタ75Nとに分流され、第2のNチャネルトラン
ジスタ74Nのチャネルには、曲線227で示される電
流が流れ、第3のNチャネルトランジスタ75Nのチャ
ネルには曲線226で示される電流が流れる。

【0193】出力信号の電圧は第2のNチャネルトラン
ジスタ74Nのしきい値電圧VTHに降下すると(点X2
4の時点)、第2のNチャネルトランジスタ74Nはス
イッチオフし、第1のNチャネルトランジスタ73Nか
らの電流は第3のNチャネルトランジスタ75Nのチャ
ネルにのみ流れる。

【0194】点X24の時点から点X25への時点で
は、電流は第3のNチャネルトランジスタ75Nのオン
抵抗により制限され、出力信号の立下がりは緩やかにな
る。

【0195】すなわち点X23から点X24への時点ま
では、大きな電流駆動能力をもつ第1および第2のNチ
ャネルトランジスタにより、負荷を駆動することによ
り、出力信号のレベルを急速に降下させ、点X24から
点X25への時点では、第3のNチャネルトランジスタ
75Nのオン抵抗によって出力信号のレベル変化を緩や
かにしている。それによって、出力信号にリンギングが
発生するのを抑制することができる。

【0196】また、期待する論理レベル(この場合はL
レベル)の付近では、出力駆動回路の抵抗は第3のNチ
ャネルトランジスタ75Nのオン抵抗により決定される
ので、負荷が伝送線路の場合には、インピーダンス整合
による反射の防止を容易に行うことができる。なお、出
力回路のオン抵抗は負荷の特性インピーダンスの2倍以
下ないし半分以上の範囲が適切である。このような範囲
に設定すると、反射係数は0.33以下になる。

【0197】なお、図42の実施例では、Lレベル出力
駆動回路について示したが、図42に示した導電形式を
変更し、かつ電圧および電流の特性を逆にすることによ
り、Hレベル出力駆動回路を構成することができる。

【0198】また、図42に示した第3のNチャネルト
ランジスタ75Nに代えて抵抗を用いてもよい。

【0199】図44は、この発明の出力駆動回路の第1
9の例を示す回路図である。図44を参照して、この出
力駆動回路が図42の出力駆動回路と異なるところは、
第3のNチャネルトランジスタ75Nに代えて、抵抗1
50を用いていることである。抵抗150はその一端が
第2のNチャネルトランジスタ77Nのドレインに接続
され、その他端が接地される。抵抗150の抵抗値は、
出力回路の出力インピーダンスが負荷の特性インピーダ
ンスに整合する値、すなわち図42に示した第3のNチ
ャネルトランジスタ75Nのオン抵抗値と同じ値にされ
る。

【0200】図45は、図44に示した出力駆動回路の
出力電圧−出力電流特性を示す図である。図45を参照
して、曲線229は、抵抗150に流れる電流を示す。
その他の曲線230,231は、トランジスタ77N,
76Nを流れる電流を示す。曲線229は、抵抗150
の抵抗値が一定であるため直線になっている。

【0201】動作において第2のNチャネルトランジス
タ77Nがスイッチオフするまでは、図42の出力駆動
回路と同様に出力電流の大部分は電流駆動能力の大きい
第2のNチャネルトランジスタ77Nを通して流れる。
一方、第2のNチャネルトランジスタ77Nがオフした
後は、出力電流は抵抗150を流れるので、出力信号の
Lレベル付近では、抵抗150によって電流量が制限さ
れる。

【0202】したがって、この出力駆動回路は図42に
示した出力駆動回路と同様な作用効果を奏する。

【0203】しかしながら、半導体集積回路装置におい
ては、抵抗は一般にトランジスタよりも大きい面積を必
要とする。抵抗を設けることによる面積の拡大を防止す
るために図44の出力駆動回路を次のように形成する。

【0204】図46は、図44に示した出力駆動回路を
半導体基板上に形成した図である。図46に示す出力駆
動回路は、半導体基板Wと接地電位のコンタクト領域C
Aと、出力端子10のコンタクト領域CDと、第1のN
チャネルトランジスタ76NのゲートG1と、第2のN
チャネルトランジスタ77NのゲートG2と、拡散抵抗
RNと、ソース・ドレイン拡散領域Fと、コンタクトホ
ールCHと、コンタクトホールCH間を接続する配線2
2と、抵抗RNとゲートG2とを接続するための配線H
1とを含む。各ゲートG1およびG2の下にはチャネル
が形成される。各ゲートG1およびG2の両側に形成さ
れる拡散領域Fは、ソースおよびドレインとなる。コン
タクトホールCHは、第1のNチャネルトランジスタ7
6Nのソース領域と第2のNチャネルトランジスタ77
Nのゲートとに設けられ、互いのホール間はアルミニウ
ムなどの良導体による配線によって接続される。拡散抵
抗RNは、配線H1を介して第2のNチャネルトランジ
スタ2NのゲートG2に接続される。拡散抵抗RNは、
第1および第2のNチャネルトランジスタ76N,77
Nを構成する拡散領域に形成されるので、抵抗RNを設
けるための面積は僅かでよい。

【0205】図47は、図46に示した出力駆動回路の
変更例を示す図である。図47に示す出力駆動回路は図
46に示す出力駆動回路と異なるところは、配線H1に
代えて、拡散抵抗RNの領域に延在してゲートG2が設
けられていることである。このゲートG2による拡散抵
抗RNとゲートG2とを接続することができる。

【0206】図48は、この発明の出力駆動回路の第2
0の例を示す回路図である。図48に示す出力駆動回路
が図42に示す出力駆動回路と異なるところは、Hレベ
ル出力駆動回路が追加されていることである。Hレベル
出力駆動回路は、第1のPチャネルトランジスタ48
P、第2のPチャネルトランジスタ49Pおよび第3の
Pチャネルトランジスタ50Pを含む。第1のPチャネ
ルトランジスタ48Pは、そのゲートが第1のNチャネ
ルトランジスタ78Nのゲートと共に入力端子11に接
続され、そのドレインが第1のNチャネルトランジスタ
78Nのドレインと共に出力端子10に接続され、その
ソースが第2のPチャネルトランジスタ49Pおよび第
3のPチャネルトランジスタ50Pのドレインに共通に
接続される。第2のPチャネルトランジスタ49Pは、
そのゲートがそのドレインに接続され、電圧VDDを発生
する電源3に接続した電源端子9にそのソースが結合さ
れる。第3のPチャネルトランジスタP3はそのゲート
が接地され、電源端子9にそのソースが接続される。第
1のPチャネルトランジスタ48Pと第2のPチャネル
トランジスタ49Pとは、高速化のために大きい電流駆
動能力を有する。第3のPチャネルトランジスタ50P
のオン抵抗値は、出力回路の出力端子に接続される配線
や負荷などの特性インピーダンスに整合される。

【0207】すなわちHレベル出力駆動回路は、図42
に示したLレベル出力駆動回路と導電形式を異ならせか
つ電圧および電流の特性を逆にしたものである。したが
ってLレベル出力駆動回路とHレベル出力駆動回路とに
よって、HレベルからLレベルへの出力遷移とおよびそ
の逆の関係の出力遷移においてリンギングの発生を抑制
することができる。

【0208】図48に示した出力駆動回路の出力信号波
形は、第1実施例における図5と同様である。図5にお
ける負荷条件は図54の出力信号の得た場合と同様な条
件(インダクタンス、容量)である。

【0209】図49は、この発明の出力駆動回路の第2
1の例を示す回路図である。図49を参照して、この出
力駆動回路は図48に示す出力駆動回路と異なるところ
は、第1のNチャネルトランジスタ81Nと第2のNチ
ャネルトランジスタ82Nおよび第3のNチャネルトラ
ンジスタ83Nとの接続を相互に入れ換え、かつ第1の
Pチャネルトランジスタ51Pと第2および第3のPチ
ャネルトランジスタ52P,53Pとの接続を相互に入
れ換えていることである。この出力駆動回路も図48の
出力駆動回路と同様に出力端子10から電源端子8,9
に流れる電流は分流されるので、図48と同様な効果が
得られる。

【0210】次に、図50はこの発明の出力駆動回路の
第22の例を示す回路図である。図50を参照して、こ
の出力駆動回路が図48に示す出力駆動回路と異なると
ころは、第2のNチャネルトランジスタ79Nに代えて
Pチャネルトランジスタ55Pが設けられ、第2のPチ
ャネルトランジスタ49Pに代えてNチャネルトランジ
スタ85Nが設けられ、第3のNチャネルトランジスタ
80Nに代えて抵抗161が設けられ、第3のPチャネ
ルトランジスタに代えて抵抗160が設けられているこ
とである。Pチャネルトランジスタ55Pのゲートおよ
び拡散領域は、接地され、Nチャネルトランジスタ85
Nのゲートおよび拡散領域は、電源3に接続される。し
たがって、C−MOS集積回路装置に特有のラッチアッ
プ回路を駆動しない。このことを図51に示す断面図に
よってさらに詳細に説明する。

【0211】図51は、図50に示す出力駆動回路の一
部の断面図である。図51を参照して、Pチャネルトラ
ンジスタ55PとNチャネルトランジスタ85Nとによ
り、pnpトランジスタ173とnpnトランジスタ1
72とが寄生的に形成される。このため、C−MOS集
積回路装置に特有のラッチアップ回路ができる(図51
中の破線)。しかし、Nチャネルトランジスタ85Nの
拡散領域(N+ )は、電源3に結合され、Pチャネルト
ランジスタ55Nの拡散領域(P+ )は接地される。そ
のため、ラッチアップ回路を構成するpnpトランジス
タ173およびnpnトランジスタ172には、電流が
流れない。したがって、この出力駆動回路はラッチアッ
プを防止することができる。

【0212】なお、この例では抵抗160,161を設
けているが、これに代えてMOSトランジスタを設けて
もよい。

【0213】図52は、出力駆動回路の第23の例を示
す回路図である。図52を参照して、この出力駆動回路
が図48乃至図50に示した出力駆動回路と異なるとこ
ろは、Lレベル出力駆動回路にのみ図42に示した出力
駆動回路を設けていることである。この出力駆動回路に
おいては、出力信号のLレベルにおいてのみリンギング
の発生を抑制できる。したがって、この出力駆動回路を
Hレベルの信号にリンギングが発生しても後動作しない
負荷などを駆動する場合に用いることができる。このよ
うにLレベル出力駆動回路およびHレベル出力駆動回路
は、独立に他の出力駆動回路と組合せることができる。

【0214】また、図52のPチャネルトランジスタ5
6Pを削除することによりオープンドレイン出力駆動回
路にすることもできる。

【0215】このようにこの発明の出力回路を構成する
出力駆動回路は相補型出力回路に止まらず、Nチャネル
MOS出力駆動回路やPチャネルMOS出力駆動回路に
も適用することができる。

【0216】また、図53は図48に示すこの発明のM
OSトランジスタ出力回路の使用例を示す図で、Lレベ
ル出力駆動回路およびHレベル出力駆動回路と入力端子
11との間に、出力端子10を高インピーダンス(フロ
ーティング状態)とする高インピーダンス制御用論理回
路180を設けたものである。

【0217】図53から明らかなように、高インピーダ
ンス制御回路180は、第1の入力が入力端子11に接
続され、出力が第1のPチャネルトランジスタ57Pの
ゲートに接続された出力否定アンド回路(ナンド相当)
183と、第1の入力が入力端子11に接続され、出力
がNチャネルトランジスタ89Nのゲートに接続された
入力否定アンド回路(ノア相当)182と、制御入力端
子180とアンド回路183の第2の入力との間に接続
されたインバータ184とからなる。アンド回路182
の第2の入力は制御入力端子180に直接接続されてい
る。

【0218】動作において、制御端子180に入力信号
“H”を与えると、アンド回路183は“H”の信号を
出力し、アンド回路182は“L”を出力する。そのた
め、第1のNチャネルトランジスタ89Nおよび第1の
Pチャネルトランジスタ57Pはオフ状態になる。それ
によって出力端子10は高インピーダンス状態になる。

【0219】制御端子180に、信号“L”が与えられ
た場合には、アンド回路182およびアンド回路183
が入力端子11に与えられる信号を第1のNチャネルト
ランジスタ89Nと第1のPチャネルトランジスタ57
Pのゲートに与える。

【0220】なお、図53に示す出力駆動回路は出力信
号を高インピーダンス状態にするための制御回路に接続
されたが、この制御回路に代えて、他の種類の制御回路
に接続することも可能である。

【0221】

【発明の効果】以上に説明したように、請求項1の発明
に係る出力回路によれば、出力端子から出力される出力
信号のレベルが第2の論理レベルから第1の論理レベル
へと変化する変動において、出力信号のレベルが前記第
2の論理レベル付近にある場合の変動に対する変化の割
合が、出力信号のレベルが第1の論理レベル付近にある
場合の変動に対する変化の割合より大きく、かつ変動に
対して単調に減少する電流駆動能力を有する出力駆動回
路を備えて構成され、この出力駆動回路は、第2の論理
レベル付近では大きな電流駆動能力を持ち、そして、出
力信号は第1の論理レベルに向かって急速に変化し、第
1の論理レベルに近づくと、出力駆動回路は、前記変動
に対してその電流駆動能力が減少する割合が小さくな
り、緩やかに電流駆動能力がなくなるので、負荷を高速
で駆動できると共に、出力回路に接続する負荷に係わら
ずリンギングを起こしにくくなるという効果があり、さ
らに、出力駆動回路と出力端子との間に接続された電圧
降下手段により、出力駆動回路が有する電流駆動能力の
前記変動に対する変化の割合を変えることができ、接続
する負荷に応じてリンギングを防止することができると
いう効果があると共に、出力特性を最適化することがで
き、インピーダンス不整合等による反射を抑え、不要輻
射の発生を防止することができるという効果がある。

【0222】請求項2の発明に係る出力回路の電圧降下
手段によれば、抵抗値を変えることができる抵抗手段を
備えて構成され、出力回路の出力特性を最適化し、また
出力回路に接続する負荷や出力回路の使用状態に応じ
て、電流駆動能力の変動に対する変化の割合を調整し、
出力回路に接続する負荷や出力回路の使用状態に適した
電流駆動能力の特性をもたせることができ、接続する負
荷に応じてリンギングを防止することができるという効
果があると共に、出力特性を最適化することができ、イ
ンピーダンス不整合等による反射を抑え、不要輻射の発
生を防止することができるという効果がある。

【0223】請求項3の発明に係る出力回路によれば、
抵抗の接続パターンを変えることにより抵抗値を容易に
変えることができる抵抗手段を備えて構成され、例えば
出力回路に接続される負荷に応じて、基板上に形成され
た複数の抵抗の接続パターンを変えることにより容易に
出力回路のオン抵抗を変化させ、接続する負荷に応じて
リンギングを容易に防止することができるという効果が
あると共に、出力特性を最適化することができ、インピ
ーダンス不整合等による反射を抑え、不要輻射の発生を
容易に防止することができるという効果がある。

【0224】請求項4の発明に係る出力回路によれば、
制御手段と、出力端子と出力駆動回路とを結ぶ複数の電
流経路に各々介挿され、抵抗として働く複数の素子と、
制御手段により接続または非接続の状態を制御でき、所
定の素子に直列に接続された少なくとも一つのスイッチ
とを備えて構成され、例えば出力回路に接続される負荷
に応じて、制御手段により各スイッチの接続と非接続を
制御して抵抗の接続パターンを変えることにより容易に
出力回路のオン抵抗を変化させ、接続する負荷に応じて
リンギングを容易に防止することができるという効果が
あると共に、出力特性を最適化することができ、インピ
ーダンス不整合等による反射を抑え、不要輻射の発生を
容易に防止することができるという効果がある。

【0225】請求項5の発明に係る出力回路によれば、
電圧降下手段の他端と電源端子との間に接続され、入力
信号によって制御されて、出力端子から出力される出力
信号のレベルが第2の論理レベルから第1の論理レベル
へと変動するにしたがってその電流駆動能力が単調に減
少し、かつ出力信号のレベルが第1の論理レベルに達し
たときにその電流駆動能力がゼロになる第1の回路と、
第1の回路に並列に接続され、入力信号によって制御さ
れて、出力信号のレベルが第2の論理レベルから第1の
論理レベルへと変動するにしたがってその電流駆動能力
が第1の回路より大きな減少率で単調に減少し、かつ出
力信号のレベルが第1の論理レベルに達する前にその電
流駆動能力がゼロになる第2の回路とり成る出力駆動回
路を備えて構成されているので、第1と第2の回路が並
列に接続され、電流駆動回路の電流駆動能力は第1及び
第2の回路のそれぞれの回路の電流駆動能力の和とな
り、第2の論理レベルの付近では、第1と第2の回路を
合わせた大きな電流駆動能力を持ち、負荷を高速で駆動
でき、第1の論理レベルに近づくと、第1の回路の電流
駆動能力だけになり、オン抵抗が小さくなりすぎるのを
防止してリンギングを起こしにくくする。さらに電圧降
下手段により、例えば出力回路に接続される負荷に応じ
て出力回路のオン抵抗を変化させ、接続する負荷に応じ
てリンギングを容易に防止することができるという効果
があると共に、出力特性を最適化することができ、イン
ピーダンス不整合等による反射を抑え、不要輻射の発生
を容易に防止することができるという効果がある。

【0226】請求項6の発明に係る出力回路によれば、
一端が出力端子に接続された電圧降下手段と、第1の電
源端子と電圧降下手段の他端との間に接続され、かつ入
力信号を制御信号として受けて、入力信号に応じて第1
の論理レベルの出力信号を出力端子から導出する第1の
出力駆動回路と、電圧降下手段の他端と第2の論理レベ
ルを有する第2の電源端子との間に接続され、かつ入力
信号を制御信号として受けて、入力信号に応じて第2の
論理レベルの出力信号を出力端子から導出する第2の出
力駆動回路とを備えて構成され、第1の出力駆動回路は
出力端子から出力される出力信号のレベルが第2の論理
レベルから第1の論理レベルへと変化する一方方向への
変動において、出力信号のレベルが第2の論理レベル付
近にある場合の一方方向への変動に対する変化の割合
が、出力信号のレベルが第1の論理レベル付近にある場
合の一方方向への変動に対する変化の割合より大きく、
かつ一方方向への変動に対して単調に減少する電流駆動
能力を有し、第2の出力駆動回路は出力端子から出力さ
れる出力信号のレベルが第1の論理レベルから第2の論
理レベルへと変化する他方方向への変動において、出力
信号のレベルが第1の論理レベル付近の電流駆動能力の
他方方向への変動に対する変化の割合が、出力信号のレ
ベルが第2の論理レベル付近の他方方向への変動に対す
る変化の割合より大きく、かつ他方方向への変動に対し
て単調に減少する電流駆動能力を有するので、第2の論
理レベル付近では大きな電流駆動能力を持ち、負荷を高
速で駆動でき、第1の論理レベルに近づくと、第1の出
力駆動回路は、その電流駆動能力が減少する割合が小さ
くなり、第1の論理レベルから第2の論理レベルへ移行
するときに、リンギングしにくくなる。また、第1の論
理レベル付近では大きな電流駆動能力を持ち、負荷を高
速で駆動でき、第2の論理レベルに近づくと、第2の出
力駆動回路は、その電流駆動能力が減少する割合が小さ
くなり、リンギングしにくくなる。すなわち、一方及び
他方方向の両方向への出力信号の変動に対して、その動
作を高速化できるとともにリンギングを起こしにくくす
ることができ、さらに電圧降下手段により、例えば出力
回路に接続される負荷に応じて出力回路のオン抵抗を変
化させ、接続する負荷に応じ、両方向への出力信号の変
動に対してリンギングを容易に防止することができると
いう効果があると共に、出力特性を最適化することがで
き、インピーダンス不整合等による反射を抑えて不要輻
射の発生を容易に防止することができるという効果があ
る。

【0227】請求項7の発明に係る出力回路によれば、
抵抗値を変えることができる抵抗手段を備えて構成さ
れ、出力回路の出力特性を最適化し、また出力回路に接
続する負荷や出力回路の使用状態に応じて、第1及び第
2の出力駆動回路の電流駆動能力の変動に対する変化の
割合を調整し、出力回路に接続する負荷や出力回路の使
用状態に適した電流駆動能力の特性をもたせることがで
き、接続する負荷に応じ、両方向への出力信号の変動に
対してリンギングを防止することができるという効果が
あると共に、出力特性を最適化することができ、インピ
ーダンス不整合等による反射を抑え、不要輻射の発生を
防止することができるという効果がある。

【0228】請求項8の発明に係る出力回路によれば、
第1の出力駆動回路が、電圧降下手段の他端と電源端子
との間に接続され、入力信号によって制御されて、出力
端子から出力される出力信号のレベルが一方方向への変
動にしたがってその電流駆動能力が単調に減少し、かつ
出力信号のレベルが第1の論理レベルに達したときにそ
の電流駆動能力がゼロになる第1の回路と、第1の回路
に並列に接続され、入力信号によって制御されて、出力
信号のレベルが一方方向への変動にしたがってその電流
駆動能力が第1の回路より大きな減少率で単調に減少
し、かつ出力信号のレベルが第1の論理レベルに達する
前にその電流駆動能力がゼロになる第2の回路とを備
え、第2の出力駆動回路が、電圧降下手段と第2の電源
端子との間に接続され、入力信号によって制御されて、
出力端子から出力される出力信号のレベルが他方方向へ
の変動にしたがってその電流駆動能力が単調に減少し、
かつ出力信号のレベルが第2の論理レベルに達したとき
にその電流駆動能力がゼロになる第3の回路と、第3の
回路に並列に接続され、入力信号によって制御されて、
出力信号のレベルが他方方向への変動にしたがってその
電流駆動能力が第3の回路より大きな減少率で単調に減
少し、かつ出力信号のレベルが第2の論理レベルに達す
る前にその電流駆動能力がゼロになる第4の回路とを備
えて構成され、第1と第2の回路が並列に接続され、第
1の電流駆動回路の電流駆動能力は第1及び第2の回路
のそれぞれの回路の電流駆動能力の和となり、第1の電
流駆動回路は、出力信号のレベルが第2の論理レベルか
ら第1の論理レベルへと変化する一方方向への変動にお
いて、第2の論理レベルの付近では、第1と第2の回路
を合わせた大きな電流駆動能力を持ち、第1の論理レベ
ルに近づくと第1の回路の電流駆動能力だけになり、オ
ン抵抗が小さくなりすぎるのを防ぐことができ、負荷を
高速で駆動できるとともに、リンギングを起こしにくく
なる。

【0229】同様に、第3と第4の回路が並列に接続さ
れ、第2の電流駆動回路の電流駆動能力は第3及び第4
の回路のそれぞれの回路の電流駆動能力の和となり、第
2の電流駆動回路は、出力信号のレベルが第1の論理レ
ベルから第2の論理レベルへと変化する他方方向への変
動において、第1の論理レベルの付近では、第3と第4
の回路を合わせた大きな電流駆動能力を持ち、第2の論
理レベルに近づくと第3の回路の電流駆動能力だけにな
り、オン抵抗が小さくなりすぎるのを防ぐことができ、
負荷を高速で駆動でき、リンギングを起こしにくくな
る。すなわち、第1及び第2の出力駆動回路により一方
及び他方方向の両方向への出力信号の変動に対してリン
ギングが起こりにくくなり、さらに第1及び第2の出力
駆動回路と出力端子との間に接続された電圧降下手段に
より、第1及び第2の出力駆動回路が有する電流駆動能
力の前記一方及び他方方向への変動に対する変化の割合
を変えることができ、接続する負荷に応じ、両方向への
出力信号の変動に対してリンギングを防止することがで
きるという効果があると共に、出力特性を最適化するこ
とができ、インピーダンス不整合等による反射を抑え、
不要輻射の発生を容易に防止することができるという効
果がある。

【0230】請求項9の発明に係る出力回路によれば、
出力駆動回路が、電圧降下手段の他端と電源端子との間
に接続され、入力信号によって制御されてスイッチング
する第1のスイッチング手段と、出力端子から第1のス
イッチング手段及び電圧降下手段を通して出力信号が与
えられ、出力信号のレベルが所定の値を越えるとスイッ
チオフする第2のスイッチング手段と、所望の抵抗値を
有し、第2のスイッチング手段に並列に接続される他の
電圧降下手段とを備えて構成されているので、出力信号
が所定レベルになるまでは、出力信号は電圧降下手段と
第2のスイッチング手段と他の電圧降下手段と第1のス
イッチング手段で構成される回路の電流駆動能力に従っ
て駆動され、出力信号が所定レベルを超えると、電圧降
下手段と第1のスイッチング手段と他の電圧降下手段の
抵抗値により電流が制限され、オン抵抗が小さくなりす
ぎることを防ぐことにより、負荷を高速で駆動すること
ができるとともにリンギングを起こしにくくなるという
効果がある。さらに電圧降下手段により、出力回路のオ
ン抵抗を調整することにより、例えば接続する負荷に応
じてリンギングを防止することができるという効果があ
り、また出力端子に接続される負荷の特性インピーダン
スに整合させることができ、反射係数を小さくして不要
輻射を防止することができるという効果がある。

【図面の簡単な説明】

【図1】この発明の第1実施例による出力回路を示す概
念図である。

【図2】この発明の第1実施例による出力回路の出力波
形図である。

【図3】第1実施例における出力駆動回路の回路図であ
る。

【図4】図3に示した出力駆動回路のLレベル出力時の
出力特性を示す図である。

【図5】図3の出力駆動回路によって得られる出力電圧
の変化の様子を示す図である。

【図6】この発明の第1実施例における電圧降下手段を
示す図である。

【図7】この発明の第2実施例による出力回路を示す図
である。

【図8】この発明の出力駆動回路の第2の例を示す回路
図である。

【図9】図8の駆動回路の動作を説明するための特性図
である。

【図10】この発明の出力駆動回路の第3の例を示す回
路図である。

【図11】この発明の出力駆動回路の第4の例を示す回
路図である。

【図12】図11に示した出力駆動回路を用いた出力回
路の使用態様を示す概略構成図である。

【図13】図8に示した出力駆動回路を用いた出力回路
の使用態様を示す回路図である。

【図14】図13の回路等の動作を説明する図である。

【図15】この発明の出力駆動回路の第5の例を示す回
路図である。

【図16】この発明の出力駆動回路の第6の例を示す回
路図である。

【図17】図16の出力駆動回路の動作を説明するため
の特性図である。

【図18】この発明の出力駆動回路の第7の例を示す回
路図である。

【図19】図18に示した出力駆動回路を用いた出力回
路の使用態様を示す概略構成図である。

【図20】図3に示した出力駆動回路を用いた出力回路
の使用態様を示す回路図である。

【図21】この発明に係る出力駆動回路の第8の例を示
す回路図である。

【図22】図21に示した出力駆動回路の動作を説明す
るための図である。

【図23】図21に示した出力駆動回路の動作を説明す
るための図である。

【図24】図21の出力駆動回路の使用例を示す回路図
である。

【図25】この発明の出力駆動回路の第9の例を示す回
路図である。

【図26】図25に示した出力駆動回路の動作を説明す
るための各トランジスタおよび出力回路の特性図であ
る。

【図27】この発明の出力駆動回路の第10の例を示す
回路図である。

【図28】この発明の出力駆動回路の第11の例を示す
回路図である。

【図29】図28に示した出力駆動回路を用いた出力回
路の使用態様を示す概略構成図である。

【図30】図25に示した出力駆動回路を用いた出力回
路の使用態様を示す回路図である。

【図31】この発明の出力駆動回路の第12の例を示す
回路図である。

【図32】図31に示した出力駆動回路の動作の説明図
である。

【図33】トランスミッションゲートの動作の説明図で
ある。

【図34】反射係数の説明図である。

【図35】この発明の出力駆動回路の第13の例を示す
回路図である。

【図36】この発明の出力駆動回路の第14の例を示す
回路図である。

【図37】図36に示した出力駆動回路の動作の説明図
である。

【図38】貫通電流の説明図である。

【図39】この発明の出力駆動回路の第15の例を示す
回路図である。

【図40】この発明の出力駆動回路の第16の例を示す
回路図である。

【図41】この発明の出力駆動回路の第17の例を示す
回路図である。

【図42】この発明の出力駆動回路の第18の例を示す
回路図である。

【図43】図42に示した出力駆動回路の出力電圧−出
力電流特性を示す図である。

【図44】この発明の出力駆動回路の第19の例を示す
回路図である。

【図45】図44に示した出力駆動回路の出力電圧−出
力電流特性を示す図である。

【図46】図45に示した出力駆動回路を半導体基板上
に形成した図である。

【図47】図46の出力駆動回路を半導体基板上に形成
した図である。

【図48】この発明の出力駆動回路の第20の例を示す
回路図である。

【図49】この発明の出力駆動回路の第21の例を示す
回路図である。

【図50】この発明の出力駆動回路の第22の例を示す
回路図である。

【図51】図50に示した出力駆動回路の一部の断面図
である。

【図52】この発明の出力駆動回路の第23の例を示す
回路図である。

【図53】図48に示した出力駆動回路の使用態様を示
す回路図である。

【図54】従来のCMOS出力回路図である。

【図55】従来の出力回路の出力電圧−出力電流特性図
である。

【図56】従来の出力回路の出力等価回路図である。

【図57】従来回路の出力波形図である。

【符号の説明】

2 接地 3 電源 5 出力駆動回路 6 電圧降下手段 8,9 電源端子 10 出力駆動回路の出力端子 11 入力端子 12 出力端子 1S〜nS 切替え手段 1r〜nr 抵抗 1P〜59P,100P PチャネルMOSトランジス
タ 1N〜91N,100N NチャネルMOSトランジス
タ K1〜K36 出力駆動回路

【手続補正書】

【提出日】平成5年1月27日

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】全文

【補正方法】変更

【補正内容】

【書類名】 明細書

【発明の名称】 出力回路

【特許請求の範囲】

【発明の詳細な説明】

【0001】

【産業上の利用分野】この発明は出力電圧波形のリンギ
ングを抑制することのできる出力回路に関し、特に出力
端子に接続される負荷容量と配線等のコンダクタンスや
インダクタンス等により生じる過渡応答特性及び出力回
路と負荷とのインピーダンス不整合等による電圧波形の
振動(リンギング及びオーバーシュート,アンダーシュ
ート)を抑圧する技術に関するものである。

【0002】

【従来の技術】近年、ディジタルデータの高速処理の要
求から、論理回路は一層の高速動作が要求されている。
従って、出力回路においても、大きな容量を有する負荷
を高速で駆動することが要求される。

【0003】しかし、大きな容量を負荷として接続した
出力回路を高速化した場合、負荷容量と配線等のインダ
クタンスで負荷側に共振回路が構成されているので、出
力回路がこの共振回路を励振することなり、出力回路
の出力波形にリンギングが生ずる。

【0004】また、出力回路の動作を高速化するに伴っ
て、出力回路に接続した負荷も単純なインダクタンスと
容量を有する集中定数素子として取扱える場合のみなら
ず、分布定数素子として考える必要が生じてくる。例え
ば、多層基板上の配線もマイクロストリップラインとし
て分布定数素子的に取扱わなければならなくなる。

【0005】従来のMOS型集積回路における出力回路
は、図54のように構成されており、図はCMOS出力
回路の一例を示している。図中、100NはLレベルを
出力するNチャネルトランジスタ、100PはHレベル
を出力するPチャネルトランジスタで、両トランジスタ
100P,100Nのゲートは入力端子11に、ドレイ
ンは出力端子12に、ソースはそれぞれ接地電位2と電
源3に接続さる。そして、両者のゲートに共通に接続
された入力端子11への入力信号により、相補的に駆動
される。即ち、入力端子11の入力信号がHのとき、ト
ランジスタ100Nが駆動される一方、トランジスタ
00Pは駆動されず、出力端子12の論理レベルはLレ
ベルとなり、逆の場合も同様にして出力端子12の論理
レベルはHレベルとなるように出力回路が構成されてい
る。

【0006】従来の出力回路で負荷を駆動する場合、高
速化するにはNチャネルトランジスタ100N及びPチ
ャネルトランジスタ100Pの電流駆動能力を大きくす
ればよく、例えばトランジスタ100P,100Nにお
いてチャネル長に対するチャネル幅の比を大きくするこ
とで実現できる。一般的には、トランジスタのチャネル
幅の寸法を大きくする。トランジスタの電流駆動能力を
単に大きくしただけの場合、出力端子12に接続される
負荷によっては出力波形にリンギングが発生するという
問題を生じる。

【0007】図55は、図54に示した出力回路に駆動
すべき負荷を接続した場合の出力回路及び負荷を示す簡
単なモデルによる等価回路である。等価回路はLレベル
を出力している状態を示している。Nチャネルトランジ
スタ100Nは電流源CSUとオン抵抗RONの並列接続
で表される。出力端子12にはイングクタンス310
(インダクタンスの値Lを持つ。)を通して、負荷容量
320(コンダクタンスの値Cを持つ。)が接続され
る。

【0008】インダクタンス310は、配線、プリント
基板上の銅箔による配線、集積回路のボンディングワイ
ヤ等による寄生インダクタンスである。

【0009】図55から明らかなように、負荷を含めた
出力回路は共振回路を構成することになる。

【0010】このモデルの等価回路が有する共振周波数
0 は数1で与えられる。

【0011】

【数1】

【0012】ここで2πf0 =ω0 とすると、共振周波
数f0 におけるQ値は数2で与えられる。

【0013】

【数2】

【0014】出力回路を高速化するために、出力トラン
ジスタの電流駆動能力を大きくすればする程、トランジ
スタのオン抵抗RONは小さくなる。このようにして、電
流駆動能力を大きくした場合の出力電圧−出力電流特性
を図56に示す。図56において、201は電流駆動能
力を大きくする前の特性を示し、θ1は電流駆動能力を
大きくする前のLレベル近くの出力回路のオン抵抗値の
逆数を示す傾きである。202は電流駆動能力を大きく
した場合の特性を示し、θ2は電流駆動能力を大きくし
た場合のLレベル近くの出力回路のオン抵抗値の逆数を
示す傾きである。図56から明らかなように、電流駆動
能力を大きくした場合には、オン抵抗(出力電圧/出力
電流)は小さくなる。また、Lレベル近くのオン抵抗も
小さくなる。オン抵抗が減少すると前述した数2から明
らかなように、Q値は高くなり、共振回路は出力信号の
急激な変化によって励振され、出力信号は振動し易くな
る。即ち、出力波形に、リンギング,オーバーシュー
ト,アンダーシュートを生じることになる。

【0015】また、出力波形のリンギングは負荷が伝送
線路のように分布定数素子として取扱うべき場合におい
ても、インピーダンス不整合によって生じることがあ
る。この場合には伝送線路において、リンギングがノイ
ズとなって論理回路システムの誤動作を招き、また不要
幅射と呼ばれる他の電子機器への妨害電波の一因ともな
る。

【0016】図57に出力波形のシミュレーション結果
によるリンギングの一例を示す。

【0017】

【発明が解決しようとする課題】従来のCMOS出力回
路は以上のように構成されており、高速化するために出
力トランジスタの電流駆動能力を大きくすると、その出
力波形にリンギング等を生じるという問題があった。

【0018】この発明は上記のような問題点を解消する
ためになされたもので、大きな容量負荷を高速で駆動す
ること及び負荷に応じて出力特性を変えることができ、
その出力波形にリンギング等が生じにくい出力回路を得
ることを目的とする。

【0019】

【課題を解決するための手段】第1の発明に係る出力回
路は、入力信号が入力される入力端子と、第1または第
2の論理レベルの出力信号が出力される出力端子と、前
記第1の論理レベルの電圧を与える電源端子と、一端が
前記出力端子に接続された電圧降下手段と、前記電源端
子と前記電圧降下手段の他端との間に接続され、かつ前
記入力信号を制御信号として受けて、前記入力信号に応
じて前記出力信号を前記出力端子から導出する出力駆動
回路とを備え、前記出力駆動回路は、前記出力端子から
出力される前記出力信号のレベルが前記第2の論理レベ
ルから前記第1の論理レベルへと変化する変動におい
て、前記出力信号のレベルが前記第2の論理レベル付近
にある場合の前記変動に対する変化の割合が、前記出力
信号のレベルが前記第1の論理レベル付近にある場合の
前記変動に対する変化の割合より大きく、かつ前記変動
に対して単調に減少する電流駆動能力を有する。

【0020】第2の発明に係る出力回路の前記電圧降下
手段は、抵抗値が可変である抵抗手段を含むように構成
されている。

【0021】第3の発明に係る出力回路の前記抵抗手段
が、基板上に形成された複数の抵抗の働きをする素子に
より構成され、該素子の接続パターンを変えることによ
り該抵抗手段の抵抗値を変化させることができるように
構成されている。

【0022】第4の発明に係る出力回路は、前記抵抗手
段が、制御手段と、前記出力端子と前記出力駆動回路と
を結ぶ複数の電流経路に各々介挿され、抵抗として働く
複数の素子と、所定の前記素子に各別に直列に接続さ
れ、前記制御手段により接続または非接続の状態を制御
できる少なくとも一つのスイッチとを備えて構成されて
いる。

【0023】第5の発明に係る出力回路は、前記出力駆
動回路が、前記電圧降下手段の前記他端と前記電源端子
との間に接続され、前記入力信号によって制御されて、
前記出力端子から出力される前記出力信号のレベルが前
記第2の論理レベルから前記第1の論理レベルへと変動
するにしたがってその電流駆動能力が単調に減少し、か
つ前記出力信号のレベルが前記第1の論理レベルに達し
たときにその電流駆動能力がゼロになる第1の回路と、
前記第1の回路に並列に接続され、前記入力信号によっ
て制御されて、前記出力信号のレベルが前記第2の論理
レベルから前記第1の論理レベルへと変動するにしたが
ってその電流駆動能力が前記第1の回路より大きな減少
率で単調に減少し、かつ前記出力信号のレベルが前記第
1の論理レベルに達する前にその電流駆動能力がゼロに
なる第2の回路とを備えて構成されている。

【0024】第6の発明に係る出力回路は、入力信号が
入力される入力端子と、第1または第2の論理レベルの
出力信号が出力される出力端子と、前記第1の論理レベ
ルの電圧を与える第1の電源端子と、一端が前記出力端
子に接続された電圧降下手段と、前記第2の論理レベル
の電圧を与える第2の電源端子と、前記第1の電源端子
と前記電圧降下手段の他端との間に接続され、かつ前記
入力信号を制御信号として受けて、前記入力信号に応じ
て前記第1の論理レベルの前記出力信号を前記出力端子
から導出する第1の出力駆動回路と、前記第2の電源端
子と前記電圧降下手段の前記他端との間に接続され、か
つ前記入力信号を制御信号として受けて、前記入力信号
に応じて前記第2の論理レベルの前記出力信号を前記出
力端子から導出する第2の出力駆動回路とを備え、前記
第1の出力駆動回路は前記出力端子から出力される前記
出力信号のレベルが前記第2の論理レベルから前記第1
の論理レベルへと変化する一方方向への変動において、
前記出力信号のレベルが前記第2の論理レベル付近にあ
る場合の前記一方方向への変動に対する変化の割合が、
前記出力信号のレベルが前記第1の論理レベル付近にあ
る場合の前記一方方向への変動に対する変化の割合より
大きく、かつ前記一方方向への変動に対して単調に減少
する電流駆動能力を有し、前記第2の出力駆動回路は前
記出力端子から出力される前記出力信号のレベルが第1
の論理レベルから前記第2の論理レベルへと変化する他
方方向への変動において、前記出力信号のレベルが前記
第1の論理レベル付近にある場合の前記他方方向への変
動に対する変化の割合が、前記出力信号のレベルが前記
第2の論理レベル付近にある場合の前記他方方向への変
動に対する変化の割合より大きく、かつ前記他方方向へ
の変動に対して単調に減少する電流駆動能力を有するよ
う構成されている

【0025】第7の発明に係る出力回路の前記電圧降下
手段は、抵抗値が可変である抵抗手段を含むよう構成さ
れている。

【0026】第8の発明に係る出力回路は、前記第1の
出力駆動回路が、前記電圧降下手段の前記他端と前記電
源端子との間に接続され、前記入力信号によって制御さ
れて、前記出力端子から出力される前記出力信号のレベ
前記一方方向への変動にしたがってその電流駆動能
力が単調に減少し、かつ前記出力信号のレベルが前記第
1の論理レベルに達したときにその電流駆動能力がゼロ
になる第1の回路と、前記第1の回路に並列に接続さ
れ、前記入力信号によって制御されて、前記出力信号の
レベル前記一方方向への変動にしたがってその電流駆
動能力が前記第1の回路より大きな減少率で単調に減少
し、かつ前記出力信号のレベルが前記第1の論理レベル
に達する前にその電流駆動能力がゼロになる第2の回路
とを備え、前記第2の出力駆動回路が、前記電圧降下手
段の前記他端と前記第2の電源端子との間に接続され、
前記入力信号によって制御されて、前記出力端子から出
力される前記出力信号のレベル前記他方方向への変動
にしたがってその電流駆動能力が単調に減少し、かつ前
記出力信号のレベルが前記第2の論理レベルに達したと
きにその電流駆動能力がゼロになる第3の回路と、前記
第3の回路に並列に接続され、前記入力信号によって制
御されて、前記出力信号のレベル前記他方方向への変
動にしたがってその電流駆動能力が前記第3の回路より
大きな減少率で単調に減少し、かつ前記出力信号のレベ
ルが前記第2の論理レベルに達する前にその電流駆動能
力がゼロになる第4の回路とを備えて構成されている。

【0027】第9の発明に係る出力回路は、前記出力駆
動回路が、前記電圧降下手段の前記他端と前記電源端子
との間に接続され、前記入力信号によって制御されてス
イッチングする第1のスイッチング手段と、前記出力端
子から前記第1のスイッチング手段及び前記電圧降下手
段を通して出力信号が与えられ、該出力信号のレベルが
所定の値を越えるとスイッチオフする第2のスイッチン
グ手段と、前記第2のスイッチング手段に並列に接続さ
れる他の電圧降下手段とを備えて構成されている。

【0028】

【作用】第1の発明における出力駆動回路は、出力端子
から出力される出力信号のレベルが第2の論理レベルか
ら第1の論理レベルへと変化する変動において、出力信
号のレベルが前記第2の論理レベル付近にある場合の変
動に対する変化の割合が、出力信号のレベルが第1の論
理レベル付近にある場合の変動に対する変化の割合より
大きく、かつ変動に対して単調に減少する電流駆動能力
を有するので、第2の論理レベル付近では大きな電流駆
動能力を持ち、負荷を高速で駆動できる。そして、出力
信号は第1の論理レベルに向かって急速に変化する。第
1の論理レベルに近づくと、出力駆動回路は、前記変動
に対してその電流駆動能力が減少する割合が小さくな
り、緩やかに電流駆動能力がなくなる。そして、出力信
号も緩やかに第2の論理レベルに遷移する。そのため、
出力回路に接続する負荷に係わらずリンギングを起こし
にくくなる。さらに出力駆動回路と出力端子との間に接
続された電圧降下手段により、出力駆動回路が有する電
流駆動能力の前記変動に対する変化の割合を変えること
ができると共に、出力特性を最適化することができ、イ
ンピーダンス不整合等による反射を抑えることができ
る。

【0029】第2の発明における電圧降下手段は、出力
回路に接続する負荷に応じて抵抗手段を用いて抵抗値を
変えることにより、出力回路の出力特性を最適化し、ま
た出力回路に接続する負荷や出力回路の使用状態に応じ
て、電流駆動能力の変動に対する変化の割合を調整し、
出力回路に接続する負荷や出力回路の使用状態に適した
電流駆動能力の特性をもたせることができる。

【0030】第3の発明における電圧降下手段は、出力
回路に接続される負荷に応じて、基板上に形成された複
数の抵抗の働きをする素子の接続パターンを変えること
により容易に抵抗手段の抵抗値を変化させ、出力回路の
出力特性を最適化し、また出力回路に接続する負荷や出
力回路の使用状態に応じて、電流駆動能力の変動に対す
る変化の割合を調整し、容易に、出力回路に接続する負
荷や出力回路の使用状態に、より適した電流駆動能力の
特性をもたせることができる。

【0031】第4の発明における抵抗手段は、出力回路
に接続する負荷に応じて、制御手段によりスイッチの接
続または非接続の状態を選択して、出力端子と出力駆動
回路とを結ぶ電流経路を変化させることにより、電圧降
下手段の有する抵抗値を容易に変化させることができ、
出力回路の出力特性を最適化し、また出力回路に接続す
る負荷や出力回路の使用状態に応じて、電流駆動能力の
変動に対する変化の割合を調整し、容易に、出力回路に
接続する負荷や出力回路の使用状態に適した電流駆動能
力の特性をもたせることができる。

【0032】第5の発明における第1と第2の回路は並
列に接続されているため、出力駆動回路の電流駆動能力
は第1及び第2の回路のそれぞれの回路の電流駆動能力
の和となる。従って、出力駆動回路の電流駆動能力は、
出力信号のレベルが第2の論理レベルから第1の論理レ
ベルへと変化する変動において、出力信号のレベルが前
記第2の論理レベル付近にある場合の変動に対する変化
の割合には第2の回路の電流駆動能力の寄与が大きく、
出力信号のレベルが第1の論理レベル付近にある場合の
変動に対する変化の割合は第1の回路の電流駆動能力に
依存する。そのため、第2の論理レベルの付近では、第
1と第2の回路を合わせた大きな電流駆動能力を持ち、
負荷を高速で駆動できる。そして、出力信号は第1の論
理レベルに向かって急速に変化する。第1の論理レベル
に近づくと、第1の回路の電流駆動能力だけになり、緩
やかに電流駆動能力がなくなる。そして、出力信号も緩
やかに第2の論理レベルに遷移する。そのため、出力回
路に接続した任意の負荷に対してリンギングを起こしに
くくなる。また、出力駆動回路と出力端子との間に接続
された電圧降下手段により、出力駆動回路が有する電流
駆動能力の前記変動に対する変化の割合を変えることが
できると共に、出力特性を最適化することができ、イン
ピーダンス不整合等による反射を抑えることができる。

【0033】第6の発明における第1の駆動回路は、出
力端子から出力される出力信号のレベルが第2の論理レ
ベルから第1の論理レベルへと変化する一方方向への変
動において、出力信号のレベルが前記第2の論理レベル
付近にある場合の一方方向への変動に対する変化の割合
が、出力信号のレベルが第1の論理レベル付近にある場
合の一方方向への変動に対する変化の割合より大きく、
かつ一方方向への変動に対して単調に減少する電流駆動
能力を有するので、第2の論理レベル付近では大きな電
流駆動能力を持ち、負荷を高速で駆動できる。そして、
出力信号は第1の論理レベルに向かって急速に変化す
る。第1の論理レベルに近づくと、第1の出力駆動回路
は、その電流駆動能力が減少する割合が小さくなり、緩
やかに電流駆動能力がなくなる。そして、出力信号も緩
やかに第2の論理レベルに遷移する。そのため、第1の
論理レベルから第2の論理レベルへ移行するときに、出
力回路に接続する負荷に係わらずリンギングしにくくな
る。

【0034】同様に、第2の駆動回路は、出力端子から
出力される出力信号のレベルが第1の論理レベルから第
2の論理レベルへと変化する他方方向への変動におい
て、出力信号のレベルが前記第1の論理レベル付近にあ
る場合の他方方向への変動に対する変化の割合が、出力
信号のレベルが第2の論理レベル付近にある場合の他方
方向への変動に対する変化の割合より大きく、かつ他方
方向への変動に対して単調に減少する電流駆動能力を有
するので、第1の論理レベル付近では大きな電流駆動能
力を持ち、負荷を高速で駆動できる。そして、出力信号
は第2の論理レベルに向かって急速に変化する。第2の
論理レベルに近づくと、第2の出力駆動回路は、その電
流駆動能力が減少する割合が小さくなり、緩やかに電流
駆動能力がなくなる。そして、出力信号も緩やかに第1
の論理レベルに遷移する。そのため、第2の論理レベル
から第1の論理レベルへ移行するときに、出力回路に接
続する負荷に係わらずリンギングしにくくなる。すなわ
ち、一方及び他方方向の両方向への出力信号の変動に対
してリンギングを抑制することができる。

【0035】また、第1及び第2の出力駆動回路と出力
端子との間に接続された電圧降下手段により、第1及び
第2の出力駆動回路が有する電流駆動能力の前記変動に
対する変化の割合を変えることができると共に、出力特
性を最適化することができ、インピーダンス不整合等に
よる反射を抑えることができる。

【0036】第7の発明における電圧降下手段は、出力
回路に接続する負荷に応じて抵抗手段を用いて抵抗値を
変えることにより、出力回路の出力特性を最適化し、ま
た出力回路に接続する負荷や出力回路の使用状態に応じ
て、第1及び第2の回路の電流駆動能力の変動に対する
変化の割合を調整し、出力回路に接続する負荷や出力回
路の使用状態に、より適した電流駆動能力の特性を出力
回路にもたせることができる。

【0037】第8の発明に係る出力回路は、第1と第2
の回路が並列に接続されているため、第1の出力駆動回
路の電流駆動能力は第1及び第2の回路のそれぞれの回
路の電流駆動能力の和となる。従って、第1の電流駆動
回路の出力駆動能力は、出力信号のレベルが第2の論理
レベルから第1の論理レベルへと変化する一方方向への
変動において、出力信号のレベルが前記第2の論理レベ
ル付近にある場合の一方方向の変動に対する変化の割合
には第2の回路の電流駆動能力の寄与が大きく、出力信
号のレベルが第1の論理レベル付近にある場合の一方方
向への変動に対する変化の割合は第1の回路の電流駆動
能力に依存する。そのため、第2の論理レベルの付近で
は、第1と第2の回路を合わせた大きな電流駆動能力を
持ち、負荷を高速で駆動できる。そして、出力信号は第
1の論理レベルに向かって急速に変化する。第1の論理
レベルに近づくと、第1の回路の電流駆動能力だけにな
り、緩やかに電流駆動能力がなくなる。そして、出力信
号も緩やかに第2の論理レベルに遷移する。そのため、
出力信号の一方方向への変動において、出力回路に接続
した任意の負荷に対してリンギングを起こしにくくな
る。

【0038】同様に、第3と第4の回路が並列に接続さ
れているため、第2の出力駆動回路の電流駆動能力は第
3及び第4の回路のそれぞれの回路の電流駆動能力の和
となる。従って、第2の出力駆動回路の電流駆動能力
は、出力信号のレベルが第1の論理レベルから第2の論
理レベルへと変化する他方方向への変動において、出力
信号のレベルが前記第1の論理レベル付近にある場合の
他方方向の変動に対する変化の割合には第4の回路の電
流駆動能力の寄与が大きく、出力信号のレベルが第2の
論理レベル付近にある場合の他方方向への変動に対する
変化の割合は第3の回路の電流駆動能力に依存する。そ
のため、第1の論理レベルの付近では、第3と第4の回
路を合わせた大きな電流駆動能力を持ち、負荷を高速で
駆動できる。そして、出力信号は第2の論理レベルに向
かって急速に変化する。第2の論理レベルに近づくと、
第3の回路の電流駆動能力だけになり、緩やかに電流駆
動能力がなくなる。そして、出力信号も緩やかに第1の
論理レベルに遷移する。そのため、出力信号の他方方向
への変動において出力回路に接続した任意の負荷に対し
てリンギングを起こしにくくなる。すなわち、第1及び
第2の出力駆動回路により一方及び他方方向の両方向へ
の出力信号の変動に対してリンギングを抑制することが
できる。

【0039】また、第1及び第2の出力駆動回路と出力
端子との間に接続された電圧降下手段により、第1及び
第2の出力駆動回路が有する電流駆動能力の前記一方及
び他方方向への変動に対する変化の割合を変えることが
できると共に、出力特性を最適化することができ、イン
ピーダンス不整合等による反射を抑えることができる。

【0040】第9の発明における出力回路では、入力信
号に応答して第1のスイッチング手段がスイッチングす
ることにより、出力信号にしたがって出力電流が出力端
子から電圧降下手段及び第1のスイッチング手段を通し
て第2のスイッチング手段及び他の電圧降下手段へと流
れる。第2のスイッチング手段と他の電圧降下手段とは
並列に接続されているので、出力電流は第2のスイッチ
ング手段と他の電圧降下手段とに分流される。第2のス
イッチング手段は第1のスイッチング手段を通して与え
られる出力信号の電圧が所定レベルを超えるとスイッチ
オフする。従って、第2のスイッチング手段がスイッチ
オフした後は、出力電流は他の電圧降下手段のみを流れ
る。

【0041】すなわち、出力信号が所定レベルになるま
では、出力信号は電圧降下手段と第2のスイッチング手
段と他の電圧降下手段と第1のスイッチング手段で構成
される回路の電流駆動能力に従って駆動され、急速に第
1の論理レベル近くに遷移する。一方、出力信号が所定
レベルを超えると、電圧降下手段と第1のスイッチング
手段と他の電圧降下手段の抵抗値により電流が制限され
る。その結果、出力信号のレベルが第1の論理レベル付
近に遷移したときにおいてのみ電流駆動能力の変化の割
合を小さくすることができる。それにより例えば出力回
路に分布定数を有する負荷が接続されていてもリンギン
グを起こしにくくなる。

【0042】また、電圧降下手段の抵抗値を調整するこ
とにより、電圧降下手段及び他の電圧降下手段の抵抗値
出力端子に接続される負荷の特性インピーダンスに整
合させることができ、反射係数を小さくすることができ
る。

【0043】

【実施例】以下、この発明の第1実施例を図1乃至図5
について説明する。図1はこの発明の第1実施例による
出力回路である。図において、5は、例えば電流駆動能
力の大きい第2の回路と電流駆動能力の小さい第1の回
路を並列に接続する等して、出力信号のレベルがHレベ
ルからLレベルまたはLレベルからHレベルへの遷移状
態期間にあるときは大きな電流駆動能力を持っており、
遷移状態から一方のレベルに達するときは電流駆動能力
が緩やかに減少して出力回路の電流駆動能力が急激に変
化しないように制御できる出力駆動回路である。6は出
力駆動回路5を含む半導体集積回路上に作り込まれた抵
抗値を変えることができる電圧降下手段、10は出力
動回路5の出力端子、11は出力回路の入力端子、12
は出力回路の出力端子である。電圧降下手段6は、図に
示すように、抵抗1r〜nrと、抵抗1r〜nrを端子
10と端子12の間に接続するか否かを選択するこの抵
抗1r〜nrに接続された切替え手段1S〜nSとによ
り構成されている。

【0044】次に図1に示した出力回路の動作を図2に
ついて説明する。今、入力端子11が“L”から“H”
になる場合について考える。ここで、出力駆動回路5は
インバータの働きをするので前記入力端子11の変化に
対応して出力端子12がHレベルからLレベルに変化す
る。始めに入力端子11の入力信号が変化すると、出力
端子12の電圧が高いとき、すなわち変化の開始時点で
は出力回路は大きな電流駆動能力を有するが、出力端子
12の出力電圧が低くなりLレベル(接地電位)に近づ
くに従って電流駆動能力が小さくなる。このように出力
駆動回路5はLレベルに近づくにしたがって電流駆動能
力が緩やかに小さくなるように構成されている。そのた
め、電圧降下手段6を接続せずに出力駆動回路5に直接
負荷を接続した場合にもリンギングは余り発生しない。
しかし、出力駆動回路5に直接負荷を接続した場合、接
続する負荷によっては図2に示すようにリンギングが発
生する。そこで、電圧降下手段6を接続してリンギング
を抑えることができる。例えば、抵抗1rの抵抗値をR
1、抵抗2rの抵抗値をR2、抵抗3rの抵抗値をR3
とし、その抵抗値の大きさはR1>R2>R3とする。
まず、端子10,12間に抵抗値の大きな抵抗1rのみ
を接続したとき、出力信号は、リンギングは発生しない
がその立ち上がり及び立ち下がりでの波形のなまりが大
きい。次に、抵抗2rのみを接続すると、図から分かる
ようにリンギングを起こさず、かつ波形のなまりも大き
くない。さらに抵抗値の小さい抵抗3rを接続すると、
小さなオーバーシュートとアンダーシュートが出力信号
の立ち上がりと立ち下がりに生じている。図に示すよう
に、電圧降下手段は、出力回路のオン抵抗RONが小さく
なり過ぎるのを防ぎ、かつ負荷に応じてダンピング抵抗
を設定することで出力波形を最適化し、リンギング等の
発生を抑えるものである。また、入力端子11が“H”
から“L”になる場合も、電流の極性が正負逆となる
が、同様の動作をする。

【0045】図3に図1における出力駆動回路5の回路
図を示す。図4は図に示した出力駆動回路の出力特性
図である。図3に示した駆動回路は、MOSトランジス
タ出力駆動回路である。図3において、K1は出力駆動
回路の出力端子10と接地電位に設定された電源端子8
との間に接続されたLレベル出力駆動回路、K2は出力
端子10と電源3の電圧VDDが印加された電源端子9と
の間に接続されたHレベル出力駆動回路である。Lレベ
ル出力駆動回路K1は、ゲートが入力端子11に、ドレ
インが出力端子10に接続された第1のNチャネルトラ
ンジスタ1Nと、ゲートが出力端子10に、ドレインが
上記第1のNチャネルトランジスタ1Nのソースに、ソ
ースが電源端子8に接続された第2のNチャネルトラン
ジスタ2Nと、ゲートが入力端子11に、ドレインが出
力端子10に、ソースが電源端子8に接続された第3の
Nチャネルトランジスタ3Nとからなる。

【0046】第1のNチャネルトランジスタ1Nと第2
のNチャネルトランジスタ2NとはLレベル出力駆動回
K1の第2の回路を構成し、第3のNチャネルトラン
ジスタ3Nは上記第2の回路と並列接続された第1の回
路を構成している。後程、図4を参照して説明するよう
に、上記第1の回路と第2の回路の出力電圧−出力電流
特性(以下、出力特性を称す)は相違している。

【0047】同様に、Hレベル出力駆動回路K2は、ゲ
ートが入力端子11に、ドレインが出力端子10に接続
された第1のPチャネルトランジスタ1Pと、ゲートが
出力端子10に、ドレインが上記第1のPチャネルトラ
ンジスタ1Pのソースに、ソースが電源端子9に接続さ
れた第2のPチャネルトランジスタ2Pと、ゲートが入
力端子11に、ドレインが出力端子10に、ソースが電
源端子9に接続された第3のPチャネルトランジスタ3
Pとからなる。

【0048】このHレベル出力駆動回路K2において
も、第1のPチャネルトランジスタ1Pと第2のPチャ
ネルトランジスタ2PとによりHレベル出力駆動回路K
2の第2の回路を構成し、第3のPチャネルトランジス
タ3Pは上記第2の回路と並列接続された第1の回路を
構成している。Hレベル出力駆動回路K2の第1の回路
と第2の回路の出力特性も相互に異なっている。

【0049】次に、図4を参照してLレベル出力駆動回
路K1における第1および第2のNチャネルトランジス
タ1N,2Nの直列接続からなる第2の回路の出力特性
と、第3のNチャネルトランジスタ3Nからなる第1の
回路の出力特性とを説明する。同図において、曲線20
3は第3のNチャネルトランジスタ3Nからなる第1の
回路の出力特性を示し、オン時の電流は小さく内部抵抗
はかなり大きいことを示している。曲線204は第1お
よび第2のNチャネルトランジスタ1N,2Nからなる
第2の回路の出力特性を示し、オン時の内部抵抗は小さ
く、大きな電流駆動能力をもっていることを示してい
る。しかし、トランジスタ2Nのゲートには出力端子1
0の電圧が印加されるため、出力駆動回路K1の出力電
圧が0Vに近づくと、トランジスタ2Nのゲート・ソー
ス間電圧が閾値電圧VTH以下になって電流駆動能力は急
激に低下する。曲線205は第1の回路と第2の回路と
の並列接続からなるLレベル出力駆動回路K1の総合の
出力特性を示す。

【0050】次に図3の各出力駆動回路の動作を順を追
って説明する。

【0051】 入力端子11が“L”のとき。

【0052】Pチャネルトランジスタ1P,3Pがオ
ン、Nチャネルトランジスタ1N,3Nはオフで、出力
端子10はHレベルである。出力端子10のHレベルに
よりPチャネルトランジスタ2Pはオフ、Nチャネルト
ランジスタ2Nはオンであるが、Lレベル出力駆動回路
K1、Hレベル出力駆動回路K2の各第2の回路は共に
オフで、出力端子10は上記のようにPチャネルトラン
ジスタ3Pがオン、Nチャネルトランジスタ3Nがオフ
であることによりHレベルに保たれている。

【0053】 入力端子11が“L”から“H”に変
化するとき。

【0054】第1および第3のNチャネルトランジスタ
1N,3Nは直ちにオンになる。このとき、出力端子1
0は未だHレベルにあって、第2のNチャネルトランジ
スタ2Nはオンである。このため、Lレベル出力駆動回
路K1は第1および第2の回路が共にオン状態で、Lレ
ベル出力駆動回路K1に流れる電流は図4の点X1から
特性曲線205上の点X2に急激に上昇し、大きな電流
駆動能力を発揮する。出力端子10のレベルが低下して
第2のNチャネルトランジスタ2Nのゲート電圧が閾値
電圧VTH以下になると、該第2のNチャネルトランジス
タ2Nはオフになる。このため点X3〜点X4の間で
は、Lレベル出力駆動回路K1のオン抵抗RONは実質的
に第3のNチャネルトランジスタ3Nからなる第1の回
路のオン抵抗のみによって決定され、Lレベル出力駆動
回路K1のオン抵抗RONが小さくなり過ぎるのを防止し
て、出力端子10の出力電圧波形にリンギングが発生す
るのを抑圧することができる。

【0055】 入力端子11が“H”のとき。

【0056】Nチャネルトランジスタ1N,3Nはオ
ン、Pチャネルトランジスタ1P,3Pはオフで、出力
端子10はLレベルである。出力端子10のLレベルに
より、Pチャネルトランジスタ2Pはオン、Nチャネル
トランジスタ2Nはオフである。このときオン状態にあ
るのはLレベル出力駆動回路K1のNチャネルトランジ
スタ3Nによって構成される第1の回路のみで、これに
よって出力端子10はLレベルに保たれる。

【0057】 入力端子11が“H”から“L”に変
化するとき。

【0058】上記と同じプロセスを経て最初はHレベ
ル出力駆動回路K2の第1、第2の回路が共にオンして
大きな電流駆動能力をもって負荷を駆動し、最終的には
Pチャネルトランジスタ3Pによって構成される第1の
回路のみがオンになり、出力端子10はHレベルにな
る。この場合も、上記と同様に遷移期間の終了時点近く
では、Hレベル出力駆動回路K2のオン抵抗RONはオン
状態の第3のPチャネルトランジスタ3Pによって構成
される第1の回路のみのオン抵抗により決定され、該H
レベル出力駆動回路K2のオン抵抗RONが小さくなり過
ぎるのを防止して、リンギングが発生するのを抑圧する
ことができる。

【0059】図5は出力駆動回路K1,K2に図56と
同じ大きさのインダクタンス310、キャパシタンス3
20を有する負荷を接続した場合の出力電圧波形のシミ
ュレーションを示す。図5から明らかなように、リンギ
ングはほぼ完全に抑圧されていることが判る。しかし、
インダクタンスの値Lとキャパシタンスの値Cを変えた
ものを負荷として用いると、図2に示したように、リン
ギングが生じる場合がある。

【0060】次に、電圧降下手段6の構成について図6
を用いて説明する。図6において、15は基板、16は
基板15上に形成された複数の拡散抵抗、17はアルミ
配線、18はアルミ配線17と拡散抵抗16を接続する
ためのコンタクトホールである。図6に示した電圧降下
手段は、予め半導体集積回路上に作り込まれた拡散抵抗
群16を、製造工程中において、アルミ配線17のパタ
ーンを変更して任意の抵抗値に設定することができる。
図6には2本の拡散抵抗16を並列に接続したものを端
子10,12に接続して電圧降下手段6として用いた例
を示す。なお、抵抗としては、この実施例では拡散抵抗
を用いたが、ポリシリコン抵抗であってもよく、上記実
施例と同様の効果を有する。また、抵抗としては、この
実施例では拡散抵抗を用いたが、トランジスタのオン抵
抗を用いてもよく、上記実施例と同様の効果を奏する。

【0061】また、この発明の第2実施例として他の構
成による電圧降下手段を用いたものを図7に示す。論理
回路で抵抗が切り換えられるようにしておき、出力回路
が形成されている半導体集積回路外部から切り換え信号
を入力することで図1に示した電圧降下手段6として用
いることが可能である。図7において、20は制御端子
21,22から入力した制御信号により各抵抗の接続も
しくは非接続を選択する信号を出力するセレクタ、23
はセレクタ20のそれぞれの出力信号を入力するインバ
ータ、24はセレクタ20の出力信号をゲートに入力し
て一方電極を端子10に接続したPチャネルMOSトラ
ンジスタ、25はセレクタ20の出力信号をインバータ
23を介してゲートに入力し、一方電極を端子10に接
続したNチャネルMOSトランジスタ、26〜28はそ
れぞれ抵抗値R1〜R3を有し、一方端を出力端子12
に接続し、他方端をトランジスタ24,25の他方電極
に接続した抵抗である。ここで、トランジスタ24,2
5はトランスミッションゲートを構成している。また、
抵抗値はR1>R2>R3とする。例えば、セレクタ2
0の制御端子21,22に信号“H”,“L”をそれぞ
れ入力すると抵抗27のみが接続される。入力する信号
を変えることにより接続される抵抗が異なり、この電圧
降下手段の抵抗値が変化する。なお、抵抗としては、拡
散抵抗を用いてもよく、また、ポリシリコン抵抗であっ
てもよく、上記実施例と同様の効果を有する。また、ト
ランジスタ24,25で構成されたトランスミッション
ゲートにオン抵抗をもたせることによりトランスミッシ
ョンゲートを抵抗の働きをする素子として用い、抵抗2
6〜28を省いてもよい。

【0062】次に、出力駆動回路の第2の例として構成
が異なるものを図8に示す。図8はMOSトランジスタ
出力駆動回路の回路図である。図8において、K3は出
力端子10と接地された電源端子8との間に接続された
Lレベル出力駆動回路、K4は出力端子10と電源3の
電位VDDに設定された電源端子9との間に接続されたH
レベル出力駆動回路である。Lレベル出力駆動回路K3
は、ゲートが入力端子11に、ドレインが出力端子10
に接続された第1のNチャネルトランジスタ4Nと、ゲ
ートおよびドレインが上記第1のNチャネルトランジス
タ4Nのソースに、ソースが電源端子8に接続された第
2のNチャネルトランジスタ5Nと、ゲートが入力端子
11に、ドレインが出力端子10に、ソースが電源端子
8に接続された第3のNチャネルトランジスタ6Nとか
らなる。

【0063】直列接続された第1のNチャネルトランジ
スタ4Nと第2のNチャネルトランジスタ5NはLレベ
ル出力駆動回路K3の第2の回路を構成し、第3のNチ
ャネルトランジスタ6Nは上記第2の回路と並列接続さ
れた第1の回路を構成している。後程、図9を参照して
説明するように、上記第1の回路と第2の回路の出力電
圧−出力電流特性(以下、出力特性と称す)は相違して
いる。

【0064】同様に、Hレベル出力駆動回路K4は、ゲ
ートが入力端子11に、ドレインが出力端子10に接続
された第1のPチャネルトランジスタ4Pと、ゲートお
よびドレインが上記第1のPチャネルトランジスタ4P
のソースに、ソースが電源端子9に接続された第2のP
チャネルトランジスタ5Pと、ゲートが入力端子11
に、ドレインが出力端子10に、ソースが電源端子9に
接続された第3のPチャネルトランジスタ6Pとからな
る。

【0065】このHレベル出力駆動回路K4において
も、直列接続された第1のPチャネルトランジスタ4P
と第2のPチャネルトランジスタ5PとによりHレベル
出力駆動回路K4の第2の回路を構成し、第3のPチャ
ネルトランジスタ6Pは上記第2の回路と並列接続され
た第1の回路を構成している。Hレベル出力駆動回路K
4の第1の回路と第2の出力特性も相互に異なってい
る。

【0066】なお、第1のNチャネルトランジスタ4N
と第2のNチャネルトランジスタ5Nの位置、第1のP
チャネルトランジスタ4Pと第2のPチャネルトランジ
スタ5Pの位置を入れ換えても図示の実施例と全く同様
の動作をする。

【0067】次に、Lレベル出力駆動回路K4につい
て、直列接続された第1および第2のNチャネルトラン
ジスタ4N,5Nからなる第2の回路と、第3のNチャ
ネルトランジスタ6Nからなる第1の回路の各出力特性
を図9を参照して説明する。

【0068】図9において、曲線206は第3のNチャ
ネルトランジスタ6Nからなる第1の回路の出力特性を
示す。曲線206から明らかなように、第1の回路のオ
ン時の電流は小さく内路抵抗はかなり大きいことが判
る。一方、第2の回路は第3のNチャネルトランジスタ
6Nに比して大容量のトランジスタ4N,5Nで構成さ
れており、その初期電流駆動能力は大であるが、第2の
回路中にはゲートとドレインとが相互に接続された第2
のNチャネルトランジスタ5Nが含まれているため、出
力端子10の電圧が低下したとき該第2のトランジスタ
5Nはゲート・ソース間の閾値電圧VTH近くで急激に遮
断状態になり、そのため第2の回路の出力特性は曲線2
07のようになる。従って、第1の回路と第2の回路と
の並列接続からなるLレベル出力駆動回路K3の総合の
出力特性は曲線208のようになる。Hレベル出力駆動
回路K4についても、第1の回路、第2の回路はそれぞ
れ図9の曲線206、曲線207と同様な出力特性を示
し、総合の出力特性は曲線208と同様な特性を示す。

【0069】次に図8の出力駆動回路の動作を順を追っ
て説明する。

【0070】 入力端子11が“L”のとき。

【0071】Pチャネルトランジスタ4P,6Pがオ
ン、Nチャネルトランジスタ4N,6Nはオフで、出力
端子10はHレベルである。出力端子10のHレベルに
よりPチャネルトランジスタ5Pはオフである。従っ
て、Lレベル出力駆動回路K3及びHレベル出力駆動回
路K4の各第2の回路は共にオフで、出力端子10は上
記のようにPチャネルトランジスタ6Pがオン、Nチャ
ネルトランジスタ6NがオフであることによりHレベル
に保たれている。

【0072】 入力端子11が“L”から“H”に変
化するとき。

【0073】第1および第3のNチャネルトランジスタ
4N,6Nは直ちにオンになる。このとき、出力端子1
0は未だHレベルにあって、第2のNチャネルトランジ
スタ5Nもオンである。このため、Lレベル出力駆動回
路K3は第1および第2の回路が共にオン状態で、Lレ
ベル出力駆動回路K3に流れる電流は図9の点X5から
特性曲線208上の点X6に急激に上昇し、大きな電流
駆動能力を発揮する。出力端子10のレベルが低下して
第2のNチャネルトランジスタ5Nの閾値電圧VTHに近
づくと、該第2のNチャネルトランジスタ5Nは急激に
オフ状態になり、このため点X7から点X8にかけては
Lレベル出力駆動回路K3は実質的に第3のNチャネル
トランジスタ6Nからなる第1の回路のみとなる。従っ
て、点X7〜点X8の間ではLレベル出力駆動回路のオ
ン抵抗RONは実質的に第1の回路のみによって決定さ
れ、上記オン抵抗RONが低くなり過ぎるのを防止して、
出力端子10の出力電圧波形にリンギングが発生するの
を抑圧することができる。

【0074】 入力端子11が“H”のとき。

【0075】Nチャネルトランジスタ4N,6Nはオ
ン、Pチャネルトランジスタ4P,6Pはオフで、出力
端子10はLレベルである。出力端子10のLレベルに
より、Nチャネルトランジスタ5Nはオフである。この
ときオン状態にあるのはLレベル出力駆動回路K3のN
チャネルトランジスタ6Nによって構成される第1の回
路のみで、これによって出力端子10はLレベルに保た
れる。

【0076】 入力端子11が“H”から“L”に変
化するとき。

【0077】上記と同じようなプロセスを経て最初は
Hレベル出力駆動回路K4の第1及び第2の回路がとも
にオンして大きな電流駆動能力をもって負荷を駆動し、
最終的にはPチャネルトランジスタ6Pによって構成さ
れる第1の回路のみがオンになり、出力端子10はHレ
ベルになる。この場合も、上記と同様に遷移期間の終了
時点近くでは、Hレベル出力駆動回路K4のオン抵抗R
ONはオン状態の第3のPチャネルトランジスタ6Pによ
って構成される第1の回路のみのオン抵抗により決定さ
れ、該Hレベル出力駆動回路K4のオン抵抗RONが小さ
くなり過ぎるのを防止して、リンギングが発生するのを
抑圧することができる。

【0078】図5は出力駆動回路K,Kに図56と
同じ大きさのインダクタンス310、キャパシタンス3
20を有する負荷を接続した場合の出力電圧波形のシミ
ュレーションを示す。図5から明らかなように、リンギ
ングはほぼ完全に抑圧されていることが判る。しかし、
インダクタンスの値Lとキャパシタンスの値Cを変えた
ものを負荷として用いると、図2に示したように、リン
ギングが生じる場合がある。

【0079】次に、この発明の出力駆動回路の第3の例
を図10について説明する。図10は、MOSトランジ
スタ出力駆動回路の回路図である。Lレベル出力駆動回
路K5として図8に示したLレベル出力駆動回路K3と
同様な第1〜第3のNチャネルトランジスタ7N〜9N
からなるものを使用し、Hレベル出力駆動回路K6とし
て従来の出力駆動回路と同様な1個のPチャネルトラン
ジスタ7Pを使用したものである。この実施例において
も、Nチャネルトランジスタ7Nと8Nの位置を入れ換
えてもよい。

【0080】論理回路では、出力電圧波形の立下がり、
または立上がりのいずれか一方だけの動作速度が特に速
いことが要求される場合、あるいは立下がり時に生ずる
リンギング、立上がり時に生ずるリンギングのいずれか
一方のみが問題になる場合がある。

【0081】図10に示した出力駆動回路の第3の例
は、出力端子12の出力電圧がLレベルからHレベルに
変化するときの動作速度は重要でなく、またこのとき生
ずるリンギングはそれ程問題にならないが、出力電圧が
HレベルからLレベルに変化するときの動作速度が速い
ことが要求され、しかもこのとき生ずるリンギングを抑
える必要のあるような適用例において特に有効である。

【0082】MOSトランジスタ出力駆動回路の適用例
によっては、Hレベル出力駆動回路として図の出力回
路における第1〜第3のPチャネルトランジスタ4P〜
6PからなるHレベル出力駆動回路K4を使用し、Lレ
ベル出力駆動回路として従来の出力駆動回路と同様な1
個のNチャネルトランジスタからなるものを使用しても
よい。この場合もPチャネルトランジスタ4Pと5Pに
相当するトランジスタの位置を入れ換えてもよい。

【0083】次に、図11はこの発明の出力駆動回路の
第4の例のオープンドレイン形出力駆動回路を示す回路
図である。この例では、出力端子10と接地された電源
端子8との間に図8の出力駆動回路の第2の例における
第1〜第3のNチャネルトランジスタ4N〜6Nからな
るLレベル出力駆動回路K3に相当するLレベル出力駆
動回路K7が接続されており、入力端子11が“H”の
とき出力端子10はLレベルになり、入力端子11が
“L”のとき、出力端子10は高インピーダンス(フロ
ーティング状態)になる。この例においても、入力端子
11が“L”から“H”になるとき、出力端子10は急
速にLレベルに駆動され、しかも出力電圧波形にリンギ
ングが発生するのが抑圧される。この例においてもトラ
ンジスタ10Nと11Nを入れ換えても同等の効果が得
られることは言う迄もない。

【0084】図12は図11の出力駆動回路の使用態様
を示し、図11に示す出力駆動回路Ka1、Ka2、…
Kanの各出力端子10を電圧降下手段7を介して出力
端子12に接続し、バスライン31を経て負荷抵抗29
に接続すると共に負荷用IC(例えばマイコン)30に
接続したものである。なお、抵抗29の一端は電圧VDD
を出力する電源3に接続されている。この回路では、い
ずれかの出力回路の出力端子12がLレベルになると、
IC30にLレベルが供給され、すべての出力駆動回路
Ka1〜Kanの出力端子10が高インピーダンス(フ
ローティング状態)のとき、抵抗29を介してIC30
に電源電圧VDD、つまりHレベルが供給されるものであ
る。因みに、図8および図10に示すような出力駆動回
路では、出力端子12にLレベルあるいはHレベルのい
ずれの出力電圧を発生するので、図12のような使い方
はできない。

【0085】オープンドレイン形出力駆動回路として
は、出力端子10と電源3に接続した電源端子9との間
に図8の出力回路における第1〜第3のPチャネルトラ
ンジスタ4P〜6PからなるHレベル出力駆動回路K4
を設け、Lレベル出力駆動回路側をオープンにした使い
方も勿論可能である。この場合は入力端子が“L”のと
き出力端子はHレベルになり、入力端子が“H”のとき
は出力端子は高インピーダンス(フローティング状態)
になる。この例においても、第1のPチャネルトランジ
スタ4Pと第2のPチャネルトランジスタ5Pとを入れ
換えてもよい。

【0086】また、図13に、図8に示したこの発明の
MOSトランジスタ出力回路の使用態様を示す。Lレベ
ル出力駆動回路K8およびHレベル出力駆動回路K9と
入力端子11との間に、電圧降下手段6を介して出力端
子12が高インピーダンス(フローティング状態)とな
るように制御する高インピーダンス制御用論理回路39
を設けたものである。

【0087】図13から明らかなように、高インピーダ
ンス制御回路39は、第1の入力が入力端子11に接続
され、出力がPチャネルトランジスタ8Pのゲートに接
続された出力否定アンド回路(ナンド相当)36と、第
1の入力が入力端子11に接続され、出力がNチャネル
トランジスタ16Nのゲートに接続された入力否定アン
ド回路(ノア相当)38と、制御入力端子35とアンド
回路36の第2の入力との間に接続されたインバータ3
7とからなる。アンド回路38の第2の入力は制御入力
端子35に直接接続されている。

【0088】図13のMOSトランジスタ出力回路の動
作を図14に例示する各部のレベルを参照して説明す
る。図14(a)は入力端子11に供給される入力信号
のレベル、図14(b)は制御入力端子35に供給され
る制御信号CSを示す。図14(c)は点P1 のレベル
を示し、/CSである。これによって、点P2 、点P3
のレベルは図14(d)、図14(e)に示すようにな
る。点P2 、点P3 が共に“H”のt0 〜t1 、t3
4 の間は出力端子12はLレベルになり、点P2 、点
3 が共に“L”のt1 〜t2 の間は出力端子12はH
レベルになるが、制御入力端子15に供給される制御信
号CSが“H”のt2 〜t3 の間は、点P2 のレベルは
“H”、点P3 のレベルは“L”で、Lレベル出力駆動
回路K8、Hレベル出力駆動回路K9は共にオフにな
り、出力端子12は高インピーダンス(フローティング
状態)になる。従って、制御入力端子15に供給される
制御信号CSによって出力端子12の状態を制御するこ
とができる。

【0089】図13のMOSトランジスタ出力回路も入
力信号の変化に伴って出力信号がLレベルからHレベ
ル、あるいはHレベルからLレベルに変化するときの駆
動速度は極めて速く、しかも変化終了近くでは出力回路
のオン抵抗RONが小さくなり過ぎるのを防止し、リンギ
ングの発生を抑圧することができる。この出力回路にお
いてもNチャネルトランジスタ16Nと17Nの入れ換
え、Pチャネルトランジスタ8Pと9Pの入れ換えが可
能である。

【0090】次に、図15はこの発明の出力駆動回路の
第5の例のMOSトランジスタ出力駆動回路の回路図で
ある。Lレベル出力駆動回路K10として図3に示した
この発明の第1実施例におけるLレベル出力駆動回路K
1と同様な第1〜第3のNチャネルトランジスタ19N
〜21Nからなるものを使用し、Hレベル出力駆動回路
K11として従来の出力駆動回路と同様な1個のPチャ
ネルトランジスタ11Pを使用したものである。

【0091】論理回路では、出力電圧波形の立下がり、
または立上がりのいずれか一方だけの動作速度が特に速
いことが要求される場合、あるいは立下がり時に生ずる
リンギング、立上がり時に生ずるリンギングのいずれか
一方のみが問題になる場合がある。

【0092】図15に示す出力駆動回路の第5の例は、
出力端子の出力電圧がLレベルからHレベルに変化する
ときの動作速度は重要でなく、またこのとき生ずるリン
ギングはそれ程問題にならないが、出力電圧がHレベル
からLレベルに変化するときの動作速度が速いことが要
求され、しかもこのとき生ずるリンギングを抑える必要
のあるような適用例において特に有効である。

【0093】MOSトランジスタ出力回路の適用例によ
っては、Hレベル出力駆動回路として図3の出力回路に
おける第1〜第3のPチャネルトランジスタ1P〜3P
からなるHレベル出力駆動回路K2を使用し、Lレベル
出力駆動回路として従来の出力駆動回路と同様な1個の
Nチャネルトランジスタからなるものを使用してもよ
い。

【0094】次に、図16はこの発明の出力駆動回路の
第6の例のMOSトランジスタ出力駆動回路の回路図で
ある。Lレベル出力駆動回路K12として図3に示すこ
の発明の第1実施例における3個のNチャネルトランジ
スタ1N〜3NからなるLレベル出力駆動回路K1と同
様の回路を使用し、Hレベル出力駆動回路K13とし
て、ソースが電圧VDDが印加された電源端子9に接続さ
れ、ドレインが出力端子10に接続され、ゲートが入力
端子11に接続されたPチャネルトランジスタ12P
と、入力が入力端子11に接続されたインバータ45
と、ソースが出力端子10に接続され、ドレインが電源
端子9に接続され、ゲートが上記インバータ45の出力
に接続されたNチャネルトランジスタ25Nとからなる
回路を使用している。

【0095】図16のLレベル出力駆動回路K13の動
作は図3の出力回路のそれと同様である。入力端子11
のレベルが“H”から“L”になると、Nチャネルトラ
ンジスタ22N,24Nはオフになり、Pチャネルトラ
ンジスタは12Pはオンになる。また、インバータ45
によってNチャネルトランジスタ25Nのゲートに
“H”が印加されるから、該Nチャネルトランジスタ2
5Nもオンになる。これによって出力端子10はHレベ
ルになる。

【0096】この場合、Nチャネルトランジスタ25N
はソースホロワとして動作し、その出力電圧−出力電流
特性は図17の曲線207に示すようになり、ゲート閾
値電圧VTH近くで遮断状態になる。また、Pチャネルト
ランジスタ12Pの出力電圧−出力電流特性は曲線20
6に示すように出力端子10の電圧が0Vになると電流
駆動能力がなくなる。従って、Hレベル出力駆動回路K
13の総合の出力電圧−出力電流特性は点線の曲線20
8に示すようになる。特性曲線208から明らかなよう
に、このHレベル出力駆動回路K13はLレベル出力駆
動回路K12と同様に急速駆動、リンギング抑圧作用が
得られる。

【0097】次に、図18はこの発明の出力駆動回路の
第7の例のMOSトランジスタ出力駆動回路の回路図で
ある。図18の出力駆動回路は、所謂オープンドレイン
形出力駆動回路を示す。この例では、出力端子10と接
地された電源端子8との間に図3に示した第1実施例に
おける第1〜第3のNチャネルトランジスタ1N〜3N
からなるLレベル出力駆動回路K1と同様のLレベル出
力駆動回路K14を使用したもので、入力端子11が
“H”のとき出力端子10はLレベルになり、入力端子
11が“L”のとき、出力端子10は高インピーダンス
(フローティング状態)になる。この例においても、入
力端子11が“L”から“H”になるとき、出力端子1
0は急速にLレベルに駆動され、しかも出力電圧波形に
リンギングが発生するのが抑圧される。

【0098】また、図19は図18に示した出力駆動回
路を含む出力回路の使用例を示し、図18に示す出力駆
動回路Kb1、Kb2、…Kbnの各出力端子を電圧降
下手段7を介して出力端子12に接続し、バスライン4
6を経て負荷抵抗49に接続すると共に負荷用IC(例
えばマイコン)48に接続したものである。なお、抵抗
49の一端は電位VDDを出力する電源3に接続されてい
る。この回路では、いずれかの出力回路の出力端子12
がLレベルになると、IC48にLレベルが供給され、
すべての出力駆動回路Kb1〜Kbnの出力端子12
高インピーダンス(フローティング状態)のとき、抵抗
49を介してIC48に電源電位VDD、つまりHレベル
が供給されるものである。因みに、図3および図15、
図16に示すような出力駆動回路では、出力端子10
LレベルあるいはHレベルのいずれか一方の出力電圧を
発生するので、図19のような使い方はできない。

【0099】オープンドレイン形出力駆動回路として
は、出力端子10と電源3に接続した電源端子9との間
に図3の出力回路における第1〜第3のPチャネルトラ
ンジスタ1P〜3PからなるHレベル出力駆動回路K2
を設け、Lレベル出力駆動回路側をオープンにした使い
方も勿論可能である。この場合は入力端子がLレベルの
とき出力端子はHレベルになり、入力端子が“H”のと
きは、出力端子は高インピーダンス(フローティング状
態)になる。

【0100】また、図20は図3に示すこの発明のMO
Sトランジスタ出力回路の使用例を示す図で、図にお
けるLレベル出力駆動回路K1およびHレベル出力駆動
回路K2に相当するLレベル出力駆動回路K15および
Hレベル出力回路K16と入力端子11との間に、電圧
降下手段6を介して出力端子12を高インピーダンス
(フローティング状態)とする高インピーダンス制御用
論理回路50を設けたものである。

【0101】図20から明らかなように、高インピーダ
ンス制御用論理回路50は、第1の入力が入力端子11
に接続され、出力がPチャネルトランジスタ13Pのゲ
ートに接続された出力否定アンド回路(ナンド相当)5
2と、第1の入力が入力端子11に接続され、出力がN
チャネルトランジスタ32Nのゲートに接続された入力
否定アンド回路(ノア相当)54と、制御入力端子51
とアンド回路52の第2の入力との間に接続されたイン
バータ53とからなる。アンド回路54の第2の入力は
制御入力端子51に直接接続されている。

【0102】図20のMOSトランジスタ出力回路の動
作を図14に例示する各部のレベルを参照して説明す
る。図14(a)は入力端子11に供給される入力信号
のレベル、図14(b)は制御入力端子51に供給され
る制御信号CSを示す。図14(c)は点P1 のレベル
を示し、/CSである。これによって、点P2 、点P3
のレベルは図14(d)、図14(e)に示すようにな
る。点P2 、点P3 が共に“H”のt0 〜t1 、t3
4 の間は出力端子12は“L”、点P2 、点P3 が共
に“L”のt1 〜t2 の間は出力端子12は“H”にな
るが、制御入力端子51に供給される制御信号CSが
“H”のt2 〜t3 の間は、点P2 のレベルは“H”、
点P3 のレベルは“L”で、Lレベル出力駆動回路K1
5、Hレベル出力駆動回路K16は共にオフになり、出
力端子12は高インピーダンス(フローティング状態)
になる。従って、制御入力端子51に供給される制御信
号CSによって出力端子12の状態を制御することがで
きる。

【0103】図20のMOSトランジスタ出力回路も入
力信号の変化に伴って出力信号が“L”から“H”ある
いは“H”から“L”に変化するときの駆動速度は極め
て速く、しかも変化終了近くでは出力回路のオン抵抗R
ONが小さくなり過ぎるのを防止し、リンギングの発生を
抑圧することができる。

【0104】次に、図21はこの発明の出力駆動回路
第8の例を示す回路図である。図において、図54に示
した従来回路との相違点は、第1,第2のバッファ回路
60,61を新たに設けたことである。第1のバッファ
回路60はNチャネルMOSトランジスタ37Nと並列
に接続され、第2のバッファ回路61はPチャネルMO
Sトランジスタ17Pと並列に接続されている。

【0105】第1のバッファ回路60は、NチャネルM
OSトランジスタ35N及びNチャネルMOSトランジ
スタ36Nより成る。NチャネルMOSトランジスタ3
5Nは、ゲートが入力端子11に、ドレインが出力端子
10に各々接続されている。NチャネルMOSトランジ
スタ36Nは、ゲートが出力端子10に、ドレインがN
チャネルMOSトランジスタ35Nのソースに、ソース
が接地された電源端子8に各々接続されている。

【0106】第2のバッファ回路61は、PチャネルM
OSトランジスタ16P及びNチャネルMOSトランジ
スタ38Nより成る。PチャネルMOSトランジスタ1
6Pは、ゲートが入力端子11に、ソースが電圧VDD
出力する電源3に各々接続されている。NチャネルMO
Sトランジスタ38Nは、ゲートが電源端子9に、ドレ
インがPチャネルMOSトランジスタ16Pのドレイン
に、ソースが出力端子10に各々接続されている。その
他の構成は従来回路と同様である。

【0107】まず、第1のバッファ回路60の動作につ
いて説明する。今、入力端子11に“L”が入力されて
いるとする。このとき、PチャネルMOSトランジスタ
16P,17Pがオンし、NチャネルMOSトランジス
タ37N,35Nがオフしており、出力端子10にはH
レベル、すなわち電圧VDDが出力され、負荷容量320
が充電される。なお、このとき、NチャネルMOSトラ
ンジスタ38Nはオフし、NチャネルMOSトランジス
タ36Nはオンしている。

【0108】次に、入力端子11への入力レベルが
“L”から“H”に変化したとすると、それまでオフ状
態にあったNチャネルMOSトランジスタ35N,37
Nがオンし、同時にPチャネルMOSトランジスタ16
P,17Pがオフする。今まで、Hレベルに充電されて
いた負荷容量320の電荷は、インダクタンス310,
NチャネルMOSトランジスタ37N,35N,36N
を介して放電され、出力端子10のレベルはLレベルに
向けて低下していく。出力端子10のレベルが十分高い
うちはNチャネルMOSトランジスタ36Nがオンして
いるので、放電はNチャネルMOSトランジスタ37N
及び第1のバッファ回路60を介して行われるが、出力
端子10のレベルがNチャネルMOSトランジスタ36
Nのしきい値電圧V1 以下になるとNチャネルMOSト
ランジスタ36Nがオフし、放電はNチャネルMOSト
ランジスタ37Nのみによって行われる。

【0109】ところで、NチャネルMOSトランジスタ
37Nの出力の電圧−電流特性は図22の曲線209
で、また第1のバッファ回路60の電圧−電流特性は同
図の曲線210で示されるように設定されている。すな
わちNチャネルMOSトランジスタ37Nの出力電流I
0 の最大値は、第1のバッファ回路60のそれよりも小
さく設定されている。また、NチャネルMOSトランジ
スタ36Nは、出力端子10のレベルがそのしきい値電
圧V1 以下になるとオフする。よって、図21の出力回
路において、NチャネルMOSトランジスタ37Nと第
1のバッファ回路60とを合わせた電圧−電流特性は同
図曲線211に示すようになる。

【0110】入力レベルが“L”から“H”に変化する
場合、NチャネルMOSトランジスタ37Nと第1のバ
ッファ回路60とが働くが、この場合動作点は図22中
で矢印に沿って動く。すなわち出力端子10が比較的高
レベルにあるうちは大きな電流駆動能力を有するが、出
力レベルが小さくなりV1 に近づくと電流駆動能力が小
さくなり、出力回路のオン抵抗値RON(数2参照)が小
さくなりすぎるのを防止する。このため数2に示すQ値
が大きくなりすぎることが防止できリンギングを抑制す
ることができる。

【0111】次に、第2のバッファ回路61の動作につ
いて説明する。今、入力端子11に“H”が入力されて
いるとする。このとき、PチャネルMOSトランジスタ
17P,16Pがオフし、NチャネルMOSトランジス
タ35N,37Nがオンしており、出力端子10にはL
レベル、すなわち電圧0Vが出力され、負荷容量320
が放電される。なお、このときNチャネルMOSトラン
ジスタ36Nがオフし、NチャネルMOSトランジスタ
38Nがオンしている。

【0112】次に、入力端子11への入力レベルが
“H”から“L”に変化すると、それまでオフ状態にあ
ったPチャネルMOSトランジスタ16P,17Pがオ
ンし、同時にNチャネルMOSトランジスタ35N,3
7Nがオフする。今まで放電されていた負荷容量320
は、インダクタンス310,PチャネルMOSトランジ
スタ16P,17P,NチャネルMOSトランジスタ3
8Nを介して充電され、出力端子10のレベルはHレベ
ルに向けて上昇していく。出力端子10のレベルが十分
低いうちはNチャネルMOSトランジスタ38Nがオン
しているので、充電はPチャネルMOSトランジスタ1
7P及び第2のバッファ回路61を介して行われるが、
出力端子10のレベルが上昇し、NチャネルMOSトラ
ンジスタ38Nのゲート・ソース間電圧がNチャネルM
OSトランジスタ38Nのしきい値電圧V2 以下になる
とNチャネルMOSトランジスタ38Nがオフし、充電
はPチャネルMOSトランジスタ17Pのみによって行
われる。

【0113】ところで、PチャネルMOSトランジスタ
17Pの電圧−電流特性は図23の曲線212で、また
第2のバッファ回路61の電圧−電流特性は同図の曲線
213で示されるように設定されている。すなわち、P
チャネルMOSトランジスタ17Pの出力電流I0 の最
大値は第2のバッファ回路61のそれよりも小さく設定
されている。またNチャネルMOSトランジスタ38N
は、出力端子10のレベルが上昇し、ゲート・ソース間
電圧がそのしきい値電圧V2 以下になるとオフする。よ
って、図21の出力回路において、PチャネルMOSト
ランジスタ17Pと第2のバッファ回路61とを合わせ
た電圧−電流特性は同図曲線214で示すようになる。

【0114】入力レベルが“H”から“L”に変化する
場合、PチャネルMOSトランジスタ17Pと第2のバ
ッファ回路61とが働くが、この場合の動作点は図23
中の矢印に沿って動く。すなわち出力端子10のレベル
が比較的低レベルにあるうちは大きな電流駆動能力を有
するが、出力レベルが大きくなり、NチャネルMOSト
ランジスタ38Nのゲート・ソース間電圧がNチャネル
MOSトランジスタ38Nのしきい値電圧V2 に近づく
と電流駆動能力が小さくなり、出力回路のオン抵抗値R
ONが小さくなりすぎるのを防止する。このため、数2に
示すQ値が大きくなりすぎることが防止でき、リンギン
グを抑制することができる。

【0115】そして、図21に示した出力駆動回路の出
力電圧波形のシミュレーション結果は、第1実施例の出
力駆動回路の出力信号波形を示す図5と同様になり、リ
ンギングが生じない。

【0116】図24は図21に示した出力駆動回路を用
いたこの発明の出力回路の使用態様を示す図で、出力駆
動回路の第8の例では高インピーダンス制御機能付きの
出力回路に図21に示した出力駆動回路を適用してい
る。図において、入力否定アンド回路(ノア相当)7
3,出力否定アンド回路(ナンド相当)74及びインバ
ータ75は高インピーダンス制御用の論理素子である。
入力端子11,70への入力レベルの組合せにより、出
力端子12の出力レベルがHレベル,Lレベル及び高イ
ンピーダンス状態の三つの状態になる。

【0117】なお、出力駆動回路の第8の例では、MO
Sトランジスタを用いた場合について説明したが、バイ
ポーラトランジスタを用いても同様の効果を奏する。ま
た、第8の例では第1,第2のバッファ回路60,61
両方を備えた場合について説明したが、どちらか一方を
備えた場合でも、出力のHレベルからLレベルへの変化
時あるいはLレベルからHレベルへの変化時のどちらか
一方のリンギングを抑制することができる。

【0118】次に、この発明の出力駆動回路の第9の例
について図25を用いて説明する。図25にインバータ
として作用するこの発明のMOSトランジスタ出力駆動
回路の回路図を示す。同図で、ゲートが入力端子11に
接続され、ドレインが出力端子10に接続され、ソース
が接地された電源端子8に接続された第1のNチャネル
トランジスタ43Nと、ゲートがインバータ80の出力
接続され、ソースが出力端子10に接続され、ドレイ
ンが接地された所謂ソースホロワ形の第2のPチャネル
トランジスタ21Pとにより出力端子10にLレベルを
出力するLレベル出力駆動回路を構成している。またゲ
ートが入力端子11に接続され、ドレインが出力端子1
0に接続され、ソースが電源3の電圧VDDに設定された
電源端子9に接続された第1のPチャネルトランジスタ
20Pと、ゲートがインバータ80の出力に接続され、
ソースが出力端子10に接続され、ドレインが電源端子
9に接続されたソースホロワ形の第2のNチャネルトラ
ンジスタ44Nとにより出力端子10にHレベルを出力
するHレベル出力駆動回路を構成している。インバータ
80の入力端は入力端子11に接続されている。

【0119】Lレベル出力駆動回路のソースホロワとし
て接続された第2のPチャネルトランジスタ21Pのチ
ャンネル幅/チャンネル長比はソース接地の第1のNチ
ャネルトランジスタ43Nのそれの2倍以上となるよう
に構成されている。同様にHレベル出力駆動回路のソー
スホロワとして接続された第2のNチャネルトランジス
タ44Nのチャンネル幅/チャンネル長比はソース接地
の第1のPチャネルトランジスタ20Pのそれの2倍以
上となるように構成されている。

【0120】トランジスタ43Nと21PとからなるL
レベル出力駆動回路を例にとってその出力電圧−出力電
流特性を図26を参照して説明する。同図において、曲
線215はNチャネルトランジスタ43Nの出力特性を
示す。曲線215は、このトランジスタ43Nのチャン
ネル幅/チャンネル長比が小さく、オン時の電流が小さ
く内部抵抗がかなり大きいことを示している。一方、P
チャネルトランジスタ21Pは上記のようにチャンネル
幅/チャンネル長比が大きく、従って電流容量が大き
く、電流駆動能力は極めて大であるが、ソースホロワと
して動作するため、出力電圧が低下してゲート・ソース
間閾値電圧VTHに近づくと急激に遮断状態になり、その
出力特性は曲線217で示すようになる。よって、トラ
ンジスタ43Nと21Pとの並列接続からなるLレベル
出力駆動回路の総合の出力特性は曲線218で示すよう
になる。トランジスタ20Pと44NとからなるHレベ
ル出力駆動回路についても、トランジスタ20Pは曲線
215と同様出力特性を示し、トランジスタ44Nは
曲線217と同様な出力特性を示し、総合の出力特性
曲線218と同様になる。

【0121】次に図25の出力駆動回路の動作を順を追
って説明する。

【0122】 入力端子11が“L”のとき。

【0123】第1のPチャネルトランジスタ20Pがオ
ン。第1のNチャネルトランジスタ43Nはオフ。ま
た、インバータ80の作用により第2のPチャネルトラ
ンジスタ21Pのゲートは“H”になり、該第2のPチ
ャネルトランジスタ21Pもオフになる。これによっ
て、出力端子10はHレベルになる。このとき、第2の
Nチャネルトランジスタ44Nのゲートは“H”になる
が、出力端子10がHレベルであるため、そのソースは
Hレベルで、該トランジスタ44Nのゲート−ソース間
電圧は閾値以下で、このトランジスタ44Nはオフであ
る。

【0124】 入力端子11が“L”から“H”に変
化したとき。

【0125】第2のNチャネルトランジスタ43Nと第
2のPチャネルトランジスタ21Pが共にオンになり、
動作点は図26の点X10から特性曲線218上の点X
11に急激に上昇し、大きな電流駆動能力を発揮する。
出力端子10のレベルが低下して0Vに近づき、点X1
2近くに達すると、トランジスタ21Pのゲート・ソー
ス間電圧は閾値以下になって、該トランジスタ21Pは
オフになる。このため、点X12から点X13にかけて
はLレベル出力駆動回路のオン抵抗RONはRON -1を示す
傾きθ4で表すように実質的にトランジスタ43Nのオ
ン抵抗RONになり、Lレベル出力駆動回路のオン抵抗R
ONが小さくなり過ぎるのを防止して、出力端子10の出
力電圧波形にリンギングが発生するのを抑圧することが
できる。

【0126】 入力端子11が“H”のとき。

【0127】第1のNチャネルトランジスタ43Nのみ
がオンで、出力端子10はLレベルに維持される。な
お、第2のPチャネルトランジスタ21Pのゲートには
インバータ80の反転動作により“L”が印加される
が、該トランジスタ21Pのソースには出力端子10の
Hレベルが供給されて、そのゲート・ソース間電圧は閾
値以下になるから、このトランジスタ21Pはオフであ
る。

【0128】 入力端子11が“H”から“L”に変
化するとき。

【0129】上記と同じようなプロセスを経て、最初
はHレベル出力駆動回路の第1のPチャネルトランジス
タ20Pと第2のNチャネルトランジスタ44Nとが同
時にオンして大きな電流駆動能力をもって負荷を駆動
し、最終的にはPチャネルトランジスタ20Pのみがオ
ンになり、出力端子10はHレベルになる。この場合
も、上記と同様に遷移期間の終了時点近くでは、Hレベ
ル出力駆動回路はオン状態の第1のPチャネルトランジ
スタ20Pのみのオン抵抗になり、該Hレベル出力駆動
回路のオン抵抗RONが小さくなり過ぎるのを防止して、
リンギングが発生するのを抑圧することができる。

【0130】そして、出力端子10に図56と同じ大き
さの値L、Cを有するインダクタンスとキャパシタンス
からなる負荷を接続した場合の出力電圧波形のシミュレ
ーションは、前記の第1実施例と同様に図5のようにな
る。図5から明らかなように、リンギングははほぼ完全
に抑圧されることが判る。

【0131】第9例の出力駆動回路では、1個のインバ
ータ80を使用しているが、第2のPチャネルトランジ
スタ21P、第2のNチャネルトランジスタ44Nの各
ゲートを各別のインバータを経て入力端子11に接続し
てもよい。

【0132】次に、図27はこの発明の出力駆動回路の
第10の例のMOSトランジスタ出力駆動回路である。
Lレベル出力駆動回路として図25の出力駆動回路と同
様なNチャネルトランジスタ45Nと、チャンネル幅/
チャンネル長比が上記Nチャネルトランジスタ45Nの
それの2倍以上のPチャネルトランジスタ23Pと、イ
ンバータ85とからなるものを使用し、Hレベル出力駆
動回路として図54に示す従来の出力駆動回路と同様な
1個のPチャネルトランジスタ22Pのみからなるもの
を使用したものである。論理回路の場合、出力電圧波形
の立下がり、または立上がりのいずれか一方だけの動作
速度が特に速いことが要求される場合、あるいは立下が
り時に生ずるリンギング、立上がり時に生ずるリンギン
グのいずれか一方のみが問題になることがある。

【0133】図27の実施例は、出力端子10の出力電
圧がLレベルからHレベルに変化するときの動作速度は
重要でなく、またこのとき生ずるリンギングはそれ程問
題にならないが、出力電圧がHレベルからLレベルに変
化するときの動作速度が速いことが要求され、しかもこ
のとき生ずるリンギングを抑える必要のあるような適用
例において特に有効である。

【0134】MOSトランジスタ出力駆動回路の適用例
によっては、Hレベル出力駆動回路として図25の出力
駆動回路における第1のPチャネルトランジスタ22
P、第2のNチャネルトランジスタ44Nおよびインバ
ータ80からなるHレベル出力駆動回路を使用し、Lレ
ベル出力駆動回路として従来の出力駆動回路と同様な1
個のNチャネルトランジスタ45Nのみからなるものを
使用してもよい。

【0135】次に、図28はこの発明の第12実施例の
出力回路におけるMOSトランジスタ出力駆動回路の所
謂オープンドレイン形出力回路を示す回路図である。第
12実施例では、出力端子10と接地された電源端子8
との間に図25の出力駆動回路のLレベル出力駆動回路
と同様なNチャネルトランジスタ46Nと、チャンネル
幅/チャンネル長比がNチャネルトランジスタ46Nの
それの2倍以上のPチャネルトランジスタ24Pと、イ
ンバータ90とからなるLレベル出力駆動回路を使用し
たもので、入力端子11が“H”のとき出力端子10は
Hレベルになり、入力端子11が“L”のとき、出力端
子10は高インピーダンス(フローティング状態)にな
る。この実施例においても、入力端子11が“L”から
“H”になるとき、出力端子10は急速にLレベルに駆
動され、しかも出力電圧波形にリンギングが発生するこ
とはない。

【0136】図29は図28の出力駆動回路の使用態様
を示し、図28に示す出力駆動回路Kc1,Kc2…K
cnの各出力端子10を電圧降下手段7を介して出力端
子12に接続し、バスライン100を経て負荷抵抗96
に接続すると共にIC(例えばマイコン)99に接続し
たものである。なお、抵抗96の一端は電圧VDDを発生
する電源3に接続されている。この回路では、いずれか
の出力回路の出力端子12がLレベルになると、IC9
9にLレベルが供給され、すべての出力駆動回路Kc1
…Kcnの出力端子が高インピーダンス(フローティン
グ状態)のとき、抵抗96を介してIC99に電圧
DD、つまりHレベルが供給されるものである。因み
に、図25および図27に示す出力駆動回路では、出力
端子10にLレベルあるいはHレベルのいずれか一方の
出力電圧を発生するので、図29のような使い方はでき
ない。

【0137】オープンドレイン形出力駆動回路として
は、出力端子10と電源電圧VDDに設定された電源端子
9との間に図25の出力駆動回路におけるPチャネルト
ランジスタ20Pと、チャンネル幅/チャンネル長比が
Pチャネルトランジスタ20Pのそれの2倍以上のNチ
ャネルトランジスタ44Nと、インバータ80とからな
るHレベル出力駆動回路を設け、Lレベル出力駆動回路
側をオープンにした使い方も勿論可能である。この場合
は入力端子が“L”のとき、出力端子はHレベルにな
り、入力端子が“H”のときは、出力端子は高インピー
ダンス(フローティング状態)になる。

【0138】また、図30は図25に示す出力駆動回路
を用いたこの発明のMOSトランジスタ出力回路の使用
態様を示す図で、Lレベル出力駆動回路およびHレベル
出力駆動回路と入力端子11との間に、出力端子12を
高インピーダンス(フローティング状態)とする高イン
ピーダンス制御用論理回路102を設けたものである。
ここでは、第2のPチャネルトランジスタ27P、第2
のNチャネルトランジスタ49Nの各ゲートにそれぞれ
インバータ109,110が接続されている。

【0139】図30から明らかなように、高インピーダ
ンス制御回路102は、第1の入力が入力端子11に接
続され、出力が第1のPチャネルトランジスタ26Pの
ゲートに接続され且つインバータ109を経て第2のN
チャネルトランジスタ49Nのゲートに接続された出力
否定アンド回路(ナンド相当)104と、第1の入力が
入力端子11に接続され、出力がNチャネルトランジス
タ48Nのゲートに接続され且つインバータ110を経
て第2のPチャネルトランジスタ27Pのゲートに接続
された入力否定アンド回路(ノア相当)103と、制御
入力端子101とアンド回路104の第2の入力との間
に接続されたインバータ105とからなる。アンド回路
103の第2の入力は制御入力端子101に直接接続さ
れている。

【0140】図30のMOSトランジスタ出力回路の動
作を図14に例示する各部のレベルを参照して説明す
る。図14(a)は入力端子11に供給される入力信号
のレベル、図14(b)は制御入力端子101に供給さ
れる制御信号CSを示す。図14(c)は点P1 のレベ
ルを示し、/CSである。これによって、点P2 、点P
3 のレベルは図14(d)、図14(e)に示すように
なる。点P2 、点P3 が共に“H”のt0 〜t1 、t3
〜t4 の間は出力端子12はLレベル、点P2 、P3
共に“L”のt1 〜t2 の間は出力端子12はHレベル
になるが、制御入力端子101に供給される制御信号C
Sが“H”のt2 〜t3 の間は、点P2 のレベルは
“H”、点P3 のレベルは“L”で、Lレベル出力駆動
回路、Hレベル出力駆動回路は共にオフになり、出力端
子12は高インピーダンス(フローティング状態)にな
る。従って、制御入力端子101に供給される制御信号
CSのレベルによって出力端子12の状態を制御するこ
とができる。

【0141】図30のMOSトランジスタ出力回路も入
力信号の変化に伴って出力信号がLレベルからHレベ
ル、あるいはHレベルからLレベルに変化するときの駆
動速度は極めて速く、しかも変化終了近くでは出力駆動
回路のオン抵抗RONが小さくなり過ぎるのが防止され、
リンギングの発生を抑圧することができる。

【0142】次に、図31は、この発明の出力駆動回路
の第12の例を示す回路図である。この例はいわゆるオ
ープンドレイン回路であり、出力端子12には抵抗を介
して論理レベルのHレベルに対応する電圧VDDを発生す
る電源3に接続されるのが通常である。但し、ここでは
説明を簡単にするため抵抗を省いて考える。出力駆動回
路K17と出力駆動回路K18とは出力端子10とアー
ス接地2の間において並列に接続され、また入力端子1
1において共通に接続される。

【0143】出力駆動回路K17は、そのゲートに入力
端子11を接続するNチャネルMOSトランジスタ50
Nと、そのソースに接地された電源端子8を、そのドレ
インにトランジスタ50Nのソースを、そのゲートに出
力端子10及びトランジスタ50Nのドレインを、それ
ぞれ接続するNチャネルMOSトランジスタ51Nとか
ら構成されている。

【0144】出力駆動回路K18は、その入力端に入力
端子11を接続するインバータ115と、そのゲートに
入力端子11を、そのソースに電源端子8を、そのドレ
インに出力端子10をそれぞれ接続するNチャネルMO
Sトランジスタ52Nと、そのゲートにインバータ11
5の出力端を、そのソースに出力端子10を、そのドレ
インに電源端子8をそれぞれ接続するPチャネルMOS
トランジスタ28Pとから構成されている。トランジス
タ52N,28Pはいわゆるトランスミッションゲート
を構成する。

【0145】第12の例の出力駆動回路の動作について
説明する前に、出力駆動回路K17と出力駆動回路K1
8の動作について説明する。

【0146】まず出力駆動回路K17において出力端子
11の電圧が0V(以下、電圧VSSという。)である場
合(論理レベルがLレベル)にはトランジスタ50Nは
オフ状態にある。よってトランジスタ50Nのドレイン
がHレベルに対応する電圧VDDであってトランジスタ5
1Nはオン状態にあっても、トランジスタ50Nがオフ
状態にあるため、出力駆動回路K17に電流は流れな
い。

【0147】ここで入力端子11の電圧が電圧VDDに上
昇すると、トランジスタ50Nもオン状態となり、トラ
ンジスタ50N,51Nを通って電流が流れ、出力端子
10の電圧(以下「出力電圧VO 」)は低下してゆく。
従ってトランジスタ51Nのゲート電圧も低下してゆ
き、ある閾値以下になるとトランジスタ51Nはオフ状
態となる。トランジスタ50Nはオン状態にあるが、ト
ランジスタ51Nがオフ状態となるので、出力駆動回路
K17の電流駆動能力は急激に低下する。このような電
流駆動能力の変化を図32の曲線219に示した。

【0148】一方、出力駆動回路K18ではトランスミ
ッションゲートを構成するトランジスタ52N,28P
の電流駆動能力を、トランジスタ50N,51Nのそれ
よりも低く設計する。インバータ115により入力端子
11の電圧はトランジスタ52N,28Pのそれぞれに
相補的に伝えられる。即ち入力端子11の電圧が“H”
にあるときのみ、出力駆動回路K18は抵抗体として動
作し、入力端子11の電圧が“L”にあるときには絶縁
体として働く。従ってその電流駆動能力は出力電圧VO
にほぼ比例することとなり、その様子は図32の曲線2
20に示されるようになる。

【0149】即ち、出力電圧VO が電圧VDD付近にある
場合には出力駆動回路K18は出力駆動回路K17より
も電流駆動能力が低く、出力電圧VO が電圧VSS付近に
ある場合には出力駆動回路K17よりも電流駆動能力が
高くなり、換言すればオン抵抗RONが増大することとな
る。このことは、曲線219と曲線220が交点XP
有することで示される。

【0150】次に図31の出力回路の動作を順を追って
説明する。

【0151】まず入力端子11が“L”のときには、ト
ランジスタ50N,52N,28Pはオフ状態で、出力
端子10はHレベル(電圧VDD)にある。従って、出力
駆動回路K17、出力駆動回路K18は共に電流を流さ
ず、出力電圧VO は電圧VDDに保たれている(図32の
点X14)。

【0152】次に入力端子11の論理レベルが“L”か
ら“H”に変化するとき、トランジスタ50N,52
N,28Pは直ちにオンになる。このとき、出力電圧V
O は電圧VDDに等しく、トランジスタ51Nもオン状態
にある。このため、図31の出力回路は出力駆動回路K
17および出力回路K18が共にオン状態となるので、
出力端子10から流れる出力電流IO は図32の点X1
4から点X15へと急激に上昇し、大きな電流駆動能力
を以て出力電圧VO を低下させる(点X15から点X1
6)。

【0153】しかし出力電圧VO がトランジスタ51N
の閾値電圧に近付くと、トランジスタ51Nは急激にオ
フ状態になり、このため点X16から点X17にかけて
は実質的にトランジスタ52N、28Pからなる出力駆
動回路K18のみが出力電流IO を駆動する。従って、
この領域では出力回路のオン抵抗RONは実質的に出力駆
動回路K18のみによって決定され、オン抵抗RONが低
くなり過ぎるのを防止して、出力端子10の出力電圧波
形にリンギングが発生するのを抑制することができる。

【0154】なお、出力駆動回路K18において、出力
電圧VO の大小に拘らずほぼ等しいオン抵抗RONを示す
のは、トランジスタ52N,28Pが互いに相補的な特
性を有するからである。出力端子11の論理レベルがH
レベルのとき、トランジスタ52Nのゲートには電圧V
DDが、トランジスタ28Pのゲートにはインバータ11
5の働きにより、電圧VSSがそれぞれ印加され、トラン
ジスタ52N,28P付近の出力回路は図33のように
書ける。このとき、トランジスタ52Nのソース・ドレ
イン間に印加される電位差はVSS=0から、出力電圧V
O に等しい。そして出力電流IO がトランジスタ52N
に分流する様子は曲線223に示されるように出力電圧
O の低下に伴って単調に減少するが、その変化量、即
ち曲線223の傾きは増加する。

【0155】一方、トランジスタ28Pのソース・ドレ
イン間にも出力電圧VO に等しい電位差が印加され、出
力電流IO がトランジスタ28Pにも分流するが、その
傾きは曲線222に示されるように、出力電圧VO の低
下に伴って低下する。従って出力電流IO 全体として
は、出力電圧VO にほぼ比例した値となり、オン抵抗R
ONは殆ど変化しない。

【0156】上述したように出力回路のオン抵抗R
ONは、出力電圧VO に対する電流駆動能力、即ち出力電
流IO の値を示す曲線の傾きの逆数として考えることが
できる。即ち図55で示したと同じである。一般にNチ
ャネルMOSトランジスタは、前述の如くソース・ドレ
イン間の電位差が低下する程その電流駆動能力が急に低
下する。従って図54に示したような従来の出力回路で
全体の電流駆動能力を高めようとすると、その特性は図
56の曲線202に示すようになり、曲線201の傾き
θ1と比較して、その傾きθ2は大きくなる。

【0157】即ちそのオン抵抗R2 が小さくなって出力
波形にリンギングが生じ易くなるのである。図31に示
した出力駆動回路では出力電圧VO が、電圧VDDから電
圧VSSへと変動する際、出力電圧VO が電圧VDD付近に
ある場合には、比較的大きい電流駆動能力を以て、また
出力電圧VO が電圧VSS付近にある場合には、出力電圧
O の変動に対する依存性が比較的小さい電流駆動能力
を以て出力電流IO を流すので、波形の立ち下がり時間
を殆ど悪化させずにリンギングを抑制することができ
る。そしてそのような電流駆動能力を実現するために、
この発明では比較的大きな減少率で単調に減少する電流
駆動能力を有する第2の回路(図31における出力駆動
回路K17)と、比較的小さな減少率で単調に減少する
電流駆動能力を有する第1の回路(図31における出力
駆動回路K18)とを並列に接続したのである。

【0158】ここで第1の回路としては上記のような電
流駆動能力を有するものであれば他の回路例えばオン抵
抗の高いトランジスタによって構成される回路でも良
い。しかし図31に示す出力駆動回路K18のようなト
ランスミッションゲートを構成するものであればインピ
ーダンス整合の点でなお望ましい。

【0159】出力回路に接続する負荷が伝送路等の分布
定数素子である場合には、負荷と出力回路とのインピー
ダンス整合が問題となる。図34は出力回路のオン抵抗
を終端抵抗Rtermと考えた場合の負荷LDを接続した様
子を示す図である。負荷LDが特性インピーダンスZL
を有している時、出力回路での反射係数ρは次のように
表わされる。

【0160】

【数3】

【0161】一般にこの反射係数ρの値はその絶対値を
1/3程度以下に押さえることが望ましい。そこでこの
条件を満足する出力回路のオン抵抗Rtermを求めると、
数4より、特性インピーダンスZL の1/2以上2倍以
下の値であればよいことがわかる。

【0162】

【数4】

【0163】出力電圧VO の値に対して直線性のよい電
流駆動能力を有するトランスミッションゲートを用いる
ことで、負荷LDの特性インピーダンスZL に対応して
上記の条件を満足するようなオン抵抗を有する出力回路
を容易に構成することができる。

【0164】出力駆動回路の第12の例として図31に
オープンドレイン回路を示したが、第13の例として図
35に示すようにPチャネルMOSトランジスタ30P
を電源3に接続した電源端子9と出力端子10の間に設
けることもできる。この例では出力電圧VO がHレベル
からLレベルに変動する際のリンギングは第12の例と
同様にして抑制できるが、LレベルからHレベルへと変
動する際は図54に示す従来の出力回路と同様に、その
リンギングを抑制することはできない。

【0165】論理レベルのいずれの方向への変動に対し
ても出力波形のリンギングを抑制する第14の例の出力
駆動回路の回路図を図36に示す。出力端子10を介し
て、電源VDDと電源VSSの間を出力駆動回路K21と出
力駆動回路K22が直列に、出力駆動回路K23と出力
駆動回路K24が直列に、それぞれ接続されている。出
力駆動回路K21及び出力駆動回路K23は第11,第
12の例で示した出力駆動回路K17,K19及び出力
駆動回路K18,K20とそれぞれ同一のものである。

【0166】また、出力駆動回路K22は出力駆動回路
K21と、出力駆動回路K24は出力駆動回路K23
と、それぞれ相補的に形成されている。つまり出力駆動
回路K22は、そのゲートに入力端子11を接続するP
チャネルMOSトランジスタ32Pと、そのソースに電
源端子9を、そのドレインにトランジスタ32Pのソー
スを、そのゲートに出力端子10及びトランジスタ32
Pのドレインを、それぞれ接続するNチャネルMOSト
ランジスタ33Pとから構成されている。また出力駆動
回路K24は、その入力端に入力端子11を接続するイ
ンバータ125と、そのゲートに入力端子11を、その
ソースに電源端子9を、そのドレインに出力端子10を
それぞれ接続するPチャネルMOSトランジスタ34P
と、そのゲートにインバータ125の出力端を、そのソ
ースに出力端子10を、そのドレインに電源端子9をそ
れぞれ接続するNチャネルMOSトランジスタ59Nと
から構成されている。トランジスタ34P,59Nはい
わゆるトランスミッションゲートを構成し、インバータ
125は出力駆動回路K23と共有している。

【0167】このように構成された出力駆動回路K2
2,出力駆動回路K24は、その動作もそれぞれ出力駆
動回路K21,出力駆動回路K23と相補的に行われ
る。

【0168】入力端子11の電圧が電圧VDD(論理レベ
ル“H”)にある場合、出力電圧VO は出力駆動回路K
21,出力駆動回路K23がオン状態にあるので電圧V
SS(Lレベル)にあり、トランジスタ33Pはオン状態
にある。しかしトランジスタ32Pはオフ状態であるの
で出力駆動回路K22には電流が流れず、従って、出力
電圧VO も電圧VSSに保たれる。

【0169】ここで、入力端子11の電圧が電圧V
SS(論理レベル“L”)に低下すると、出力駆動回路K
21,出力駆動回路K23は直ちにオフ状態となり、出
力電圧VO は出力駆動回路K22と出力駆動回路K24
の動作によって決定されることになる。

【0170】このとき出力駆動回路K22の電流駆動能
力は図37に示す曲線224のようになる。即ち出力電
圧VO が電圧VSSから電圧VDDへと変動し始める場合
(点X18から点X19)にはその電流駆動能力は大き
いが、出力電圧VO がトランジスタ33Pのしきい値よ
りも大きくなるとトランジスタ33Pがオフ状態となる
ので、電流駆動能力は急激に低下する(点X20)。

【0171】一方、出力駆動回路K24の電流駆動能力
は、出力駆動回路K18と同様、出力電圧VO に対して
線型に変動する(図37の曲線225)。即ち出力電圧
Oが電圧VSS付近にある場合には出力駆動回路K22
よりも電流駆動能力が低いが、電圧VDD付近にある場合
には出力駆動回路K22よりも電流駆動能力が大きくな
り、換言すれば、出力回路のオン抵抗RONが増大するこ
とになる。このことは、曲線224と曲線225が交点
P を有することで示される。

【0172】従って、図36に示す出力回路の動作は図
32に示したものと相補的であり、図37に示すように
なる。即ち出力電圧VO の上昇に伴って電流駆動能力は
X18,X19,X20,X21と変化してゆく。この
ため、出力駆動回路の第12の例と類似の作用により出
力波形のオーバーシュートは低減する。つまり出力駆動
回路K21、出力駆動回路K22、出力駆動回路K2
3、出力駆動回路K24を設けることにより、第1実施
例と同様、図5に示すように出力波形のリンギングはオ
ーバーシュート、アンダーシュートの両方が共に抑制さ
れる。

【0173】このように電源VSS,VDDの両方に、それ
ぞれ出力駆動回路K21、出力駆動回路K22を設けた
場合には、第12,第13の例の場合と比較してさらに
他の効果を有する。

【0174】図38の実線波形は入力端子11の電圧が
電圧VSSから電圧VDDへと変動する様子を示す。ここで
示されるように、実際の電圧の変動は理想的なステップ
状ではなく、ランプ状となる。

【0175】一方、図54に示すような従来の出力回路
では、トランジスタ100Pとトランジスタ100Nの
ゲートが共通して入力端子11に接続されている。従っ
てトランジスタ100P,100Nが同時にオン状態と
なる時があり、図38の貫通電流η1 に示すような電流
がトランジスタ100P,100Nを流れ不要な電力消
費がなされてしまう。

【0176】図36に示すような出力駆動回路K21、
出力駆動回路K22においては、出力電圧VO が入力端
子11の電圧の変動の後遅延して変動し(図38の一点
鎖線)、出力電圧VO によってトランジスタ57N,3
3Pが駆動されているのでトランジスタ32Pと33P
との両方(同様にトランジスタ57Nと58Nの両方)
を電流が流れうる時間は短い。従ってトランジスタ57
N,58N,32P,33Pを貫通する電流は図38の
貫通電流η2 で示されるようにわずかなものとなる。即
ち不要な電力消費を防げるという効果がある。

【0177】図39は発明の出力駆動回路の第15の例
を示す回路図である。第14の例における出力駆動回路
K21のかわりに出力駆動回路K25を、出力駆動回路
K22のかわりに出力駆動回路K26を、それぞれ設け
ている。

【0178】出力駆動回路K25は、そのゲートに入力
端子11を、そのソースに電源端子8を、それぞれ接続
するNチャネルMOSトランジスタ62Nと、そのソー
スにトランジスタ62Nのドレインを、そのゲートにそ
のドレイン及び出力端子10を、それぞれ接続するNチ
ャネルMOSトランジスタ61Nとから構成されてい
る。出力駆動回路K26は、出力駆動回路K25と相補
的に形成されている。即ち、そのゲートに入力端子11
を、そのソースに電源端子9を、それぞれ接続するPチ
ャネルMOSトランジスタ37Pと、そのソースにトラ
ンジスタ37Pのドレインを、そのゲートにそのドレイ
ン及び出力端子10を、それぞれ接続するPチャネルM
OSトランジスタ36Pとから構成されている。

【0179】出力駆動回路K25は、第14の例におけ
る出力駆動回路K21の中で直列に接続されているトラ
ンジスタ57Nと58Nの位置が電源端子8及び出力端
子10との間で入れ替わっただけであり、出力駆動回路
K21と同一の動作を行う。出力駆動回路K26におい
ても同様にして第14の例における出力駆動回路K22
と同一の動作を行う。従って第15の例も第14の例と
同じ効果を奏する。

【0180】図40はこの発明の出力駆動回路の第16
の例を示す回路図である。第14の例における出力駆動
回路K21のかわりに出力駆動回路K29を、出力駆動
回路K22のかわりに出力駆動回路K30を、それぞれ
設ける。

【0181】出力駆動回路K29は、そのゲートに入力
端子11を、そのドレインに出力端子10を、それぞれ
接続するNチャネルMOSトランジスタ65Nと、その
ソースに電源端子8を、そのゲートにドレイン及びトラ
ンジスタ65Nのソースを、それぞれ接続するNチャネ
ルMOSトランジスタ66Nとから構成されている。

【0182】出力駆動回路K30は、出力駆動回路K2
9と相補的に形成されている。即ち、そのゲートに入力
端子11を、そのドレインに出力端子10を、それぞれ
接続するPチャネルMOSトランジスタ40Pと、その
ソースに電源端子9を、そのゲートにそのドレイン及び
トランジスタ40Pのソースを、それぞれ接続するPチ
ャネルMOSトランジスタ41Pとから構成されてい
る。

【0183】出力駆動回路K29においてトランジスタ
66Nは、トランジスタ65Nがオン状態にある場合
に、そのゲートに出力電圧VO が印加されて、第14の
例における出力駆動回路K21と同様の動作をする。一
方、トランジスタ65Nがオフ状態にある場合には、ト
ランジスタ66Nの動作は出力電圧VO に影響を与えな
い。従って結果的には出力駆動回路K29も、出力駆動
回路K21と同様の効果を奏することになる。

【0184】出力駆動回路K30においても第14の例
における出力駆動回路K22と同様の効果を奏し、結局
第16の例も第14の例と同じ効果を奏することにな
る。

【0185】図41は出力駆動回路の第17の例の回路
図を示したものであり、いわゆるスリーステートタイプ
インバータ回路を構成したものである。入力端子11か
らの信号がもう1つの入力端子140からの信号によっ
てインバータ143、ゲート141、142を用いて制
御される以外は、図36に示す第14の例と同様の構成
となっている。なお、この場合には出力駆動回路K36
は出力駆動回路K35とインバータ144を共有できな
いため、独自でインバータ145を備えている。

【0186】入力端子140の論理レベルが“L”のと
き、入力端子11の論理レベルはゲート141、142
によって反転され、それぞれ出力駆動回路K33、出力
駆動回路K34に入力される。この後第14の例と同様
にしてリンギングが抑制されるが、第14の例とは逆に
入力端子11と同じ極性の論理レベルの電圧が出力端子
10に出力される。

【0187】一方、入力端子140の論理レベルが
“H”のとき、ゲート141,142はそれぞれ
“L”,“H”を出力し、入力端子11の論理レベルに
かかわらず、トランジスタ44P,69Nを共にオフ状
態にするため、出力端子10の電圧は「第3の状態」即
ち高インピーダンス状態となる。

【0188】このように、この発明においては種々の出
力回路においてその出力端子の出力波形のリンギングを
抑制することができる。

【0189】次に、図42は、この発明の出力駆動回路
の第18の例を示す回路図である。図42に示す出力駆
動回路は、Lレベルを出力する。図42に示すように
この出力駆動回路は、第1のNチャネルトランジスタ7
3N、第2のNチャネルトランジスタ74Nおよび第3
のNチャネルトランジスタ75Nを備える。第1のNチ
ャネルトランジスタ73Nは、そのゲートは入力端子1
1に接続され、そのドレインは出力端子10に接続さ
れ、そのソースが第2のNチャネルトランジスタ74N
のドレインおよびゲートと第3のNチャネルトランジス
タ75Nのドレインに共通に接続される。第2のNチャ
ネルトランジスタ74Nはそのゲートがそのドレインに
接続され、接地された電源端子8にそのソースが接続さ
れる。第3のNチャネルトランジスタ75Nは、そのゲ
ートが電圧VDDを発生する電源3に結合され、そのソー
スが電源端子8に接続される。第1のNチャネルトラン
ジスタ73Nと第2のNチャネルトランジスタ74Nと
は、高速化のために大きな電流駆動能力を有する。第3
のNチャネルトランジスタ75Nは、そのオン抵抗値が
出力端子10に接続される配線や負荷などのインピーダ
ンスに整合される。

【0190】図43は、図42に示した出力駆動回路の
出力電圧−出力電流特性を示す図である。図43を参照
して、横軸は出力電圧VO 、縦軸は出力電流IO であ
る。曲線228は、第1のNチャネルトランジスタ73
Nのチャネルに流れる電流であり、出力端子10には、
この電流が流れる。曲線227は、第2のNチャネルト
ランジスタ74Nのチャネルに流れる電流である。曲線
226は、第3のNチャネルトランジスタ75Nのチャ
ネルに流れる電流である。点X22および点X23は、
HレベルからLレベルへの反転開始時点であり、点X2
4は第2のNチャネルトランジスタ74Nにスイッチオ
フ時点であり、点X25は出力反転の終了時点である。

【0191】次に図42ないし図43に示した出力駆動
回路の動作説明する。

【0192】まず、入力信号が“H”になると、第1の
Nチャネルトランジスタ73Nがオンし、出力端子10
と第2のNチャネルトランジスタ74Nおよび第3のN
チャネルトランジスタ75Nのドレインとが接続状態と
なる。第2のNチャネルトランジスタ74Nは、そのゲ
ートとそのドレインとが共通に接続されているので、第
1のNチャネルトランジスタ73Nのドレイン電圧に応
答してオンする。第3のNチャネルトランジスタ75N
は常時オンしており、点X23から点X24への時点で
は、曲線228で示される電流が第1のNチャネルトラ
ンジスタ73Nのチャネルに流れる。この電流は第2の
Nチャネルトランジスタ74Nと第3のNチャネルトラ
ンジスタ75Nとに分流され、第2のNチャネルトラン
ジスタ74Nのチャネルには、曲線227で示される電
流が流れ、第3のNチャネルトランジスタ75Nのチャ
ネルには曲線226で示される電流が流れる。

【0193】出力信号の電圧第2のNチャネルトラン
ジスタ74Nのしきい値電圧VTHに降下すると(点X2
4の時点)、第2のNチャネルトランジスタ74Nはス
イッチオフし、第1のNチャネルトランジスタ73Nか
らの電流は第3のNチャネルトランジスタ75Nのチャ
ネルにのみ流れる。

【0194】点X24の時点から点X25への時点で
は、電流は第3のNチャネルトランジスタ75Nのオン
抵抗により制限され、出力信号の立下がりは緩やかにな
る。

【0195】すなわち点X23から点X24への時点ま
では、大きな電流駆動能力をもつ第1および第2のNチ
ャネルトランジスタにより、負荷を駆動することによ
り、出力信号のレベルを急速に降下させ、点X24から
点X25への時点では、第3のNチャネルトランジスタ
75Nのオン抵抗によって出力信号のレベル変化を緩や
かにしている。それによって、出力信号にリンギングが
発生するのを抑制することができる。

【0196】また、期待する論理レベル(この場合はL
レベル)の付近では、出力駆動回路の抵抗は第3のNチ
ャネルトランジスタ75Nのオン抵抗により決定される
ので、負荷が伝送線路の場合には、インピーダンス整合
による反射の防止を容易に行うことができる。なお、出
力回路のオン抵抗は負荷の特性インピーダンスの2倍以
下ないし半分以上の範囲が適切である。このような範囲
に設定すると、反射係数は0.33以下になる。

【0197】なお、図42の実施例では、Lレベル出力
駆動回路について示したが、図42に示した導電形式を
変更し、かつ電圧および電流の特性を逆にすることによ
り、Hレベル出力駆動回路を構成することができる。

【0198】また、図42に示した第3のNチャネルト
ランジスタ75Nに代えて抵抗を用いてもよい。

【0199】図44は、この発明の出力駆動回路の第1
9の例を示す回路図である。図44を参照して、この出
力駆動回路が図42の出力駆動回路と異なるところは、
第3のNチャネルトランジスタ75Nに代えて、抵抗1
50を用いていることである。抵抗150はその一端が
第2のNチャネルトランジスタ77Nのドレインに接続
され、その他端が接地される。抵抗150の抵抗値は、
出力回路の出力インピーダンスが負荷の特性インピーダ
ンスに整合する値、すなわち図42に示した第3のNチ
ャネルトランジスタ75Nのオン抵抗値と同じ値にされ
る。

【0200】図45は、図44に示した出力駆動回路の
出力電圧−出力電流特性を示す図である。図45を参照
して、曲線229は、抵抗150に流れる電流を示す。
その他の曲線230,231は、トランジスタ77N,
76Nを流れる電流を示す。曲線229は、抵抗150
の抵抗値が一定であるため直線になっている。

【0201】動作において第2のNチャネルトランジス
タ77Nがスイッチオフするまでは、図42の出力駆動
回路と同様に出力電流の大部分は電流駆動能力の大きい
第2のNチャネルトランジスタ77Nを通して流れる。
一方、第2のNチャネルトランジスタ77Nがオフした
後は、出力電流は抵抗150を流れるので、出力信号の
Lレベル付近では、抵抗150によって電流量が制限さ
れる。

【0202】したがって、この出力駆動回路は図42に
示した出力駆動回路と同様な作用効果を奏する。

【0203】しかしながら、半導体集積回路装置におい
ては、抵抗は一般にトランジスタよりも大きい面積を必
要とする。抵抗を設けることによる面積の拡大を防止す
るために図44の出力駆動回路を次のように形成する。

【0204】図46は、図44に示した出力駆動回路を
半導体基板上に形成した図である。図46に示す出力駆
動回路は、半導体基板Wと接地電位のコンタクト領域C
Aと、出力端子10のコンタクト領域CDと、第1のN
チャネルトランジスタ76NのゲートG1と、第2のN
チャネルトランジスタ77NのゲートG2と、拡散抵抗
RNと、ソース・ドレイン拡散領域Fと、コンタクトホ
ールCHと、コンタクトホールCH間を接続する配線2
2と、抵抗RNとゲートG2とを接続するための配線H
1とを含む。各ゲートG1およびG2の下にはチャネル
が形成される。各ゲートG1およびG2の両側に形成さ
れる拡散領域Fは、ソースおよびドレインとなる。コン
タクトホールCHは、第1のNチャネルトランジスタ7
6Nのソース領域と第2のNチャネルトランジスタ77
NのゲートG2とに設けられ、互いのホール間はアルミ
ニウムなどの良導体による配線によって接続される。拡
散抵抗RNは、配線H1を介して第2のNチャネルトラ
ンジスタ77NのゲートG2に接続される。拡散抵抗R
Nは、第1および第2のNチャネルトランジスタ76
N,77Nを構成する拡散領域に形成されるので、抵抗
RNを設けるための面積は僅かでよい。

【0205】図47は、図46に示した出力駆動回路の
変更例を示す図である。図47に示す出力駆動回路
46に示す出力駆動回路と異なるところは、配線H1に
代えて、拡散抵抗RNの領域に延在してゲートG2が設
けられていることである。このゲートG2の延在した部
分により拡散抵抗RNとゲートG2とを接続することが
できる。

【0206】図48は、この発明の出力駆動回路の第2
0の例を示す回路図である。図48に示す出力駆動回路
が図42に示す出力駆動回路と異なるところは、Hレベ
ル出力駆動回路が追加されていることである。Hレベル
出力駆動回路は、第1のPチャネルトランジスタ48
P、第2のPチャネルトランジスタ49Pおよび第3の
Pチャネルトランジスタ50Pを含む。第1のPチャネ
ルトランジスタ48Pは、そのゲートが第1のNチャネ
ルトランジスタ78Nのゲートと共に入力端子11に接
続され、そのドレインが第1のNチャネルトランジスタ
78Nのドレインと共に出力端子10に接続され、その
ソースが第2のPチャネルトランジスタ49Pおよび第
3のPチャネルトランジスタ50Pのドレインに共通に
接続される。第2のPチャネルトランジスタ49Pは、
そのゲートがそのドレインに接続され、電圧VDDを発生
する電源3に接続した電源端子9にそのソースが結合さ
れる。第3のPチャネルトランジスタ50Pはそのゲー
トが接地され、電源端子9にそのソースが接続される。
第1のPチャネルトランジスタ48Pと第2のPチャネ
ルトランジスタ49Pとは、高速化のために大きい電流
駆動能力を有する。第3のPチャネルトランジスタ50
Pのオン抵抗値は、出力回路の出力端子に接続される配
線や負荷などの特性インピーダンスに整合される。

【0207】すなわちHレベル出力駆動回路は、図42
に示したLレベル出力駆動回路と導電形式を異ならせか
つ電圧および電流の特性を逆にしたものである。したが
ってLレベル出力駆動回路とHレベル出力駆動回路とに
よって、HレベルからLレベルへの出力遷移およびその
逆の関係の出力遷移においてリンギングの発生を抑制す
ることができる。

【0208】図48に示した出力駆動回路の出力信号波
形は、第1実施例における図5と同様である。図5にお
ける負荷条件は図54の出力信号の得た場合と同様な条
件(インダクタンス、容量)である。

【0209】図49は、この発明の出力駆動回路の第2
1の例を示す回路図である。図49を参照して、この出
力駆動回路図48に示す出力駆動回路と異なるところ
は、第1のNチャネルトランジスタ81Nと第2のNチ
ャネルトランジスタ82Nおよび第3のNチャネルトラ
ンジスタ83Nとの接続を相互に入れ換え、かつ第1の
Pチャネルトランジスタ51Pと第2および第3のPチ
ャネルトランジスタ52P,53Pとの接続を相互に入
れ換えていることである。この出力駆動回路も図48の
出力駆動回路と同様に出力端子10から電源端子8,9
に流れる電流は分流されるので、図48と同様な効果が
得られる。

【0210】次に、図50はこの発明の出力駆動回路の
第22の例を示す回路図である。図50を参照して、こ
の出力駆動回路が図48に示す出力駆動回路と異なると
ころは、第2のNチャネルトランジスタ79Nに代えて
Pチャネルトランジスタ55Pが設けられ、第2のPチ
ャネルトランジスタ49Pに代えてNチャネルトランジ
スタ85Nが設けられ、第3のNチャネルトランジスタ
80Nに代えて抵抗161が設けられ、第3のPチャネ
ルトランジスタ50Pに代えて抵抗160が設けられて
いることである。Pチャネルトランジスタ55Pのゲー
トおよび拡散領域は、接地され、Nチャネルトランジス
タ85Nのゲートおよび拡散領域は、電源3に接続され
る。したがって、C−MOS集積回路装置に特有のラッ
チアップ回路を駆動しない。このことを図51に示す断
面図によってさらに詳細に説明する。

【0211】図51は、図50に示す出力駆動回路の一
部の断面図である。図51を参照して、Pチャネルトラ
ンジスタ55Pに対応するトランジスタ171とNチャ
ネルトランジスタ85Nに対応するトランジスタ170
とにより、pnpトランジスタ173とnpnトランジ
スタ172とが寄生的に形成される。このため、C−M
OS集積回路装置に特有のラッチアップ回路ができる
(図51中の破線)。しかし、Nチャネルトランジスタ
85Nの拡散領域(N+ )は、電源3に結合され、Pチ
ャネルトランジスタ55Nの拡散領域(P+ )は接地さ
れる。そのため、ラッチアップ回路を構成するpnpト
ランジスタ173およびnpnトランジスタ172に
は、電流が流れない。したがって、この出力駆動回路は
ラッチアップを防止することができる。

【0212】なお、この例では抵抗160,161を設
けているが、これに代えてMOSトランジスタを設けて
もよい。

【0213】図52は、出力駆動回路の第23の例を示
す回路図である。図52を参照して、この出力駆動回路
が図48乃至図50に示した出力駆動回路と異なるとこ
ろは、Lレベル出力駆動回路にのみ図42に示した出力
駆動回路を設けていることである。この出力駆動回路に
おいては、出力信号のLレベルにおいてのみリンギング
の発生を抑制できる。したがって、この出力駆動回路を
Hレベルの信号にリンギングが発生しても動作しない
負荷などを駆動する場合に用いることができる。このよ
うにLレベル出力駆動回路およびHレベル出力駆動回路
は、独立に他の出力駆動回路と組合せることができる。

【0214】また、図52のPチャネルトランジスタ5
6Pを削除することによりオープンドレイン出力駆動回
路にすることもできる。

【0215】このようにこの発明の出力回路を構成する
出力駆動回路は相補型出力回路に止まらず、Nチャネル
MOS出力駆動回路やPチャネルMOS出力駆動回路に
も適用することができる。

【0216】また、図53は図48に示すこの発明のM
OSトランジスタ出力回路の使用態様を示す図で、Lレ
ベル出力駆動回路およびHレベル出力駆動回路と入力端
子11との間に、出力端子10を高インピーダンス(フ
ローティング状態)とする高インピーダンス制御用論理
回路181を設けたものである。

【0217】図53から明らかなように、高インピーダ
ンス制御回路181は、第1の入力が入力端子11に接
続され、出力が第1のPチャネルトランジスタ57Pの
ゲートに接続された出力否定アンド回路(ナンド相当)
183と、第1の入力が入力端子11に接続され、出力
がNチャネルトランジスタ89Nのゲートに接続された
入力否定アンド回路(ノア相当)182と、制御入力端
子180とアンド回路183の第2の入力との間に接続
されたインバータ184とからなる。アンド回路182
の第2の入力は制御入力端子180に直接接続されてい
る。

【0218】動作において、制御端子180に入力信号
“H”を与えると、アンド回路183は“H”の信号を
出力し、アンド回路182は“L”の信号を出力する。
そのため、第1のNチャネルトランジスタ89Nおよび
第1のPチャネルトランジスタ57Pはオフ状態にな
る。それによって出力端子10は高インピーダンス状態
になる。

【0219】制御端子180に、信号“L”が与えられ
た場合には、アンド回路182およびアンド回路183
が入力端子11に与えられる信号を第1のNチャネルト
ランジスタ89Nと第1のPチャネルトランジスタ57
Pのゲートに与える。

【0220】なお、図53に示す出力駆動回路は出力信
号を高インピーダンス状態にするための制御回路に接続
されたが、この制御回路に代えて、他の種類の制御回路
に接続することも可能である。

【0221】

【発明の効果】以上に説明したように、請求項1の発明
に係る出力回路によれば、出力端子から出力される出力
信号のレベルが第2の論理レベルから第1の論理レベル
へと変化する変動において、出力信号のレベルが前記第
2の論理レベル付近にある場合の変動に対する変化の割
合が、出力信号のレベルが第1の論理レベル付近にある
場合の変動に対する変化の割合より大きく、かつ変動に
対して単調に減少する電流駆動能力を有する出力駆動回
路を備えて構成され、この出力駆動回路は、第2の論理
レベル付近では大きな電流駆動能力を持ち、そして、出
力信号は第1の論理レベルに向かって急速に変化し、第
1の論理レベルに近づくと、出力駆動回路は、前記変動
に対してその電流駆動能力が減少する割合が小さくな
り、緩やかに電流駆動能力がなくなるので、負荷を高速
で駆動できると共に、出力回路に接続する負荷に係わら
ずリンギングを起こしにくくなるという効果があり、さ
らに、出力駆動回路と出力端子との間に接続された電圧
降下手段により、出力駆動回路が有する電流駆動能力の
前記変動に対する変化の割合を変えることができ、接続
する負荷に応じてリンギングを防止することができると
いう効果があると共に、出力特性を最適化することがで
き、インピーダンス不整合等による反射を抑え、不要輻
射の発生を防止することができるという効果がある。

【0222】請求項2の発明に係る出力回路の電圧降下
手段によれば、抵抗値を変えることができる抵抗手段を
備えて構成され、出力回路の出力特性を最適化し、また
出力回路に接続する負荷や出力回路の使用状態に応じ
て、電流駆動能力の変動に対する変化の割合を調整し、
出力回路に接続する負荷や出力回路の使用状態に適した
電流駆動能力の特性をもたせることができ、接続する負
荷に応じてリンギングを防止することができるという効
果があると共に、出力特性を最適化することができ、イ
ンピーダンス不整合等による反射を抑え、不要輻射の発
生を防止することができるという効果がある。

【0223】請求項3の発明に係る出力回路によれば、
抵抗の働きをする素子の接続パターンを変えることによ
り抵抗値を容易に変えることができる抵抗手段を備えて
構成され、例えば出力回路に接続される負荷に応じて、
基板上に形成された複数の抵抗の働きをする素子の接続
パターンを変えることにより容易に出力回路のオン抵抗
を変化させ、接続する負荷に応じてリンギングを容易に
防止することができるという効果があると共に、出力特
性を最適化することができ、インピーダンス不整合等に
よる反射を抑え、不要輻射の発生を容易に防止すること
ができるという効果がある。

【0224】請求項4の発明に係る出力回路によれば、
制御手段と、出力端子と出力駆動回路とを結ぶ複数の電
流経路に各々介挿され、抵抗として働く複数の素子と、
制御手段により接続または非接続の状態を制御でき、所
定の素子に直列に接続された少なくとも一つのスイッチ
とを備えて構成され、例えば出力回路に接続される負荷
に応じて、制御手段により各スイッチの接続と非接続を
制御して抵抗の接続パターンを変えることにより容易に
出力回路のオン抵抗を変化させ、接続する負荷に応じて
リンギングを容易に防止することができるという効果が
あると共に、出力特性を最適化することができ、インピ
ーダンス不整合等による反射を抑え、不要輻射の発生を
容易に防止することができるという効果がある。

【0225】請求項5の発明に係る出力回路によれば、
電圧降下手段の他端と電源端子との間に接続され、入力
信号によって制御されて、出力端子から出力される出力
信号のレベルが第2の論理レベルから第1の論理レベル
へと変動するにしたがってその電流駆動能力が単調に減
少し、かつ出力信号のレベルが第1の論理レベルに達し
たときにその電流駆動能力がゼロになる第1の回路と、
第1の回路に並列に接続され、入力信号によって制御さ
れて、出力信号のレベルが第2の論理レベルから第1の
論理レベルへと変動するにしたがってその電流駆動能力
が第1の回路より大きな減少率で単調に減少し、かつ出
力信号のレベルが第1の論理レベルに達する前にその電
流駆動能力がゼロになる第2の回路とり成る出力駆動
回路を備えて構成されているので、第1と第2の回路が
並列に接続され、出力駆動回路の電流駆動能力は第1及
び第2の回路のそれぞれの回路の電流駆動能力の和とな
り、第2の論理レベルの付近では、第1と第2の回路を
合わせた大きな電流駆動能力を持ち、負荷を高速で駆動
でき、第1の論理レベルに近づくと、第1の回路の電流
駆動能力だけになり、オン抵抗が小さくなりすぎるのを
防止してリンギングを起こしにくくする。さらに電圧降
下手段により、例えば出力回路に接続される負荷に応じ
て出力回路のオン抵抗を変化させ、接続する負荷に応じ
てリンギングを容易に防止することができるという効果
があると共に、出力特性を最適化することができ、イン
ピーダンス不整合等による反射を抑え、不要輻射の発生
を容易に防止することができるという効果がある。

【0226】請求項6の発明に係る出力回路によれば、
一端が出力端子に接続された電圧降下手段と、第1の電
源端子と電圧降下手段の他端との間に接続され、かつ入
力信号を制御信号として受けて、入力信号に応じて第1
の論理レベルの出力信号を出力端子から導出する第1の
出力駆動回路と、電圧降下手段の他端と第2の論理レベ
ルを有する第2の電源端子との間に接続され、かつ入力
信号を制御信号として受けて、入力信号に応じて第2の
論理レベルの出力信号を出力端子から導出する第2の出
力駆動回路とを備えて構成され、第1の出力駆動回路は
出力端子から出力される出力信号のレベルが第2の論理
レベルから第1の論理レベルへと変化する一方方向への
変動において、出力信号のレベルが第2の論理レベル付
近にある場合の一方方向への変動に対する変化の割合
が、出力信号のレベルが第1の論理レベル付近にある場
合の一方方向への変動に対する変化の割合より大きく、
かつ一方方向への変動に対して単調に減少する電流駆動
能力を有し、第2の出力駆動回路は出力端子から出力さ
れる出力信号のレベルが第1の論理レベルから第2の論
理レベルへと変化する他方方向への変動において、出力
信号のレベルが第1の論理レベル付近の電流駆動能力の
他方方向への変動に対する変化の割合が、出力信号のレ
ベルが第2の論理レベル付近の他方方向への変動に対す
る変化の割合より大きく、かつ他方方向への変動に対し
て単調に減少する電流駆動能力を有するので、第2の論
理レベル付近では大きな電流駆動能力を持ち、負荷を高
速で駆動でき、第1の論理レベルに近づくと、第1の出
力駆動回路は、その電流駆動能力が減少する割合が小さ
くなり、第1の論理レベルから第2の論理レベルへ移行
するときに、リンギングしにくくなる。また、第1の論
理レベル付近では大きな電流駆動能力を持ち、負荷を高
速で駆動でき、第2の論理レベルに近づくと、第2の出
力駆動回路は、その電流駆動能力が減少する割合が小さ
くなり、リンギングしにくくなる。すなわち、一方及び
他方方向の両方向への出力信号の変動に対して、その動
作を高速化できるとともにリンギングを起こしにくくす
ることができ、さらに電圧降下手段により、例えば出力
回路に接続される負荷に応じて出力回路のオン抵抗を変
化させ、接続する負荷に応じ、両方向への出力信号の変
動に対してリンギングを容易に防止することができると
いう効果があると共に、出力特性を最適化することがで
き、インピーダンス不整合等による反射を抑えて不要輻
射の発生を容易に防止することができるという効果があ
る。

【0227】請求項7の発明に係る出力回路によれば、
抵抗値を変えることができる抵抗手段を備えて構成さ
れ、出力回路の出力特性を最適化し、また出力回路に接
続する負荷や出力回路の使用状態に応じて、第1及び第
2の出力駆動回路の電流駆動能力の変動に対する変化の
割合を調整し、出力回路に接続する負荷や出力回路の使
用状態に適した電流駆動能力の特性をもたせることがで
き、接続する負荷に応じ、両方向への出力信号の変動に
対してリンギングを防止することができるという効果が
あると共に、出力特性を最適化することができ、インピ
ーダンス不整合等による反射を抑え、不要輻射の発生を
防止することができるという効果がある。

【0228】請求項8の発明に係る出力回路によれば、
第1の出力駆動回路が、電圧降下手段の他端と電源端子
との間に接続され、入力信号によって制御されて、出力
端子から出力される出力信号のレベル一方方向への変
動にしたがってその電流駆動能力が単調に減少し、かつ
出力信号のレベルが第1の論理レベルに達したときにそ
の電流駆動能力がゼロになる第1の回路と、第1の回路
に並列に接続され、入力信号によって制御されて、出力
信号のレベル一方方向への変動にしたがってその電流
駆動能力が第1の回路より大きな減少率で単調に減少
し、かつ出力信号のレベルが第1の論理レベルに達する
前にその電流駆動能力がゼロになる第2の回路とを備
え、第2の出力駆動回路が、電圧降下手段と第2の電源
端子との間に接続され、入力信号によって制御されて、
出力端子から出力される出力信号のレベル他方方向へ
の変動にしたがってその電流駆動能力が単調に減少し、
かつ出力信号のレベルが第2の論理レベルに達したとき
にその電流駆動能力がゼロになる第3の回路と、第3の
回路に並列に接続され、入力信号によって制御されて、
出力信号のレベル他方方向への変動にしたがってその
電流駆動能力が第3の回路より大きな減少率で単調に減
少し、かつ出力信号のレベルが第2の論理レベルに達す
る前にその電流駆動能力がゼロになる第4の回路とを備
えて構成され、第1と第2の回路が並列に接続され、第
1の出力駆動回路の電流駆動能力は第1及び第2の回路
のそれぞれの回路の電流駆動能力の和となり、第1の
駆動回路は、出力信号のレベルが第2の論理レベルか
ら第1の論理レベルへと変化する一方方向への変動にお
いて、第2の論理レベルの付近では、第1と第2の回路
を合わせた大きな電流駆動能力を持ち、第1の論理レベ
ルに近づくと第1の回路の電流駆動能力だけになり、オ
ン抵抗が小さくなりすぎるのを防ぐことができ、負荷を
高速で駆動できるとともに、リンギングを起こしにくく
なる。

【0229】同様に、第3と第4の回路が並列に接続さ
れ、第2の出力駆動回路の電流駆動能力は第3及び第4
の回路のそれぞれの回路の電流駆動能力の和となり、第
2の電流駆動回路は、出力信号のレベルが第1の論理レ
ベルから第2の論理レベルへと変化する他方方向への変
動において、第1の論理レベルの付近では、第3と第4
の回路を合わせた大きな電流駆動能力を持ち、第2の論
理レベルに近づくと第3の回路の電流駆動能力だけにな
り、オン抵抗が小さくなりすぎるのを防ぐことができ、
負荷を高速で駆動でき、リンギングを起こしにくくな
る。すなわち、第1及び第2の出力駆動回路により一方
及び他方方向の両方向への出力信号の変動に対してリン
ギングが起こりにくくなり、さらに第1及び第2の出力
駆動回路と出力端子との間に接続された電圧降下手段に
より、第1及び第2の出力駆動回路が有する電流駆動能
力の前記一方及び他方方向への変動に対する変化の割合
を変えることができ、接続する負荷に応じ、両方向への
出力信号の変動に対してリンギングを防止することがで
きるという効果があると共に、出力特性を最適化するこ
とができ、インピーダンス不整合等による反射を抑え、
不要輻射の発生を容易に防止することができるという効
果がある。

【0230】請求項9の発明に係る出力回路によれば、
出力駆動回路が、電圧降下手段の他端と電源端子との間
に接続され、入力信号によって制御されてスイッチング
する第1のスイッチング手段と、出力端子から第1のス
イッチング手段及び電圧降下手段を通して出力信号が与
えられ、出力信号のレベルが所定の値を越えるとスイッ
チオフする第2のスイッチング手段と、所望の抵抗値を
有し、第2のスイッチング手段に並列に接続される他の
電圧降下手段とを備えて構成されているので、出力信号
が所定レベルになるまでは、出力信号は電圧降下手段と
第2のスイッチング手段と他の電圧降下手段と第1のス
イッチング手段で構成される回路の電流駆動能力に従っ
て駆動され、出力信号が所定レベルを超えると、電圧降
下手段と第1のスイッチング手段と他の電圧降下手段の
抵抗値により電流が制限され、オン抵抗が小さくなりす
ぎることを防ぐことにより、負荷を高速で駆動すること
ができるとともにリンギングを起こしにくくなるという
効果がある。さらに電圧降下手段により、出力回路のオ
ン抵抗を調整することにより、例えば接続する負荷に応
じてリンギングを防止することができるという効果があ
り、また出力端子に接続される負荷の特性インピーダン
スに整合させることができ、反射係数を小さくして不要
輻射を防止することができるという効果がある。

【図面の簡単な説明】

【図1】この発明の第1実施例による出力回路を示す概
念図である。

【図2】この発明の第1実施例による出力回路の出力波
形図である。

【図3】第1実施例における出力駆動回路の回路図であ
る。

【図4】図3に示した出力駆動回路のLレベル出力時の
出力特性を示す図である。

【図5】図3の出力駆動回路によって得られる出力電圧
の変化の様子を示す図である。

【図6】この発明の第1実施例における電圧降下手段を
示す図である。

【図7】この発明の第2実施例による出力回路を示す図
である。

【図8】この発明の出力駆動回路の第2の例を示す回路
図である。

【図9】図8の駆動回路の動作を説明するための特性図
である。

【図10】この発明の出力駆動回路の第3の例を示す回
路図である。

【図11】この発明の出力駆動回路の第4の例を示す回
路図である。

【図12】図11に示した出力駆動回路を用いた出力回
路の使用態様を示す概略構成図である。

【図13】図8に示した出力駆動回路を用いた出力回路
の使用態様を示す回路図である。

【図14】図13の回路等の動作を説明する図である。

【図15】この発明の出力駆動回路の第5の例を示す回
路図である。

【図16】この発明の出力駆動回路の第6の例を示す回
路図である。

【図17】図16の出力駆動回路の動作を説明するため
の特性図である。

【図18】この発明の出力駆動回路の第7の例を示す回
路図である。

【図19】図18に示した出力駆動回路を用いた出力回
路の使用態様を示す概略構成図である。

【図20】図3に示した出力駆動回路を用いた出力回路
の使用態様を示す回路図である。

【図21】この発明に係る出力駆動回路の第8の例を示
す回路図である。

【図22】図21に示した出力駆動回路の動作を説明す
るための図である。

【図23】図21に示した出力駆動回路の動作を説明す
るための図である。

【図24】図21の出力駆動回路の使用態様を示す回路
図である。

【図25】この発明の出力駆動回路の第9の例を示す回
路図である。

【図26】図25に示した出力駆動回路の動作を説明す
るための各トランジスタおよび出力回路の特性図であ
る。

【図27】この発明の出力駆動回路の第10の例を示す
回路図である。

【図28】この発明の出力駆動回路の第11の例を示す
回路図である。

【図29】図28に示した出力駆動回路を用いた出力回
路の使用態様を示す概略構成図である。

【図30】図25に示した出力駆動回路を用いた出力回
路の使用態様を示す回路図である。

【図31】この発明の出力駆動回路の第12の例を示す
回路図である。

【図32】図31に示した出力駆動回路の動作の説明図
である。

【図33】トランスミッションゲートの動作の説明図で
ある。

【図34】反射係数の説明図である。

【図35】この発明の出力駆動回路の第13の例を示す
回路図である。

【図36】この発明の出力駆動回路の第14の例を示す
回路図である。

【図37】図36に示した出力駆動回路の動作の説明図
である。

【図38】貫通電流の説明図である。

【図39】この発明の出力駆動回路の第15の例を示す
回路図である。

【図40】この発明の出力駆動回路の第16の例を示す
回路図である。

【図41】この発明の出力駆動回路の第17の例を示す
回路図である。

【図42】この発明の出力駆動回路の第18の例を示す
回路図である。

【図43】図42に示した出力駆動回路の出力電圧−出
力電流特性を示す図である。

【図44】この発明の出力駆動回路の第19の例を示す
回路図である。

【図45】図44に示した出力駆動回路の出力電圧−出
力電流特性を示す図である。

【図46】図45に示した出力駆動回路を半導体基板上
に形成した図である。

【図47】図46の出力駆動回路を半導体基板上に形成
した図である。

【図48】この発明の出力駆動回路の第20の例を示す
回路図である。

【図49】この発明の出力駆動回路の第21の例を示す
回路図である。

【図50】この発明の出力駆動回路の第22の例を示す
回路図である。

【図51】図50に示した出力駆動回路の一部の断面図
である。

【図52】この発明の出力駆動回路の第23の例を示す
回路図である。

【図53】図48に示した出力駆動回路の使用態様を示
す回路図である。

【図54】従来のCMOS出力回路図である。

【図55】従来の出力回路の出力電圧−出力電流特性図
である。

【図56】従来の出力回路の出力等価回路図である。

【図57】従来回路の出力波形図である。

【符号の説明】 2 接地 3 電源 5 出力駆動回路 6 電圧降下手段 8,9 電源端子 10 出力駆動回路の出力端子 11 入力端子 12 出力端子 1S〜nS 切替え手段 1r〜nr 抵抗 1P〜59P,100P PチャネルMOSトランジス
タ 1N〜91N,100N NチャネルMOSトランジス
タ K1〜K16 出力駆動回路

【手続補正2】

【補正対象書類名】図面

【補正対象項目名】図28

【補正方法】変更

【補正内容】

【図28】

【手続補正3】

【補正対象書類名】図面

【補正対象項目名】図46

【補正方法】変更

【補正内容】

【図46】

【手続補正4】

【補正対象書類名】図面

【補正対象項目名】図53

【補正方法】変更

【補正内容】

【図53】

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】 入力信号が入力される入力端子と、 第1または第2の論理レベルの出力信号が出力される出
    力端子と、 前記第1の論理レベルの電圧を与える電源端子と、 一端が前記出力端子に接続された電圧降下手段と、 前記電源端子と前記電圧降下手段の他端との間に接続さ
    れ、かつ前記入力信号を制御信号として受けて、前記入
    力信号に応じて前記出力信号を前記出力端子から導出す
    る出力駆動回路とを備え、 前記出力駆動回路は、前記出力端子から出力される前記
    出力信号のレベルが前記第2の論理レベルから前記第1
    の論理レベルへと変化する変動において、前記出力信号
    のレベルが前記第2の論理レベル付近にある場合の前記
    変動に対する変化の割合が、前記出力信号のレベルが前
    記第1の論理レベル付近にある場合の前記変動に対する
    変化の割合より大きく、かつ前記変動に対して単調に減
    少する電流駆動能力を有する出力回路。
  2. 【請求項2】 前記電圧降下手段は、抵抗値が可変であ
    る抵抗手段を含む請求項1記載の出力回路。
  3. 【請求項3】 前記抵抗手段が、基板上に形成された複
    数の抵抗の働きをする素子により構成され、該素子の接
    続パターンを変えることにより該抵抗手段の抵抗値を変
    化させることができる請求項2記載の出力回路。
  4. 【請求項4】 前記抵抗手段が、 制御手段と、 前記出力端子と前記出力駆動回路とを結ぶ複数の電流経
    路に各々介挿され、抵抗として働く複数の素子と、 所定の前記素子に各別に直列に接続され、前記制御手段
    により接続または非接続の状態を制御できる少なくとも
    一つのスイッチと、 を備える請求項2記載の出力回路。
  5. 【請求項5】 前記出力駆動回路が、 前記電圧降下手段の前記他端と前記電源端子との間に接
    続され、前記入力信号によって制御されて、前記出力端
    子から出力される前記出力信号のレベルが前記第2の論
    理レベルから前記第1の論理レベルへと変動するにした
    がってその電流駆動能力が単調に減少し、かつ前記出力
    信号のレベルが前記第1の論理レベルに達したときにそ
    の電流駆動能力がゼロになる第1の回路と、 前記第1の回路に並列に接続され、前記入力信号によっ
    て制御されて、前記出力信号のレベルが前記第2の論理
    レベルから前記第1の論理レベルへと変動するにしたが
    ってその電流駆動能力が前記第1の回路より大きな減少
    率で単調に減少し、かつ前記出力信号のレベルが前記第
    1の論理レベルに達する前にその電流駆動能力がゼロに
    なる第2の回路と、 を備える請求項1記載の出力回路。
  6. 【請求項6】 入力信号が入力される入力端子と、 第1または第2の論理レベルの出力信号が出力される出
    力端子と、 前記第1の論理レベルの電圧を与える第1の電源端子
    と、 一端が前記出力端子に接続された電圧降下手段と、 前記第2の論理レベルの電圧を出力する電源と接続され
    る第2の電源端子と、 前記第1の電源端子と前記電圧降下手段の前記他端との
    間に接続され、かつ前記入力信号を制御信号として受け
    て、前記入力信号に応じて前記第1の論理レベルの前記
    出力信号を前記出力端子から導出する第1の出力駆動回
    路と、 前記第2の電源端子と前記電圧降下手段の前記他端との
    間に接続され、かつ前記入力信号を制御信号として受け
    て、前記入力信号に応じて前記第2の論理レベルの前記
    出力信号を前記出力端子から導出する第2の出力駆動回
    路とを備え、 前記第1の出力駆動回路は前記出力端子から出力される
    前記出力信号のレベルが前記第2の論理レベルから前記
    第1の論理レベルへと変化する一方方向への変動におい
    て、 前記出力信号のレベルが前記第2の論理レベル付近にあ
    る場合の前記一方方向への変動に対する変化の割合が、
    前記出力信号のレベルが前記第1の論理レベル付近にあ
    る場合の前記一方方向への変動に対する変化の割合より
    大きく、かつ前記一方方向への変動に対して単調に減少
    する電流駆動能力を有し、 前記第2の出力駆動回路は前記出力端子から出力される
    前記出力信号のレベルが第1の論理レベルから前記第2
    の論理レベルへと変化する他方方向への変動において、 前記出力信号のレベルが前記第1の論理レベル付近にあ
    る場合の前記他方方向への変動に対する変化の割合が、
    前記出力信号のレベルが前記第2の論理レベル付近にあ
    る場合の前記他方方向への変動に対する変化の割合より
    大きく、かつ前記他方方向への変動に対して単調に減少
    する電流駆動能力を有する出力回路。
  7. 【請求項7】 前記電圧降下手段は、抵抗値が可変であ
    る抵抗手段を含む請求項6記載の出力回路。
  8. 【請求項8】 前記第1の出力駆動回路が、 前記電圧降下手段の前記他端と前記電源端子との間に接
    続され、前記入力信号によって制御されて、前記出力端
    子から出力される前記出力信号のレベルが前記一方方向
    への変動にしたがってその電流駆動能力が単調に減少
    し、かつ前記出力信号のレベルが前記第1の論理レベル
    に達したときにその電流駆動能力がゼロになる第1の回
    路と、 前記第1の回路に並列に接続され、前記入力信号によっ
    て制御されて、前記出力信号のレベルが前記一方方向へ
    の変動にしたがってその電流駆動能力が前記第1の回路
    より大きな減少率で単調に減少し、かつ前記出力信号の
    レベルが前記第1の論理レベルに達する前にその電流駆
    動能力がゼロになる第2の回路とを備え、 前記第2の出力駆動回路が、 前記電圧降下手段の前記他端と前記第2の電源端子との
    間に接続され、前記入力信号によって制御されて、前記
    出力端子から出力される前記出力信号のレベルが前記他
    方方向への変動にしたがってその電流駆動能力が単調に
    減少し、かつ前記出力信号のレベルが前記第2の論理レ
    ベルに達したときにその電流駆動能力がゼロになる第3
    の回路と、 前記第3の回路に並列に接続され、前記入力信号によっ
    て制御されて、前記出力信号のレベルが前記他方方向へ
    の変動にしたがってその電流駆動能力が前記第3の回路
    より大きな減少率で単調に減少し、かつ前記出力信号の
    レベルが前記第2の論理レベルに達する前にその電流駆
    動能力がゼロになる第4の回路と、 を備える請求項6記載の出力回路。
  9. 【請求項9】 前記出力駆動回路が、 前記電圧降下手段の前記他端と前記電源端子との間に接
    続され、前記入力信号によって制御されてスイッチング
    する第1のスイッチング手段と、 前記出力端子から前記第1のスイッチング手段及び前記
    電圧降下手段を通して出力信号が与えられ、該出力信号
    のレベルが所定の値を越えるとスイッチオフする第2の
    スイッチング手段と、 前記第2のスイッチング手段に並列に接続される他の電
    圧降下手段と、 を備える請求項2記載の出力回路。
JP4073708A 1992-03-30 1992-03-30 出力回路 Pending JPH05276004A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4073708A JPH05276004A (ja) 1992-03-30 1992-03-30 出力回路

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP4073708A JPH05276004A (ja) 1992-03-30 1992-03-30 出力回路
US08/035,115 US5371420A (en) 1992-03-30 1993-03-19 Output circuit having reduced switching noise

Publications (1)

Publication Number Publication Date
JPH05276004A true JPH05276004A (ja) 1993-10-22

Family

ID=13525987

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4073708A Pending JPH05276004A (ja) 1992-03-30 1992-03-30 出力回路

Country Status (2)

Country Link
US (1) US5371420A (ja)
JP (1) JPH05276004A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07106943A (ja) * 1993-10-07 1995-04-21 Nec Corp 半導体集積回路装置
WO1999001936A1 (en) * 1997-07-04 1999-01-14 Sukuld Enterprise Yuugen Kaisha Digital circuit
JP2002116829A (ja) * 2000-02-29 2002-04-19 Seiko Instruments Inc 半導体集積回路
JP2006042136A (ja) * 2004-07-29 2006-02-09 Fujitsu Ltd 終端回路、半導体装置、及び電子機器
JP2007060722A (ja) * 1999-09-13 2007-03-08 Renesas Technology Corp 半導体集積回路装置
US7373114B2 (en) 2004-03-19 2008-05-13 Hitachi, Ltd. Signal transmission circuit, signal output circuit and termination method of signal transmission circuit
JP2010114937A (ja) * 1993-11-17 2010-05-20 Renesas Technology Corp 出力回路
US10530359B2 (en) 2018-04-25 2020-01-07 Seiko Epson Corporation Output buffer circuit, oscillator, electronic apparatus, and vehicle

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69226150T2 (de) 1991-11-05 1999-02-18 Hsu Fu Chieh Redundanzarchitektur für Schaltungsmodul
US5831467A (en) 1991-11-05 1998-11-03 Monolithic System Technology, Inc. Termination circuit with power-down mode for use in circuit module architecture
WO1994003901A1 (en) 1992-08-10 1994-02-17 Monolithic System Technology, Inc. Fault-tolerant, high-speed bus system and bus interface for wafer-scale integration
FR2709217B1 (fr) * 1993-08-19 1995-09-15 Bull Sa Procédé et dispositif d'adaptation d'impédance pour un émetteur et/ou récepteur, circuit intégré et système de transmission les mettant en Óoeuvre.
JP3243902B2 (ja) * 1993-09-17 2002-01-07 株式会社日立製作所 半導体装置
US5701090A (en) * 1994-11-15 1997-12-23 Mitsubishi Denki Kabushiki Kaisha Data output circuit with reduced output noise
US5655113A (en) 1994-07-05 1997-08-05 Monolithic System Technology, Inc. Resynchronization circuit for a memory system and method of operating same
US6754746B1 (en) 1994-07-05 2004-06-22 Monolithic System Technology, Inc. Memory array with read/write methods
US5457407A (en) * 1994-07-06 1995-10-10 Sony Electronics Inc. Binary weighted reference circuit for a variable impedance output buffer
US6037798A (en) * 1996-05-08 2000-03-14 Telefonaktiebolaget Lm Ericsson Line receiver circuit having termination impedances with transmission gates connected in parallel
US5920210A (en) * 1996-11-21 1999-07-06 Kaplinsky; Cecil H. Inverter-controlled digital interface circuit with dual switching points for increased speed
US6097223A (en) * 1996-12-11 2000-08-01 Micron Technology, Inc. Drive-current modulated output driver
US6281714B1 (en) 1997-06-25 2001-08-28 Sun Microsystems, Inc. Differential receiver
US6085033A (en) * 1997-06-25 2000-07-04 Sun Microsystems, Inc. Method for determining bit element values for driver impedance control
US6411131B1 (en) 1997-06-25 2002-06-25 Sun Microsystems, Inc. Method for differentiating a differential voltage signal using current based differentiation
US6060907A (en) * 1997-06-25 2000-05-09 Sun Microsystems, Inc. Impedance control circuit
US5990701A (en) * 1997-06-25 1999-11-23 Sun Microsystems, Inc. Method of broadly distributing termination for buses using switched terminators
US5955894A (en) * 1997-06-25 1999-09-21 Sun Microsystems, Inc. Method for controlling the impedance of a driver circuit
US5982191A (en) * 1997-06-25 1999-11-09 Sun Microsystems, Inc. Broadly distributed termination for buses using switched terminator logic
US6069512A (en) * 1997-12-24 2000-05-30 Intel Corporation Dynamic circuits and static latches with low power dissipation
US6091265A (en) * 1998-02-20 2000-07-18 Sun Microsystems, Inc. Low voltage CMOS input buffer with undershoot/overshoot protection
US6339351B1 (en) 1999-06-07 2002-01-15 Sun Microsystems, Inc. Output driver with improved impedance control
US6366139B1 (en) 1999-06-07 2002-04-02 Sun Microsystems, Inc. Method for an output driver with improved impedance control
US6281729B1 (en) 1999-06-07 2001-08-28 Sun Microsystems, Inc. Output driver with improved slew rate control
US6316957B1 (en) 1999-09-20 2001-11-13 Sun Microsystems, Inc. Method for a dynamic termination logic driver with improved impedance control
US6294924B1 (en) 1999-09-20 2001-09-25 Sun Microsystems, Inc. Dynamic termination logic driver with improved slew rate control
US6420913B1 (en) 1999-09-20 2002-07-16 Sun Microsystems, Inc. Dynamic termination logic driver with improved impedance control
US6297677B1 (en) 1999-09-20 2001-10-02 Sun Microsystems, Inc. Method for a dynamic termination logic driver with improved slew rate control
US6469558B1 (en) * 2000-04-25 2002-10-22 Agilent Technologies, Inc. Electrically adjustable pulse delay circuit
US6484293B1 (en) 2000-07-14 2002-11-19 Sun Microsystems, Inc. Method for determining optimal configuration for multinode bus
US6538590B1 (en) * 2001-04-02 2003-03-25 Cirrus Logic, Inc. Transient noise reduction circuits, systems and methods in power digital-to-analog converters
JP3708897B2 (ja) * 2002-04-23 2005-10-19 Necエレクトロニクス株式会社 出力バッファ回路
US7552040B2 (en) * 2003-02-13 2009-06-23 International Business Machines Corporation Method and system for modeling logical circuit blocks including transistor gate capacitance loading effects
JP3726911B2 (ja) * 2004-05-24 2005-12-14 セイコーエプソン株式会社 送信回路、データ転送制御装置及び電子機器
JP4701052B2 (ja) * 2005-09-21 2011-06-15 矢崎総業株式会社 過電流検出装置
US7973552B2 (en) * 2007-12-04 2011-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. On-die terminators formed of coarse and fine resistors
US8299820B2 (en) * 2008-09-30 2012-10-30 Infineon Technologies Austria Ag Circuit including a resistor arrangement for actuation of a transistor
US8829946B2 (en) 2008-09-30 2014-09-09 Infineon Technologies Austria Ag Circuit for driving a transistor dependent on a measurement signal
CN102299616B (zh) * 2011-08-23 2013-09-25 广州金升阳科技有限公司 一种自激推挽式变换器
JP2013153239A (ja) * 2012-01-24 2013-08-08 Renesas Electronics Corp 半導体装置及び通信インターフェイス回路
TWI511442B (zh) * 2012-12-24 2015-12-01 Novatek Microelectronics Corp 資料控制電路
US9768774B2 (en) * 2014-06-30 2017-09-19 Fujitsu Limited Impedance matching driver
US10020059B1 (en) 2017-04-12 2018-07-10 Sandisk Technologies Llc Switchable impedance drivers and related systems and methods

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0681029B2 (ja) * 1985-12-27 1994-10-12 東芝マイクロエレクトロニクス株式会社 出力回路装置
US4760279A (en) * 1986-07-02 1988-07-26 Kabushiki Kaisha Toshiba Noise cancelling circuit
JPS63283315A (en) * 1987-05-15 1988-11-21 Nec Corp Output buffer circuit
US4829199A (en) * 1987-07-13 1989-05-09 Ncr Corporation Driver circuit providing load and time adaptive current
US4818901A (en) * 1987-07-20 1989-04-04 Harris Corporation Controlled switching CMOS output buffer
JPH01140494A (en) * 1987-11-26 1989-06-01 Mitsubishi Electric Corp Output buffer circuit for semiconductor memory device
JP2736789B2 (ja) * 1988-09-24 1998-04-02 三菱電機株式会社 ドライバ回路装置
JP2616142B2 (ja) * 1990-05-31 1997-06-04 日本電気株式会社 出力回路
JP2519342B2 (ja) * 1990-06-04 1996-07-31 東芝マイクロエレクトロニクス株式会社 出力回路装置
US5241221A (en) * 1990-07-06 1993-08-31 North American Philips Corp., Signetics Div. CMOS driver circuit having reduced switching noise

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07106943A (ja) * 1993-10-07 1995-04-21 Nec Corp 半導体集積回路装置
JP2010114937A (ja) * 1993-11-17 2010-05-20 Renesas Technology Corp 出力回路
WO1999001936A1 (en) * 1997-07-04 1999-01-14 Sukuld Enterprise Yuugen Kaisha Digital circuit
JP2007060722A (ja) * 1999-09-13 2007-03-08 Renesas Technology Corp 半導体集積回路装置
JP2002116829A (ja) * 2000-02-29 2002-04-19 Seiko Instruments Inc 半導体集積回路
JP4559643B2 (ja) * 2000-02-29 2010-10-13 セイコーインスツル株式会社 ボルテージ・レギュレータ、スイッチング・レギュレータ、及びチャージ・ポンプ回路
US7373114B2 (en) 2004-03-19 2008-05-13 Hitachi, Ltd. Signal transmission circuit, signal output circuit and termination method of signal transmission circuit
JP2006042136A (ja) * 2004-07-29 2006-02-09 Fujitsu Ltd 終端回路、半導体装置、及び電子機器
JP4559151B2 (ja) * 2004-07-29 2010-10-06 富士通株式会社 終端回路、半導体装置、及び電子機器
US10530359B2 (en) 2018-04-25 2020-01-07 Seiko Epson Corporation Output buffer circuit, oscillator, electronic apparatus, and vehicle

Also Published As

Publication number Publication date
US5371420A (en) 1994-12-06

Similar Documents

Publication Publication Date Title
US6803680B2 (en) Apparatus, methods, and articles of manufacture for a switch having sharpened control voltage
US4906867A (en) Buffer circuit with load sensitive transition control
US6225846B1 (en) Body voltage controlled semiconductor integrated circuit
US6730953B2 (en) Apparatus, methods and articles of manufacture for a low control voltage switch
US6353345B1 (en) Low cost half bridge driver integrated circuit with capability of using high threshold voltage DMOS
US6683482B2 (en) Slew rate control of output drivers using PVT controlled edge rates and delays
JP2930440B2 (ja) 半導体集積回路
US6975135B1 (en) Universally programmable output buffer
US6992511B2 (en) Output buffer circuit
EP2412096B1 (de) Jfet-mosfet kaskodeschaltung
JP4008776B2 (ja) 出力ドライバ回路の出力インピーダンスを可変に調整する方法
US7348800B2 (en) Level shift circuit
KR0136775B1 (ko) 스위칭 유도 잡음을 감소시키는 출력 버퍼
JP4917571B2 (ja) 分散されたゲートドライバを備えた電源集積回路及びmosトランジスタを駆動するための方法
US5623216A (en) Output buffer current slew rate control integrated circuit
US6696858B2 (en) Level-shifting circuit
US5117131A (en) Buffer circuit having a voltage drop means for the purpose of reducing peak current and through-current
US5166558A (en) Cmos ecl/ttl output circuit
US5656970A (en) Method and structure for selectively coupling a resistive element, a bulk potential control circuit and a gate control circuit to an output driver circuit
KR100229850B1 (ko) 출력신호 노이즈가 저감된 신호출력회로
US6664814B1 (en) Output driver for an integrated circuit
US6927606B2 (en) Low voltage differential to single-ended converter
US8258813B2 (en) Circuit and method for driving at least one differential line
US7649384B2 (en) High-voltage tolerant output driver
US4779013A (en) Slew-rate limited output driver having reduced switching noise