JPH0993165A - インピーダンス整合装置 - Google Patents

Abstract

(57)【要約】 【課題】 各種インピーダンスを制御可能に切り替える
ことにより、ネットワークの送信／受信ラインのインピ
ーダンスと整合するインピーダンスにスイッチを自動的
に切り替えるインピーダンスアダプタを提供することで
ある。 【解決手段】 送信／受信インピーダンス整合ネットワ
ークは抵抗器およびリレー接点からなる直列／並列回路
で構成され、この回路はインピーダンス切替制御回路の
磁気コイルにより独立して切替可能である。倍圧偏位技
術の原理に従って、測定回路は上流および下流の電圧
（ＶＡ、ＶＢ）を検出し、電圧ＶＢを２倍に増幅し、ア
ナログ信号ＶＳ（ＶＳ＝ＶＡ−２ＶＢ）を発生して制御
論理回路に送る。制御論理回路はインピーダンス切替制
御回路の磁気コイルにより選択された抵抗器の値がネッ
トワークラインのインピーダンスに等しいか否かを決定
する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はデータ通信システム
に関し、特に高速データ伝送用のネットワーク接続ケー
ブルを用いて接続されるネットワーク・ラインのインピ
ーダンスに合わせて切替えるためのインピーダンス・ア
ダプタに関する。

【０００２】

【従来の技術】多くの既存のインピーダンス・アダプタ
は、各種技術分野において、例えば国際無線電信歪み周
波数を監視可能な無線周波数受信システムに使用されて
いる。

【０００３】通信分野では多様なインピーダンスからな
る通信手段は、各国により規定される仕様により異な
る。内部インピーダンスに従って動作する通信ネットワ
ークに対してデータを送信しかつデータを受信する装置
は、インピーダンス・アダプタに接続されることにより
正しいインピーダンスに切替えられ、接続されるネット
ワークに対し最適に接続される。

【０００４】また、インピーダンスの不整合はデータエ
ラーを誘引するので、インピーダンス整合はデジタル・
ネットワーク設計上重要な要素である。即ちインピーダ
ンス整合が不適当の場合には、データ伝送中にノイズを
発生しあるいはデータが欠けたりするものである。

【０００５】高速インピーダンス・アダプタの場合、一
般に、高速伝送によるクロストークの影響を制限するた
めにこの送信器及び受信器を平衡化(balanced:インピー
ダンス整合)する必要がある。これは特にＴ１及びＥ１
リンク又は基本的ＩＳＤＮアクセスの場合に相当する。
また高速通信に必要な国の規定による仕様を満足するイ
ンピーダンス・アダプタを構成する必要がある。

【０００６】この問題を解決するため、従来では製造コ
ストの高い対応するインピーダンスでインピーダンス・
アダプタを製造したり、このインピーダンス・アダプタ
のインピーダンスを更に調整していた。このインピーダ
ンスの調整は製造時に高いコストで行われるか又は顧客
により行われていた。この後者の解決法は、インピーダ
ンス調整手段を顧客に提供しその使用も容易する必要が
あるので、コスト高となる。このため一般にはパッケー
ジコストが増加することになる。

【０００７】別の技術分野に関しては、フランス国特許
出願第８００５７６６号(公開第２４７８４１２号)に、
ラインの抵抗器に対し電話の電子回路を自動的に整合さ
せるインピーダンス・アダプタが開示されている。この
インピーダンス・アダプタは音声電話交換ネットワーク
専用である。２配線送信ラインを用いるネットワークで
は、送信ラインと受信ラインとを分離する分離手段が必
要となり、この分離手段は「音声防止システム（antivo
cal system)」と呼ばれている。この従来例では、改良
された音声防止システムの一実施例が示されている。こ
れら電話交換ネットワークの場合、インピーダンスは６
００オームに固定された特定ラインの抵抗器の値と整合
されねばならず、一方２メガビット／秒の高速データ通
信ネットワークの場合には、送信／受信システムの各イ
ンピーダンスは各国で規定された仕様により異なる値を
有している。このインピーダンスの相異は、各国の通信
分野で使用される送信ラインの種類が異なることにより
生じる。例えば、イギリスで使用される送信ラインはイ
ンピーダンスが７５オームの同軸ケーブルであり、また
フランスでは送信ラインはインピーダンスが１２０オー
ムの対称トーサイド(torsaded)対である。従って、この
従来例に使用される測定回路を変更する必要が生じる。
確かにこの従来例に使用される測定回路は、電話交換器
から発生される直流電圧から直流電流を抽出してライン
抵抗器の値を決定可能である。また、プログラムによ
り、メモリに記憶される予めプログラムされた１組のパ
ラメータが、例えばマイクのプリアンプの利得、音声防
止システムのインターラプタ又はリスニング・ポスト(l
istening post)のプリアンプの利得がラインの抵抗器の
各値に対し関連付けされている。従って直流電圧を用い
てインピーダンス・アダプタに接続されているラインの
インピーダンスの値を測定回路を介して決定させ正しい
インピーダンスに切替える手段をインピーダンス・アダ
プタ内に設ける必要がある。

【０００８】

【発明が解決しようとする課題】本発明の主な目的は、
接続されるネットワークラインの複数のインピーダンス
と整合可能なインピーダンス・アダプタを提供すること
にある。

【０００９】本発明の別の目的は、ラインのインピーダ
ンスを自動的に検出し適切なインピーダンスに自動的に
切替えて接続されているネットワーク受信／送信ライン
に対し送信器及び受信器をそれぞれ整合させるシステム
を提供することにある。

【００１０】本発明の他の目的は、測定され比較される
制御信号を発生し、接続されているネットワーク・ライ
ンのインピーダンス値を決定するデータ通信システムの
送信器を提供することにある。

【００１１】本発明の更に別の目的は、取付けの際に顧
客が切替設定を行う必要がなく、また製造現場で国別専
用インピーダンス・アダプタの製造を不要にすることに
ある。

【００１２】本発明の更に他の目的は、顧客が調整する
必要がないので故障装置を交換する際の保守作業が簡素
化されるようなインピーダンス・アダプタを提供するこ
とにある。

【００１３】本発明の他の目的は、Ｔ１（１．５メガビ
ット／秒）、Ｅ１（２メガビット／秒）リンク用の高速
アダプタ又は基本的ＩＳＤＮ（２メガビット／秒）用の
アダプタに使用可能なインピーダンス・アダプタを提供
することにある。

【００１４】

【課題を解決するための手段】本発明の目的は、接続さ
れる送信器に対し直列に、また受信器に対しては並列に
接続される各種インピーダンスを制御可能に切替えて、
ネットワーク送信／受信ラインのインピーダンスと整合
するインピーダンスに自動的に切替可能なインピーダン
ス・アダプタを提供することにより達成される。

【００１５】このインピーダンス・アダプタは、ネット
ワーク接続ケーブルを用いＮ個の所定インピーダンスの
中で接続されているデータ通信ネットワークにおいて、
ネットワーク送信／受信ラインのインピーダンスに対
し、受信器及び送信器を介して接続される装置のインピ
ーダンスを整合させるために用いられる。本発明による
インピーダンス・アダプタは、装置側の送信ラインの第
１の信号ＶＡ及びネットワーク側の送信ラインの第２の
信号ＶＢを測定し、この第２の信号ＶＢを２倍に増幅
し、そしてＶＳ＝ＶＡ−２＊ＶＢとして定義される出力
信号ＶＳを発生する測定手段と、前記出力信号ＶＳを基
準信号Ｖrefと比較して「同一(等しい)」信号又は「相
異(等しくない)」信号を発生してＮ個の制御信号Ｚ１o
n、...、ＺＮonの１つをアクティブとする比較手段と、
前記制御信号Ｚ１on、...、ＺＮonに応答して送信及び
受信インピーダンス切替手段の対応するスイッチをアク
ティブとし正しいインピーダンスに切替えるＮ個の磁気
コイルを含むインピーダンス切替制御回路とを有してい
る。

【００１６】本発明によるインピーダンス・アダプタは
また、２つのインピーダンスの切替にも使用可能であ
る。この場合、上記比較手段は、上記出力信号ＶＳ及び
上記基準信号Ｖrefに応答して２個の磁気コイルを介し
制御信号Ｚ１onあるいはＺ２onをアクティブとすること
により、一対の送信インピーダンス切替手段の対応する
送信インピーダンス及び受信インピーダンス切替手段の
対応する受信インピーダンスに切替可能である。

【００１７】

【発明の実施の形態】図１に示されるインピーダンス・
アダプタは、好適には、受信インピーダンス整合回路網
１０２及び送信インピーダンス整合回路網１０３と、測
定回路１０８と、制御論理回路１０９と、インピーダン
ス切替制御回路１１０とを有する。このインピーダンス
・アダプタの場合、受信器１００とネットワーク受信ラ
イン１０６とが受信インピーダンス整合回路網１０２を
介し接続され、更に送信器１０１とネットワーク送信ラ
イン１０５とが送信インピーダンス整合回路網１０３を
介し接続されている。

【００１８】図１には本発明の一実施例としてのインピ
ーダンス・アダプタの全体図が示されている。更に詳し
く説明するに、平衡化された受信器１００及び送信器１
０１はそれぞれ、通常動作状態では通信ラインにへデー
タを送信しかつ通信ラインからデータを受信する。高速
アダプタの場合、一般的にはこの送受信器は高速伝送に
よるクロストークの影響を制限するために平衡化される
必要がある。本実施例は特にＴ１、Ｅ１リンク及び基本
的ＩＳＤＮアダプタに適応されている。

【００１９】送信インピーダンス整合回路網１０３は、
送信器１０１とネットワーク送信ライン１０５との間に
接続されている。送信インピーダンス整合回路網１０３
は、複数の抵抗器とリレー接点とからなる回路網で構成
され、このリレー接点はインピーダンス切替制御回路１
１０の磁気コイルにより独立して切替可能である。送信
インピーダンス整合回路網１０３はまたそのインピーダ
ンスを、ネットワーク送信ライン１０５の有する様々な
ネットワーク・インピーダンスに対して整合させるため
に必要なインピーダンス値を有している。一方、受信イ
ンピーダンス整合回路網１０２は受信器１００とネット
ワーク受信ライン１０６との間に接続される。受信イン
ピーダンス整合回路網１０２は、複数の抵抗器とリレー
接点とからなる回路網で構成され、このリレー接点はイ
ンピーダンス切替制御回路１１０の磁気コイルにより独
立して切替可能である。受信インピーダンス整合回路網
１０２もまたそのインピーダンスを、ネットワーク受信
ライン１０６の有する様々なネットワーク・インピーダ
ンスに対して整合させるために必要なインピーダンス値
を有している。

【００２０】この自動インピーダンス検出システムには
送信器１０１が使用され、この送信器１０１には送信イ
ンピーダンス整合回路網１０３と測定回路１０８とが接
続されている。この測定動作中、このデータ通信システ
ムは、測定を容易にするために送信器１０１の出力信号
ＶＡを制御する。測定回路１０８は倍電圧偏位技術の原
理を採用しており、これによればネットワーク送信ライ
ン１０５のインピーダンスが送信インピーダンス整合回
路網１０３のインピーダンスと等しいとき、送信器１０
１の出力信号ＶＡは２＊ＶＢに等しくなる。従って、測
定回路１０８はインピーダンス・アダプタの入力側電圧
ＶＡ及びインピーダンス・アダプタの出力側電圧ＶＢの
２倍の値を検出し、アナログ信号としての電圧ＶＳ（Ｖ
Ｓ＝ＶＡ−２＊ＶＢ）制御論理回路１０９に対して発生
する。

【００２１】この制御論理回路１０９は、インピーダン
ス切替制御回路１１０のリレーにより選択された抵抗器
の値がネットワーク送信及び受信ラインのインピーダン
スと等しいか否かを決定するものである。このため、制
御論理回路１０９は電圧ＶＳを基準電圧Ｖrefと比較し
て制御信号を発生し、インピーダンス切替制御回路１１
０に出力する。制御論理回路１０９の出力としての制御
信号はインピーダンス切替制御回路１１０の正しい磁気
コイルを選択してアクティブとし、現在ネットワーク・
ラインに接続されている送受信インピーダンス整合回路
網１０３、１０２の抵抗器を維持するか又は変更するよ
う機能する。

【００２２】図２及び図３に示されるように、送信イン
ピーダンス整合回路網１０３は、２組のインピーダンス
素子（抵抗器）の対２０５、２０６及び２０９、２１０
と、このインピーダンス素子に対しそれぞれ直列に接続
される２組のリレー接点の対２０７、２０８及び２１
１、２１２とを有する。最初の第１のインピーダンス素
子対２０５、２０６及びリレー接点対２０７、２０８
は、送信器１０１のライン３０５の第１の配線に対し並
列に装着されかつ接続される。同様に、第２のインピー
ダンス素子対２０９、２１０及びリレー接点対２１１、
２１２は、送信器１０１のライン３０５の第２の配線に
対し並列に装着されかつ接続される。リレー接点２０
７、２０８、２１１、２１２は、インピーダンス切替制
御回路１１０の磁気コイル３１０、３２０により制御論
理回路１０９を介して制御される。

【００２３】一方、制御論理回路１０９は状態マシン論
理２３０を有し、この状態マシン論理２３０はその入力
信号「−Ｅｑｕａｌ」２３３に従ってリレー接点２０
７、２０８、２１１、２１２をアクティブとする。入力
信号「−Ｅｑｕａｌ」２３３は２入力ＯＲゲート回路２
３１から入力され、２入力ＯＲゲート回路２３１の各入
力は２個の比較器２２７、２２８の出力と接続されてい
る。これらの比較器はそれぞれアナログ減算器２２６か
ら入力した信号ＶＳ２６を局部発生した基準信号Ｖref
２５と比較する。信号ＶＳ２６は第１の比較器２２７の
正の入力端子と接続され、一方、第１の比較器２２７の
負の入力端子には基準信号Ｖref２５が接続されてい
る。さらに電圧ＶＳは、第２の比較器２２８の負の入力
端子に接続され、比較器２２８の負の入力端子には利得
１の反転器２２９により反転された基準電圧Ｖrefが接
続されている。

【００２４】測定回路１０８内のアナログ減算器２２６
は、入力としての２個のアナログ信号、即ち増幅器２２
０により１倍増幅されダイオード２２１により整流され
次にコンデンサ２２２によりフィルタ処理されて得られ
る送信器１０１の出力信号ＶＡと、増幅器２２３により
２倍増幅されダイオード２２４により整流され次にコン
デンサ２２５によりフィルタ処理されて得られるネット
ワーク送信ラインの出力信号ＶＢとを減算する。信号Ｖ
Ａは送信器から出てくるライン３０５の２本の配線間で
測定された電圧であり、一方、信号ＶＢはネットワーク
送信ラインへ送り出す側で測定された電圧である。ライ
ン３０５の第１及び第２の配線は共に増幅器２２０の入
力端子に接続され、増幅器２２０の出力はダイオード２
２１と接続され更にコンデンサ２２２へと送られる。一
方、ネットワーク送信ライン１０５の両方の配線は増幅
器（２２３）の入力端子と接続され、増幅器２２３の出
力はダイオード２２４と接続され更にコンデンサ２２５
へと送られる。これら整流／フィルタ動作はネットワー
ク送信ライン上のアナログ信号の平均値を得ることを目
的としている。

【００２５】一方、受信インピーダンス整合回路網１０
２には並列接続されたインピーダンス素子（抵抗器）２
０４、２０２を有し、これらのインピーダンス素子はそ
れぞれリレー接点２０３、２０１に対し直列に接続さ
れ、リレー接点もまたそれぞれ磁気コイル３１０、３２
０により制御論理回路１０９を介し制御される。

【００２６】ネットワーク送信ライン１０５は、送信ラ
インとして動作する一対の配線からなり、第１の端部及
び第２の端部を有する。第１の端部は、インピーダンス
・アダプタと接続され入力インピーダンスＺin１０４を
有する。第２の端部は、特性インピーダンスＺcの値に
等しい抵抗器を有しており別の回路に接続されている。
電気信号の反射を防止するため、このネットワーク送信
ライン１０５の終端部は、この特性インピーダンスＺc
となっている。両端部で完全整合されたネットワーク送
信ラインを得るため、送信器１０１のインピーダンスを
特性インピーダンスＺcに等しくする必要がある。

【００２７】従って前述のように、送信インピーダンス
整合回路網１０３の直列抵抗器のインピーダンスＺＴが
ネットワーク送信ラインの入力インピーダンスＺinに等
しいとき、ネットワーク送信ライン１０５と完全整合さ
れる。この説明はネットワーク受信ライン１０６に対し
ても当てはまる。

【００２８】直列抵抗器のインピーダンスＺＴとインピ
ーダンスＺinとが等しいとき、直列抵抗器ＺＴ及びネッ
トワーク送信ライン１０５の入力インピーダンスＺinは
２で除算する分圧器として機能する。この結果、関係式
ＶＢ＝ＶＡ／２が得られる。

【００２９】アナログ減算器は、（整流／フィルタ動作
により平均値化された）信号ＶＡと（整流／フィルタ動
作により平均値化され）２倍増幅された信号ＶＢとの間
で減算するので、アナログ減算器２２６はゼロに等しい
電圧ＶＳ（＝ＶＡ−２＊ＶＢ）を発生する。

【００３０】このネットワーク送信ラインのインピーダ
ンス測定解析の目的は、送信インピーダンス整合回路網
１０３の各種直列インピーダンス素子を、ネットワーク
送信ラインの正しいインピーダンスに切替えることによ
りこの電圧ＶＳをゼロに等しくすることにある。

【００３１】同時に、受信インピーダンス整合回路網１
０２の相当するインピーダンス素子は、ネットワーク送
信ラインのインピーダンスと整合可能とするため、同じ
インピーダンス切替制御回路１１０により切り替えられ
る。

【００３２】図２及び図３の基本的な説明は以下の通り
である。アダプタが作動されると、テスト・ケーブル信
号２３７がアクティブとされて状態マシン論理２３０が
リセットされる。アダプタがリセットされるということ
は、送信側のＺＴと称する直列抵抗器２０５、２０９と
接続されたリレー接点、及び受信側のＺＲと称する並列
抵抗器２０４と接続されたリレー接点が開放されること
である。

【００３３】測定期間の始めに、インピーダンス素子Ｚ
Ｔが送信器１０１と直列に接続され、一方インピーダン
ス素子ＺＲは受信器１００と並列に接続される。送信器
１０１はライン３０５の２本の配線上に平衡化された信
号を発生する。一般的に高速通信アダプタでは、この信
号は通常送信状態で送信器により使用されるコード化の
種類に従ってコード化されたバイナリ連続信号としてみ
なされる。この結果周期的に連続するアナログ信号とな
る。この信号はインピーダンス素子ＺＴ２０５、２０
９、リレー接点２０７、２１１及びネットワーク送信ラ
イン１０５の両方の配線を流れる。

【００３４】安定化期間後、ライン３０５上の平衡化信
号は利得１に設定され高インピーダンスを有するバッフ
ァとしての増幅器２２０でモニタされ、増幅器２２０の
出力はダイオード２２１により整流され、コンデンサ２
２２によりフィルタ処理され、その後アナログ減算器２
２６の第１の入力端子２２に送られる。この場合この第
１の入力端子２２の電圧はほぼＶＡに等しい。他方の側
では、ネットワーク送信ライン１０５上の平衡化信号は
利得２に設定され高インピーダンスを有するバッファと
しての増幅器２２３でモニタされ、増幅器２２３の出力
はダイオード２２４により整流され、コンデンサ２２５
によりフィルタ処理され、その後アナログ減算器２２６
の第２の入力端子２３へ送られる。この場合この第２の
入力端子２３の電圧はほぼ２＊ＶＢに等しい。

【００３５】ネットワーク送信ライン１０５の両方の配
線は入力インピーダンスＺinとしてモデル化される。従
って両配線上に存在する信号は、送信器１０１からの信
号を直列の抵抗器Ｒ１（符号２０５）、Ｒ２（符号２０
９）及び入力インピーダンスＺinからなる分圧器により
分圧されることにより得られ、この結果関係式ＶＢ＝Ｖ
Ａ＊Ｚin／（Ｚin＋Ｒ１＋Ｒ２）が得られる。

【００３６】アナログ減算器の出力信号ＶＳ２６は式Ｖ
Ｓ＝ＶＡ−２＊ＶＢに従うので、３つの場合が生じるこ
とになる。

【００３７】即ち、切替えられた直列インピーダンス
（Ｒ１＋Ｒ２）が入力インピーダンスＺinより大きい場
合、電圧ＶＳは０ボルトより大きくなる。従って、（Ｒ
１＋Ｒ２）＞Ｚinが満足されるときはＺin／（Ｚin＋Ｒ
１＋Ｒ２）＜１／２となりＶＳ＞０となる。この場合第
１の比較器２２７の２個の正及び負の入力端子の状態
は、正の入力端子の電圧が０ボルトより僅かに正の基準
電圧Ｖrefを入力する負の入力端子の電圧より高くな
る。従って第１の比較器２２７の出力は正となる。一
方、第２の比較器２２８の負の入力端子での電圧が基準
電圧Ｖrefを入力する正の入力端子での電圧より高くな
り、第２の比較器２２８の出力は負となる。この第１の
場合、入力信号２３３は１に設定された「相異(not equ
al)」信号であり、状態マシン論理２３０は別の（より
高いあるいはより低い）インピーダンスに相当する制御
信号をアクティブとする。

【００３８】次に第２の場合として、切替えられた直列
インピーダンス（Ｒ１＋Ｒ２）が入力インピーダンスＺ
inより小さい場合、電圧ＶＳは０ボルトより低くなる。
従って（Ｒ１＋Ｒ２）＜ＺinのときにはＺin／（Ｚin＋
Ｒ１＋Ｒ２）＞１／２でありＶＳ＜０である。この場合
第１の比較器２２７の正及び負の２個の入力端子の状態
は、正の入力端子の電圧が基準電圧Ｖrefを入力する負
の入力端子の電圧より低く、このため第１の比較器２２
７の出力は負となる。一方、第２の比較器２２８の負の
入力端子の電圧は基準電圧Ｖref(負)を入力する負の入
力端子の電圧より低く、このため第２の比較器２２８の
出力は正となる。この第２のケースの場合、入力信号２
３３は１に設定された「相異(not equal)」信号であ
り、状態マシン論理２３０は別の（より低いあるいはよ
り高い）インピーダンスに相当する制御信号をアクティ
ブとする。

【００３９】最後の第３の場合として、切替えられた直
列インピーダンス（Ｒ１＋Ｒ２）が入力インピーダンス
Ｚinに等しい場合、電圧ＶＳは０ボルトに等しい。従っ
て（Ｒ１＋Ｒ２）＝Ｚinが満足されるとき、Ｚin／（Ｚ
in＋Ｒ１＋Ｒ２）＝１／２となりＶＳ＝０となる。この
場合、第１の比較器２２７の正と負の２個の入力端子の
状態は、正の入力端子の電圧が０ボルトに等しく、負の
入力端子の電圧は０ボルトより僅かに正の基準電圧Ｖre
fとなり、従って第１の比較器２２７の出力は負とな
る。一方、第２の比較器２２８の負の入力端子の電圧は
０ボルトであり正の入力端子が基準電圧Ｖref(負)とな
るので、第２の比較器２２８の出力は負となる。この第
３の場合では、ＯＲゲート回路の２個の入力端子での電
圧が負であるので、ＯＲゲート回路の出力は０に設定さ
れる。この結果、この出力は「同一(equal)」信号とな
り状態マシン論理２３０は変更されずに維持される。

【００４０】次に基準電圧Ｖrefの目的について、図４
を参照して説明する。直列抵抗器ＺＴがインピーダンス
Ｚinに等しければ、電圧ＶＳは０ボルトとなる。次に第
１及び第２の２個の比較器２２７、２２８の第２の入力
端子２５、２７での電圧は０ボルトと僅かに異なる値に
固定され、これは比較器を安定した状態に固定するため
である。このようなことは、ネットワーク送信ライン１
０５の長さが短く、入力インピーダンスＺinがネットワ
ーク送信ライン１０５の他端部の負荷インピーダンスに
等しい場合に生じる。一方、ネットワーク送信ライン１
０５の長さが重要となる場合には、ネットワーク送信ラ
イン１０５で測定された入力インピーダンスＺinはこの
負荷インピーダンスと正確には等しくなくなる。従って
送信器で切替えられた直列抵抗器が整合するとき、分圧
器の出力は完全に０ボルトにならず０ボルトと僅かに異
なるレベルとなる。この場合、アダプタは電圧ＶＳが０
ボルトに等しくないということを受け入れる必要があ
り、誤差マージンを吸収する必要がある。基準電圧Ｖre
fは通信搬送波により与えられる線形の抵抗、容量、イ
ンダクダンス及びコンダクタンスとしての主なパラメー
タに従って、異なる長さのネットワーク送信ラインをシ
ュミレートすることにより得ることができる。

【００４１】図５には２つのインピーダンスが切替えら
れるときの状態マシン論理２３０の機能が図示されてい
る。電源がオフにされると、状態マシン論理は状態０に
リセットされる。この状態は「テストオフ」状態と呼ば
れる。状態マシン論理がテスト・ケーブル信号２３７が
入力されると、その状態マシン論理は状態１となる。こ
の状態１は、第１のインピーダンスＺ１に相当する信号
Ｚ１onが設定されるようにデコードされる。第１のイン
ピーダンスＺ１は、送信側の抵抗器Ｒ１、Ｒ２（符号２
０５、２０９）及び受信側の抵抗器Ｒ５（符号２０４）
で構成される。このテスト・ケーブル信号がアクティブ
とされると、インピーダンス切替制御回路１１０のリレ
ー３１０を介しリレー接点２１１、２０７、２０３が切
替えられる。この切替により信号ＶＢが変更される。安
定化期間後、制御論理回路１０９は状態マシン論理２３
０の入力に影響を与えるＶＳ＝ＶＡ−２＊ＶＢの値を分
析する。この値により次の２つの場合が生じる。即ち、
第１の場合、「同一(負)」信号２３３がオンであり状態
マシン論理は次の電力がリセットされるまで状態１に保
持される。第２の場合、「同一(負)」信号２３３がオン
となり、状態マシン論理は状態２へ移行し、送信側の抵
抗器Ｒ３、Ｒ４（符号２０６、２１０）及び受信側の抵
抗器Ｒ６（符号２０２）で構成される第２のインピーダ
ンスに相当する信号Ｚ２on２３６が設定され、信号Ｚ１
on２３５がリセットされる。この信号Ｚ２onがアクティ
ブとされると、インピーダンス切替制御回路１１０のリ
レー３２０を介しリレー接点２０８、２１２、２０１が
切り替えられる。この切替により信号ＶＢが変更され
る。安定化期間後、制御論理回路１０９は状態マシン論
理２３０の４個の入力端子の状態を分析する。「同一
(負)」信号２３３がオンとなっているはずである。状態
マシン論理は次の電力がリセットされるまでこの状態２
を保持する。

【００４２】送信側の対をなす抵抗器Ｒ１、Ｒ２（符号
２０５、２０９）又はＲ３、Ｒ４（符号２０６、２１
０）のいずれかの対及び受信側の抵抗器Ｒ５（符号２０
４）又はＲ６（２０２）いずれかにより、送信側及び受
信側で同時に整合が取れることは理解されよう。

【００４３】２つのインピーダンスを切替える場合、第
１のインピーダンスＺ１は第２のインピーダンスＺ２よ
り高いか又は低い。一方、インピーダンス・アダプタが
Ｎ個のインピーダンス専用である場合、増加順あるいは
減少順にＮ個のインピーダンスを配列する必要がある。

【００４４】図６には本発明によるインピーダンス・ア
ダプタを送信側あるいは受信側で切替可能なＮ個のイン
ピーダンスに応用した場合の全体図が示される。図面を
見やすくするため、平衡送信インピーダンス整合回路網
１０３が、非平衡の回路網としてモデル化されている。
状態マシン論理を除く測定回路１０８及び制御論理回路
１０９のような他の回路は２つのインピーダンスの場合
に関し上述したものと同じである。インピーダンス切替
制御回路１１０はインピーダンスの数と同じ数の切替用
リレーで構成される。例えば、Ｎ個の異なるインピーダ
ンスを整合する場合、Ｎ個のリレーが必要となる。同様
に素子２２７、２２８、２２９、２３１で構成されるレ
ベル検出器から入力信号(-equal)２３３を入力する状態
マシン論理２３０はＮ個の出力Ｚ１on〜ＺＮonを有し、
インピーダンス切替制御回路のＮ個のリレーを制御す
る。送信インピーダンス整合回路網１０３のＮ個のイン
ピーダンスＺ１〜ＺＮは増加順あるいは減少順に配列さ
れる。受信インピーダンス整合回路網１０２はＮ個のリ
レー接点とこれらリレーにより切替可能なＮ個の並列の
抵抗器とで構成され、リレー接点自体もインピーダンス
切替制御回路１１０のＮ個のリレーにより制御されてい
る。

【００４５】図７にはＮ個のインピーダンスに対し一般
化された状態マシン論理２３０の状態が示される。Ｚ１
が最小のインピーダンス（Ｚ１＜Ｚ２＜...＜ＺＮ）で
あるか又はＺ１が最大インピーダンス（Ｚ１＞Ｚ２
＞...＞ＺＮ）のいずれかの２つの例が考えられる。電
力がリセットされた後、状態マシン論理は状態０に初期
設定され、テスト・ケーブル信号２３７がアクティブと
されるのを待つ。テスト・ケーブル信号が設定される
と、状態マシン論理は状態１になる。Ｚ１onはアクティ
ブとされ最初のサイクルの測定及び比較が行われる。２
つの場合が生じる。即ち「同一」信号がアクティブとさ
れると、状態マシン論理は状態１のままであり、一方、
「同一」信号がアクティブとされない場合には状態マシ
ン論理は状態２に移り新しいサイクルの測定及び比較が
開始される。「同一」信号であるか又は「相異」信号で
あるかにより、状態マシン論理が状態２に留まるか又は
状態３へ移る。これは状態Ｎまで反復されるが、「同
一」信号がアクティブとされると停止する。状態マシン
論理は、次の電力がリセットされるまで「同一」信号が
アクティブとされた状態に留まる。「相異」信号とは、
Ｎ個の所定のインピーダンスが増加順あるいは減少順に
配列されていることによりインピーダンスが増加あるい
は減少することを意味することは理解されよう。

【００４６】まとめとして、本発明の構成に関して以下
の事項を開示する。

【００４７】（１）ネットワーク接続ケーブルを用いる
データ通信ネットワークにおいて、Ｎ個の所定のインピ
ーダンスの中のいずれかで接続されるネットワークのネ
ットワーク送信ライン（１０５）及びネットワーク受信
ライン（１０６）のインピーダンスに対し、送信器（１
０１）及び受信器（１００）を介して付設される装置の
インピーダンスを整合させる装置であって、前記送信器
側の送信ライン（３０５）の第１の信号ＶＡ及び前記ネ
ットワーク側の送信ライン１０５の第２の信号ＶＢを測
定し、該第２の信号ＶＢを２倍に増幅し、そしてＶＳ＝
ＶＡ−２＊ＶＢとして定義される出力信号ＶＳ（２６）
を発生する測定手段（１０８）と、前記出力信号ＶＳ
（２６）を基準信号Ｖref（２５）と比較し、「同一」
信号又は「相異」信号を発生し、そしてＮ個の制御信号
（Ｚ１on、...、ＺＮon）の１つをアクティブとする比
較手段（１０９）と、前記制御信号（Ｚ１on、...、Ｚ
Ｎon）に応答して送信インピーダンス切替手段（１０
３）及び受信インピーダンス切替手段（１０２）の対応
するスイッチを正しいインピーダンスに切替えるべくア
クティブとするＮ個の磁気コイルを具備するインピーダ
ンス切替制御回路（１１０）とを有する装置。 （２）前記測定手段が、前記送信器側の信号ＶＡ及び前
記ネットワーク側の信号ＶＢを２倍に増幅した信号をそ
れぞれ整流する整流手段（２２１、２２４）と、前記整
流手段（２２１、２２４）により整流されて発生される
信号をそれぞれフィルタ処理する手段（２２２、２２
５）と、前記整流されフィルタ処理された双方の信号を
受信し、前記出力信号ＶＳ（２６）を発生するアナログ
減算器（２２６）とを有する上記（１）に記載の装置。 （３）前記比較手段（１０９）が、正の入力端子上の前
記出力信号ＶＳ（２６）と負の入力端子上の０ボルトか
ら僅かに異なる正の前記基準信号Ｖref（２５）とを比
較して負あるいは正の出力信号を発生する第１の比較器
（２２７）と、負の入力端子上の前記出力信号ＶＳ（２
６）及び正の入力端子上で反転器（２２９）により反転
され０ボルトから僅かに異なる正の前記基準信号Ｖref
（２５）に応答して負又は正の出力信号を発生する第２
の比較器（２２８）と、２個の前記比較器（２２７、２
２８）から前記負又は正の出力信号を入力し、「同一
(負)」又は「相異(正)」信号（２３３）を発生する２入
力ＯＲゲート回路（２３１）と、前記「相異(正)」又は
「同一(負)」信号に応答して前記Ｎ個の制御信号（Ｚ１
on、...、ＺＮon）をアクティブとする制御手段（２３
０）とを有する上記（１）又は（２）のいずれかに記載
の装置。 （４）前記制御手段（２３０）が（Ｎ＋１）個の状態を
有し前記制御手段（２３０）の状態０は電力がリセット
されることに相当し、状態１〜Ｎは前記Ｎ個の制御信号
（Ｚ１on、...、ＺＮon）をアクティブとすることに対
応する上記（３）に記載の装置。 （５）前記受信インピーダンス切替手段（１０２）がＮ
個の並列のインピーダンス素子（２０２、．．．２０
４）を有し、前記Ｎ個の並列のインピーダンス素子がそ
れぞれインピーダンス切替制御回路（１１０）を介して
前記比較手段（１０９）により制御されるリレー接点
（２０１、...、２０３）と接続され、前記送信インピ
ーダンス切替手段（１０３）が２組のＮ個の直列インピ
ーダンス素子（（２０５、...２０６）、（２０
９、...、２１０））を有し、前記２組の直列インピー
ダンス素子（（２０５、...、２０６）、（２０
９、...、２１０））がそれぞれ前記インピーダンス切
替制御回路（１１０）を介し前記比較手段（１０９）に
より制御されるリレー接点（（２０７、...、２０
８）、（２１１、...、２１２））と接続される上記
（１）乃至（４）のいずれかに記載の装置。 （６）前記Ｎが２である場合に、２つのインピーダンス
を切替えるために用いられる前記比較手段（１０９）
が、前記出力信号ＶＳ及び前記基準信号Ｖrefに応答し
て磁気コイル（３１０）又は（３２０）を介し制御信号
Ｚ１on（２３５）又はＺ２on（２３６）をアクティブと
することにより、送信インピーダンス切替手段（１０
３）の対応する一対の送信インピーダンス素子（２０
５、２０９）又は（２０６、２１０）及び受信インピー
ダンス切替手段（１０２）の対応する受信インピーダン
ス素子（２０４）又は（２０２）を切替える上記（１）
乃至（５）のいずれかに記載の装置。 （７）前記比較手段（１０９）により発生される前記
「相異」信号が、Ｎ個の所定のインピーダンス素子が増
加順に配列される場合に、増加信号である上記（１）乃
至（６）のいずれかに記載の装置。 （８）前記比較手段（１０９）により発生される前記
「相異」信号が、Ｎ個の所定インピーダンス素子が減少
順に配列される場合に、減少信号である上記（１）乃至
（７）のいずれかに記載の装置。

【図面の簡単な説明】

【図１】図１は本発明による１実施例の全体を示すブロ
ック図である。

【図２】図２は２個のインピーダンスを切り替える本発
明によるインピーダンス・アダプタの詳細図である。

【図３】図３は２個のインピーダンスを切り替える本発
明によるインピーダンス・アダプタの詳細図である。

【図４】図４は送信インピーダンス整合回路網の直列抵
抗器ＺＴによる電圧ＶＳの変化を示すグラフである。

【図５】図５は２個のインピーダンスを切替える対応す
る状態マシン論理回路の機能を説明する図である。

【図６】図６はＮ個のインピーダンスを切替えるインピ
ーダンス・アダプタの一実施例である。

【図７】図７はＮ個のインピーダンスを切替える対応す
る状態マシン論理回路の機能を説明する図である。

【符号の説明】

２５ 基準信号Ｖref ２６ 信号ＶＳ １００ 受信器 １０１ 送信器 １０２ 受信インピーダンス整合回路網 １０３ 送信インピーダンス整合回路網 １０５ ネットワーク送信ライン １０６ ネットワーク受信ライン １０８ 測定回路 １０９ 制御論理回路 １１０ インピーダンス切替制御回路 ２０１ リレー接点 ２０２ インピーダンス素子 ２０３ リレー接点 ２０４ 抵抗器 ２０５ インピーダンス素子 ２０６ インピーダンス素子 ２０７ リレー接点 ２０８ リレー接点 ２０９ インピーダンス素子 ２１０ インピーダンス素子 ２１１ リレー接点 ２１２ リレー接点 ２２１ ダイオード ２２２ コンデンサ ２２４ ダイオード ２２５ コンデンサ ２２６ アナログ減算器 ２２７ 第１の比較器 ２２８ 第２の比較器 ２２９ 反転器 ２３０ 状態マシン論理 ２３１ ２入力ＯＲゲート回路 ２３３ 「同一」信号 ２３５ 信号Ｚ１on ２３６ 信号Ｚ２on ３０５ ライン ３１０ 磁気コイル ３２０ 磁気コイル

───────────────────────────────────────────────────── フロントページの続き (72)発明者 アンリ・ジュリアーノ フランス国06140、ベンス、シュマン・サ ンタ−コロンブ 1502、ロ・ディ・シブ、 26 (72)発明者 パトリック・ミッシェル フランス国06610、ラ・ゴード、シュマ ン・フォン・ド・リブ 621 (72)発明者 ジャン−フランソワ・ルペネック フランス国06100、ニース、シュマン・デ ュ・ラ・セレナ 11

Claims (8)

【特許請求の範囲】
1. 【請求項１】ネットワーク接続ケーブルを用いるデータ
   通信ネットワークにおいて、Ｎ個の所定のインピーダン
   スの中のいずれかで接続されるネットワークのネットワ
   ーク送信ライン（１０５）及びネットワーク受信ライン
   （１０６）のインピーダンスに対し、送信器（１０１）
   及び受信器（１００）を介して付設される装置のインピ
   ーダンスを整合させる装置であって、 前記送信器側の送信ライン（３０５）の第１の信号ＶＡ
   及び前記ネットワーク側の送信ライン１０５の第２の信
   号ＶＢを測定し、該第２の信号ＶＢを２倍に増幅し、そ
   してＶＳ＝ＶＡ−２＊ＶＢとして定義される出力信号Ｖ
   Ｓ（２６）を発生する測定手段（１０８）と、 前記出力信号ＶＳ（２６）を基準信号Ｖref（２５）と
   比較し、「同一」信号又は「相異」信号を発生し、そし
   てＮ個の制御信号（Ｚ１on、...、ＺＮon）の１つをア
   クティブとする比較手段（１０９）と、 前記制御信号（Ｚ１on、...、ＺＮon）に応答して送信
   インピーダンス切替手段（１０３）及び受信インピーダ
   ンス切替手段（１０２）の対応するスイッチを正しいイ
   ンピーダンスに切替えるべくアクティブとするＮ個の磁
   気コイルを具備するインピーダンス切替制御回路（１１
   ０）とを有する装置。
2. 【請求項２】前記測定手段が、 前記送信器側の信号ＶＡ及び前記ネットワーク側の信号
   ＶＢを２倍に増幅した信号をそれぞれ整流する整流手段
   （２２１、２２４）と、 前記整流手段（２２１、２２４）により整流されて発生
   される信号をそれぞれフィルタ処理する手段（２２２、
   ２２５）と、 前記整流されフィルタ処理された双方の信号を受信し、
   前記出力信号ＶＳ（２６）を発生するアナログ減算器
   （２２６）とを有する請求項１に記載の装置。
3. 【請求項３】前記比較手段（１０９）が、 正の入力端子上の前記出力信号ＶＳ（２６）と負の入力
   端子上の０ボルトから僅かに異なる正の前記基準信号Ｖ
   ref（２５）とを比較して負あるいは正の出力信号を発
   生する第１の比較器（２２７）と、 負の入力端子上の前記出力信号ＶＳ（２６）及び正の入
   力端子上で反転器（２２９）により反転され０ボルトか
   ら僅かに異なる正の前記基準信号Ｖref（２５）に応答
   して負又は正の出力信号を発生する第２の比較器（２２
   ８）と、 ２個の前記比較器（２２７、２２８）から前記負又は正
   の出力信号を入力し、「同一(負)」又は「相異(正)」信
   号（２３３）を発生する２入力ＯＲゲート回路（２３
   １）と、 前記「相異(正)」又は「同一(負)」信号に応答して前記
   Ｎ個の制御信号（Ｚ１on、...、ＺＮon）をアクティブ
   とする制御手段（２３０）とを有する請求項１又は２の
   いずれかに記載の装置。
4. 【請求項４】前記制御手段（２３０）が（Ｎ＋１）個の
   状態を有し前記制御手段（２３０）の状態０は電力がリ
   セットされることに相当し、状態１〜Ｎは前記Ｎ個の制
   御信号（Ｚ１on、...、ＺＮon）をアクティブとするこ
   とに対応する請求項３に記載の装置。
5. 【請求項５】前記受信インピーダンス切替手段（１０
   ２）がＮ個の並列のインピーダンス素子（２０
   ２、．．．２０４）を有し、前記Ｎ個の並列のインピー
   ダンス素子がそれぞれインピーダンス切替制御回路（１
   １０）を介して前記比較手段（１０９）により制御され
   るリレー接点（２０１、...、２０３）と接続され、 前記送信インピーダンス切替手段（１０３）が２組のＮ
   個の直列インピーダンス素子（（２０５、...２０
   ６）、（２０９、...、２１０））を有し、前記２組の
   直列インピーダンス素子（（２０５、...、２０６）、
   （２０９、...、２１０））がそれぞれ前記インピーダ
   ンス切替制御回路（１１０）を介し前記比較手段（１０
   ９）により制御されるリレー接点（（２０７、...、２
   ０８）、（２１１、...、２１２））と接続される請求
   項１乃至４のいずれかに記載の装置。
6. 【請求項６】前記Ｎが２である場合に、２つのインピー
   ダンスを切替えるために用いられる前記比較手段（１０
   ９）が、前記出力信号ＶＳ及び前記基準信号Ｖrefに応
   答して磁気コイル（３１０）又は（３２０）を介し制御
   信号Ｚ１on（２３５）又はＺ２on（２３６）をアクティ
   ブとすることにより、送信インピーダンス切替手段（１
   ０３）の対応する一対の送信インピーダンス素子（２０
   ５、２０９）又は（２０６、２１０）及び受信インピー
   ダンス切替手段（１０２）の対応する受信インピーダン
   ス素子（２０４）又は（２０２）を切替える請求項１乃
   至５のいずれかに記載の装置。
7. 【請求項７】前記比較手段（１０９）により発生される
   前記「相異」信号が、Ｎ個の所定のインピーダンス素子
   が増加順に配列される場合に、増加信号である請求項１
   乃至６のいずれかに記載の装置。
8. 【請求項８】前記比較手段（１０９）により発生される
   前記「相異」信号が、Ｎ個の所定インピーダンス素子が
   減少順に配列される場合に、減少信号である請求項１乃
   至７のいずれかに記載の装置。