CN111488717B - 标准单元时序模型的抽取方法、装置、设备及存储介质 - Google Patents

标准单元时序模型的抽取方法、装置、设备及存储介质 Download PDF

Info

Publication number
CN111488717B
CN111488717B CN202010294974.0A CN202010294974A CN111488717B CN 111488717 B CN111488717 B CN 111488717B CN 202010294974 A CN202010294974 A CN 202010294974A CN 111488717 B CN111488717 B CN 111488717B
Authority
CN
China
Prior art keywords
standard
layout
time sequence
standard cell
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010294974.0A
Other languages
English (en)
Other versions
CN111488717A (zh
Inventor
马卓
赵悦
薛彤
田金峰
丁军锋
周朝旭
王春雷
宋佳利
刘登龙
郭御风
张明
张少华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Phytium Technology Co Ltd
Original Assignee
Phytium Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Phytium Technology Co Ltd filed Critical Phytium Technology Co Ltd
Priority to CN202010294974.0A priority Critical patent/CN111488717B/zh
Publication of CN111488717A publication Critical patent/CN111488717A/zh
Application granted granted Critical
Publication of CN111488717B publication Critical patent/CN111488717B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
    • G06F30/3312—Timing analysis
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2115/00—Details relating to the type of the circuit
    • G06F2115/02—System on chip [SoC] design
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/12—Timing analysis or timing optimisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Architecture (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明提供了一种标准单元时序模型的抽取方法、装置、设备及存储介质，该抽取方法包括：将需抽取时序模型的第一标准单元放置于版图的中心位置；从标准单元库中随机选择需添加于第一标准单元周围的多个第二标准单元；在版图中对多个第二标准单元进行布局摆放，得到版图文件；对版图文件中的电源线的连接方式、第一标准单元的引脚连接方式以及第二标准单元的引脚连接方式进行处理；对版图文件中的寄生参数进行提取，生成寄生参数网表，根据寄生参数网表，抽取第一标准单元的时序信息；重复上述步骤，直至得到预设数量的时序信息，将预设数量的时序信息的平均值作为第一标准单元的时序模型。本发明能提高标准单元库时序信息的准确性。

Description

标准单元时序模型的抽取方法、装置、设备及存储介质
技术领域
本发明涉及集成电路技术领域，特别涉及一种标准单元时序模型的抽取方法、装置、设备及存储介质。
背景技术
随着集成电路工艺特征尺寸不断减小，特别是进入鳍式场效晶体管(FinFET，FinField-EffectTransistor)工艺以后，片上制造性偏差(on-chip variation)造成的片上不同区域的器件特性不确定性问题越来越明显，工艺加工扰动给精确的静态时序分析带来了挑战。在半定制设计中，集成电路的逻辑功能是通过标准单元实现的，因此标准单元的性能将直接关系电路性能的好坏，标准单元库的时序模型的精确性成为芯片设计中时序分析的基础。
在目前常用的单元库设计方法中，通常认为不考虑确定工艺角下标准单元的时序特性是不变的，忽略单元所受周围单元、所处位置等外部条件的影响。然而，基于从真实版图提取寄生参数和模型的精确的晶体管级仿真证明，版图中不同位置的标准单元的时序信息是不完全相同的。
标准单元库时序信息提取的一般方法是在标准单元周围添加一圈填充结构(filler)，而不是真实的其它类型的标准单元，简单地模拟真实版图中的周围环境，对其进行寄生参数提取并进行仿真，从而获取该标准单元的时序模型。然而在实际应用中，由于单元周围可能存在不同类型的其它功能单元，周围的金属分布，间距密度等具有很大的差异，由耦合效应导致的寄生信息存在差异，必然会造成单元时序的不确定性，这就导致了标准单元库时序模型与真实情况存在一定的偏差，且进一步引起芯片设计中时序分析的精度损失。
发明内容
本发明提供了一种标准单元时序模型的抽取方法、装置、设备及存储介质，其目的是为了解决标准单元库时序模型与真实情况存在一定的偏差的问题。
为了达到上述目的，本发明的实施例提供了一种标准单元时序模型的抽取方法，该抽取方法包括：
步骤1，根据版图的尺寸，将需抽取时序模型的第一标准单元放置于所述版图的中心位置；
步骤2，从标准单元库中随机选择需添加于所述第一标准单元周围的多个第二标准单元；
步骤3，在所述版图中对所述多个第二标准单元进行布局摆放，得到版图文件；在所述版图文件中所述多个第二标准单元位于所述第一标准单元周围；
步骤4，对所述版图文件中的电源线的连接方式、第一标准单元的引脚连接方式以及第二标准单元的引脚连接方式进行处理，使所述版图文件通过版图与原理图一致性验证；
步骤5，对所述版图文件中的寄生参数进行提取，生成时序建模需要的寄生参数网表，并根据所述寄生参数网表，抽取所述第一标准单元的时序信息；
步骤6，重复执行步骤1至步骤5，直至得到预设数量的时序信息，并将预设数量的时序信息的平均值作为所述第一标准单元的时序模型。
其中，所述步骤2包括：
步骤2.1，调用随机函数生成一个随机数；
步骤2.2，根据预先存储的随机数与标准单元标号之间的对应关系，确定生成的随机数对应的标准单元标号，并从标准单元库中确定出该标准单元标号对应的标准单元；
步骤2.3，计算所述第一标准单元的面积与从标准单元库中确定出的所有标准单元的面积的和值；
步骤2.4，重复执行步骤2.1至步骤2.3，直至所述和值达到所述尺寸对应的面积限制条件，并将从标准单元库中确定出的每一标准单元作为一第二标准单元。
其中，所述步骤3包括：
调用布局布线工具，在所述版图中对所述多个第二标准单元进行布局摆放，得到版图文件。
其中，所述步骤4包括：
步骤4.1，通过金属电源线对所述版图文件中的电源线VDD和电源线VSS进行连接，并给所述版图文件中不同行的电源线VNW添加相同的标签，以及给所述版图文件中不同行的电源线VPW添加相同的标签；
步骤4.2，建立所述第一标准单元的引脚与所述版图文件的顶层设计的端口的连接关系；
步骤4.3，将所述版图文件中所有第二标准单元的输入引脚均连接到所述版图文件的电压钳位单元。
其中，所述步骤5包括：
利用电子设计自动化工具，对所述版图文件中的寄生参数进行提取，生成时序建模需要的寄生参数网表，并根据所述寄生参数网表，抽取所述第一标准单元的时序信息。
本发明的实施例还提供了一种标准单元时序模型的抽取装置，该抽取装置包括：
放置模块，用于根据版图的尺寸，将需抽取时序模型的第一标准单元放置于所述版图的中心位置；
选择模块，用于从标准单元库中随机选择需添加于所述第一标准单元周围的多个第二标准单元；
布局模块，用于在所述版图中对所述多个第二标准单元进行布局摆放，得到版图文件；在所述版图文件中所述多个第二标准单元位于所述第一标准单元周围；
处理模块，用于对所述版图文件中的电源线的连接方式、第一标准单元的引脚连接方式以及第二标准单元的引脚连接方式进行处理，使所述版图文件通过版图与原理图一致性验证；
提取模块，用于对所述版图文件中的寄生参数进行提取，生成时序建模需要的寄生参数网表，并根据所述寄生参数网表，抽取所述第一标准单元的时序信息；
抽取模块，用于重复执行步骤1至步骤5，直至得到预设数量的时序信息，并将预设数量的时序信息的平均值作为所述第一标准单元的时序模型。
其中，所述选择模块包括：
调用单元，用于调用随机函数生成一个随机数；
确定单元，用于根据预先存储的随机数与标准单元标号之间的对应关系，确定生成的随机数对应的标准单元标号，并从标准单元库中确定出该标准单元标号对应的标准单元；
计算单元，用于计算所述第一标准单元的面积与从标准单元库中确定出的所有标准单元的面积的和值；
选择单元，用于重复执行步骤2.1至步骤2.3，直至所述和值达到所述尺寸对应的面积限制条件，并将从标准单元库中确定出的每一标准单元作为一第二标准单元。
其中，所述布局模块，具体用于调用布局布线工具，在所述版图中对所述多个第二标准单元进行布局摆放，得到版图文件。
本发明的实施例还提供了一种标准单元时序模型的抽取设备，包括存储器、处理器以及存储在所述存储器中并可在所述处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现上述的标准单元时序模型的抽取方法的步骤。
本发明的实施例还提供了一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，所述计算机程序被处理器执行时实现上述的标准单元时序模型的抽取方法的步骤。
本发明的上述方案至少有如下的有益效果：
在本发明的实施例中，当需抽取第一标准单元的时序模型时，通过从标准单元库中随机选择需添加于第一标准单元周围的第二标准单元，构建单元周围环境，使第一标准单元周围环境与真实环境吻合度很高，大大提高了时序模型抽取的精确度，同时通过多次循环操作，得到多组不同周围环境下第一标准单元的时序信息，并将多个时序信息的平均值作为第一标准单元的时序模型，该时序模型能够代表随机环境影响下单元时序的平均水平，有效模拟了真实的应用环境，与现有技术方案相比，大大提高了标准单元库内标准单元时序信息的准确性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。
图1是本发明实施例中标准单元时序模型的抽取方法的流程图；
图2是本发明实施例中标准单元时序模型的抽取装置的结构示意图；
图3是本发明实施例中标准单元时序模型的抽取设备的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
如图1所示，本发明的实施例提供了一种标准单元时序模型的抽取方法，该抽取方法包括如下步骤：
步骤1，根据版图的尺寸，将需抽取时序模型的第一标准单元放置于所述版图的中心位置。
其中，在本发明的实施例中，上述版图的尺寸可以是用户根据实际需要进行设定的；上述第一标准单元可以为标准单元库中需要抽取时序模型的任一标准单元，比如反相器单元。
具体的，在本发明的实施例中，可通过布局布线工具将第一标准单元放置于版图的中心位置。
需要说明的是，上述标准单元库可以是工艺厂商提供的标准单元库，由于标准单元库中的各个标准单元高度相同，宽度不限，在实际版图中，标准单元像积木一样堆积在一起，实现设计中的电路连接。其中，每个标准单元的寄生信息由于耦合效应会受到周围标准单元的影响。由于不同类型的逻辑单元内部金属连线不同，其对周围标准单元的寄生影响必然存在差异。比如，在一个标准单元周围放置反相器或寄存器，标准单元的寄生参数会有差异，因此需要通过本发明实施例的抽取方法获取标准单元库中标准单元的时序模型，以有效模拟实际应用场景，提高标准单元库时序信息的准确性。
步骤2，从标准单元库中随机选择需添加于所述第一标准单元周围的多个第二标准单元。
其中，在真实版图中，标准单元的放置具有随机性，比如反相器单元周围可能分布寄存器，缓冲器等不同类型的标准单元。因此，在本发明的实施例中，为模拟真实的应用环境，通过随机选择需添加于第一标准单元周围的多个第二标准单元的方式，构建单元周围环境，提高第一标准单元周围环境与真实环境吻合度高。需要说明的是，上述多个第二标准单元可以为相同类型的标准单元，也可以为不同类型的标准单元。
具体的，在本发明的实施例中，上述步骤2的具体实现方式可以包括如下步骤：
步骤2.1，调用随机函数生成一个随机数。其中，该随机函数可以为TCL脚本中的内置函数，能够返回特定范围内的随机数，以便从标准单元库中确定标准单元。
步骤2.2，根据预先存储的随机数与标准单元标号之间的对应关系，确定生成的随机数对应的标准单元标号，并从标准单元库中确定出该标准单元标号对应的标准单元。需要说明的是，为便于选择标准单元，标准单元库中的每个标准单元均具有对应的标准单元标号，且每一标准单元标号与一随机数相对应。
步骤2.3，计算所述第一标准单元的面积与从标准单元库中确定出的所有标准单元的面积的和值。
步骤2.4，重复执行步骤2.1至步骤2.3，直至所述和值达到所述尺寸对应的面积限制条件，并将从标准单元库中确定出的每一标准单元作为一第二标准单元。
其中，在本发明的实施例中，由于版图的尺寸是预先定义好的，因此版图的面积也是有限的，当第一标准单元和从标准单元库中已经确定出的标准单元的面积和达到版图的尺寸对应的面积限制条件时，无需继续从标准单元库中选择标准单元，而是将从标准单元库中已经确定出的每一标准单元作为一第二标准单元即可。
步骤3，在所述版图中对所述多个第二标准单元进行布局摆放，得到版图文件。
其中，在本发明的实施例中，在所述版图文件中所述多个第二标准单元位于所述第一标准单元周围。
具体的，上述步骤3的具体实现方式可以为：调用布局布线工具，在所述版图中对所述多个第二标准单元进行布局摆放，得到版图文件。更具体的，可以调用布局布线工具中的Place命令，将上述多个第二标准单元在版图中进行布局摆放，得到版图文件。
步骤4，对所述版图文件中的电源线的连接方式、第一标准单元的引脚连接方式以及第二标准单元的引脚连接方式进行处理，使所述版图文件通过版图与原理图一致性验证。
其中，版图验证流程是标准单元时序模型抽取的重要部分，物理版图需要通过版图与原理图一致性验证(LVS)。在构建标准单元周围环境过程中，由于不同标准单元之间没有建立连接关系，因此在LVS检查中，存在电源线连接方式不正确和引脚数量不一致的问题。因而需要通过上述步骤4对版图进行改进，解决LVS检查中出现的问题。
具体的，上述步骤4的具体实现方式可以包括如下步骤：
步骤4.1，通过金属电源线对所述版图文件中的电源线VDD和电源线VSS进行连接，并给所述版图文件中不同行的电源线VNW添加相同的标签，以及给所述版图文件中不同行的电源线VPW添加相同的标签。
需要说明的是，在常用的物理设计流程中，电源线包括VDD，VSS，VNW，VPW。其中，VNW和VPW通过阱连接单元(WELLTAP CELL)与VDD和VSS连接。考虑本方案不需要建立真正的连接关系，为简化单元版图设计，此处不添加阱连接单元。由于底层VNW无法连通，存在与原理图不匹配的问题，因而通过添加标签(label)的方式，将不同行VNW添加相同的标签，以及将不同行的电源线VPW添加相同的标签(即VNW和VPW通过添加标签的方式实现虚拟连接)，在LVS检查过程中工具将不同行的VNW(或VPW)识别为互连状态。
步骤4.2，建立所述第一标准单元的引脚与所述版图文件的顶层设计的端口的连接关系。具体的，可利用布局布线工具中attachModulePort命令建立第一标准单元的引脚(pin)与顶层设计的端口(port)的连接关系。
步骤4.3，将所述版图文件中所有第二标准单元的输入引脚均连接到所述版图文件的电压钳位单元(即钳低单元，TIE LOW)，从而将输入引脚与地线相接维持在低电位上，避免由于输入信号不稳定造成单元功耗增加的问题。其中，输出引脚定义为浮空状态即可。
需要说明的是，在本方案中，只考虑周围第二标准单元对第一标准单元的寄生影响，不存在逻辑上的连接关系，因此，对要抽取时序模型的第一标准单元和第二标准单元的引脚作分别处理。
步骤5，对所述版图文件中的寄生参数进行提取，生成时序建模需要的寄生参数网表，并根据所述寄生参数网表，抽取所述第一标准单元的时序信息。
其中，在本发明的实施例中，具体可利用电子设计自动化工具(如liberate)，对所述版图文件中的寄生参数(包括电阻参数和电容参数等)进行提取，生成时序建模需要的寄生参数网表，并根据所述寄生参数网表，抽取所述第一标准单元的时序信息。
需要说明的是，标准单元的寄生参数对电路的影响不容忽视，比如标准单元的物理金属线之间的耦合电容，物理层之间的寄生电容，电阻等，都将影响标准单元的时序模型。另，电路性能对标准单元库的建库要求不断提高，要求准确反映标准单元的延迟，功耗等性能，本发明在原有时序模型抽取流程的基础上，通过改变版图的设计方法，在提取单元寄生信息的过程中，引入周围环境造成的寄生影响，减小了单元时序模型与真实情况的差距。
需要进一步说明的是，上述寄生参数网表的具体生成过程，以及时序信息的具体抽取过程均可采用目前通用的方式实现，因此，在此不对这部分进行过多赘述。
步骤6，重复执行步骤1至步骤5，直至得到预设数量的时序信息，并将预设数量的时序信息的平均值作为所述第一标准单元的时序模型。
其中，在本发明的实施例中，由于第一标准单元的寄生信息随着周围添加单元的变化而变化，单一填充方案无法模拟单元的真实环境，因此在构建周围环境时，需要进行多次多样本随机填充，提取不同周围环境下第一标准单元的寄生参数，并依托这些寄生参数多次抽取单元时序信息，将平均值作为第一标准单元的时序模型。其中，具体可采用脚本语言对时序信息进行数据匹配与处理，得到单元时序信息的平均值。
需要说明的是，上述预设数量即为步骤1至步骤5的重复次数，预设数量的具体数值可根据具体的测试实验得到。在此提供一种得到预设数量的具体数值的方式：采用多次重复取平均值的方式，首先需要确定多次重复流程得到的时序结果的收敛趋势。具体方法是：以2次为分析间隔，逐渐增加重复次数，整体流程重复2次，重复4次，重复6次、、、以此类推，分别计算相应情况下时序信息的平均值，分析平均值与重复次数的变化趋势。从变化趋势中发现，当整体流程重复18次以上，至少得到18个时序信息时，结果的平均值与参考值相对偏差稳定在一定范围，变化趋势趋于收敛，时序结果能代表平均水平。
结果表明，针对本发明中的测试单元，采用随机填充的方式构建周围环境，至少需要重复18次以上，生成18种带有不同寄生信息的版图文件，进行时序信息抽取，得到的平均值能够作为接近真实情况的精确时序模型。
值得一提的是，在本发明的实施例中，当需抽取第一标准单元的时序模型时，通过从标准单元库中随机选择需添加于第一标准单元周围的第二标准单元，构建单元周围环境，使第一标准单元周围环境与真实环境吻合度很高，大大提高了时序模型抽取的精确度，同时通过多次循环操作，得到多组不同周围环境下第一标准单元的时序信息，并将多个时序信息的平均值作为第一标准单元的时序模型，该时序模型能够代表随机环境影响下单元时序的平均水平，有效模拟了真实的应用环境，与现有技术方案相比，大大提高了标准单元库内标准单元时序信息的准确性。
如图2所示，本发明的实施例还提供了一种标准单元时序模型的抽取装置，该抽取装置包括：放置模块21、选择模块22、布局模块23、处理模块24、提取模块25以及抽取模块26。
其中，放置模块21，用于根据版图的尺寸，将需抽取时序模型的第一标准单元放置于所述版图的中心位置；
选择模块22，用于从标准单元库中随机选择需添加于所述第一标准单元周围的多个第二标准单元；
布局模块23，用于在所述版图中对所述多个第二标准单元进行布局摆放，得到版图文件；在所述版图文件中所述多个第二标准单元位于所述第一标准单元周围；
处理模块24，用于对所述版图文件中的电源线的连接方式、第一标准单元的引脚连接方式以及第二标准单元的引脚连接方式进行处理，使所述版图文件通过版图与原理图一致性验证；
提取模块25，用于对所述版图文件中的寄生参数进行提取，生成时序建模需要的寄生参数网表，并根据所述寄生参数网表，抽取所述第一标准单元的时序信息；
抽取模块26，用于重复执行步骤1至步骤5，直至得到预设数量的时序信息，并将预设数量的时序信息的平均值作为所述第一标准单元的时序模型。
其中，所述选择模块22包括：
调用单元，用于调用随机函数生成一个随机数；
确定单元，用于根据预先存储的随机数与标准单元标号之间的对应关系，确定生成的随机数对应的标准单元标号，并从标准单元库中确定出该标准单元标号对应的标准单元；
计算单元，用于计算所述第一标准单元的面积与从标准单元库中确定出的所有标准单元的面积的和值；
选择单元，用于重复执行步骤2.1至步骤2.3，直至所述和值达到所述尺寸对应的面积限制条件，并将从标准单元库中确定出的每一标准单元作为一第二标准单元。
其中，所述布局模块23，具体用于调用布局布线工具，在所述版图中对所述多个第二标准单元进行布局摆放，得到版图文件。
其中，在本发明的实施例中，标准单元时序模型的抽取装置20为与上述标准单元时序模型的抽取方法对应的装置，能提高标准单元库时序信息的准确性。
需要说明的是，标准单元时序模型的抽取装置20包括实现上述标准单元时序模型的抽取方法的所有模块或者单元，为避免过多重复，在此不对标准单元时序模型的抽取装置20的各模块或者单元进行赘述。
如图3所示，本发明的实施例还提供了一种标准单元时序模型的抽取设备，包括存储器31、处理器32以及存储在所述存储器31中并可在所述处理器32上运行的计算机程序33，所述处理器32执行所述计算机程序33时实现上述的标准单元时序模型的抽取方法的步骤。
即，在本发明的具体实施例中，标准单元时序模型的抽取设备30的处理器32执行所述计算机程序33时实现上述的标准单元时序模型的抽取方法的步骤，能提高标准单元库时序信息的准确性。
此外，本发明的实施例还提供了一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，所述计算机程序被处理器执行时实现上述的标准单元时序模型的抽取方法的步骤。
即，在本发明的具体实施例中，计算机可读存储介质的计算机程序被处理器执行时实现上述的标准单元时序模型的抽取方法的步骤，能提高标准单元库时序信息的准确性。
示例性的，计算机可读存储介质的计算机程序包括计算机程序代码，所述计算机程序代码可以为源代码形式、对象代码形式、可执行文件或某些中间形式等。所述计算机可读介质可以包括：能够携带所述计算机程序代码的任何实体或装置、记录介质、U盘、移动硬盘、磁碟、光盘、计算机存储器、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、电载波信号、电信信号以及软件分发介质等。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (10)

1.一种标准单元时序模型的抽取方法，其特征在于，包括：
步骤1，根据版图的尺寸，将需抽取时序模型的第一标准单元放置于所述版图的中心位置；
步骤2，从标准单元库中随机选择需添加于所述第一标准单元周围的多个第二标准单元；
步骤3，在所述版图中对所述多个第二标准单元进行布局摆放，得到版图文件；在所述版图文件中所述多个第二标准单元位于所述第一标准单元周围；
步骤4，对所述版图文件中的电源线的连接方式、第一标准单元的引脚连接方式以及第二标准单元的引脚连接方式进行处理，使所述版图文件通过版图与原理图一致性验证；
步骤5，对所述版图文件中的寄生参数进行提取，生成时序建模需要的寄生参数网表，并根据所述寄生参数网表，抽取所述第一标准单元的时序信息；
步骤6，重复执行步骤1至步骤5，直至得到预设数量的时序信息，并将预设数量的时序信息的平均值作为所述第一标准单元的时序模型。
2.根据权利要求1所述的抽取方法，其特征在于，所述步骤2包括：
步骤2.1，调用随机函数生成一个随机数；
步骤2.2，根据预先存储的随机数与标准单元标号之间的对应关系，确定生成的随机数对应的标准单元标号，并从标准单元库中确定出该标准单元标号对应的标准单元；
步骤2.3，计算所述第一标准单元的面积与从标准单元库中确定出的所有标准单元的面积的和值；
步骤2.4，重复执行步骤2.1至步骤2.3，直至所述和值达到所述尺寸对应的面积限制条件，并将从标准单元库中确定出的每一标准单元作为一第二标准单元。
3.根据权利要求1所述的抽取方法，其特征在于，所述步骤3包括：
调用布局布线工具，在所述版图中对所述多个第二标准单元进行布局摆放，得到版图文件。
4.根据权利要求1所述的抽取方法，其特征在于，所述步骤4包括：
步骤4.1，通过金属电源线对所述版图文件中的电源线VDD和电源线VSS进行连接，并给所述版图文件中不同行的电源线VNW添加相同的标签，以及给所述版图文件中不同行的电源线VPW添加相同的标签；
步骤4.2，建立所述第一标准单元的引脚与所述版图文件的顶层设计的端口的连接关系；
步骤4.3，将所述版图文件中所有第二标准单元的输入引脚均连接到所述版图文件的电压钳位单元。
5.根据权利要求1所述的抽取方法，其特征在于，所述步骤5包括：
利用电子设计自动化工具，对所述版图文件中的寄生参数进行提取，生成时序建模需要的寄生参数网表，并根据所述寄生参数网表，抽取所述第一标准单元的时序信息。
6.一种标准单元时序模型的抽取装置，其特征在于，包括：
放置模块，用于根据版图的尺寸，将需抽取时序模型的第一标准单元放置于所述版图的中心位置；
选择模块，用于从标准单元库中随机选择需添加于所述第一标准单元周围的多个第二标准单元；
布局模块，用于在所述版图中对所述多个第二标准单元进行布局摆放，得到版图文件；在所述版图文件中所述多个第二标准单元位于所述第一标准单元周围；
处理模块，用于对所述版图文件中的电源线的连接方式、第一标准单元的引脚连接方式以及第二标准单元的引脚连接方式进行处理，使所述版图文件通过版图与原理图一致性验证；
提取模块，用于对所述版图文件中的寄生参数进行提取，生成时序建模需要的寄生参数网表，并根据所述寄生参数网表，抽取所述第一标准单元的时序信息；
抽取模块，用于重复执行步骤1至步骤5，直至得到预设数量的时序信息，并将预设数量的时序信息的平均值作为所述第一标准单元的时序模型。
7.根据权利要求6所述的抽取装置，其特征在于，所述选择模块包括：
调用单元，用于调用随机函数生成一个随机数；
确定单元，用于根据预先存储的随机数与标准单元标号之间的对应关系，确定生成的随机数对应的标准单元标号，并从标准单元库中确定出该标准单元标号对应的标准单元；
计算单元，用于计算所述第一标准单元的面积与从标准单元库中确定出的所有标准单元的面积的和值；
选择单元，用于重复执行步骤2.1至步骤2.3，直至所述和值达到所述尺寸对应的面积限制条件，并将从标准单元库中确定出的每一标准单元作为一第二标准单元。
8.根据权利要求6所述的抽取装置，其特征在于，所述布局模块，具体用于调用布局布线工具，在所述版图中对所述多个第二标准单元进行布局摆放，得到版图文件。
9.一种标准单元时序模型的抽取设备，包括存储器、处理器以及存储在所述存储器中并可在所述处理器上运行的计算机程序，其特征在于，所述处理器执行所述计算机程序时实现如权利要求1至5任一项所述的标准单元时序模型的抽取方法的步骤。
10.一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现如权利要求1至5任一项所述的标准单元时序模型的抽取方法的步骤。
CN202010294974.0A 2020-04-15 2020-04-15 标准单元时序模型的抽取方法、装置、设备及存储介质 Active CN111488717B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010294974.0A CN111488717B (zh) 2020-04-15 2020-04-15 标准单元时序模型的抽取方法、装置、设备及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010294974.0A CN111488717B (zh) 2020-04-15 2020-04-15 标准单元时序模型的抽取方法、装置、设备及存储介质

Publications (2)

Publication Number Publication Date
CN111488717A CN111488717A (zh) 2020-08-04
CN111488717B true CN111488717B (zh) 2022-06-10

Family

ID=71794922

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010294974.0A Active CN111488717B (zh) 2020-04-15 2020-04-15 标准单元时序模型的抽取方法、装置、设备及存储介质

Country Status (1)

Country Link
CN (1) CN111488717B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112069749B (zh) * 2020-09-14 2021-07-20 成都海光微电子技术有限公司 一种电源连接验证方法、装置、电子设备和存储介质
CN112131830B (zh) * 2020-09-25 2021-06-15 成都海光微电子技术有限公司 一种寄生参数验证方法、装置、电子设备和存储介质
CN112149370B (zh) * 2020-09-29 2022-11-15 海光信息技术股份有限公司 芯片老化的静态时序分析方法、装置和电子设备
CN112507648B (zh) * 2020-11-30 2022-01-04 深圳比特微电子科技有限公司 版图设计的方法和集成电路、运算芯片和计算设备
CN112613263B (zh) * 2020-12-31 2023-03-03 成都海光微电子技术有限公司 仿真验证方法、装置、电子设备和计算机可读存储介质
CN112966465B (zh) * 2021-04-07 2022-04-26 长鑫存储技术有限公司 电路仿真方法及设备
CN114741994A (zh) * 2022-03-17 2022-07-12 长鑫存储技术有限公司 集成电路的仿真方法及其仿真系统
CN115952755B (zh) * 2022-10-11 2023-11-10 北京云枢创新软件技术有限公司 同步器标准单元的atpg库模型生成系统
CN115859897B (zh) * 2022-12-23 2023-05-23 海光集成电路设计(北京)有限公司 模型的生成方法、版图面积预测方法、装置及相关设备
CN115859899B (zh) * 2023-02-06 2023-05-16 北京大学 一种多驱动能力的集成电路标准单元版图迁移的方法
CN118313337B (zh) * 2024-06-11 2024-08-23 沐曦科技(成都)有限公司 差分电路版图生成方法、装置、电子设备及存储介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105868449A (zh) * 2016-03-24 2016-08-17 中国科学院微电子研究所 一种标准单元库的优化方法及系统
CN108647390A (zh) * 2018-01-31 2018-10-12 深圳大学 标准单元库设计方法、设计装置、标准单元库和cmos图像传感芯片
CN108830008A (zh) * 2018-06-28 2018-11-16 中国科学院微电子研究所 一种标准单元库全模型的测试方法及测试系统
CN110263417A (zh) * 2019-06-17 2019-09-20 中国科学院微电子研究所 一种时序特性获取方法、装置及电子设备

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101506810B (zh) * 2005-10-24 2013-06-05 卡德思设计规划公司 集成电路的时序、噪声和功率分析
US7596775B2 (en) * 2007-05-22 2009-09-29 United Microelectronics Corp. Method for determining a standard cell for IC design

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105868449A (zh) * 2016-03-24 2016-08-17 中国科学院微电子研究所 一种标准单元库的优化方法及系统
CN108647390A (zh) * 2018-01-31 2018-10-12 深圳大学 标准单元库设计方法、设计装置、标准单元库和cmos图像传感芯片
CN108830008A (zh) * 2018-06-28 2018-11-16 中国科学院微电子研究所 一种标准单元库全模型的测试方法及测试系统
CN110263417A (zh) * 2019-06-17 2019-09-20 中国科学院微电子研究所 一种时序特性获取方法、装置及电子设备

Also Published As

Publication number Publication date
CN111488717A (zh) 2020-08-04

Similar Documents

Publication Publication Date Title
CN111488717B (zh) 标准单元时序模型的抽取方法、装置、设备及存储介质
US9449130B1 (en) Methods, systems, and articles of manufacture for back annotating and visualizing parasitic models of electronic designs
US6249901B1 (en) Memory characterization system
US5339262A (en) Method and apparatus for interim, in-situ testing of an electronic system with an inchoate ASIC
CN102439469A (zh) 单元意识错误模型创建和模式生成
US9934354B1 (en) Methods, systems, and computer program product for implementing a layout-driven, multi-fabric schematic design
CN112417798B (zh) 一种时序测试方法、装置、电子设备及存储介质
US11301608B2 (en) Layout-based side-channel emission analysis
US10268787B2 (en) Hybrid timing analysis method and associated system and non-transitory computer readable medium
US10997332B1 (en) System and method for computing electrical over-stress of devices associated with an electronic design
US10068043B1 (en) Validating integrated circuit simulation results
US6112022A (en) Method for simulating ULSI/VLSI circuit designs
US20140129998A1 (en) Hierarchical equivalence checking and efficient handling of equivalence checks when engineering change orders are in an unsharable register transfer level
US20060123377A1 (en) Interconnect integrity verification
US9471733B1 (en) Solving a circuit network in multicore or distributed computing environment
CN112668264A (zh) 3d芯片的电源网络验证方法及相关设备
US8091052B2 (en) Optimization of post-layout arrays of cells for accelerated transistor level simulation
US6484297B1 (en) 4K derating scheme for propagation delay and setup/hold time computation
CN102542098B (zh) 一种fpga互连线延时获取方法及其系统
CN116611386A (zh) 将局部穿线电阻变换成全局分布电阻
US8555228B2 (en) Tool for glitch removal
US12073159B2 (en) Computing device and method for detecting clock domain crossing violation in design of memory device
CN115935870A (zh) 功耗分析方法、装置、电子设备、存储介质
CN112131811B (zh) 一种fpga的时序参数提取方法
US7979817B2 (en) Net list producing device producing a net list with an interconnection parasitic element by hierarchical processing

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: No.5 building, Xin'an venture Plaza, marine high tech Development Zone, Binhai New Area, Tianjin, 300450

Applicant after: Feiteng Information Technology Co.,Ltd.

Address before: No.5 building, Xin'an venture Plaza, marine high tech Development Zone, Binhai New Area, Tianjin, 300450

Applicant before: TIANJIN FEITENG INFORMATION TECHNOLOGY Co.,Ltd.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant