CN108647390A - 标准单元库设计方法、设计装置、标准单元库和cmos图像传感芯片 - Google Patents

Abstract

本申请提供一种标准单元库设计方法、设计装置、标准单元库以及CMOS图像传感芯片，包括：定义标准单元库功能；使用支持3.3V电压的3.3V器件作为标准单元库的版图模板的设计基础，定义适用于3.3V器件的标准单元库的版图模板的版图内容；设计标准单元库的电路；根据版图内容绘制版图模板；提取版图模板的物理特征信息和时序特征信息；根据GDS数据、物理特征信息和时序特征信息生成标准单元库的模型以及文档；测试验证标准单元库。本申请能够实现基于数字逻辑工艺设计的外围电路与CMOS图像传感芯片核心电路的通信，减少了电平转换电路所带来的速度和精度上的损耗，提高系统的速度和性能的稳定性。

Description

标准单元库设计方法、设计装置、标准单元库和CMOS图像传感 芯片

技术领域

本申请涉及图像处理领域，尤其涉及标准单元库设计方法、设计装置、标准单元库以及CMOS图像传感芯片。

背景技术

集成电路伴着摩尔定律高速发展进入纳米工艺节点后，芯片的集成度和复杂度越来越大，基于标准单元库的半定制芯片设计方法已经被广泛应用于超大规模数字芯片的设计中。标准单元库是集成电路设计所需单元符号库、电路结构库、功能描述库、版图库、时序功耗库、物理视图库、设计规则和互连寄生参数模型库的总称。

标准单元库是集成电路设计的基础，从系统行为描述、逻辑综合、逻辑功能模拟，到时序分析、验证，直至物理设计中的自动布局布线都必须有一个内容丰富、功能完整的标准单元库的支持。在自底向上的数字芯片设计流程中，设计是从标准单元库中一个个具体单元开始的，逐步构成各级功能模块，直至整个系统。基于标准单元库的设计方法的优点是在某个特定类型的工艺节点下，标准单元库只需要进行一次设计并成功验证后，在往后的设计中便可以继续地重复使用，极大地提高了设计效率，分摊了设计成本。

总的说来，标准单元库给设计者提供一个联系实际芯片和设计电路实现之间的纽带，是决定设计性能、功耗、面积是否达标，成品率高低与否的关键因素。

CMOS图像传感芯片工艺，简称CIS(CMOS Image Sensor)工艺，目前许多集成电路代工厂都有提供CIS的工艺设计套件，主要用来设计CMOS图像传感芯片的感光电路，像素结构，像素放大器，读出电路等，用CIS工艺设计的CMOS图像传感芯片具有感光灵敏度高，暗电流和图像噪声低，并且光刻层数少，裸片面积小的优点。

购买基础的CMOS图像传感芯片工艺的设计套件并不包括标准单元库，只允许设计者进行全定制化的设计，如果采用人力去设计传感器外围规模庞大的数字电路模块，将是一件极其耗时耗力的工作。再者购买标准单元库的经济成本不低，对于不同的应用，各种具体的标准单元库分类详细，比如高速库、高密度库、低功耗库等等，对应的价格也不同。一般来说，从集成电路代工厂可以购买到基于数字逻辑工艺的通用标准单元库，但是CMOS图像传感芯片的工艺与数字逻辑工艺并不完全兼容，存在掺杂浓度，载流子迁移率以及设计规则的些许差异。

而设计CMOS图像传感芯片中的外围电路诸如像素单元、信号放大器以及读出电路等常用的器件一般是CIS工艺库里面较为高压的器件，例如CIS 130nm工艺库的3.3V器件，而基于数字逻辑工艺的标准单元库都是较为低压的器件，例如数字逻辑130nm工艺库的1.5V器件。这就使得如果设计CMOS图像传感芯片的外围电路时使用数字逻辑工艺的标准单元库，则需要用到电平转换单元电路才能实现与CMOS图像传感芯片的核心电路进行对接，使得设计存在速度和精度上的损耗。

发明内容

本申请提供一种标准单元库设计方法、设计装置、标准单元库以及CMOS图像传感芯片，能够在解决现在的CMOS图像传感芯片的外围电路如果是基于数字逻辑工艺的标准单元库进行设计时与CMOS传感器核心电路对接需要电平转换单元从而导致设计的电路具有速度和精度的损耗，降低了芯片的速度和性能的稳定性，如果另外购买集成电路代工厂提供的标准单元来进行设计，则大大增加了设计的经济成本的问题。

根据本申请的第一方面，本申请提供一种基于CMOS图像传感芯片工艺的标准单元库设计方法，方法包括：定义标准单元库所需的功能；使用支持3.3V电压的3.3V器件作为标准单元库的版图模板的设计基础，定义适用于3.3V器件的标准单元库的版图模板的版图内容；设计标准单元库的电路；根据版图内容绘制版图模板，并生成版图模板的GDS数据；提取版图模板的物理特征信息和时序特征信息；根据GDS数据、物理特征信息和时序特征信息生成标准单元库的模型以及文档；测试验证标准单元库。

优选地，在定义标准单元库的版图模板的内容的步骤中，包括：根据工艺文件的电流密度规则确定标准单元库电源和地线宽度；根据标准单元库的驱动强度和MOS管串联，并联特性确定标准单元库的统一高度；设计设定数量的布线通道，并且根据版图设计规则和布线要求确定垂直和水平布线通道宽度，其中，设定数量为15个；根据3.3V器件中NMOS管的电子迁移率和PMOS管的空穴迁移率的比率确定中线位置；根据版图设计规则和布线要求确定衬底相连；根据版图设计规则确定各个光罩层的间距，其中，间距包括：MOS管有源区离电源或地线有源区的水平间距、P型掺杂层离PMOS管有源区的水平间距、N型掺杂层离NMOS管有源区的水平间距、N阱离有源区的水平间距、厚栅氧化层离有源区的水平间距以及厚栅氧化层的高度。

优选地，3.3V器件的衬底上设置厚栅氧化层，在定义标准单元库的版图模板的内容的步骤中还包括：设置PMOS管和NMOS管共用厚栅氧化层。

优选地，在设计标准单元库的电路的步骤中，包括：使用电路设计工具设计标准单元库的电路；对设计出的电路进行前仿真，如果前仿真通过，则继续执行下一步，否则，重新跳回使用电路设计工具设计标准单元库的电路的步骤。

优选地，在根据版图内容绘制版图模板的步骤中，包括步骤：根据版图内容使用版图设计工具绘制版图模板；检查版图模板的设计规则是否符合要求，如果符合，则检查版图模板与电路是否具有一致性，如果具有一致性，则跳到下一步，否则，跳回上一步；提取版图模板的带寄生参数的网表；对带寄生参数的网表进行后仿真；如果仿真通过，则导出版图GDS数据，否则，跳回到根据版图内容绘制版图模板的步骤。

优选地，在提取版图模板的物理特征信息和时序特征信息的步骤中：提取版图模板的物理信息；定制标准单元库的时序提取模板，提取时序提取模板的时序功耗信息；生成物理视图数据库；生成时序数据库。

根据本申请的第二方面，本申请提供一种标准单元库设计装置，装置包括：功能定义模块，用于定义标准单元库所需的功能；版图模板定义模块，用于使用支持3.3V电压的3.3V器件作为标准单元库的版图模板的设计基础，定义适用于3.3V器件的标准单元库的版图模板的版图内容；电路设计模块，用于设计标准单元库的电路；版图模板绘制模块，用于根据版图内容绘制版图模板，并生成版图模板的GDS数据；提取模块，用于提取版图模板的物理特征信息和时序特征信息；库模型以及文档生成模块，用于根据GDS数据、物理特征信息和时序特征信息生成标准单元库的模型以及文档；测试验证模块，用于测试验证标准单元库。

根据本申请的第三方面，本申请提供一种CMOS图像传感芯片的设计方法，方法包括：使用如上所述的标准单元库设计方法设计CMOS图像传感芯片中的像素阵列、偏置单元、模数转换单元、扫描单元、控制单元、深度信息计算单元以及输出单元中的至少一种；根据该像素阵列、偏置单元、模数转换单元、扫描单元、控制单元、深度信息计算单元以及输出单元设计CMOS图像传感芯片。

根据本申请的第四方面，本申请提供一种标准单元库，其使用如上所述的标准单元库设计方法进行设计而成。

根据本申请的第五方面，本申请提供一种CMOS图像传感芯片，其包括：像素阵列、偏置单元、模数转换单元、扫描单元、控制单元、深度信息计算单元以及输出单元；像素阵列、偏置单元、模数转换单元、扫描单元、控制单元、深度信息计算单元以及输出单元中的至少一种使用如上所述的标准单元库设计方法进行设计而成。

本申请的有益效果在于：通过使用支持3.3V电压的器件作为标准单元库的版图模板的设计基础，并且定义标准单元库的版图模板的版图内容，使得标准单元库能够与CMOS图像传感芯片的核心电路进行匹配，使得使用该版图模板设计的CMOS图像传感芯片的外围数字电路无须再通过电平转换电路即可实现与CMOS图像传感芯片的核心电路的通信，减少了使用电平转换电路所带来的速度和精度上的损耗，提高芯片的速度和性能的稳定性，不需要购买集成电路代工厂提供的标准单元库，大大减少了设计的经济成本。

附图说明

图1是本申请一实施例的基于CMOS图像传感芯片工艺的标准单元库设计方法的流程图；

图2是图1中步骤S102的流程图；

图3是图2中步骤S1021的示意图；

图4是图2中步骤S1022、步骤S1023以及步骤S1024的示意图；

图5是图2中步骤S1025以及步骤S1026的示意图；

图6是图1中步骤S104的流程图；

图7是图1中步骤S105的流程图；

图8是标准单元库的模型和文档的示意图；

图9是本申请另一实施例的基于CMOS图像传感芯片工艺的标准单元库设计装置的原理图。

具体实施方式

下面结合附图和示例性实施例对本发明作进一步地描述，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。此外，如果已知技术的详细描述对于示出本发明的特征是不必要的，则将其省略。

本技术领域技术人员可以理解，除非特意声明，这里使用的单数形式“一”、“一个”、“所述”和“该”也可包括复数形式。应该进一步理解的是，本发明的说明书中使用的措辞“包括”是指存在所述特征、整数、步骤、操作、元件和/或组件，但是并不排除存在或添加一个或多个其他特征、整数、步骤、操作、元件、组件和/或它们的组。应该理解，当我们称元件被“连接”或“耦接”到另一元件时，它可以直接连接或耦接到其他元件，或者也可以存在中间元件。此外，这里使用的“连接”或“耦接”可以包括无线连接或无线耦接。这里使用的措辞“和/或”包括一个或更多个相关联的列出项的全部或任一单元和全部组合。

本技术领域技术人员可以理解，除非另外定义，这里使用的所有术语(包括技术术语和科学术语)，具有与本发明所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是，诸如通用字典中定义的那些术语，应该被理解为具有与现有技术的上下文中的意义一致的意义，并且除非像这里一样被特定定义，否则不会用理想化或过于正式的含义来解释。

请参阅图1至图7，本申请提出一种基于CMOS图像传感芯片工艺的标准单元库设计方法，方法包括：

步骤S101：定义标准单元库所需的功能。

步骤S102：使用支持3.3V电压的3.3V器件作为标准单元库的版图模板的设计基础，定义适用于3.3V器件的标准单元库的版图模板的版图内容。

请参阅图2至图5，在步骤S102中，包括：

请继续参阅图3，步骤S1021：根据工艺文件的电流密度规则确定标准单元库电源和地线宽度。

请继续参阅图4，步骤S1022：根据标准单元库的驱动强度和MOS管串联，并联特性确定标准单元库的统一高度。

请继续参阅图4，步骤S1023：设计设定数量的布线通道，并且根据版图设计规则和布线要求确定垂直和水平布线通道宽度。本实施例中，设定数量为15个。在其他实施例中，也可以根据实际的需求以及版图设计规则，设置其他数量的布线通道，这里不作明确要求。设置15个布线通道扩大了布线通道的资源，可以有效地减轻布线的拥塞程度，具有高速的特性，提高了设计的速度。

请继续参阅图4，步骤S1024：根据3.3V器件中NMOS管的电子迁移率和PMOS管的空穴迁移率的比率确定中线位置。

请参阅图5，步骤S1025：根据版图设计规则和布线要求确定衬底相连。

请继续参阅图5，步骤S1026：根据版图设计规则确定各个光罩层的间距，其中，间距包括：MOS管有源区离电源或地线有源区的水平间距、P型掺杂层离PMOS管有源区的水平间距、N型掺杂层离NMOS管有源区的水平间距、N阱离有源区的水平间距、厚栅氧化层离有源区的水平间距以及厚栅氧化层的高度。

进一步地，在步骤S102中：3.3V器件的衬底上设置一层厚栅氧化层，定义设置PMOS管和NMOS管共用厚栅氧化层。PMOS管和NMOS管共用厚栅氧化层能够简化版图模板，不需要PMOS管和NMOS管分别使用不同的氧化层，并且能够规避设计规则违例。

步骤S103：设计标准单元库的电路。

在步骤S103中，具体包括：

步骤S1031：使用电路设计工具设计标准单元库的电路。本实施例中，电路设计工具为Cadence Virtuoso设计套件。

步骤S1032：对设计出的电路进行前仿真，如果前仿真通过，则继续执行步骤S104，否则，重新跳回步骤S1031。本实施例中，指基于3.3V器件的特性进行仿真，不考虑版图寄生参数的仿真。

步骤S104：根据版图内容绘制版图模板，并生成版图模板的GDS数据。GDS数据包含了标准单元库的版图信息，是一种图像数据的描述语言。

请参阅图6，在步骤S104中，包括：

步骤S1041：根据版图内容使用版图设计工具绘制版图模板。本实施例中，版图设计工具为Cadence Virtuoso设计套件。

步骤S1042：检查版图模板的设计规则是否符合要求，如果符合，则检查版图模板与电路是否具有一致性，如果具有一致性，则跳到步骤S1043，否则，跳回到步骤S1041。本实施例中，检查版图模板与电路是否具有一致性主要是通过物理验证工具(MentorCalibre)。

步骤S1043：提取版图模板的带寄生参数的网表。本实施例中，使用寄生参数提取工具(Cadence QRC)提取带寄生参数的网表。

步骤S1044：对带寄生参数的网表进行后仿真。本实施例中，使用电路仿真工具(Synopsys Hspice)进行后仿真。本实施例中，后仿真是指版图寄生参数的仿真。

步骤S1045：如果仿真通过，则导出版图GDS数据，否则，跳回到步骤S1041。

步骤S105：提取版图模板的物理特征信息和时序特征信息。

请参阅图7，在步骤S105中，包括：

步骤S1051：提取版图模板的物理信息。本实施例中，通过物理特征化工具(Cadence Abstract)提取版图模板的物理信息。

步骤S1052：定制标准单元库的时序提取模板，提取时序提取模板的时序功耗信息。本实施例中，通过本实施例中，通过时序特征化工具(Synopsys NCX)提取时序功耗信息。

步骤S1053：生成物理视图数据库。本实施例中，通过数据库工具(SynopsysMilkyway)生成物理视图数据库。

步骤S1054：生成时序数据库。本实施例中，通过数据库工具(Synopsys LibraryCompiler)生成时序数据库。

步骤S106：根据GDS数据、物理特征信息和时序特征信息生成标准单元库的模型以及文档。

请参阅图8，从图8可以看到生成得到的标准单元库的模型和文档，具体包括：版图信息、物理信息、时序功耗信息、功能描述库、物理视图库、时序功耗库、RC参数模型以及工艺文件等。

步骤S107：测试验证标准单元库。

值得注意的是，本申请的基于CMOS图像传感芯片工艺的标准单元库设计方法可以匹配当前主流的Cadence，Synopsys的综合工具和自动布图布线工具，大大提升了设计的灵活性和效率。

相应的，依据计算机软件的功能模块化思维，与图1所示的基于CMOS图像传感芯片工艺的标准单元库设计方法的实施例对应，本申请还提供了一种标准单元库设计装置。请参阅图8，以下具体揭示本装置包括的模块以及各模块实现的具体功能。

请参阅图9，该标准单元库设计装置包括：

功能定义模块801，用于定义标准单元库所需的功能；

版图模板定义模块802，用于使用支持3.3V电压的3.3V器件作为标准单元库的版图模板的设计基础，定义适用于3.3V器件的标准单元库的版图模板的版图内容；

电路设计模块803，用于设计标准单元库的电路；

版图模板绘制模块804，用于根据版图内容绘制版图模板，并生成版图模板的GDS数据；

提取模块805，用于提取版图模板的物理特征信息和时序特征信息；

库模型以及文档生成模块806，用于根据GDS数据、物理特征信息和时序特征信息生成标准单元库的模型以及文档；

测试验证模块807，用于测试验证标准单元库。

本申请还提供一种CMOS图像传感芯片的设计方法，方法包括：使用如上所述的标准单元库设计方法设计CMOS图像传感芯片的像素阵列、偏置单元、模数转换单元、扫描单元、控制单元、深度信息计算单元以及输出单元中的至少一种；根据该像素阵列、偏置单元、模数转换单元、扫描单元、控制单元、深度信息计算单元以及输出单元设计CMOS图像传感芯片。

本申请还提供一种标准单元库，其使用上所述的标准单元库设计方法进行设计而成。

本申请还提供一种CMOS图像传感芯片，其包括：像素阵列、偏置单元、模数转换单元、扫描单元、控制单元、深度信息计算单元以及输出单元；像素阵列、偏置单元、模数转换单元、扫描单元、控制单元、深度信息计算单元以及输出单元中的至少一种使用如上所述的标准单元库设计方法进行设计而成。

本申请还提供一种成像系统，其包括如上所述的CMOS图像传感芯片。

本申请的有益效果在于：通过使用支持3.3V电压的器件作为标准单元库的版图模板的设计基础，并且定义标准单元库的版图模板的版图内容，使得标准单元库能够与CMOS图像传感芯片的核心电路进行匹配，使得使用该版图模板设计的CMOS图像传感芯片的外围数字电路无须再通过电平转换电路即可实现与CMOS图像传感芯片的核心电路的通信，减少了使用电平转换电路所带来的速度和精度上的损耗，提高芯片的速度和性能的稳定性，不需要购买集成电路代工厂提供的标准单元库，大大减少了设计的经济成本，同时，该设计方法可以匹配当前主流的Cadence，Synopsys的综合工具和自动布图布线工具，大大提升了设计的灵活性和效率，还有就是，该版图模板可以规避布图阶段单元与单元相邻放置时产生版图设计规则违例，多个布线通道扩大了布线的通道资源，可以有效地减轻布线的拥塞程度，具有高速的特性，提高设计的速度。

本领域技术人员可以理解，上述实施方式中各种方法的全部或部分步骤可以通过程序来指令相关硬件完成，该程序可以存储于一计算机可读存储介质中，存储介质可以包括：只读存储器、随机存取存储器、磁盘或光盘等。

以上内容是结合具体的实施方式对本申请所作的进一步详细说明，不能认定本申请的具体实施只局限于这些说明。对于本申请所属技术领域的普通技术人员来说，在不脱离本申请发明构思的前提下，还可以做出若干简单推演或替换。

Claims (10)

1.一种基于CMOS图像传感芯片工艺的标准单元库设计方法，其特征在于，所述方法包括：

定义标准单元库所需的功能；

使用支持3.3V电压的3.3V器件作为所述标准单元库的版图模板的设计基础，定义适用于所述3.3V器件的标准单元库的版图模板的版图内容；

设计所述标准单元库的电路；

根据所述版图内容绘制所述版图模板，并生成所述版图模板的GDS数据；

提取所述版图模板的物理特征信息和时序特征信息；

根据所述GDS数据、物理特征信息和时序特征信息生成所述标准单元库的模型以及文档；

测试验证所述标准单元库。

2.如权利要求1所述的标准单元库设计方法，其特征在于，在所述定义适用于3.3V器件的标准单元库的版图模板的版图内容的步骤中，包括：

根据工艺文件的电流密度规则确定所述标准单元库的电源和地线宽度；

根据所述标准单元库的驱动强度和MOS管串联、并联特性确定标准单元库的统一高度；

设计设定数量的布线通道，并且根据版图设计规则和布线要求确定垂直和水平布线通道宽度，其中，所述设定数量为15个；

根据3.3V器件中NMOS管的电子迁移率和PMOS管的空穴迁移率的比率确定中线位置；

根据版图设计规则和布线要求确定衬底相连；

根据版图设计规则确定各个光罩层的间距，其中，所述光罩层的间距包括：MOS管有源区离电源或地线有源区的水平间距、P型掺杂层离PMOS管有源区的水平间距、N型掺杂层离NMOS管有源区的水平间距、N阱离有源区的水平间距、厚栅氧化层离有源区的水平间距以及厚栅氧化层的高度。

3.如权利要求1所述的标准单元库设计方法，其特征在于，在所述定义标准单元库的版图模板的内容的步骤中还包括：在所述3.3V器件的衬底上设置厚栅氧化层，并且设置所述PMOS管和NMOS管共用所述厚栅氧化层。

4.如权利要求1所述的标准单元库设计方法，其特征在于，在所述设计标准单元库的电路的步骤中，包括：

使用电路设计工具设计所述标准单元库的电路；

对设计出的电路进行前仿真，如果所述前仿真通过，则继续执行下一步，否则，重新跳回所述使用电路设计工具设计标准单元库的电路的步骤。

5.如权利要求1所述的标准单元库设计方法，其特征在于，在所述根据版图内容绘制版图模板的步骤中，包括：

根据所述版图内容使用版图设计工具绘制版图模板；

检查所述版图模板的设计规则是否符合要求，如果符合，则检查所述版图模板与所述电路是否具有一致性，如果具有一致性，则跳到下一步，否则，跳回上一步；

提取所述版图模板的带寄生参数的网表；

对所述带寄生参数的网表进行后仿真；

如果仿真通过，则导出所述版图GDS数据，否则，跳回到所述根据版图内容绘制版图模板的步骤。

6.如权利要求1所述的标准单元库设计方法，其特征在于，在所述提取版图模板的物理特征信息和时序特征信息的步骤中，包括：

提取版图模板的物理信息；

定制所述标准单元库的时序提取模板，提取所述时序提取模板的时序功耗信息；

生成物理视图数据库；

生成时序数据库。

7.一种标准单元库设计装置，其特征在于，所述装置包括：

功能定义模块，用于定义标准单元库所需的功能；

版图模板定义模块，用于使用支持3.3V电压的3.3V器件作为所述标准单元库的版图模板的设计基础，定义适用于所述3.3V器件的标准单元库的版图模板的版图内容；

电路设计模块，用于设计所述标准单元库的电路；

版图模板绘制模块，用于根据所述版图内容绘制所述版图模板，并生成所述版图模板的GDS数据；

提取模块，用于提取所述版图模板的物理特征信息和时序特征信息；

库模型以及文档生成模块，用于根据所述GDS数据、物理特征信息和时序特征信息生成所述标准单元库的模型以及文档；

测试验证模块，用于测试验证所述标准单元库。

8.一种CMOS图像传感芯片的设计方法，其特征在于，所述方法包括：

使用如权利要求1至6任意一项所述的标准单元库设计方法设计所述CMOS图像传感芯片中的像素阵列、偏置单元、模数转换单元、扫描单元、控制单元、深度信息计算单元以及输出单元中的至少一种；

根据该像素阵列、偏置单元、模数转换单元、扫描单元、控制单元、深度信息计算单元以及输出单元设计所述CMOS图像传感芯片。

9.一种标准单元库，其特征在于，其使用如权利要求1至6任意一项所述的标准单元库设计方法进行设计而成。

10.一种CMOS图像传感芯片，其特征在于，其包括：像素阵列、偏置单元、模数转换单元、扫描单元、控制单元、深度信息计算单元以及输出单元；

所述像素阵列、偏置单元、模数转换单元、扫描单元、控制单元、深度信息计算单元以及输出单元中的至少一种使用如权利要求1至6任意一项所述的标准单元库设计方法进行设计而成。