CN112131830B - 一种寄生参数验证方法、装置、电子设备和存储介质 - Google Patents

一种寄生参数验证方法、装置、电子设备和存储介质 Download PDF

Info

Publication number
CN112131830B
CN112131830B CN202011029859.7A CN202011029859A CN112131830B CN 112131830 B CN112131830 B CN 112131830B CN 202011029859 A CN202011029859 A CN 202011029859A CN 112131830 B CN112131830 B CN 112131830B
Authority
CN
China
Prior art keywords
parasitic parameter
circuit
netlist
parasitic
data file
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011029859.7A
Other languages
English (en)
Other versions
CN112131830A (zh
Inventor
薛明达
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Haiguang Microelectronics Technology Co Ltd
Original Assignee
Chengdu Haiguang Microelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Haiguang Microelectronics Technology Co Ltd filed Critical Chengdu Haiguang Microelectronics Technology Co Ltd
Priority to CN202011029859.7A priority Critical patent/CN112131830B/zh
Publication of CN112131830A publication Critical patent/CN112131830A/zh
Application granted granted Critical
Publication of CN112131830B publication Critical patent/CN112131830B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/398Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本申请提供一种寄生参数验证方法、装置、电子设备和存储介质,该方法包括获取设计电路对应的版图和电路网表,版图包含电路中各个器件单元的物理信息,电路网表包含各个器件单元的之间的连接线路信息;将版图和电路网表输入电路规则检查工具进行电路规则检查,以获得电路规则检查工具输出的数据文件,数据文件中具有每一器件单元的物理信息和其对应的连接线路信息;根据数据文件进行寄生参数提取,以获得设计电路的寄生参数网表,寄生参数网表中包含有多个检测的寄生参数信息;判断寄生参数网表中的多个寄生参数信息与预期是否相同;若是,则确定寄生参数网表中的多个寄生参数信息正确。

Description

一种寄生参数验证方法、装置、电子设备和存储介质
技术领域
本申请涉及集成电路技术领域,具体而言,涉及一种寄生参数验证方法、装置、电子设备和存储介质。
背景技术
寄生参数提取是在芯片的版图设计和逻辑设计后提取版图各个器件的寄生参数信息,以便形成一个尽可能真实情形的电路系统并对其性能进行验证。
但目前对设计电路的寄生参数提取完毕之后,通常依靠人工来一一对比寄生参数提取结果和设计预期是否相同,这样的方式很难遍历全部可能的错误信息进而存在着准确率低和效率低的问题。
发明内容
本申请实施例的目的在于提供一种寄生参数验证方法、装置、电子设备和存储介质,用以目前对设计电路的寄生参数提取完毕之后,通常依靠人工来一一对比寄生参数提取结果和设计预期是否相同存在的准确率低和效率低的问题。
第一方面,本发明实施例提供一种寄生参数验证方法,所述方法包括:获取设计电路对应的版图和电路网表,所述版图包含电路中各个器件单元的物理信息,所述电路网表包含各个器件单元的之间的连接线路信息;将所述版图和电路网表输入电路规则检查工具进行电路规则检查,以获得所述电路规则检查工具输出的数据文件,所述数据文件中具有每一器件单元的物理信息和其对应的连接线路信息;根据所述数据文件进行寄生参数提取,以获得设计电路的寄生参数网表,所述寄生参数网表中包含有多个检测的寄生参数信息;判断所述寄生参数网表中的多个寄生参数信息与预期是否相同;若是,则确定所述寄生参数网表中的多个寄生参数信息正确。
在上述设计的寄生参数验证方法中,通过在电路规则检查通过时获取电路规则检查工具输出的根据设计的集成电路的版图和电路网表生成的具有每一器件单元的物理信息和其对应的连接线路信息的数据文件,然后根据数据文件提取设计的集成电路对应的具有多个检测的寄生参数信息的寄生参数网表,然后判断寄生参数网表中的多个寄生参数信息与预期是否相同进而验证提取的寄生参数信息的正确性,并且在相同的情况下确定寄生参数网表中的多个寄生参数信息正确,进而确保提取得到的集成电路对应的多个寄生参数信息的正确性同时通过程序来自动执行提取的寄生参数信息正确性判断,解决了目前对设计电路的寄生参数提取完毕之后,通常依靠人工来一一对比寄生参数提取结果和设计预期是否相同存在的准确率低和效率低的问题,提高了寄生参数正确性判断的准确率和效率,进而防止错误的寄生参数结果导致最终设计得到的集成电路流片失败造成时间和费用的损失。
在第一方面的可选实施方式中,所述多个寄生参数信息包括每一器件单元对应的寄生参数信息,所述判断所述寄生参数网表中的多个寄生参数信息与预期是否相同,包括:获取所述设计电路中的每一器件单元对应的至少一个期望寄生参数信息,所述期望寄生参数信息包括期望寄生参数以及对应的值;判断所述寄生参数网表中的每一器件单元对应的寄生参数信息与其对应的至少一个期望寄生参数信息是否一致;若是,则确定所述寄生参数网表中的多个寄生参数信息正确。
在第一方面的可选实施方式中,所述寄生参数信息包括每一线路对应的寄生参数值,所述判断所述寄生参数网表中的多个寄生参数信息与预期是否相同,包括:获取每一同类线路中的每一线路对应的寄生参数值以及所述同类线路对应的期望误差值,其中,所述同类线路表示在所述寄生参数网表中具有相同规则命名的多个线路的组合;判断每一同类线路中的任意两个线路对应的寄生参数值之差是否均小于对应的期望误差值;若是,则确定所述寄生参数网表中的多个寄生参数信息正确。
在第一方面的可选实施方式中,在所述判断所述寄生参数网表中的多个寄生参数信息与预期是否相同之后,所述方法还包括:若不相同,则再次对所述数据文件进行寄生参数提取,以获得设计电路的第二寄生参数网表;判断所述第二寄生参数网表中的多个第二寄生参数信息与预期是否相同;若否,则对所述第二寄生参数网表中与预期不相同的多个第二寄生参数信息进行错误标识。
在上述设计的实施方式中,在确定寄生参数网表中的多个寄生参数信息与预期不相同时,重新进行一次寄生参数网表的提取和判断进而避免由于寄生参数网表提取过程中出现问题造成的最终获得的寄生参数信息出现错误的情况,进而提高寄生参数验证的可靠性。
在第一方面的可选实施方式中,所述根据所述数据文件进行寄生参数提取,以获得设计电路的寄生参数网表,包括:获取所述数据文件的文件类型;根据所述数据文件的文件类型判断所述数据文件在预设的寄生参数提取工具中是否能被读取;若是,将所述数据文件输入所述预设的寄生参数提取工具中进行寄生参数提取,以获得所述设计电路的寄生参数网表。
在第一方面的可选实施方式中,在所述根据所述数据文件的文件类型判断所述数据文件在所述预设的寄生参数提取工具中是否能够被读取之后,所述方法还包括:若根据所述数据文件的文件类型判断所述数据文件在所述预设的寄生参数提取工具中不能被读取,则将所述数据文件的文件类型转化为能够被所述预设的寄生参数提取工具读取的文件类型;将转化后的数据文件输入所述预设的寄生参数提取工具中进行寄生参数提取,以获得所述设计电路的寄生参数网表。
在第一方面的可选实施方式中,在所述将转化后的数据文件输入所述预设的寄生参数提取工具中进行寄生参数提取之前,所述方法还包括:判断所述转化后的数据文件中是否包含所述版图和电路网表中的所有信息;若是,则执行将转化后的数据文件输入所述预设的寄生参数提取工具中进行寄生参数提取的步骤。
在上述设计的实施方式中,在对数据文件进行转化后通过确定转化后的转化后的数据文件包含所述版图和电路网表中的所有信息进而才执行提取步骤,确保转化后的数据文件中的数据的完整性和准确性。
在第一方面的可选实施方式中,所述将所述版图和电路网表输入电路规则检查工具进行电路规则检查,以获得所述电路规则检查工具输出的数据文件,包括:将所述版图和电路网表输入电路规则检查工具进行电路规则检查;获取所述电路规则检查工具输出的检查结果;根据所述检查结果判断电路规则检查是否通过;若通过,则获取检查通过时所述电路规则检查工具输出的数据文件。
在第一方面的可选实施方式中,所述检查结果包括检查报告,所述根据所述检查结果判断电路规则检查是否通过,包括:检索所述检查报告中是否存在预设的用于表示错误的关键词;若不存在,则确定电路规则检查通过。
在通过上述各个实施方式实现的本方案能够实现在版图和电路网表到寄生参数网表的各个步骤中检查每个步骤的输出文件的正确性进而来确保最终寄生参数网表的数据的准确性,进而使得设计得到的集成电路或芯片的可靠性更高。
第二方面,本发明实施例提供一种寄生参数验证装置,所述装置包括:获取模块,用于获取设计电路对应的版图和电路网表,所述版图包含电路中各个器件单元的物理信息,所述电路网表包含各个器件单元的之间的连接线路信息;输入模块,用于将所述版图和电路网表输入电路规则检查工具进行电路规则检查,以获得所述电路规则检查工具输出的数据文件,所述数据文件中具有每一器件单元的物理信息和其对应的连接线路信息;提取模块,用于根据所述数据文件进行寄生参数提取,以获得设计电路的寄生参数网表,所述寄生参数网表中包含有多个检测的寄生参数信息;判断模块,用于判断所述寄生参数网表中的多个寄生参数信息与预期是否相同;确定模块,在判断多个寄生参数信息与预期相同之后用于确定所述寄生参数网表中的多个寄生参数信息正确。
在上述设计的寄生参数验证装置中,通过在电路规则检查通过时获取电路规则检查工具输出的根据设计的集成电路的版图和电路网表生成的具有每一器件单元的物理信息和其对应的连接线路信息的数据文件,然后根据数据文件提取设计的集成电路对应的具有多个检测的寄生参数信息的寄生参数网表,然后判断寄生参数网表中的多个寄生参数信息与预期是否相同进而验证提取的寄生参数信息的正确性,并且在相同的情况下确定寄生参数网表中的多个寄生参数信息正确,进而确保提取得到的集成电路对应的多个寄生参数信息的正确性同时通过程序来自动执行提取的寄生参数信息正确性判断,解决了目前对设计电路的寄生参数提取完毕之后,通常依靠人工来一一对比寄生参数提取结果和设计预期是否相同存在的准确率低和效率低的问题,提高了寄生参数正确性判断的准确率和效率,进而防止错误的寄生参数结果导致最终设计得到的集成电路流片失败造成时间和费用的损失。
在第二方面的可选实施方式中,所述多个寄生参数信息包括每一器件单元对应的寄生参数信息,所述判断模块,具体用于获取所述设计电路中的每一器件单元对应的至少一个期望寄生参数信息,所述期望寄生参数信息包括期望寄生参数以及对应的值;判断所述寄生参数网表中的每一器件单元对应的寄生参数信息与其对应的至少一个期望寄生参数信息是否一致;若是,则确定所述寄生参数网表中的多个寄生参数信息正确。
在第二方面的可选实施方式中,所述多个寄生参数信息包括每一线路对应的寄生参数值,所述判断模块,还具体用于获取每一同类线路中的每一线路对应的寄生参数值以及所述同类线路对应的期望误差值,其中,所述同类线路表示在所述寄生参数网表中具有相同规则命名的多个线路的组合;判断每一同类线路中的任意两个线路对应的寄生参数值之差是否均小于对应的期望误差值;若是,则确定所述寄生参数网表中的多个寄生参数信息正确。
在第二方面的可选实施方式中,所述提取模块,在所述寄生参数网表中的多个寄生参数信息与预期不相同后还用于再次对所述数据文件进行寄生参数提取,以获得设计电路的第二寄生参数网表;所述判断模块,还用于判断所述第二寄生参数网表中的多个第二寄生参数信息与预期是否相同;标识模块,在判断所述第二寄生参数网表中的多个第二寄生参数信息与预期不相同后用于对所述第二寄生参数网表中与预期不相同的多个第二寄生参数信息进行错误标识。
在第二方面的可选实施方式中,所述提取模块,具体用于获取所述数据文件的文件类型;根据所述数据文件的文件类型判断所述数据文件在预设的寄生参数提取工具中是否能够被读取;若是,将所述数据文件输入所述预设的寄生参数提取工具中进行寄生参数提取,以获得所述设计电路的寄生参数网表。
在第二方面的可选实施方式中,所述输入模块,具体用于将所述版图文和电路网表输入电路规则检查工具进行电路规则检查;获取所述电路规则检查工具输出的检查结果;根据所述检查结果判断电路规则检查是否通过;若通过,则获取检查通过时所述电路规则检查工具输出的数据文件。
第三方面,实施例提供一种电子设备,包括存储器和处理器,所述存储器存储有计算机程序,所述处理器执行所述计算机程序时执行第一方面、第一方面的任一可选的实现方式中的所述方法。
第四方面,实施例提供一种存储介质,其上存储有计算机程序,所述计算机程序被处理器执行时执行第一方面、第一方面的任一可选的实现方式中的所述方法。
第五方面,实施例提供了一种计算机程序产品,所述计算机程序产品在计算机上运行时,使得计算机执行第一方面、第一方面的任一可选的实现方式中的所述方法。
附图说明
为了更清楚地说明本申请实施例的技术方案,下面将对本申请实施例中所需要使用的附图作简单地介绍,应当理解,以下附图仅示出了本申请的某些实施例,因此不应被看作是对范围的限定,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他相关的附图。
图1为本申请实施例提供的寄生参数验证方法的第一流程图;
图2为本申请实施例提供的寄生参数验证方法的第二流程图;
图3为本申请实施例提供的寄生参数验证方法的第三流程图;
图4为本申请实施例提供的寄生参数验证方法的第四流程图;
图5为本申请实施例提供的寄生参数验证方法的第五流程图;
图6为本申请实施例提供的寄生参数验证方法的第六流程图;
图7为本申请实施例提供的寄生参数验证方法的第七流程图;
图8为本申请实施例提供的寄生参数验证方法的第八流程图;
图9为本申请实施例提供的寄生参数验证装置的结构示意图;
图10为本申请实施例提供的电子设备结构示意图。
图标:200-获取模块;201-输入模块;202-提取模块;203-判断模块;204-确定模块;205-标识模块;3-电子设备;301-处理器;302-存储器;303-通信总线。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行描述。
第一实施例
本申请实施例提供一种寄生参数验证方法,该方法可应用于服务器等设备,如图1所示,该方法具体包括如下步骤:
步骤S100:获取设计电路对应的版图和电路网表。
步骤S102:将版图和电路网表输入电路规则检查工具进行电路规则检查,以获得电路规则检查工具输出的数据文件。
步骤S104:根据数据文件进行寄生参数提取,以获得设计电路的寄生参数网表。
步骤S106:判断寄生参数网表中的多个寄生参数信息与预期是否相同,若是,则转到步骤S107;若否,则转到步骤S108。
步骤S107:确定寄生参数网表中的多个寄生参数信息正确。
在步骤S100中,设计电路对应的版图表示设计的集成电路版图,该集成电路版图中包含了设计的集成电路的各个器件或硬件单元的物理信息,该物理信息可以为各器件或硬件单元在芯片上的形状、面积和位置信息;设计电路对应的电路网表表示的是描述电路元件之间的逻辑信息即电路元件互相之间的连接关系的文本文件,其中包含有设计的集成电路的各个器件单元之间的连接线路信息。在通过步骤S100获得设计的集成电路对应的版图和电路网表之后,即可执行步骤S102。
在对步骤S102进行说明之前,首先对电路规则检查工具(Layout versusschematic,LVS)进行说明,LVS主要作用是验证版图与电路原理图也就是电路网表的电路结构是否一致,而步骤S102即是将步骤S100获取到的设计的集成电路的版图和电路网表输入该电路规则检查工具中,该电路规则检查工具会对版图和电路网表的电路结构一致性进行验证并且在这个过程中电路规则检查工具会将版图中的物理信息和网表中的逻辑信息一一建立对应关系,在验证完毕之后LVS会将验证结果和具有物理信息和逻辑信息一一对应关系的数据文件进行输出。在这里需要说明的是,本方案步骤S102中获得的LVS输出的数据文件是在LVS验证版图和电路网表文件的电路结构无误的情况下获取的LVS输出的数据文件,该数据文件中包含有每一器件单元的物理信息和其对应的连接线路信息。在通过步骤S102获得数据文件之后,即可执行步骤S104。
在步骤S104中,本方案会根据步骤S102得到的数据文件进行寄生参数提取,然后得到设计的集成电路对应的寄生参数网表,该寄生参数网表中包含有多个寄生参数信息,其中,该多个寄生参数信息可包括每一器件单元对应的寄生参数信息和/或每一连接线路(导线)的寄生参数信息,每一器件单元或导线对应的寄生参数信息可为一个或多个,寄生参数信息中包含有寄生参数的属性(例如寄生电阻或寄生电容),还包含有寄生参数值,例如(寄生电阻值和寄生电容值),其中,在寄生网表中,每一器件单元或线路与其对应的寄生参数的属性和寄生参数值是关联的。在步骤S104得到寄生参数网表之后,即可执行步骤S106。
在步骤S106中,本方案会判断步骤S104得到的寄生参数网表的多个寄生参数信息是否与预期的相同,具体的,预期的寄生参数信息可根据设计人员设计集成电路时根据经验或计算可以得到并进行预先设置,使得本方案在执行步骤S106时直接去调用预先设置的预期的寄生参数信息即可得到,若执行步骤S106判断出寄生参数网表中的多个寄生参数信息与预期相同,那么则转到步骤S107确定寄生参数网表中的多个寄生参数信息是正确的。
在上述设计的寄生参数验证方法中,通过在电路规则检查通过时获取电路规则检查工具输出的根据设计的集成电路的版图和电路网表生成的具有每一器件单元的物理信息和其对应的连接线路信息的数据文件,然后根据数据文件提取设计的集成电路对应的具有多个检测的寄生参数信息的寄生参数网表,然后判断寄生参数网表中的多个寄生参数信息与预期是否相同进而验证提取的寄生参数信息的正确性,并且在相同的情况下确定寄生参数网表中的多个寄生参数信息正确,进而确保提取得到的集成电路对应的多个寄生参数信息的正确性同时通过程序来自动执行提取的寄生参数信息正确性判断,解决了目前对设计电路的寄生参数提取完毕之后,通常依靠人工来一一对比寄生参数提取结果和设计预期是否相同存在的准确率低和效率低的问题,提高了寄生参数正确性判断的准确率和效率,进而防止错误的寄生参数结果导致最终设计得到的集成电路流片失败造成时间和费用的损失。
在本实施例的可选实施方式中,前述已经描述到多个寄生参数信息可以包括每一器件单元对应的寄生参数信息和/或每一连接线路(导线)的寄生参数信息,那么,在此基础上,前述步骤S106判断寄生参数网表中的多个寄生参数信息与预期是否相同,具体可有如下三种方式:第一种,当多个寄生参数信息只包括每一器件单元对应的寄生参数信息时,可根据设计的集成电路中每一器件单元的寄生参数信息完整性和正确性来进行验证提取的多个寄生参数是否正确,如图2所示,其具体可包括如下步骤:
步骤S1060:获取设计电路中的每一器件单元对应的至少一个期望寄生参数信息,该期望寄生参数信息包括期望寄生参数以及对应的值。
步骤S1061:判断寄生参数网表中的每一器件单元的寄生参数信息与其对应的至少一个期望寄生参数信息是否一致,若一致,则转到步骤S107;若不一致则转到步骤S108。
在步骤S1060中,设计的集成电路中每一器件单元的期望寄生参数信息可以根据设计者根据经验和计算得到,进而将期望寄生参数信息提前进行配置或存储,在执行步骤S1060时直接进行调用得到,另外,期望寄生参数信息可以包括期望寄生参数和其对应的值,其中,期望寄生参数可以表示为预测的每一个器件单元具有的寄生参数类型,其对应的值表示该寄生参数类型对应的大小。在步骤S1060得到设计电路中的每一器件单元对应的至少一个期望寄生参数信息之后即可执行步骤S1061。
在步骤S1061中,本方案会判断寄生网表中的每一器件单元的寄生参数信息与该器件单元对应的期望寄生参数信息是否一致,其中,这里的是否一致包含了该器件单元对应的寄生参数信息和期望寄生参数信息的数量是否一致,包括该器件单元对应的寄生参数信息和期望寄生参数信息中每一寄生参数的类型是否一致,还包括该器件单元对应的寄生参数类型对应的值和相同的期望寄生参数类型对应的值是否一致,在上述的三种情况均满足的情况下,才判断该器件单元的寄生参数信息是正确的。在针对所有器件单元都执行上述三种情况的判断之后,若判断的所有器件单元的寄生参数信息均能够确定器件单元的寄生参数信息与期望寄生参数信息一致,那么则说明寄生网表中的多个寄生参数信息是没有错误的,那么即可执行步骤S107确定寄生参数网表中的多个寄生参数信息正确。
在本实施例的可选实施方式中,前述已经描述到步骤S106判断寄生参数网表中的多个寄生参数信息与预期是否相同,其具体可有三种方式,本实施方式对第二种进行介绍,假设寄生参数网表中的多个寄生参数只包含了每一连接线路(导线)的寄生参数信息,那么即可通过如下步骤来验证提取的多个寄生参数是否正确,如图3所示,包括:
步骤S1062:获取每一同类线路中的每一线路对应的寄生参数值以及同类线路对应的期望误差值。
步骤S1063:判断每一同类线路中的任意两个线路对应的寄生参数值之差是否均小于对应的期望误差值,若是,则转到步骤S107;若否,则转到步骤S108。
在上述步骤S1062中,同类线路表示的是寄生参数网表中的具有相同规则命名的多个线路的组合,例如DI[0]/DI[1]/DI[2]这样的线路组合,其具有相同规则的DI[]命名;同类线路对应的期望误差值表示的该同类线路中任意两条线路的寄生参数值的差值的最大偏差值,例如前述DI[]线路的误差值为不超过进行比较的二者平均值的5%,其中,每一同类线路的期望误差值可通过设计人员根据经验值提前设置,在执行步骤S1062时直接调用即可,其中寄生参数值可以包含寄生电阻值、寄生电容值等一个或多个信息。
在上述的基础上,本方案会通过步骤S1062获取前述所说的每一同类线路中每一线路对应的寄生参数值以及该同类线路对应的期望误差值,进而执行步骤S1063。
在步骤S1063中每一同类线路中的任意两个线路对应的寄生参数值之差均小于对应的期望误差值表示的是该同类线路中任意两条线路对应的寄生参数值都要小于对应的期望误差值才能说明多个寄生参数信息是正确的,具体的,以前述的举例来对此进行说明,本方案在执行步骤S1063时会将DI[0]的寄生参数值和DI[1]的寄生参数值作差,进而判断其差是否小于对应的期望误差值;然后会将DI[1]的寄生参数值和DI[2]的寄生参数值作差,进而判断其差是否小于对应的期望误差值;最后会将DI[0]的寄生参数值和DI[2]的寄生参数值作差,进而判断沏茶是否小于对应的期望误差值;当上述三种情况均小于期望误差值时,则说明该同类线路的寄生参数是正确的;按照这样的方式,本步骤S1063会对每一同类线路都进行如上判断,进而在所有同类线路均满足任意两个线路对应的寄生参数值之差小于对应的期望误差值的基础上,执行步骤S107确定寄生参数网表中的多个寄生参数信息正确。
另外,在上述方式的基础上,本方案还可以接收用户输入的同类线路的名称(例如前面的DI[])进而使得本方案在执行上述步骤S1062和S1063时将用户输入的同类线路的名称进行排除,进而不对排除的同类线路执行步骤S1062和S1063。
在本实施例的可选实施方式中,前述已经描述到步骤S106判断寄生参数网表中的多个寄生参数信息与预期是否相同,其具体可有三种方式,在此对第三种进行介绍,其中,第三种方式就是将前述的两种方式进行结合,在前述两种方式均满足的情况下才执行步骤S107确定寄生参数网表中的多个寄生参数信息正确。具体的,可以先执行步骤S1060和步骤S1061在执行步骤S1061判断寄生参数网表中的每一器件单元对应的寄生参数信息与其对应的至少一个期望寄生参数信息一致之后,将其转到步骤S1062和S1063进而判断每一同类线路中的任意两个线路对应的寄生参数值之差是否均小于对应的期望误差值,在步骤S1063满足的情况下才转到步骤S107确定寄生参数网表中的多个寄生参数信息正确。
在本实施例的可选实施方式中,前述已经描述到,当步骤S106判断寄生参数网表中的多个寄生参数信息与预期不相同时,则转到步骤S108,下面对当寄生参数网表中的多个寄生参数信息与预期不相同时本方案的执行步骤进行介绍,如图4所示,其具体包括:
步骤S108:再次对数据文件进行寄生参数提取,以获得设计电路的第二寄生参数网表。
步骤S109:判断第二寄生参数网表中的多个第二寄生参数信息与预期是否相同,若是,则转到步骤S110,若否,则转到步骤S111。
步骤S110:确定第二寄生参数网表中的多个第二寄生参数信息正确。
步骤S111:对第二寄生参数网表中与预期不相同的多个第二寄生参数信息进行错误标识。
在上述步骤中,步骤S106判断寄生参数网表中的多个寄生参数信息与预期不相同可能是由于寄生参数提取过程中转换错误或提取丢失等问题造成的,因此,可转到步骤S108根据数据文件重新再进行寄生参数提取,进而获得重新提取的第二寄生参数网表,然后执行步骤S109判断第二寄生参数网表中的多个第二寄生参数信息与预期是否相同,其中,该步骤S109与前述的步骤S106的执行步骤一致,在这里不再赘述,进而在步骤S109判断出第二寄生参数网表中的多个第二寄生参数信息与预期相同时,则说明可能是寄生参数提取过程中出现了某些问题造成了与预期的不同,进而执行步骤S110确定第二寄生参数网表中的多个第二寄生参数信息正确;当第二寄生参数网表中的多个第二寄生参数信息与预期仍然不同时,则执行步骤S111对第二寄生参数网表中与预期不相同的多个第二寄生参数信息进行错误标识,进而将错误标识进行输出,使得用户可以知道哪些寄生参数出错,进而找到其对应的器件单元进行检查。
在上述设计的实施方式中,在确定寄生参数网表中的多个寄生参数信息与预期不相同时,重新进行一次寄生参数网表的提取和判断进而避免由于寄生参数网表提取过程中出现问题造成的最终获得的寄生参数信息出现错误的情况,进而提高寄生参数验证的可靠性。
在本实施例的可选实施方式中,前述步骤S104根据数据文件进行寄生参数提取,以获得设计电路的寄生参数网表,如图5所示,其具体可包括如下步骤:
步骤S1040:获取数据文件的文件类型。
步骤S1041:根据数据文件的文件类型判断数据文件在预设的寄生参数提取工具中是否能够被读取;若是,则转到步骤S1042;若否,则转到步骤S1043。
步骤S1042:将数据文件输入预设的寄生参数提取工具中进行寄生参数提取,以获得设计电路的寄生参数网表。
在上述步骤中,数据文件的文件类型会由于电路规则检查工具的不同而不同,当电路规则检查工具和预设的寄生参数提取工具为不同的工具时,可能会存在电路规则检查工具输出的数据文件不能被预设的寄生参数提取工具读取的情况,因此,需要执行步骤S1040到步骤S1041进而根据数据文件的文件类型判断数据文件在预设的寄生参数提取工具中是否能够被读取,当其能够被读取时,则直接将数据文件输入该预设的寄生参数提取工具进行寄生参数提取,来获得设计电路的寄生参数网表。例如,当前述的电路规则检查工具为软件calibre中的LVS验证工具,而在我们进行寄生参数提取时采用的预设寄生参数提取工具也是软件calibre中的寄生参数提取工具如PEX工具,在此时,寄生参数提取工具PEX是可以读取LVS验证工具输出的数据文件的。
在本实施例的可选实施方式中,前述已经描述到在判断数据文件在预设的寄生参数提取工具中不能够被读取时,转到步骤S1043,下面对当判断数据文件在预设的寄生参数提取工具中不能够被读取时本方案的执行步骤进行介绍,如图5所示,其具体包括如下步骤:
步骤S1043:将数据文件的文件类型转化为能够被预设的寄生参数提取工具读取的文件类型。
步骤S1045:将转化后的数据文件输入预设的寄生参数提取工具中进行寄生参数提取,以获得设计电路的寄生参数网表。
在上述步骤中,当数据文件不能够被寄生参数提取工具,则执行步骤S1043将数据文件的文件类型转化为能够被预设的寄生参数提取工具读取的文件类型,进而执行步骤S1045将转化后的数据文件输入预设的寄生参数提取工具中进行寄生参数提取,以获得设计电路的寄生参数网表。
在本实施例的可选实施方式中,在上述步骤S1043将数据文件的文件类型转化之后,为了确保数据文件中数据的完整性和准确性,可在步骤S1043之后执行如下步骤:
步骤S1044:判断转化后的数据文件中是否包含了版图和电路网表中的所有信息,若是,则转到步骤S1045。
在上述步骤中,可获取转化后的数据文件中的全部信息,然后将其一一对比版图和电路网表中的全部信息来判断转化后的数据文件是否包含了版图和电路网表中的所有信息,若是,则说明转化后的数据文件中的数据不存在丢失和错误,则执行步骤S1045将转化后的数据文件输入预设的寄生参数提取工具中进行寄生参数提取。另外,当执行步骤S1044判断转化后的数据文件中没有包含版图和电路网表中的所有信息,那么则说明转化过程中某些数据出现了错误或者丢失,那么可以再次执行步骤S1043进行转化,然后执行步骤S1044判断。
在本实施例的可选实施方式中,前述已经描述到步骤S102获得的LVS输出的数据文件是在LVS验证版图和电路网表文件的电路结构无误的情况下获取的LVS输出的数据文件,因此,如图7所示,步骤S102具体可包括如下步骤:
步骤S1020:将版图和电路网表输入电路规则检查工具进行电路规则检查。
步骤S1021:获取电路规则检查工具输出的检查结果。
步骤S1022:根据检查结果判断电路规则检查是否通过,若是,则转到步骤S1023。
步骤S1023:获取检查通过时电路规则检查工具输出的数据文件。
在上述步骤S1020中,本方案会将版图和电路网表输入电路规则检查工具,电路规则检查工具会对版图和电路网表进行电路规则检查进而输出检查结果,该检查结果可以包含电路规则检查工具输出的检查报告,然后本方案会执行步骤S1021获取到电路规则检查工具输出的检查结果,进而执行步骤S1022根据检查结果判断电路规则检查是否通过,如通过则说明版图和电路网表的电路结构一致性没有问题,那么则确定检查通过进而执行步骤S1023获取检查通过时电路规则检查工具输出的数据文件。
在本实施例的可选实施方式中,前述已经描述到检查结果可以是检查报告,那么当检查结果是检查报告时,步骤S1022根据检查结果判断电路规则检查是否通过,如图8所示,其具体可为如下步骤:
步骤S10220:检索检查报告中是否存在预设的用于表示错误的关键词,若不存在,这转到步骤S1023。
在上述步骤中,本方案可通过获取电路规则检查数据输出的检索报告,然后查找该检查报告中是否存在预设的用于标识错误的关键词,例如查找该检查报告中是否存在“ERROR”等表示错误的关键词,若确定该检查报告中不存在预设的用于表示错误的关键词,那么则确定电路规则检查通过,即可转到步骤S1023获取检查通过时电路规则检查工具输出的数据文件。若检索报告中出现用于表示错误的关键词,那么则说明电路规则检查不通过,那么则需要设计人对版图和电路网表中不一致的地方进行修改,进而在修改后重新进行电路规则检查。另外,除了上述通过检索是否有用于表示错误的关键词的方式以外,还可以查看电路规则检查工具输出的检查结果里面是否包含有软连接检查报告,若具有软连接检查报告,那么则说明出现了错误;该检查结果中还会包含电器规则检查报告,可通过查看电器规则检查报告中的每一条规则是否有结果不为0的,若具有结果不为0的,则说明电路规则检查不通过。
在通过上述各个实施方式实现的本方案能够实现在版图和电路网表到寄生参数网表的各个步骤中检查每个步骤的输出文件的正确性进而来确保最终寄生参数网表的数据的准确性,进而使得设计得到的集成电路或芯片的可靠性更高。
第二实施例
图9出示了本申请提供的寄生参数验证装置的示意性结构框图,应理解,该装置与上述图1至图8中执行的方法实施例对应,能够执行第一实施例中服务器执行的方法涉及的步骤,该装置具体的功能可以参见上文中的描述,为避免重复,此处适当省略详细描述。该装置包括至少一个能以软件或固件(firmware)的形式存储于存储器中或固化在装置的操作系统(operating system,OS)中的软件功能模块。具体地,该装置包括:获取模块200,用于获取设计电路对应的版图和电路网表,该版图包含电路中各个器件单元的物理信息,该电路网表包含各个器件单元的之间的连接线路信息;输入模块201,用于将版图和电路网表输入电路规则检查工具进行电路规则检查,以获得电路规则检查工具输出的数据文件,该数据文件中具有每一器件单元的物理信息和其对应的连接线路信息;提取模块202,用于根据数据文件进行寄生参数提取,以获得设计电路的寄生参数网表,该寄生参数网表中包含有多个检测的寄生参数信息;判断模块203,用于判断寄生参数网表中的多个寄生参数信息与预期是否相同;确定模块204,在判断多个寄生参数信息与预期相同时用于验证寄生参数网表中的多个寄生参数信息正确。
在上述设计的寄生参数验证装置中,通过在电路规则检查通过时获取电路规则检查工具输出的根据设计的集成电路的版图和电路网表生成的具有每一器件单元的物理信息和其对应的连接线路信息的数据文件,然后根据数据文件提取设计的集成电路对应的具有多个检测的寄生参数信息的寄生参数网表,然后判断寄生参数网表中的多个寄生参数信息与预期是否相同进而验证提取的寄生参数信息的正确性,并且在相同的情况下确定寄生参数网表中的多个寄生参数信息正确,进而确保提取得到的集成电路对应的多个寄生参数信息的正确性同时通过程序来自动执行提取的寄生参数信息正确性判断,解决了目前对设计电路的寄生参数提取完毕之后,通常依靠人工来一一对比寄生参数提取结果和设计预期是否相同存在的准确率低和效率低的问题,提高了寄生参数正确性判断的准确率和效率,进而防止错误的寄生参数结果导致最终设计得到的集成电路流片失败造成时间和费用的损失。
在本实施例的可选实施方式中,该多个寄生参数信息包括每一器件单元对应的寄生参数信息,判断模块203,具体用于获取设计电路中的每一器件单元对应的至少一个期望寄生参数信息,期望寄生参数信息包括期望寄生参数以及对应的值;判断寄生参数网表中的每一器件单元对应的寄生参数信息与其对应的至少一个期望寄生参数信息是否一致;若是,则确定寄生参数网表中的多个寄生参数信息正确。
在本实施例的可选实施方式中,该多个寄生参数信息包括每一线路对应的寄生参数值,判断模块203,还具体用于获取每一同类线路中的每一线路对应的寄生参数值以及同类线路对应的期望误差值,其中,同类线路表示在所述寄生参数网表中具有相同规则命名的多个线路的组合;判断每一同类线路中的任意两个线路对应的寄生参数值之差是否均小于对应的期望误差值;若是,则确定寄生参数网表中的多个寄生参数信息正确。
在本实施例的可选实施方式中,提取模块202,在寄生参数网表中的多个寄生参数信息与预期不相同后还用于再次对数据文件进行寄生参数提取,以获得设计电路的第二寄生参数网表;判断模块203,还用于判断第二寄生参数网表中的多个第二寄生参数信息与预期是否相同;标识模块205,在判断第二寄生参数网表中的多个第二寄生参数信息与预期不相同后用于对第二寄生参数网表中与预期不相同的多个第二寄生参数信息进行错误标识。
在本实施例的可选实施方式中,提取模块202,具体用于获取数据文件的文件类型;根据数据文件的文件类型判断数据文件在预设的寄生参数提取工具中是否能够被读取;若是,将数据文件输入预设的寄生参数提取工具中进行寄生参数提取,以获得设计电路的寄生参数网表。
在本实施例的可选实施方式中,输入模块201,具体用于将版图和电路网表输入电路规则检查工具进行电路规则检查;获取电路规则检查工具输出的检查结果;根据检查结果判断电路规则检查是否通过;若通过,则获取检查通过时电路规则检查工具输出的数据文件。
第三实施例
如图10所示,本申请提供一种电子设备3,包括:处理器301和存储器302,处理器301和存储器302通过通信总线303和/或其他形式的连接机构(未标出)互连并相互通讯,存储器302存储有处理器301可执行的计算机程序,当计算设备运行时,处理器301执行该计算机程序,以执行时执行第一实施例、第一实施例的任一可选的实现方式中的方法,例如步骤S100至步骤S107:获取设计电路对应的版图和电路网表;将版图和电路网表输入电路规则检查工具进行电路规则检查,以获得电路规则检查工具输出的数据文件;根据数据文件进行寄生参数提取,以获得设计电路的寄生参数网表;判断寄生参数网表中的多个寄生参数信息与预期是否相同;在相同时确定寄生参数网表中的多个寄生参数信息正确。
本申请提供一种存储介质,该存储介质上存储有计算机程序,该计算机程序被处理器运行时执行第一实施例、第一实施例的任一可选的实现方式中的方法。
其中,存储介质可以由任何类型的易失性或非易失性存储设备或者它们的组合实现,如静态随机存取存储器(Static Random Access Memory,简称SRAM),电可擦除可编程只读存储器(Electrically Erasable Programmable Read-Only Memory,简称EEPROM),可擦除可编程只读存储器(Erasable Programmable Read Only Memory,简称EPROM),可编程只读存储器(Programmable Red-Only Memory,简称PROM),只读存储器(Read-OnlyMemory,简称ROM),磁存储器,快闪存储器,磁盘或光盘。
本申请提供一种计算机程序产品,该计算机程序产品在计算机上运行时,使得计算机执行第一实施例、第一实施例的任一可选的实现方式中的所述方法。
在本申请所提供的实施例中,应该理解到,所揭露装置和方法,可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的,例如,所述单元的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式,又例如,多个单元或组件可以结合或者可以集成到另一个系统,或一些特征可以忽略,或不执行。另一点,所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些通信接口,装置或单元的间接耦合或通信连接,可以是电性,机械或其它的形式。
另外,作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
再者,在本申请各个实施例中的各功能模块可以集成在一起形成一个独立的部分,也可以是各个模块单独存在,也可以两个或两个以上模块集成形成一个独立的部分。
需要说明的是,功能如果以软件功能模块的形式实现并作为独立的产品销售或使用时,可以存储在一个计算机可读取存储介质中。基于这样的理解,本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来,该计算机软件产品存储在一个存储介质中,包括若干指令用以使得一台计算机设备(可以是个人计算机,服务器,或者网络设备等)执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括:U盘、移动硬盘、只读存储器(Read-Only Memory,ROM)随机存取存储器(Random Access Memory,RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。
以上所述仅为本申请的实施例而已,并不用于限制本申请的保护范围,对于本领域的技术人员来说,本申请可以有各种更改和变化。凡在本申请的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本申请的保护范围之内。

Claims (11)

1.一种寄生参数验证方法,其特征在于,所述方法包括:
获取设计电路对应的版图和电路网表,所述版图包含电路中各个器件单元的物理信息,所述电路网表包含各个器件单元的之间的连接线路信息;
将所述版图和电路网表输入电路规则检查工具进行电路规则检查,以获得所述电路规则检查工具输出的数据文件,所述数据文件中具有每一器件单元的物理信息和其对应的连接线路信息;
根据所述数据文件进行寄生参数提取,以获得设计电路的寄生参数网表,所述寄生参数网表中包含有多个检测的寄生参数信息;
判断所述寄生参数网表中的多个寄生参数信息与预期是否相同;
若是,则确定所述寄生参数网表中的多个寄生参数信息正确;
所述根据所述数据文件进行寄生参数提取,以获得设计电路的寄生参数网表,包括:
获取所述数据文件的文件类型;
根据所述数据文件的文件类型判断所述数据文件在预设的寄生参数提取工具中是否能被读取;
若是,将所述数据文件输入所述预设的寄生参数提取工具中进行寄生参数提取,以获得所述设计电路的寄生参数网表。
2.根据权利要求1所述的方法,其特征在于,所述多个寄生参数信息包括每一器件单元对应的寄生参数信息,所述判断所述寄生参数网表中的多个寄生参数信息与预期是否相同,包括:
获取所述设计电路中的每一器件单元对应的至少一个期望寄生参数信息,所述期望寄生参数信息包括期望寄生参数以及对应的值;
判断所述寄生参数网表中的每一器件单元对应的寄生参数信息与其对应的至少一个期望寄生参数信息是否一致;
若是,则确定所述寄生参数网表中的多个寄生参数信息正确。
3.根据权利要求1所述的方法,其特征在于,所述多个寄生参数信息包括每一线路对应的寄生参数值,所述判断所述寄生参数网表中的多个寄生参数信息与预期是否相同,包括:
获取每一同类线路中的每一线路对应的寄生参数值以及所述同类线路对应的期望误差值,其中,所述同类线路表示在所述寄生参数网表中具有相同规则命名的多个线路的组合;
判断每一同类线路中的任意两个线路对应的寄生参数值之差是否均小于对应的期望误差值;
若是,则确定所述寄生参数网表中的多个寄生参数信息正确。
4.根据权利要求1所述的方法,其特征在于,在所述判断所述寄生参数网表中的多个寄生参数信息与预期是否相同之后,所述方法还包括:
若不相同,则再次对所述数据文件进行寄生参数提取,以获得设计电路的第二寄生参数网表;
判断所述第二寄生参数网表中的多个第二寄生参数信息与预期是否相同;
若否,则对所述第二寄生参数网表中与预期不相同的多个第二寄生参数信息进行错误标识。
5.根据权利要求1所述的方法,其特征在于,在所述根据所述数据文件的文件类型判断所述数据文件在所述预设的寄生参数提取工具中是否能够被读取之后,所述方法还包括:
若根据所述数据文件的文件类型判断所述数据文件在所述预设的寄生参数提取工具中不能被读取,则将所述数据文件的文件类型转化为能够被所述预设的寄生参数提取工具读取的文件类型;
将转化后的数据文件输入所述预设的寄生参数提取工具中进行寄生参数提取,以获得所述设计电路的寄生参数网表。
6.根据权利要求5所述的方法,其特征在于,在所述将转化后的数据文件输入所述预设的寄生参数提取工具中进行寄生参数提取之前,所述方法还包括:
判断所述转化后的数据文件中是否包含所述版图和电路网表中的所有信息;
若是,则执行将转化后的数据文件输入所述预设的寄生参数提取工具中进行寄生参数提取的步骤。
7.根据权利要求1所述的方法,其特征在于,所述将所述版图和电路网表输入电路规则检查工具进行电路规则检查,以获得所述电路规则检查工具输出的数据文件,包括:
将所述版图和电路网表输入电路规则检查工具进行电路规则检查;
获取所述电路规则检查工具输出的检查结果;
根据所述检查结果判断电路规则检查是否通过;
若通过,则获取检查通过时所述电路规则检查工具输出的数据文件。
8.根据权利要求7所述的方法,其特征在于,所述检查结果包括检查报告,所述根据所述检查结果判断电路规则检查是否通过,包括:
检索所述检查报告中是否存在预设的用于表示错误的关键词;
若不存在,则确定电路规则检查通过。
9.一种寄生参数验证装置,其特征在于,所述装置包括:
获取模块,用于获取设计电路对应的版图和电路网表,所述版图包含电路中各个器件单元的物理信息,所述电路网表包含各个器件单元的之间的连接线路信息;
输入模块,用于将所述版图和电路网表输入电路规则检查工具进行电路规则检查,以获得所述电路规则检查工具输出的数据文件,所述数据文件中具有每一器件单元的物理信息和其对应的连接线路信息;
提取模块,用于根据所述数据文件进行寄生参数提取,以获得设计电路的寄生参数网表,所述寄生参数网表中包含有多个检测的寄生参数信息;
判断模块,用于判断所述寄生参数网表中的多个寄生参数信息与预期是否相同;
确定模块,在判断多个寄生参数信息与预期相同之后用于确定所述寄生参数网表中的多个寄生参数信息正确;
所述提取模块,具体用于获取所述数据文件的文件类型;根据所述数据文件的文件类型判断所述数据文件在预设的寄生参数提取工具中是否能被读取;若是,将所述数据文件输入所述预设的寄生参数提取工具中进行寄生参数提取,以获得所述设计电路的寄生参数网表。
10.一种电子设备,包括存储器和处理器,所述存储器存储有计算机程序,其特征在于,所述处理器执行所述计算机程序时实现权利要求1至8中任一项所述的方法。
11.一种存储介质,其上存储有计算机程序,其特征在于,所述计算机程序被处理器执行时实现权利要求1至8中任一项所述的方法。
CN202011029859.7A 2020-09-25 2020-09-25 一种寄生参数验证方法、装置、电子设备和存储介质 Active CN112131830B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011029859.7A CN112131830B (zh) 2020-09-25 2020-09-25 一种寄生参数验证方法、装置、电子设备和存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011029859.7A CN112131830B (zh) 2020-09-25 2020-09-25 一种寄生参数验证方法、装置、电子设备和存储介质

Publications (2)

Publication Number Publication Date
CN112131830A CN112131830A (zh) 2020-12-25
CN112131830B true CN112131830B (zh) 2021-06-15

Family

ID=73839928

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011029859.7A Active CN112131830B (zh) 2020-09-25 2020-09-25 一种寄生参数验证方法、装置、电子设备和存储介质

Country Status (1)

Country Link
CN (1) CN112131830B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112507648B (zh) * 2020-11-30 2022-01-04 深圳比特微电子科技有限公司 版图设计的方法和集成电路、运算芯片和计算设备
CN112784523A (zh) * 2020-12-31 2021-05-11 上海集成电路装备材料产业创新中心有限公司 提取cis像元阵列电路寄生电阻电容的方法和系统
CN112765916B (zh) * 2021-01-22 2024-02-20 上海华虹宏力半导体制造有限公司 集成电路后仿真参数网表的生成方法
CN112767992B (zh) * 2021-01-22 2024-05-17 上海华虹宏力半导体制造有限公司 寄生电容过载的检测方法
CN116917889A (zh) * 2021-03-25 2023-10-20 华为技术有限公司 一种寄生电阻电容参数提取方法及装置
CN114357925A (zh) * 2022-01-10 2022-04-15 长鑫存储技术有限公司 寄生参数的获取方法以及设备
CN114912410B (zh) * 2022-07-15 2022-10-11 飞腾信息技术有限公司 版图修改方法、装置、电子设备及计算机可读存储介质
CN116521036B (zh) * 2023-07-04 2023-11-14 杭州行芯科技有限公司 一种网表文件的显示方法、电子设备及计算机存储介质
CN117349483B (zh) * 2023-12-05 2024-04-09 杭州行芯科技有限公司 一种寄生参数的查找方法、装置、电子设备及存储介质

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101986315A (zh) * 2010-11-19 2011-03-16 杭州开鼎科技有限公司 一种深亚微米下专用集成电路芯片物理实现方法
CN103530484A (zh) * 2013-11-04 2014-01-22 中国科学院微电子研究所 一种集成电路的器件参数优化方法
CN105279050A (zh) * 2015-09-29 2016-01-27 中国电子科技集团公司第五十四研究所 一种检测SoC前后端ROM数据一致性的方法
CN105787145A (zh) * 2014-12-24 2016-07-20 钜泉光电科技(上海)股份有限公司 一种提升模拟版图后端验证可靠性的方法
CN108959693A (zh) * 2017-05-19 2018-12-07 三星电子株式会社 设计集成电路的方法,以及制造集成电路的方法
CN110502384A (zh) * 2019-08-28 2019-11-26 云汉芯城(上海)互联网科技股份有限公司 电子元器件的参数校验方法、装置、设备及存储介质
CN111125990A (zh) * 2019-12-19 2020-05-08 北京华大九天软件有限公司 一种寄生参数结果正确性的判断方法
CN111291531A (zh) * 2019-01-28 2020-06-16 展讯通信(上海)有限公司 集成电路的电学相关的设计规则检查方法及装置
CN111611760A (zh) * 2020-04-23 2020-09-01 长江存储科技有限责任公司 数据处理方法、数据处理装置、终端设备及存储介质

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8707245B2 (en) * 2012-02-27 2014-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device design method, system and computer-readable medium
US8856701B1 (en) * 2013-03-12 2014-10-07 Taiwan Semiconductor Manufacturing Co., Ltd. Method of radio-frequency and microwave device generation
CN103268380B (zh) * 2013-05-24 2016-09-21 中国兵器工业集团第二一四研究所苏州研发中心 一种提高布图效率的模拟集成电路版图的设计方法
WO2017215119A1 (en) * 2016-06-17 2017-12-21 Shanghai Institute Of Microsystem And Information Technology, Chinese Academy Of Sciences Read circuit of storage class memory
CN111488717B (zh) * 2020-04-15 2022-06-10 飞腾信息技术有限公司 标准单元时序模型的抽取方法、装置、设备及存储介质

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101986315A (zh) * 2010-11-19 2011-03-16 杭州开鼎科技有限公司 一种深亚微米下专用集成电路芯片物理实现方法
CN103530484A (zh) * 2013-11-04 2014-01-22 中国科学院微电子研究所 一种集成电路的器件参数优化方法
CN105787145A (zh) * 2014-12-24 2016-07-20 钜泉光电科技(上海)股份有限公司 一种提升模拟版图后端验证可靠性的方法
CN105279050A (zh) * 2015-09-29 2016-01-27 中国电子科技集团公司第五十四研究所 一种检测SoC前后端ROM数据一致性的方法
CN108959693A (zh) * 2017-05-19 2018-12-07 三星电子株式会社 设计集成电路的方法,以及制造集成电路的方法
CN111291531A (zh) * 2019-01-28 2020-06-16 展讯通信(上海)有限公司 集成电路的电学相关的设计规则检查方法及装置
CN110502384A (zh) * 2019-08-28 2019-11-26 云汉芯城(上海)互联网科技股份有限公司 电子元器件的参数校验方法、装置、设备及存储介质
CN111125990A (zh) * 2019-12-19 2020-05-08 北京华大九天软件有限公司 一种寄生参数结果正确性的判断方法
CN111611760A (zh) * 2020-04-23 2020-09-01 长江存储科技有限责任公司 数据处理方法、数据处理装置、终端设备及存储介质

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
An Organic Process Design Kit, from characterization to modelling and simulation;August Arnal et al.;《2020 IEEE 8th Electronics System-Integration Technology Conference (ESTC)》;20200918;第1-3页 *
深亚微米超大规模FPGA芯片全定制版图设计研究;余梅;《深亚微米超大规模FPGA芯片》;20130515(第05期);I135-160 *

Also Published As

Publication number Publication date
CN112131830A (zh) 2020-12-25

Similar Documents

Publication Publication Date Title
CN112131830B (zh) 一种寄生参数验证方法、装置、电子设备和存储介质
CN110188135B (zh) 文件生成方法及设备
CN110908890A (zh) 一种接口的自动测试方法和装置
CN111563218B (zh) 一种页面的修复方法及装置
US9921947B2 (en) Test selection method and test selection apparatus
CN110990276A (zh) 接口字段自动化测试方法、装置和存储介质
CN108984868B (zh) 一种板卡互联网络数据的整合方法及装置
CN111615688A (zh) 一种断言验证代码绑定方法及装置
CN110688305B (zh) 测试环境同步方法、装置、介质、电子设备
CN115563002A (zh) 数据导入方法、装置、存储介质及计算机设备
US9390073B2 (en) Electronic file comparator
CN110991065A (zh) 一种建筑信息模型中设计变更自动识别方法
CN113392000A (zh) 测试用例执行结果分析方法、装置、设备及存储介质
CN114625554A (zh) 故障修复方法、装置、电子设备及存储介质
CN112567375A (zh) 形式验证方法、信息识别方法、设备和存储介质
CN112733199A (zh) 数据处理方法、装置、电子设备及可读存储介质
CN112631852B (zh) 宏检查方法、装置、电子设备和计算机可读存储介质
CN115309706A (zh) 多语言配置文件的更新方法、装置、设备、介质及产品
CN114942905A (zh) 一种迁移数据验证方法、装置、设备和存储介质
CN112069749B (zh) 一种电源连接验证方法、装置、电子设备和存储介质
CN111949524A (zh) 一种数据接口测试方法、装置、服务器和存储介质
CN112487152A (zh) 一种文档自动检测方法及装置
CN113064771B (zh) 一种i2c链路检查方法、系统、终端及存储介质
CN111522748A (zh) 一种自动化测试案例生成方法、装置、服务器及存储介质
CN112966764B (zh) 一种图模对比方法及装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant