CN112767992B - 寄生电容过载的检测方法 - Google Patents

寄生电容过载的检测方法 Download PDF

Info

Publication number
CN112767992B
CN112767992B CN202110090042.9A CN202110090042A CN112767992B CN 112767992 B CN112767992 B CN 112767992B CN 202110090042 A CN202110090042 A CN 202110090042A CN 112767992 B CN112767992 B CN 112767992B
Authority
CN
China
Prior art keywords
parasitic capacitance
mos
mos tube
node
memory circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110090042.9A
Other languages
English (en)
Other versions
CN112767992A (zh
Inventor
曹云
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN202110090042.9A priority Critical patent/CN112767992B/zh
Publication of CN112767992A publication Critical patent/CN112767992A/zh
Application granted granted Critical
Publication of CN112767992B publication Critical patent/CN112767992B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/333—Design for testability [DFT], e.g. scan chain or built-in self-test [BIST]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明提供一种寄生电容过载的检测方法，所述寄生电容过载的检测方法包括：在存储电路中选定节点。获取所述存储电路中所有MOS管的驱动能力值。判断每一所述MOS管的驱动能力值是否在阈值范围内；若是，则所述MOS管对应的节点的寄生电容合格；若否，则所述MOS管对应的节点的寄生电容过载。因此，本发明提供的所述寄生电容过载的检测方法将所述节点处的寄生电容是否过载，映射为所述节点对应的MOS管的驱动能力值是否在阈值范围内。故本发明不需要对整个存储电路进行仿真，即可检测出每一所述节点处的寄生电容是否过载，大大的缩短了检测的时间，提高了寄生电容过载的检测效率。

Description

寄生电容过载的检测方法
技术领域
本发明涉及存储电路技术领域，特别涉及一种寄生电容过载的检测方法。
背景技术
在存储电路设计时，工程师需要多次对设计存储电路进行带寄生参数仿真，以检测是否存在寄生电容过载。并根据每次带寄生参数仿真后，寄生电容的情况对存储电路进行修改，以保证存储电路的安全性以及功能实现的准确性。
然而，每次对存储电路进行带寄生参数仿真都会花费大量时间，其中，仅仅是提取带寄生参数的网表，就可能花费一周以上的时间。如果存储电路规模较大，带寄生参数仿真可能需要运行一个月以上的时间，甚至更久。这对于存储电路的设计是非常不利的。
因此，需要一种新的寄生电容过载的检测方法，以提高寄生电容过载检测效率，节约检测的时间，进而提高存储电路设计的效率。
发明内容
本发明的目的在于提供一种寄生电容过载的检测方法，以解决如何提高寄生电容过载的检测效率的问题。
为解决上述技术问题，本发明提供一种寄生电容过载的检测方法，包括：
在存储电路中选定节点；
获取所述存储电路中所有MOS管的驱动能力值；
判断每一所述MOS管的驱动能力值是否在阈值范围内；若是，则所述MOS管对应的节点的寄生电容合格；若否，则所述MOS管对应的节点的寄生电容过载。
可选的，在所述的寄生电容过载的检测方法中，在存储电路中选定的所述节点包括所述存储电路中的所有输入输出端口。
可选的，在所述的寄生电容过载的检测方法中，在获取所述存储电路中所有MOS管的驱动能力值之前，所述寄生电容过载的检测方法还包括：对每一所述MOS管执行带负载仿真，以获得每一所述MOS管对应的寄生电容。
可选的，在所述的寄生电容过载的检测方法中，所述MOS管的驱动能力值P，满足如下公式：
其中，C为所述MOS管的寄生电容，W/L为所述MOS管的宽长比。
可选的，在所述的寄生电容过载的检测方法中，在对每一所述MOS管执行带负载仿真的步骤中，当存储电路中两个以上所述MOS管并联时，在并联的各所述MOS管相同的输入端和/或输出端接入负载执行仿真，以获得并联的各所述MOS管的总的寄生电容。
可选的，在所述的寄生电容过载的检测方法中，当存储电路中两个以上所述MOS管并联时，并联的各所述MOS管对应同一节点，且并联的各所述MOS管的总的驱动能力值P’，满足如下公式：
其中，C’为并联的各所述MOS管的总的寄生电容，n为并联的所述MOS管的数量，Wi/Li为第i个所述MOS管的宽长比，且0<i≤n。
可选的，在所述的寄生电容过载的检测方法中，所述阈值范围为：小于或等于0.4。
可选的，在所述的寄生电容过载的检测方法中，在存储电路中选定节点包括：在存储电路原理图中选定节点，并标示在对应的版图中。
可选的，在所述的寄生电容过载的检测方法中，所述存储电路包括至少一级子存储电路，每一级所述子存储电路包括多个MOS管。
可选的，在所述的寄生电容过载的检测方法中，判断所有所述MOS管的驱动能力值是否在阈值范围内之后；若所有所述MOS管对应的节点的寄生电容合格，则停止检测；若至少一个所述MOS管对应的节点的寄生电容过载，则修改存储电路后判断每一所述MOS管的驱动能力值是否在阈值范围内。
综上所述，本发明提供一种寄生电容过载的检测方法。所述寄生电容过载的检测方法包括：在存储电路中选定节点。获取所述存储电路中所有MOS管的驱动能力值。判断每一所述MOS管的驱动能力值是否在阈值范围内；若是，则所述MOS管对应的节点的寄生电容合格；若否，则所述MOS管对应的节点的寄生电容过载。因此，本发明提供的所述寄生电容过载的检测方法将所述节点处的寄生电容是否过载，映射为所述节点对应的MOS管的驱动能力值是否在阈值范围内。故本发明不需要对整个存储电路进行仿真，即可检测出每一所述节点处的寄生电容是否过载，大大的缩短了检测的时间，提高了寄生电容过载的检测效率。
附图说明
图1是本发明实施例中的寄生电容过载的检测方法的流程图。
具体实施方式
由上述可知，在存储电路设计时，工程师需要多次对设计存储电路进行带寄生参数仿真，以检测是否存在寄生电容过载。然而，每次对存储电路进行带寄生参数仿真都会花费大量时间，其中，仅仅是提取带寄生参数的网表，就可能花费一周以上的时间。如果存储电路规模较大，带寄生参数仿真可能需要运行一个月以上的时间，甚至更久。这对于存储电路的设计是非常不利的。
因此，需要一种新的寄生电容过载的检测方法，以提高寄生电容过载检测效率，节约检测的时间，进而提高存储电路设计的效率。
以下结合附图和具体实施例对本发明提出的寄生电容过载的检测方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。
为解决上述技术问题，本实施例提供一种寄生电容过载的检测方法，请参阅图1，所述寄生电容过载的检测方法包括：
步骤一S10：在存储电路中选定节点。
步骤二S20：获取所述存储电路中所有MOS管的驱动能力值。
步骤三S30：判断每一所述MOS管的驱动能力值是否在阈值范围内；若是，则所述MOS管对应的节点的寄生电容合格；若否，则所述MOS管对应的节点的寄生电容过载。
以下具体阐述所述寄生电容过载的检测方法中的各步骤：
步骤一S10：在存储电路中选定节点。
所述存储电路包括至少一级子存储电路，可以为多级子存储电路，当然也可以仅为一级子存储电路。每一级所述子存储电路包括多个MOS管。其中，在存储电路中选定的所述节点包括所述存储电路中的所有输入输出端口。
在存储电路设计好后，会形成存储电路原理图。为验证设计存储电路功能实现的准确性，需要在选取多个所述节点之前，对所述存储电路进行空载仿真。确认功能设计无误后，在电脑中将存储电路原理图转为对应的版图。其中，所述版图和所述存储电路原理图中的元器件以及连接关系是一一对应的。进一步的，在所述存储电路原理图中选定好所述节点后，在对应的所述版图中标出，以备在版图中获取对应的MOS管的寄生电容和对应的MOS管的驱动能力值。
步骤二S20：获取所述存储电路中所有MOS管的驱动能力值。
其中，在获取所述存储电路中所有MOS管的驱动能力值之前，所述寄生电容过载的检测方法还包括：对每一所述MOS管执行带负载仿真，以获得每一所述MOS管对应的寄生电容。相较于存储电路的整体仿真使用的时间，对单个所述MOS管的加载仿真所使用的时间非常少，而且操作简便。
获取每一所述MOS管对应的寄生电容后，计算出所述存储电路中所有MOS管的驱动能力值。具体为：
当各所述MOS管串联相接时，每一所述MOS管处均设有节点，并利用如下公式，计算出所述MOS管的驱动能力值P。其中，公式如下：
其中，C为所述MOS管寄生电容，W/L为所述MOS管的宽长比。
当各所述MOS管并联时，并联的多个所述MOS管对应同一节点，且该节点对应的MOS管的驱动能力值P’，满足如下公式：
其中，C’为并联的各所述MOS管的总的寄生电容，n为并联的所述MOS管的数量，Wi/Li为第i个所述MOS管的宽长比，且0<i≤n。
例如，当所述节点对应3个并联的所述MOS管时，需要将3个所述MOS管等效为一个所述MOS管。该节点对应的所述MOS管的驱动能力值P，为并联的所述MOS管的加载电容值比上3个所述MOS管宽长比之和。即：
步骤三S30：判断每一所述MOS管的驱动能力值是否在阈值范围内；若是，则所述MOS管对应的节点的寄生电容合格；若否，则所述MOS管对应的节点的寄生电容过载。
根据步骤二S20获得每一节点对应的所述MOS管的驱动能力值P(P’)后，判断所述MOS管的驱动能力值P和\或P’是否小于或等于0.4。当所述MOS管的驱动能力值P(P’)小于或等于0.4时，则认为所述MOS管对应的节点的寄生电容没有过载，则停止检测。当所述MOS管的驱动能力值P(P’)大于0.4时，则认为所述MOS管对应的节点存在寄生电容过载，则需要工程师对存储电路相应节点处进行修改，以降低对应的节点的寄生电容，修改存储电路后再次判断每一所述MOS管的驱动能力值P(P’)是否在阈值范围内，直至每一所述MOS管的驱动能力值P(P’)均在阈值范围内。
由此可见，本实施例提供的所述寄生电容过载的检测方法无需对整体的存储电路进行带寄生参数的仿真，仅需获得选取的节点所述对应的所述MOS管的驱动能力值P(P’)，并据此判断其是否在阈值范围内，以表征各节点处是否存在寄生电容过载的情况。经实验验证，对同一存储电路，进行带寄生参数的仿真花费的时间为2周，而采用本实施例提供的所述寄生电容过载的检测方法仅需1.5小时。诚然，本实施例提供的所述寄生电容过载的检测方法能够大大的提高寄生电容过载的检测效率，以及存储电路设计效率。
其中，在判断所述MOS管的驱动能力值是否在阈值范围内时，电脑会自动获取每一节点的所述MOS管的驱动能力值P(P’)，并对获取的多个所述MOS管的驱动能力值P(P’)按从高到低或者从低到高进行排序，以依次进行判断。在排序的过程中，为防止电脑自动过滤去相同的数字(每一节点对应的所述MOS管的驱动能力值P(P’)可能相同)，需要在数字限定中加入“1E-32F”，增加小数点位数，以保证获取的所述MOS管的驱动能力值P(P’)的唯一性。
综上所述，本实施例提供的所述寄生电容过载的检测方法，包括：在存储电路中选定节点。获取所述存储电路中所有MOS管的驱动能力值P(P’)。判断每一所述MOS管的驱动能力值P(P’)是否在阈值范围内；若是，则所述MOS管对应的节点的寄生电容合格；若否，则所述MOS管对应的节点的寄生电容过载。因此，本实施例将所述节点处的寄生电容是否过载，映射为所述节点对应的MOS管的驱动能力值P(P’)是否在阈值范围内。故不需要对整个存储电路进行仿真，即可检测出每一所述节点处的寄生电容是否过载，大大的缩短了检测的时间，提高了寄生电容过载的检测效率。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (7)

1.一种寄生电容过载的检测方法，其特征在于，所述寄生电容过载的检测方法包括：
在存储电路中选定节点；以及，对每一MOS管执行带负载仿真，以获得每一所述MOS管对应的寄生电容；
获取所述存储电路中所有MOS管的驱动能力值；
判断每一所述MOS管的驱动能力值是否在阈值范围内；若是，则所述MOS管对应的节点的寄生电容合格；若否，则所述MOS管对应的节点的寄生电容过载；
其中，当各所述MOS管串联相接时，每一所述MOS管处均设有节点，则所述MOS管的驱动能力值P，满足如下公式：
其中，C为所述MOS管的寄生电容，W/L为所述MOS管的宽长比；
当存储电路中两个以上所述MOS管并联时，并联的各所述MOS管对应同一节点，且并联的各所述MOS管的总的驱动能力值P’，满足如下公式：
其中，C’为并联的各所述MOS管的总的寄生电容，n为并联的所述MOS管的数量，Wi/Li为第i个所述MOS管的宽长比，且0<i≤n。
2.根据权利要求1所述的寄生电容过载的检测方法，其特征在于，在存储电路中选定的所述节点包括所述存储电路中的所有输入输出端口。
3.根据权利要求1所述的寄生电容过载的检测方法，其特征在于，在对每一所述MOS管执行带负载仿真的步骤中，当存储电路中两个以上所述MOS管并联时，在并联的各所述MOS管相同的输入端和/或输出端接入负载执行仿真，以获得并联的各所述MOS管的总的寄生电容。
4.根据权利要求1所述的寄生电容过载的检测方法，其特征在于，所述阈值范围为：小于或等于0.4。
5.根据权利要求1所述的寄生电容过载的检测方法，其特征在于，在存储电路中选定节点包括：在存储电路原理图中选定节点，并标示在对应的版图中。
6.根据权利要求1所述的寄生电容过载的检测方法，其特征在于，所述存储电路包括至少一级子存储电路，每一级所述子存储电路包括多个MOS管。
7.根据权利要求1所述的寄生电容过载的检测方法，其特征在于，判断所有所述MOS管的驱动能力值是否在阈值范围内之后；若所有所述MOS管对应的节点的寄生电容合格，则停止检测；若至少一个所述MOS管对应的节点的寄生电容过载，则修改存储电路后判断每一所述MOS管的驱动能力值是否在阈值范围内。
CN202110090042.9A 2021-01-22 2021-01-22 寄生电容过载的检测方法 Active CN112767992B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110090042.9A CN112767992B (zh) 2021-01-22 2021-01-22 寄生电容过载的检测方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110090042.9A CN112767992B (zh) 2021-01-22 2021-01-22 寄生电容过载的检测方法

Publications (2)

Publication Number Publication Date
CN112767992A CN112767992A (zh) 2021-05-07
CN112767992B true CN112767992B (zh) 2024-05-17

Family

ID=75706753

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110090042.9A Active CN112767992B (zh) 2021-01-22 2021-01-22 寄生电容过载的检测方法

Country Status (1)

Country Link
CN (1) CN112767992B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005115925A (ja) * 2003-09-17 2005-04-28 Sharp Corp 半導体集積回路の回路設計検証方法
CN105823976A (zh) * 2015-01-09 2016-08-03 中芯国际集成电路制造(上海)有限公司 对芯片进行检测及对芯片测试结果进行验证的方法
CN107679311A (zh) * 2017-09-26 2018-02-09 上海华虹宏力半导体制造有限公司 存储器ip模块寄生参数的提取方法
CN112131830A (zh) * 2020-09-25 2020-12-25 成都海光微电子技术有限公司 一种寄生参数验证方法、装置、电子设备和存储介质

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005115925A (ja) * 2003-09-17 2005-04-28 Sharp Corp 半導体集積回路の回路設計検証方法
CN105823976A (zh) * 2015-01-09 2016-08-03 中芯国际集成电路制造(上海)有限公司 对芯片进行检测及对芯片测试结果进行验证的方法
CN107679311A (zh) * 2017-09-26 2018-02-09 上海华虹宏力半导体制造有限公司 存储器ip模块寄生参数的提取方法
CN112131830A (zh) * 2020-09-25 2020-12-25 成都海光微电子技术有限公司 一种寄生参数验证方法、装置、电子设备和存储介质

Also Published As

Publication number Publication date
CN112767992A (zh) 2021-05-07

Similar Documents

Publication Publication Date Title
US10192015B2 (en) Method of estimating a yield of an integrated circuit and method of optimizing a design for an integrated circuit
US8196077B2 (en) Cell-library-for-statistical-timing-analysis creating apparatus and statistical-timing analyzing apparatus
EP1465088A2 (en) Hierarchical evaluation of cells
CN109446708B (zh) 一种检查时钟路径的方法
US8010930B2 (en) Extracting consistent compact model parameters for related devices
KR20080001624A (ko) 설계 검증 장치, 설계 검증 방법 및 ｃａｄ 시스템
CN112767992B (zh) 寄生电容过载的检测方法
US6941497B2 (en) N-squared algorithm for optimizing correlated events
CN107844678B (zh) 包含IP/Memory时序路径的spice仿真方法
CN112100972B (zh) 电路校正系统与增加扫描测试涵盖率的方法
JPWO2008120322A1 (ja) 信号遅延評価プログラム、信号遅延評価方法、および信号遅延評価装置
US20230252192A1 (en) Hardware trojan detection method, hardware trojan detection device, and program for hardware trojan detection
CN114371387A (zh) 芯片的信号测试方法、系统、设备、存储介质及程序产品
CN113919256A (zh) 一种布尔可满足性验证方法、系统、cnf生成方法及存储装置
CN110781641B (zh) 一种快速识别纠正版图中敏感图形的方法
TW202046331A (zh) 電路校正系統與增加掃描測試涵蓋率的方法
CN117688893B (zh) 芯片转换时间违例修复方法、装置、电子设备及存储介质
CN111859843B (zh) 检测电路故障的方法及其装置
US11010521B2 (en) Method of detecting relations between pins of circuit and computer program product thereof
CN117933156B (zh) 基于门级网表的毛刺功耗优化方法、电子设备和介质
TWI722627B (zh) 測試方法及測試系統
WO2024065693A1 (zh) 一种生成压缩测试向量的方法和装置
CN116956788A (zh) 网表生成方法、装置、电子设备及存储介质
US7899660B2 (en) Technique for digital circuit functionality recognition for circuit characterization
US7290231B2 (en) Method for reducing standard delay format file size

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant