CN105823976A - 对芯片进行检测及对芯片测试结果进行验证的方法 - Google Patents
对芯片进行检测及对芯片测试结果进行验证的方法 Download PDFInfo
- Publication number
- CN105823976A CN105823976A CN201510011959.XA CN201510011959A CN105823976A CN 105823976 A CN105823976 A CN 105823976A CN 201510011959 A CN201510011959 A CN 201510011959A CN 105823976 A CN105823976 A CN 105823976A
- Authority
- CN
- China
- Prior art keywords
- functional module
- chip
- resistance
- voltage
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
本发明涉及对芯片进行检测及对芯片测试结果进行验证的方法。对芯片进行检测的方法包括如下步骤:提取所述功能模块的等效电阻及适于从所述芯片电阻中划分功能模块电阻的过渡器件;建立所述功能模块的电阻特性矩阵;在所述过渡器件的位置上设定所述功能模块的等效电流并进行仿真以获得所述功能模块第一端口上的加载电压;基于每次仿真时所述功能模块的等效电流及所述加载电压求取所述功能模块的电阻特性矩阵;验证所述功能模块的电阻特性矩阵;验证通过时基于所述电阻特性矩阵输出检测结果。本发明能够在芯片检测过程中实现自我验证,从而加强检测结果的正确性。
Description
技术领域
本发明涉及集成电路技术领域,特别涉及一种对芯片进行检测的方法和一种对芯片测试结果进行可靠性验证的方法。
背景技术
集成电路全芯片中的所有器件都是通过电源网格得到其所需的供电电压的,由于电阻的存在,电流流经电源网络时会带来电压降,称之为IRdrop。电源网格上的IRdrop会降低器件的开关速度和噪声容限,甚至导致逻辑错误。随着超大规模集成电路芯片的集成度和工作频率的不断提升,检测全芯片,并由此分析全芯片电源网格的完整性,变得越来越重要。
检测全芯片包括很多方面的检测,其中包括IRdrop检测。现有技术通常使用商业工具(CommercialTools)来检测全芯片,可获取到全芯片电源网格的IRdrop信息。但是,使用上述商业工具进行全芯片检测无法对检测过程进行及时验证,从而无法快速中止出错的检测。产生错误的检测结果也无法快速进行可靠性分析。
发明内容
本发明技术方案所解决的技术问题为,如何提高芯片检测结果的正确性。
为了解决上述技术问题,本发明技术方案提供了一种对芯片进行检测的方法,所述芯片具有若干功能模块,其结构包括衬底、器件层及金属层,所述芯片通过所述金属层连接第一外部电压,所述功能模块包括通过金属层连接所述第一外部电压的第一端口及连接所述第二外部电压的第二端口,所述方法包括:
提取所述功能模块的等效电阻及适于从所述芯片电阻中划分功能模块电阻的过渡器件,所述功能模块包括电流端口,所述电流端口连接至所述过渡器件;
建立所述功能模块的电阻特性矩阵,其中,第n个功能模块相对第m个功能模块第一端口的等效电阻在所述矩阵中的位置为第m行及第n列,n及m为不小于1的正整数;
在所述过渡器件的位置上设定所述功能模块的等效电流并进行仿真以获得所述功能模块第一端口上的加载电压;
基于每次仿真时所述功能模块的等效电流及所述加载电压求取所述功能模块的电阻特性矩阵;
验证所述功能模块的电阻特性矩阵;
验证通过时基于所述电阻特性矩阵输出检测结果。
可选的,所述第一外部电压为电源电压,所述第二外部电压为对地电压;所提取的功能模块的等效电阻为功能模块顶层电源网络的金属层之寄生电阻,所述第二端口兼做所述电流端口。
可选的,所述第一外部电压为对地电压,所述第二外部电压为电源电压;所提取的功能模块的等效电阻为功能模块对地网络的金属层之寄生电阻,所述第二端口兼做所述电流端口。
可选的,所述方法还包括:简化所述芯片,保留所述功能模块及连接所述第一外部电压与所述功能模块的金属层;
所述提取所述功能模块的等效电阻及过渡器件包括:基于简化后的芯片提取所述功能模块的等效电阻及过渡器件。
可选的,所述简化所述芯片包括:删除所述芯片的衬底及器件层。
可选的,所述简化所述芯片包括:删除所述芯片的衬底、器件层及至少一层金属层。
可选的,所删除的金属层包括填充金属层。
可选的,所述方法还包括:从芯片网表中提取所述功能模块的等效电阻及过渡器件。
可选的,所述过渡器件为第一场效应晶体管,所述第一场效应晶体管的一端连接至所述电流端口,另一端连接至所述第二外部电压,其驱动端连接至第一偏置电压。
可选的,所述在所述过渡器件的位置上设定所述功能模块的等效电流包括:
设置所述功能模块的第一场效应晶体管工作于饱和区以设定仿真时的等效电流。
可选的,所述在所述过渡器件的位置上设定所述功能模块的等效电流包括:
将所述过渡器件替换为功能模块的电流源;
设置所述电流源的电流值以设定仿真时的等效电流。
可选的,所述将所述过渡器件替换为功能模块的电流源包括:
将所述功能模块的过渡器件删除;
将所述功能模块的电流端口都短接至连接节点,并在所述连接节点与所述第二外部电压之间设置一个电流源。
可选的,所述将所述过渡器件替换为功能模块的电流源包括:
将所述功能模块的过渡器件删除;
将所述功能模块的至少一个电流端口连接至对应连接节点,并在所述连接节点与所述第二外部电压之间设置一个电流源。
可选的,在所述过渡器件的位置上设定所述功能模块的等效电流并进行仿真以获得所述功能模块第一端口上的加载电压包括:
获取所述功能模块的数量,所述仿真的次数大于所述数量;
将相邻次仿真时所设定功能模块等效电流的差值记录为电流差列矩阵,将相邻次仿真时所获取功能模块加载电压的差值记录为电压差列矩阵,一个功能模块等效电流的差值在电流差列矩阵的所在列与该功能模块加载电压的差值在电压差列矩阵的所在列相同;
每次仿真所设定功能模块的等效电流使如下算式具有唯一解:电压差列列矩阵=电阻特性矩阵×电流差列矩阵。
可选的,依据如下步骤设定所述功能模块的等效电流,以使所述算式具有唯一解:
设定所述等效电流的赋值队列,所述赋值队列的成员个数K不少于所述仿真的次数;
依据所述赋值队列成员的先后顺序依次对所有等效电流赋值,并在一次仿真结束后对所述赋值队列成员重新排队,所述赋值队列重新排队以使所述等效电流在每次仿真时都获得不同的赋值。
可选的,所述在一次仿真结束后对所述赋值队列成员重新排队包括:
将第k个成员排队至所述赋值队列的第k+1个位置;
将第K个成员排队至所述赋值队列的第1个位置,k为小于K的正整数。
可选的,所述在一次仿真结束后对所述赋值队列成员重新排队包括:
将第k个成员排队至所述赋值队列的第k-1个位置;
将第1个成员排队至所述赋值队列的第K个位置,k为大于1且小于或等于K的正整数。
可选的,验证所述功能模块的电阻特性矩阵包括:
若所述电阻特性矩阵满足如下条件则其通过验证:
所述电阻特性矩阵对角线上元素所代表的电阻值为该元素所在行/所在列元素所代表电阻值的最大值;
所述电阻特性矩阵中第n行及第m列的元素所代表的电阻值与第m行及第n列的元素所代表的电阻值相同或接近。
可选的,若所述电阻特性矩阵未能通过验证,该方法还包括:
若所述未通过验证的电阻特性矩阵中的元素所代表的电阻值大于电阻阈值,则判断对应功能模块存在高阻;
识别具有高阻的功能模块中过渡器件的位置;
将该位置上的器件替换为隔断器件,仿真时,所述隔断器件适于对高阻功能模块的电流端口提供钳位电压。
可选的,所述隔断器件为第二场效应晶体管,所述第二场效应晶体管的一端连接至所述电流端口,另一端连接至钳位电压,其驱动端连接至第二偏置电压。
可选的,所述钳位电压为对应功能模块所述加载电压的二分之一。
可选的,所述方法还包括:评估所述功能模块第一端口至电流端口的压降阈值,所述第二偏置电压为对应功能模块所述加载电压与该功能模块压降阈值的差值。
为了解决上述技术问题,本发明技术方案还提供了一种对芯片测试结果进行验证的方法,包括:
基于如上所述的方法对所述芯片进行检测,基于通过验证的电阻特性矩阵输出所述检测结果;
比较所述测试结果与检测结果是否匹配,若是则所述芯片测试结果通过验证。
可选的,所述测试结果基于外部测试工具对所述芯片的测试获取。
可选的,所述方法还包括:
若否则调整所述外部测试工具测试时所设置的参数,所述参数包括对所述外部测试工具输入的依据该测试工具提取规则所用到的提取芯片金属层寄生电阻涉及的标准参量。
可选的,所述测试结果与检测结果都包括芯片连接第一外部电压的引脚至一个功能模块第一端口的电压压降;
所述比较所述测试结果与检测结果是否匹配包括:
在每个功能模块对应的所述电压压降的参数范畴上比较所述测试结果与检测结果是否相同或接近;
若比较结果为是则所述测试结果与检测结果是匹配的。
本发明技术方案的有益效果至少包括:
本发明技术方案利用过渡器件定位芯片对应各功能模块的电流端口(第二端口)的位置,由此经过一系列的仿真步骤建立功能模块对应芯片顶层金属层或对地金属层的电阻特性矩阵,在所述过渡器件的位置上对功能模块加载等效电流以进行仿真,从而基于仿真时获取的电阻特性矩阵验证其检测芯片的过程,从而确保检测结果的正确性。
在本发明技术方案的可选方案中,还可以在检测过程中对检测芯片进行简化,在保证检测结果具有可接受的精确度的前提下尽可能地加快检测速度。
在本发明技术方案的可选方案中,仿真时在所述过渡器件的位置加载的等效电流可以由过渡器件本身实现,也可以在所述过渡器件的位置设定电流源以替换所述过渡器件,使用电流源加载等效电流可以满足仿真时等效电流随时变换的连续性,符合准动态结果,故而仿真性能更佳。
可选的,在本发明技术方案中,使用电流源替换所述过渡器件时,应该将同一功能模块的多个电流端口都短接并在该短接节点设置一个电流源,以简化检测过程,提高检测效率。
更为可选的,在本发明技术方案中,所述电阻特性矩阵的获取在于使算式“电压差列列矩阵=电阻特性矩阵×电流差列矩阵”具有唯一解,本申请选择了特定的仿真流程,具体为设定特定的等效电流及等效电流的赋值方式,以确保仿真实施的快捷准确。
在对本发明技术方案给出的电阻特性矩阵进行验证时,其验证条件基于客观的全芯片电阻分布特性,该电阻特性矩阵不仅能够对检测过程进行及时验证,还能够辅助计算全芯片的电压降(也即IRdrop)。
在本发明技术方案的可选方案中,还包括对未通过验证电阻特性矩阵的情况进行错误排查,设置高阻情况的反检手段,对具有高阻情况的功能模块设置隔断器件以对该功能模块进行隔断,不仅保证了检测效率,也确保全局芯片的检测结果的准确性。
本发明技术方案还可以对其他芯片商业工具或芯片测试工具的测试结果进行验证,能够验证芯片测试的准确性,并可及时找寻测试过程中的错误,能够大大提高测试结果的准确性。
附图说明
图1为本发明技术方案提供的一种对芯片进行检测的方法流程示意图;
图2为本发明技术方案中芯片10或其网表文件在加入过渡器件前各功能模块的等效电路图;
图3为本发明技术方案中芯片10或其网表文件在加入过渡器件后各功能模块的等效电路图;
图4为本发明技术方案中建立电阻特性矩阵所基于的芯片20的结构示意图;
图5为本发明技术方案中已设定功能模块等效电流的芯片10的结构示意图;
图6为本发明技术方案提供的另一种对芯片进行检测的方法流程示意图;
图7-1为本发明技术方案中一种检测过程中的芯片30的等效电路图;
图7-2为基于图7-1所示方案在对对地金属层提取功能模块等效电阻时的芯片30的等效电路图;
图8为本发明技术方案中一种检测过程中的芯片40的等效电路图;
图9为本发明技术方案提供的一则应用例的流程示意图;
图10为本发明技术方案提供的再一种对芯片进行检测的方法流程示意图;
图11为本发明技术方案提供的又一种对芯片进行检测的方法流程示意图;
图12为本发明技术方案中以N型场效应晶体作为隔断器件/电流器件的芯片50的结构示意图;
图13为本发明技术方案在对对地金属层提取功能模块等效电阻时以P型场效应晶体作为隔断器件/电流器件的芯片50的结构示意图。
具体实施方式
随着半导体工艺的不断进步,芯片原有的集成电路设计技术受到了很大的挑战。在深亚微米工艺下,互连线的电感效应和互连串扰、电源网格上的电迁移现象和IRdrop、光刻过程中的光学干涉、衍射等现象使得按照传统的设计方法设计出来的芯片常常不能正常工作。为解决上述问题,在深亚微米工艺下,会对芯片的集成电路设计做一些调整,在原有的前端设计和后端设计的基础上再增加一个设计验证环节,以确保投产出来的芯片能够正常稳定地工作。
IRDrop指的是芯片集成电路电源/地线网格上的电压降,在通常的芯片设计中,一般将网格各点电压等效为理想电压值,但随着芯片集成电路特征尺寸的缩小,金属连线变窄使得金属连线上的电阻增大,从而导致电源/地线网格上的电压降增大,这一压降与芯片供电引脚至芯片各功能模块的等效电阻有关。
在芯片设计及芯片投产过程中,IRDrop分析具有很重要的意义,比如,该参数对于芯片路径的时延具有重大影响。故而,在芯片检测及验证的过程中,都对IRDrop这一参数获取提出了确保一定精确度的要求。
本发明技术方案基于上述背景,能够实现全芯片(Fullchip)下的芯片检测,能够获取或验证芯片的IRDrop。
为了使本发明的目的、特征和效果能够更加明显易懂,下面结合附图对本发明的具体实施方式做详细说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明,但是本发明还可以采用其他不同于在此描述的方式来实施,因此本发明不受下面公开的具体实施例的限制。
实施例一
本实施例提供了一种对芯片进行检测的方法。
本实施例方法所适用的芯片可以是全芯片(FullChip),也可以是普通芯片。特别需要强调的是,本实施例能够适用于全芯片的检测:由于全芯片是大规模器件,包括几亿甚至几十亿规模的器件,在常规仿真手段下无法直接仿真,实施例可针对全芯片所具有的若干个至几十几百不等的功能模块,进行有效仿真及检测。
作为集成电路,可以理解的是,本实施例所适用的芯片具有若干功能模块,包括:衬底、器件层及金属层,每个功能模块具有供电引脚,功能模块通过其供电引脚连接至芯片顶层的电源网格。芯片中的所有功能模块和器件都挂在芯片的电源网格上,并在工作时从电源网格上拉走其所需电流。在本实施例中,将功能模块输入其供电电源的引脚端称为输入端,输入端上的电压则为该功能模块的等效电压,而芯片基于所述电源网格也具有其总电源,一般认为,芯片是通过所述金属层的上层金属线有效连接外部电源的。
如图1所示,一种对芯片进行检测的方法,包括步骤:
步骤S100,提取所述功能模块的等效电阻及过渡器件。
所述功能模块的等效电阻指提取时所等效的电阻,本实施例指功能模块电源网络金属层的寄生电阻,所述过渡器件指适于从所述芯片电阻网络中划分功能或子功能模块电流端口的过渡器件。
所述电流端口可以等效为电源端口,也即连接至所述输入端,电流端口也可以等效为接地端口,也即连接至地端。
在具体实施例中,所述过渡器件被添加至功能模块与顶层电源网络连接处(输入端)或地的端口,适于在抽取后的后仿网表中,定位原来功能模块的位置。过渡器件连接至功能模块的电流端口。
步骤S100实际对芯片电路做了电路等效。由于在对芯片进行检测时,较为关注的是芯片各功能模块输入端到各个mos器件的最差的IRdrop,因此,可以将芯片检测过程转化为芯片电源网格电阻参数提取,将功能块和子功能块用电流源等效(这个等效电流源的做法是业界标准的做法)考虑最为简单及有效的等效电阻及功能模块等效电阻的划分。
上述处理还基于如下检测分析:一般情况下,可以不考虑电源网格上功能模块输入端的IRdrop对功能模块等效电流的影响,但过渡器件的引入会增加额外少量寄生电阻,故而在执行本步骤时,就将过渡器件进行标定,将过渡器件引起的寄生电阻囊括至功能模块所对应的寄生电阻中,并最终把它从结果中扣除。在上述情况下,可使方案逐渐关注于相对于功能模块输入端等效电阻的分布情况,但考虑到过渡器件所引入的寄生电阻,在上述提取过程中,还涉及对过渡器件所引入寄生电阻的测量及校正,并在最后所提取的功能模块的等效电阻中予以剔除。
上述步骤的提取对象一般仅考虑与芯片电源网格实际相连的功能模块,各功能模块连在一个电源上的所有网络构成一个powerdomain电源域,所述芯片数据可以基于芯片设计过程中所产生的版图文件,由于版图文件包含了各功能模块本身的所有设计和工艺参数,在版图设计已完成后,根据已确定的布局及布线,可以从版图进一步提取出电阻等分布参数,得到带电阻参数的网表。这个网表可以用来作仿真。
所述适于从所述芯片电阻中划分功能模块电阻的过渡器件(DummyDevice)可以是在芯片设计过程中考虑到检测需要所添加至原始版图中的,也可以是原始版图中就已经有的,而在后来的简化过程中删除的,但后续检测过程中自行添加的器件参数。所述过渡器件的布局及布线遵从各功能模块等效电流的设计。
在本实施例中,检测时因需设定各功能模块的等效电流,为了方便起见,等效电流可以是在功能模块与地之间设置的,该设置条件也是为了定位功能模块的端口,因此,上述过渡器件不仅能够适于定位功能模块的端口,把过渡器件的定位端口(也即上述电流端口)输入等效电流,就可以进行后续仿真。
从结构上来讲,过渡器件之端口在抽取后的网表中是很容易找到的:可以选择特殊大小的过渡器件,使添加至网表文件的过渡器件容易被辨识(可以设置过渡器件的大小与对应功能模块的大小一致),可以理解的是,利用网表文件的定义,只要使添加至网表文件的过渡器件可辨识,则可顺利地依据过渡器件的位置寻找到所述电流端口。
可以将上述过渡器件定义为:网表文件中定位功能模块在抽取后电阻网络中的位置的器件参数,过渡器件的定义可使等效电流能够依据过渡器件的定位端口被输入,从而进行仿真。
图2示意了芯片10或其网表文件在加入过渡器件前各功能模块的等效电路图,功能模块通过顶层金属层连接至芯片总电源Vdd,功能模块包括第一端口及第二端口,其中,第一端口为输入端,其通过金属层连接至总电源Vdd,第二端口为输出端,其连接至地VSS。在检测过程中,所需各功能模块的等效电流视为从功能模块的第二端口流出至地VSS的,故将也将第二端口作为此时的电流端口,如图2中功能模块1~4电流端口分别为A1~A4。
在加入过渡器件前,金属层和地(VSS)之间是开路的。
图3示意了芯片10或其网表文件在加入过渡器件后各功能模块的等效电路图(图3中也仅示意了功能模块1~4的电阻),基于图3可知,加入的过渡器件标识了功能模块电流端口的位置,具体是连接至各功能模块电流端口与地之间,其中,功能模块可能具有多个电流端口,具有多个电流端口的功能模块的处理方式是,将电流端口一同被短接后再设置一个过渡器件以连接至地,如功能模块1~4的过渡器件分别为D1~D4,过渡器件D1~D4分别连接在电流端口或多个电流端口的连接节点与地之间。本实施例使用过渡器件将功能模块的等效电阻从其他电阻结构中隔断出来,从而可实现各功能模块等效电阻的分布检测及IRdrop的验证。
需要说明的是,上述提取电阻的对象主要指金属层各种寄生电阻的提取;在对电阻进行提取前,由于将原来的版图的非金属层几乎全部删除,又插入了过渡器件,如果处理不当,可能会导致短路或断路。所以应该使用版图浏览器将电源网络高亮,特别要注意插入过渡器件的地方,以避免短路,断路等错误,以保证网表的精准度。
继续参考图1,本实施例所述对芯片进行检测的方法还包括步骤:
步骤S101,建立所述功能模块的电阻特性矩阵。
所述功能模块的电阻特性矩阵的建立是一种相对于各个功能模块输入端等效电阻的模拟方式。
假使芯片内包括N个功能模块,则所述电阻特性矩阵的大小为一个N×N的特征矩阵。其中,第1行的矩阵元素分别为第1~N个功能模块相对于第1个功能模块电源输入端将会引起压降的等效电阻,第2行的矩阵元素分别为第1~N个功能模块相对于第2个功能模块输入端的等效电阻,...,第N行的矩阵元素分别为第1~N个功能模块相对于第N个功能模块输入端的等效电阻。
如图4所示的一个简单实例,芯片结构基于芯片20,根据步骤S100的提取方式从芯片20金属层中提取6个功能模块的等效电阻,还提取了划分功能模块电阻的过渡器件D1~D6,过渡器件D1~D6识别了功能模块对应的电流端口位置。基于图4所示的芯片20,可建立如下电阻特性矩阵R20,该电阻特性矩阵R20的大小为6×6:
其中,元素r11为第一个功能模块(使用过渡器件D1标识)相对于其输入端会引起压降的等效电阻,元素r12为第二个功能模块(使用过渡器件D2标识)相对于第一个功能模块输入端会引起压降的等效电阻,元素r56为第六个功能模块(使用过渡器件D6标识)相对于第五个功能模块输入端会引起压降的等效电阻,以此类推。
在建立上述电阻特性矩阵之后,继续参考图1,本实施例所述对芯片进行检测的方法还包括步骤:
步骤S102,在所述过渡器件的位置上设定所述功能模块的等效电流并进行仿真以获得所述功能模块的等效电压。
在本实施例中,于步骤S102引入了功能模块等效电流的概念。在步骤S100的电阻及过渡器件的提取之后并实现功能模块等效电阻之电阻特性矩阵的建立,使芯片中所有功能模块及其等效电阻都挂在芯片的电源网格上,并使芯片在给电时能够从电源网络上拉走其所需电流。需要说明的是,所谓电源网格可以认为是芯片在接入其总电源后,经芯片金属层拓扑,所形成的供电网络。
若基于芯片网表实现上述步骤,则在抽取完的SPICE后仿网表,在所述过渡器件的位置设置具有与功能模块功耗对应电流值的电流源(所对应的电流值具体是基于功能模块功耗换算所得的电流值),以实现上述等效电流的设定。如果基于网表抽取操作,电阻特性矩阵尚未获得,上述等效电流的设置可以作为特殊的电流激励,以供仿真得到上述电阻特性矩阵(必需基于每次仿真时所述功能模块的等效电流及等效电压求取所述功能模块的电阻特性矩阵)。
不限于将过渡器件替换为电流源,所述在所述过渡器件的位置上设定所述功能模块的等效电流还可以采用其他电流器件实现:
若过渡器件本身还可以兼做所述电流元器件时,可以直接设定所述过渡器件,以此实现等效电流的引入;
过渡器件是版图中引入,过渡器件的引入会使过渡器件和金属的额外寄生电阻同时抽取到网表上,相较于使用过渡器件作为电流器件以提供等效电流,电流源的设置则较为优选。对于网表而言,网表文件是文本文件,普通编辑就可以将过渡器件替换电流源,避免上述额外寄生电阻的引入。
已设定功能模块等效电流的芯片可以用图5表示,图5基于芯片10:
图5示意了对芯片电阻及过渡器件提取后,芯片中所有功能模块及其等效电阻都挂在芯片的电源网格上,经步骤S102的电流设定,引入电流器件。上述电流器件可以是能够兼做电流器件的过渡器件本身,也可以是替换所述过渡器件的其他电流器件,比如电流源。在图5中示意了功能模块1~4分别具有电流器件L1~L4。
上述建立电阻特性矩阵及设定功能模块等效电流的过程,也是将芯片结构转换为等效电路的过程,能够在确保检测精度的前提下大大提高检测效率。特别是检测速度的提升,对于全芯片检测而言,上述简化能够迅速抽取出寄生参数,并在仿真速率上有大幅度上升。
在步骤S102中,还给出了对上述芯片的等效电路进行仿真的步骤,即在每次仿真时设定求取电阻特性矩阵时使用的一连串特定的电流激励系列,这个并不是功能模块的真实功耗等效出来的电流值(因为电阻特性矩阵是电源寄生电阻网络的特有性质,和挂在电源网络上的功能模块消耗了多大电流是无关的。基于仿真时所设定的等效电流(为求取电阻特性矩阵时的电流激励)还能够获取每个功能模块在输入端的等效电压的数值。
在本实施例中,并不限定上述仿真步骤的具体方式及次数。上述仿真步骤可以有助于求解电阻特性矩阵,继续参考图1,所述对芯片进行检测的方法还包括步骤:
步骤S103,基于每次仿真时所述功能模块的等效电流及等效电压求取所述功能模块的电阻特性矩阵。
之所以没有特意去限定仿真的具体方式及次数是因为,基于本领域普通技术人员的理解,在一般情况下,只要经过有限次的仿真,则必然可以使获取到各功能模块足够多的仿真参数,即每个功能模块在仿真时所设定的等效电流及获取的等效电压,使所建立的电阻特性矩阵有唯一解。
根据功能模块仿真参数,求解上述电阻特性矩阵的一般方式可参考如下:
依然假设一个芯片经过步骤S100的电阻提取及过渡器件的电阻划分,具有N个功能模块,则在一次仿真后,获得的功能模块1~N的仿真参数里,等效电流分别为I1~IN,输入端的电压分别为V1~VN,该电阻特性矩阵RN为:
则,可得到等式一:
也就是指,每次仿真后,都可以得到关于功能模块等效电压、等效电流及等效电阻的等式,等式一的意义为,一个功能模块输入端的等效电压等于每个功能模块在其输入端的等效电阻与每个功能模块对应等效电流之积的总和。经过有限次仿真、有限次的等式罗列及等式求解,必然可求得所述功能模块的电阻特性矩阵RN。
需要说明的是,上述等效电压V1~VN具体是指芯片总电源至功能模块输入端的电压降,也就是总电源Vdd与对应功能模块电源电压之差电压,在本实施例的技术方案中,为了简化等式,而直接将V1~VN作为功能模块的等效电压从而可进行上述等式的考量,也能够间接获得关于功能模块电源电压与上述参量之等式关系。
继续参考图1,所述对芯片进行检测的方法还包括步骤:
步骤S104,验证所述功能模块的电阻特性矩阵。
步骤S104是本实施例对步骤S100~S103所限定验证过程的自我检测,由于根据本实施例所提取的芯片等效电路的特征可,一个功能模块的相对自身输入端的等效电阻会至少不会小于其他功能模块相对于它的输入端的等效电阻,从该特征可知,对于上述实例中N×N的电阻特性矩阵而言,其第n行的元素中,rnn的电阻值一定为该列和该行所有元素电阻值最大值。
另外,还可以从阻值相对性推断,两个功能模块之间相对于对方输入端的等效电阻应当是一致的,或者从精度要求来讲,两个功能模块之间相对于对方输入端的等效电阻应当接近,故而,电阻特性矩阵的元素与相对于对角线对称位置上的元素电阻值应是一致或接近一致。
基于上述分析,可知,可以具体从如下两个条件验证所得到的电阻特性矩阵:
第一是,所述电阻特性矩阵对角线上元素所代表的电阻值为该元素所在行元素及所在列元素所代表电阻值的最大值;
第二是,所述电阻特性矩阵中第n行及第m列的元素所代表的电阻值与第m行及第n列的元素所代表的电阻值相同或接近。
其中,n及m为大于或等于1且小于或等于N的自然数。
上述矩阵验证过程旨在对本实施例之前的检测步骤进行自我验证,确保检测结果的正确性。当获取到已通过验证的电阻特性矩阵,继续参考图1,所述对芯片进行检测的方法还包括步骤:
步骤S105,验证通过时基于所述电阻特性矩阵输出检测结果。
在步骤S105中,若验证通过,则基于所述电阻特性矩阵输出检测结果。所述检测结果为电压降(参数IRdrop),直接基于上述等式一,借用相对于功能模块真实功耗的电流值,不再需要仿真就可以得到顶层的所有功能模块的电源或地的压降。
本实施例具体采用如下获取检测结果:
由于对于芯片的总电源的电压值已知,在对芯片加载电源网格后,可以获取到芯片实际等效电路中功能模块的等效电流电流值,根据所述实际的等效电流电流值,并结合通过验证的电阻特性矩阵,可求得各功能模块输入端实际的电压值V1’~Vn’(在等效电路中视为芯片总电源与功能模块电源电压之电压差、电压降),具体算式如下:
其中,I1’~In’分别为芯片各功能模块上实际的等效电流电流值,V1’~Vn’分别为芯片各功能模块输入端上实际的IRdrop,电源电压降检测结果主要指芯片总电源的电压值与各功能模块的电源电压之电压差,也即求取V1’~Vn’(以下简称电源压降)。
需要说明的是,上述检测芯片的技术方案涉及对芯片顶层金属层提取功能模块等效电阻及过渡器件以测试的技术手段,但可以理解的是,若在其他实施例中,方案涉及对芯片对地金属层提取功能模块等效电阻及过渡器件以测试也是类似的,只不过此时,芯片功能模块的第一端口(对应于上述功能模块输入端)通过对地金属层连接至对地电压,而功能模块的第二端口则连接至芯片总电源,此时,所述第二端口兼做所述电流端口,所述过渡器件用于标识所述电流端口,在建立电阻特性矩阵时,若芯片具有N个功能模块,则第n1行第n2列的电阻元素代表第n2个功能模块相对于第n1个功能模块第一端口会引起压降的等效电阻,而所述电压降检测结果主要指芯片对地电平至各功能模块第一端口所加载电压值之电压差(以下简称对地压降)。涉及对芯片对地金属层提取功能模块等效电阻及过渡器件以测试的技术方案与本实施例是一致对应的,此处不再赘述。
以下实施例对芯片顶层金属层提取功能模块等效电阻及过渡器件以测试的技术手段进行更为具体的论述,但可以理解,所扩展的技术方案也适用于对芯片对地金属层进行功能模块等效电阻的提取之情况。
实施例二
本实施例提供了一种对芯片进行检测的方法,如图6所示,包括如下步骤:
步骤S200,简化所述芯片。
步骤S201~S206,则依次与实施例一的步骤S100~S105类似。
不同于实施例一,本实施例的方法在步骤S201的提取芯片电阻及过渡器件过程所基于的芯片是经步骤S200简化步骤后的芯片,若上述提取步骤也基于芯片版图文件,那么,上述简化方式也是对芯片版图进行简化,步骤S201的提取过程则基于简化后的版图。
所述简化芯片的过程可以是仅保留所述功能模块及连接外部电源及所述功能模块的金属层,而将其他器件层全部进行删除;也可以仅删除芯片衬底及器件层。
上述简化步骤能够进一步简化芯片的等效电阻(寄生电阻)等抽取过程,可加速芯片仿真及检测。
另外,考虑到芯片的金属层有多层,而检测过程依托芯片电源网格及网格上挂着的功能模块,故而可以仅保留对电源网格及连接电源网功能模块之间连接结构有贡献的相关金属层,还可视上述贡献情况至少删除一层金属层。
比如,在一种具体的芯片结构中,金属层包括填充金属层,而填充金属层对电源网格及连接电源网功能模块之间的连接结构贡献很小或几乎不影响上述连接关系,故而可予以直接删除。删除填充金属层可以避免抽取网标时对填充金属层的抽取时间,并节省仿真时耗。在所删除的金属层包括填充金属层的情况下,金属层中用于连接器件的只有第一层可以安全删除,第一层以上要视具体情况。
简化芯片的过程可以使检测步骤中的提取步骤更为简化,使检测过程中芯片的等效电路更有便于仿真,简化芯片根据芯片结构的不同及仿真精度需求的不同,可以对本实施例的简化方式进行选择。一般,保留芯片电源端口结构越多,检测精度则可愈高,但检测效率则降低,本实施例不对具体的简化芯片过程进行限定,简化芯片结构的方式可视不同的实施情况进行优化选择。
实施例三
本实施例提供了一种对芯片进行检测的方法,其具体步骤可参考实施例一,但不同于实施例一之处在于,本实施例的方法使用了N型场效应晶体管来实现检测过程中的过渡器件,本实施例的方法的这种使用方式,可使该种过渡器件既可以实现划分功能模块电阻的隔断作用,也可以兼做所述电流器件。
参考图7-1,图7-1示意了一种检测过程中的芯片30的等效电路,芯片30基于芯片10,其中,所述隔断器件为N型场效应晶体管,在电流端口连接至接地端时,N型场效应晶体管可以在仿真中模拟功能模块的等效电流,从而在仿真后获取该功能模块在对应的电源网络中的电源压降。
所述N型场效应晶体管的漏极连接至对应功能模块的电流端口或电流端口的短接节点,源极连接至地,其栅极连接至偏置电压,在起隔断作用时,所述偏置电压使所述N型场效应晶体管导通,而起等效电流作用时,所述偏置电压使所述N型场效应晶体管工作在饱和区。在图7-1中示意了功能模块1~4分别具有电流端口A1~A7,并对应连接其N型场效应晶体管N1~N4。图7-1显示的是仿真电源压降。结合图7-2,图7-2显示的是仿真对地压降。
仿真对地压降和电源压降相似,但是镜像对称。参考图7-2,也就是把图7-1电源端改为地端,(金属层为对地的网络连线),把图7-1的N管改为P管,图7-1中的VSS地改为电源。然后仿真,即可获取关于地线的电阻特性矩阵。
在图7-2中,所述P型场效应晶体管P1~P4的漏极连接至对应功能模块的电流端口或电流端口的短接节点,源极连接至电源端Vdd,其栅极连接至偏置电压,在起隔断作用时,所述偏置电压使相应所述P型场效应晶体管导通,而起等效电流作用时,所述偏置电压使所述N型场效应晶体管工作在饱和区。
在本实施例中还需要强调的是,使上述场效应晶体管工作于饱和区以实现其电流器件的替代作用,从而作为持续电流电源,其原理基于饱和区下的场效应晶体管电流在理想状态下受漏电压的影响很小,可近似认为是恒定电流源。但是,对于一个功能模块,若每次仿真时需实现不同等效电流的设定,则需要对其电流端口的场效应晶体管的参数的至少一样进行重新设定,所述参数包括晶体管尺寸、晶体管阈值电压(Vt)及晶体管放大系数,具体可参考如下公式(本实施例对该电流公式进行了适当简化):
其中,I为一个晶体管产生的等效电流,Beta为所述晶体管放大系数,w为晶体管宽度,L为晶体管长度,VGS为栅源电压,VT为晶体管阈值电压。电流的I的实际值由仿真调试后确定,通过上述参数的调制产生。
实施例四
本实施例提供了一种对芯片进行检测的方法,其具体步骤可参考实施例一,但不同于实施例一之处在于,本实施例的方法使用了电流源替换过渡器件,以实现功能模块的等效电流的设定,本实施例将所述过渡器件替换为电流值和功能模块功耗相当(在计算结果时)或指定的特定激励值(在求解特征电阻矩阵时)的电流源;
参考图8,图8示意了一种检测过程中的芯片40的等效电路,芯片40基于芯片10,其中,在对功能模块的等效电流进行设定时,所述隔断器件被替换为电流源。电流源直接连接在对应功能模块的电流端口与地之间或对应功能模块多个电流端口的短接节点与地之间。在图8中示意了功能模块1~4分别具有电流端口A1~A7,并对应连接其电流源J1~J4。在仿真时,用户可以直接设定上述电流源的电流值,从而提供各功能模块的等效电流。
上述替换过程可以直接修改芯片寄生电阻抽取后的网表文本文件,以形成改写后的等效电路,可采用如下过程将过渡器件替换为电流源:
首先,将所述功能模块的过渡器件删除;
其次,若一个功能模块具有多个电流端口,则将属于同一功能模块的电流端口都短接至同一连接节点(具体到网表,就是让所有电流端口都用一个节点的名字);
对具有连接节点的功能模块,在所述连接节点与地之间设置一个电流源,而对于仅具有一个电流端口的功能模块,则直接在电流端口与地之间设置一个电流源。
实施例五
本实施例提供了一种对芯片进行检测的方法,其具体步骤可参考实施例一,但不同于实施例一之处在于,在功能模块具有多个电流端口的情况下,并非将功能模块的多个电流端口进行短接,而是直接在电流端口与地之间设置过渡器件及设定等效电流时的电流器件以提高检测精度。
在上述设置方式下,需要把对应连接有多个过渡器件的功能模块区分为子功能模块进行后续步骤,也即,若一种芯片结构具有M个功能模块,当第m个功能模块具有X个电流端口并据此每个电流端口连接至X个过渡器件或设定等效电流时的电流器件,那么,则将第m个功能模块视为一个新的检测对象以进行实施步骤S100~S103的步骤,从而获得第m个功能模块中对应每个电流端口/过渡器件/电流器件的子功能模块的等效电阻的分布,其中,第m个功能模块的电源电压视为该功能模块总电源,而子功能模块输入端的电压则等效于步骤S103中的等效电压。其中,M为不小于2的自然数,m为大于1且小于或等于M的自然数,X为不小于2的自然数。
获取第m个功能模块中子功能模块电阻特性矩阵的过程与获取芯片中功能模块的电阻特性矩阵的过程是一致的,本实施例不再赘述。
也可以从上述情况下的电阻特性矩阵的再细化理解上述原理:
设具有多个功能模块的芯片中,一个功能模块m0的F个电流端口不短接,那么可将芯片所基于的电阻特性矩阵进行扩展,即将对应于功能模块m0的一行和一列的元素扩展为F行乘以F列的子矩阵,在整体的电阻特性矩阵中,将F个电流端口对应的功能模块等效为子功能模块,该子功能模块视为整体电阻特性矩阵中的新的功能模块,再依据获取功能模块的电阻特性矩阵的过程进行扩展后的矩阵的提取,F为大于或等于1的自然数。
对于功能模块m0内部,如果功耗未知,也可以把该功能模块作为顶层,通过求取各个子功能模块的电阻特性矩阵,求得该模块的功耗,最后可将电流近似平均分配在F个电流端口,以求取F个电流端口上的实际电压值。当获得到功能模块中子功能模块电阻特性矩阵,则可获取到较实施例一更为精确的芯片功能模块的等效电阻及电阻特性矩阵。
本实施例在设定时将过渡器件替换为电流源是基于如下过程的:
首先,将所述功能模块的过渡器件删除。
然后,再将所述功能模块的电流端口与地之间都设置一个电流源。
基于上述阐述,本实施例的一则应用例可参考图9,包括:
步骤S300,提取所述功能模块的等效电阻及适于从所述芯片电阻中划分功能模块电阻的过渡器件,所述过渡器件设于所述功能模块的电流端口与地之间。
步骤S301,若所述功能模块具有多个电流端口,则所述功能模块的过渡器件还适于从所述功能模块的等效电阻中划分子功能模块的等效电阻,基于划分子功能模块电阻的过渡器件建立所述功能模块子功能模块的电阻特性矩阵。
建立所述功能模块子功能模块的电阻特性矩阵的过程可参考实施例一的步骤S101,其类似于将一个功能模块等效于一个芯片结构进行电阻划分及等效。
步骤S302,在所述过渡器件的位置上设定所述子功能模块的等效电流并进行仿真以获得所述子功能模块输入端的等效电压,并据此求得子功能模块的电阻特性矩阵。
步骤S303,建立所述功能模块的电阻特性矩阵。
步骤S304,在所述过渡器件的位置上设定所述功能模块的等效电流并进行仿真以获得所述功能模块的等效电压。
步骤S305,基于每次仿真时所述功能模块的等效电流及等效电压求取所述功能模块的电阻特性矩阵。
依然假设一个芯片经过步骤S300的电阻提取及过渡器件的电阻划分,具有N个功能模块,其中,第N个功能模块具有f个电流端口(f为不小于2的自然数),则在一次仿真后,获得的功能模块1~N-1的仿真参数里,等效电流分别为I1~IN-1,输入端的电压分别为V1~VN-1,功能模块N的仿真参数里,其子功能模块的电阻特性矩阵为Rf,输入端的电压为VN,等效电流分别为i1~if,该芯片功能模块的电阻特性矩阵RN为:
则,可得到等式二:
其中,IN是每次仿真时基于输入端的电压VN及等效电流i1~if可知的功能模块N的对地电流。
经过有限次仿真、有限次的等式罗列及等式求解,必然可求得所述功能模块的电阻特性矩阵RN。
继续参考图9,基于本实施例方法的应用例还包括:
步骤S306,验证所述功能模块的电阻特性矩阵;以及,
步骤S307,验证通过时基于所述电阻特性矩阵输出检测结果。
本应用例的其他手段可参考实施例一。
在其他实施例中还可以提供更为灵活的可同时兼顾检测效率与检测精度的检测方式:不同与上述实施例,在功能模块具有多个电流端口的情况下,可选择该功能模块的至少一个电流端口短接,再将短接节点与地之间设置过渡器件或电流器件,然后将其他电流端口与地之间设置过渡器件或电流器件。在检测时,具有多个过渡器件/电流器件的功能模块则依然使用本实施例的单独检测方式,获取该功能模块的电阻特性矩阵。但是,上述短接电流端口的方式变得更灵活了,可视精度需求及检测效率而进行相对应的变更,提高获取功能模块电阻特性矩阵时的效率。最终,再基于上述功能模块的电阻特性矩阵,获得功能模块的等效电阻。
在其他实施例中,还可以在替换过程中实现更为简易的等效方式,如采用如下过程将过渡器件替换为电流源:
当然,在一个更为灵活的实施例中,可以不限定具有多个电流端口的功能模块进行其电流端口的短接简化的电流端口的个数,即采用如下替换过程:
首先,将所述功能模块的过渡器件删除;
其次,若一个功能模块具有多个电流端口,则将属于同一功能模块的电流端口中的至少两个都短接至同一个连接节点;
对具有连接节点的功能模块,在所述连接节点与地之间设置一个电流源,而对于未连接至连接节点的电流端口,则直接在电流端口与地之间设置一个电流源;对于仅具有一个电流端口的功能模块,则直接在电流端口与地之间设置一个电流源。
实施例六
本实施例提供了一种对芯片进行检测的方法,其具体步骤可参考实施例一,但不同于实施例一之处在于,其对步骤S102的具体仿真方式及步骤S103获取电阻特性矩阵的求解过程进行了限定,以尽可能减少仿真次数,并能够在一定程度上简化电阻特性矩阵的求解过程,从而提高检测芯片的效率。
本实施例给出了一种线性仿真方式,能够在确保仿真次数尽可能少的情况下,快速获取功能模块电阻特性矩阵。本实施例基于如下手段实现实施例一的步骤S103:
设芯片功能模块的数目为N,则本实施例仅实行N+1次仿真,仿真基于如下原则:
一是限定等效电流的赋值方式。
设定所述等效电流的赋值队列,所述赋值队列的成员个数K=N+1;
依据所述赋值队列成员的先后顺序依次对所有等效电流赋值,并在一次仿真结束后对所述赋值队列成员重新排队,所述赋值队列重新排队以使所述等效电流在每次仿真时都获得不同的赋值。
赋值方式还可以参考如下步骤:
将第k个成员排队至所述赋值队列的第k+1个位置;
将第K个成员排队至所述赋值队列的第1个位置,k为小于K的正整数。
或者,也可以参考如下步骤:
将第k个成员排队至所述赋值队列的第k-1个位置;
将第1个成员排队至所述赋值队列的第K个位置。
二是限定求解电阻特性矩阵的简化方式。
本实施例采用如下方式简化求解电阻特性矩阵的过程:
将相邻次仿真时所设定功能模块等效电流的差值记录为电流差列矩阵,将相邻次仿真时所获取功能模块等效电压的差值记录为电压差列矩阵,一个功能模块等效电流的差值在电流差列矩阵的所在行与该功能模块等效电压的差值在电压差列矩阵的所在行相同。
依然假设一个芯片经过步骤S100的电阻提取及过渡器件的电阻划分,具有N个功能模块,则在一次仿真后,获得的功能模块1~N的仿真参数里,等效电流分别为I1~IN,输入端的电压分别为V1~VN,电阻特性矩阵为RN。
在设定等效电流的赋值队列时,为了简化求解电阻特性矩阵的过程,采用如下赋值方式:
记I1~IN在第一次仿真时数值为I11~I1N,依次被赋予电流单位下的电流激励1~K-1,其中,本实施例的电流激励的单位为10mA,当然,在其他实施例中,所述电流单位的值可以任意,比如取其他毫安级别的激励。
记I1~IN在第二次仿真时数值为I21~I2N,依次被赋予电流单位下的电流激励K、1~K-2;
依此类推,记I1~IN在第K次仿真时数值为IK1~IKN,依次被赋予电流单位下的电流激励2~K。
由于上述赋值,可得到第一次仿真至第K次仿真时,各功能模块输入端电压的仿真数值为:
V1第一次仿真至第K次仿真时仿真值分别为V11~VK1;
以此类推;
VN第一次仿真至第K次仿真时仿真值分别为V1N~VKN。
结合如下等式三:
其中,
对于第一次仿真与第二次仿真结果可得:
电流差列矩阵为:
电压差列矩阵为:
其中,ΔI11~ΔI1N为第第一,二次仿真时电流差列矩阵的赋值,ΔV11~ΔV1N为第一,二次仿真时电压差列矩阵的赋值;以此类推;
对于第K-1次仿真与第K次仿真结果可得:
电流差列矩阵为:
电压差列矩阵为:
其中,ΔIK1~ΔIKN为第k,k-1次仿真时电流差列矩阵的赋值,ΔVK1~ΔVKN为第k,k-1次仿真时电流差列矩阵的赋值;
因此可得,关于K次仿真参数里关于ΔV1、RN及电流差列矩阵的等式,由此求解RN:
故而:
上式中,K=N。
需要说明的是,本实施例对等效电流赋值的电流激励一般适用于功能模块数量较少的情形(即N较少,本实施例认为N为10或10以下的自然数,则为所述较少的情形),而在芯片功能模块数量较多时,可采用如下方式对功能模块对应的等效电流赋于电流激励,以下幅值的电流激励数额仍采用本实施例所提及的电流单位(10mA):
可以用1到10之间产生的任意随机数,对各功能模块的等效电流进行赋值,一个等效电流的赋值表达式可用如下函数表达:
10×RAND(x);
其中,RAND(x)是0~1的随机数。
当找到N×K个随机数作为电流激励矩阵时,可以先求下基于所述N×K个随机数的determinant矩阵的行列式,若不接近零,就继续,否则就撤换系列中的一个或多个行,并重新产生随机数列,直到行列式不接近零。计算行列式的数学工具很多。最简单的是用EXCEL的函数。
实施例七
本实施例提供了一种对芯片进行检测的方法,基于实施例一,参考图10,其包括如下步骤:
步骤S400~S404,同步骤S100~S104。
S405,对所述芯片进行测试以获取所述芯片各功能模块的实际电流值。
本实施例中,所述功能模块中实际电流值是基于所述芯片直接仿真或用实施例一的方法对功能模块及其子功能模块进行递归测试所得到的。
S406,在所述电阻特性矩阵验证通过时,基于所述电阻特性矩阵及所获取的各功能模块的实际电流值输出检测结果。
不同于实施例一,本实施例具体给出了一种基于所述电阻特性矩阵输出检测结果的方式。
本实施例所述检测结果专指检测到的芯片参数顶层IRdrop,芯片参数IRdrop指芯片连接外部电源的引脚至一个功能模块所述输入端的电压压降。
基于实施例一的电阻特性矩阵RN可知,芯片连接外部电源的引脚至第h个功能模块所述输入端的电压压降为所述电阻特性矩阵第h行第1至N列的元素所代表的等效电阻值分别与第1至N个功能模块中实际电流值的乘积之和,h为大于等于1且小于等于N的自然数。其具体算式可参考实施例一步骤S105中,求得各功能模块输入端实际电压值的算式。
本实施例具体限定了实际电流值I1’~In’的获取方式,其是在检测过程中对芯片进行实际测试得到的,所述实际测试可以是利用现有技术中芯片测试的商业工具进行。
需要说明的是,本实施例的步骤S405可以与其他步骤同时进行,或任意时段进行。在其他实施例中,实际电流值I1’~In'也可以基于外部测试所得,而在本发明技术方案中视为已知值。
实施例八
本实施例提供了一种对芯片进行检测的方法,基于实施例一,参考图11,其包括如下步骤:
步骤S500~S504,同步骤S100~S104。
步骤S505,若所述电阻特性矩阵未能通过验证,则判断电阻特性矩阵中是否存在所代表的电阻值大于电阻阈值的元素,若是,则判断该元素对应功能模块存在高阻;
步骤S506,识别具有高阻的功能模块中过渡器件的位置。
在步骤S505及步骤S506中,所述功能模块存在高阻也可以表征为电阻特性矩阵的非对角项大于该非对角项所在行或列的对角项,具有高阻的功能模块中过渡器件的位置通常可以通过如下方式辨别:
若在电阻特性矩阵(参考实施例一所示矩阵RN)中,元素rmn如果大于rmm(m、n均为小于或等于N的自然数),则第n个功能模块所对应的电流端口(该电流端口可连接电流器件)的位置可能存在高阻。
上述高阻对芯片检测结果的影响可由用户决定:如果用户不介意个别值,且其他个功能模块都正确,用户并不介意第n个功能模块的值,其检测结果也是可靠的。但如果功能模块的总数很少,比如一共才3个,那么,一个功能模块无法正确运行会导致检测结果的缺失。
本实施例给出了一种忽略高阻功能模块的检测方式,继续参考图11,本实施例所述方法还包括:
步骤S507,将该位置上的过渡器件替换为隔断器件,仿真时,所述隔断器件适于对高阻功能模块的电流端口提供钳位电压。
在步骤S507结束后,重新执行步骤S502~S504。
步骤S508,同步骤S105。
上述是对本发明技术方案方法在检测过程中的自我纠正。在电阻特性矩阵未能通过验证时,可能存在功能模块特征电阻的阻值偏大,能够被近似为断路(一般,检测所得的正常等效电阻认为是在欧姆级,而检测所得的异常电阻值则可能达兆欧姆级以上,视为高阻)。基于上述原则,在电阻特性矩阵未能通过验证时,可以通过电阻阈值判断电阻特性矩阵中的等效电阻是否可靠,电阻阈值基于不同的芯片要求,可以自行设定,本实施例设定为1百欧姆。
存在高阻的电阻特性矩阵不会通过验证,可能是芯片网表被破坏的结果,比如,实际芯片电路中,一个寄生电阻在文本处理中被意外截断,或者某种未知原因导致的抽取失败。
上述隔断器件可以直接使用具有隔断功能的过渡器件来实现,所述将该位置上的过渡器件替换为隔断器件包括:使用过渡器件兼做所述隔断器件。
在使用过渡器件作为电流器件的芯片电路里(如图7及其相关电路),可以直接使用上述过渡器件实现具有高阻的功能模块的钳位,以避免高阻对于其他功能模块IRdrop参数的影响,其具体工作原理如下,以N型场效应晶体管作为所述隔断器件/过渡器件为例,并结合图12的芯片50:
由于过渡器件作为电流器件时,其在饱和区工作,理想状态下可近似认为是电流源。对于芯片一般的功能模块来讲,其输入端电源电压VDD至功能块内部的管子的压降不超过10%VDD(也就是总压降不超过10%),以功能模块3的输入端电压VDD3=1.05V的情况来举例,一般正常电路的压降应该不超过200mV(也即0.2V),也就是说,过渡器件N3在上述情况下,若其漏极电压为0.85V(1.05V-0.2V所得)~1.05V之间则较为正常,而若仿真时过渡器件N3的漏极电压下降至0.85V以下,则可能为故障,需要进行隔断保护检测。
基于上述阐述,在过渡器件N3的漏极电压下降至0.85V以下时,则表明功能模块3中具有高阻,会使晶体管电流无法维持在饱和区的等效电流,高阻会将漏极电压拉低,从而使晶体管从保护区进入线性区,并被逐渐拉低至源极电压并钳位于源极电压。可将晶体管N3栅极的偏置电压设置于0.85V(也即一个功能模块输入端至电流端口的压降阈值),监测晶体管N3的漏极电压是否被下拉至0.85V以下,若是,则通过如下钳位设置方式使晶体管进入线性区并保持合理电压:
在源极电压上形成钳位电压。为了帮助晶体管维持合理电压,一般设置上述钳位电压为该功能模块输入端电压的一半左右(在其他实施例中,依据实际情况可作适当调整),以维持正常工作。如在图12对晶体管N3对应功能模块输入端加载电压VDD3的情况下,则设置晶体管N3的源极电压为二分之一的VDD3左右,本实施例则取为0.55V。
使用上述过渡器件兼做电流器件及隔断器件的好处是,若功能模块等效电路为正常通路,则该器件能够产生正常电流值供仿真(寄生电阻抽取后的网表仍然需要重写过渡器件的大小,因为版图中原来的管子大小并非仿真需要的);若功能模块等效电路的等效电阻存在高阻状态,等效电路会被视为断路,则上述晶体管器件能够自动降压至上述钳位电压,以保证该功能模块的电流端口不会对其他功能模块的仿真结果产生巨大偏差。
在方案涉及对芯片对地金属层提取功能模块等效电阻及过渡器件以测试时,也即需要获取对地的网络电阻特性矩阵,此时需要用P管。而本实施例的上述原理及设置方式对于P型场效应晶体管也是类似的,具体如图13所示,在基于对地金属层(对地电源电阻网络)的情况下,使用晶体管P1~P4作为隔断器件/过渡器件,其在饱和区工作,理想状态下可近似认为是电流源,而若功能模块等效电路的等效电阻存在高阻状态,则对应该功能模块的P管的源极能够自动升至钳位电压,以保证该功能模块的电流端口不会对其他功能模块的仿真结果产生巨大偏差。
在本实施例中,使用隔断器件对具有高阻情况的功能模块进行隔断,在功能模块因具备高阻而不能在电流端口产生正常电流值时,使连接电流端口的隔断器件(晶体管)自动使电流端口降压至钳位电压,以保证该电流端口不会对其他功能模块的仿真结果产生致命影响。
本实施例设置隔断器件的方式不限于克服高阻情况,在其他情况下也有利于芯片检测的安全性。
实施例九
本实施例提供了一种对芯片测试结果进行验证的方法,包括如下步骤:
先基于实施例一至八任一项检测方法或上述检测方法中技术特征的结合对所述芯片进行检测,基于通过验证的电阻特性矩阵输出所述检测结果;
再比较所述测试结果与检测结果是否匹配:
若是则所述芯片测试结果通过验证;
若否则调整所述外部测试工具测试时所设置的参数,所述参数包括对所述外部验证工具所需的所有输入文件和运行条件。其中最重要的是金属的方块电阻和孔的电阻文件一定要正确,版图和电路比较的技术文件也一定要正确。
在上述步骤中,所述测试结果基于外部测试工具对所述芯片的测试获取。
所述测试结果与检测结果都包括或专指上述实施例中的IRdrop参数,也即芯片连接外部电源的引脚至一个功能模块所述输入端的电压压降。在每个功能模块对应的IRdrop参数范畴上进行比较,若所述测试结果与检测结果相同或接近,则可认为所述测试结果与检测结果是匹配的,此时,则认可芯片测试结果的正确度。
结合实施例八,若检测芯片时发现存在具有高阻的功能模块,并采用实施例八的方案输出检测结果,在利用上述检测结果与基于所述商业工具的测试结果进行比较中,若发现大多数功能模块的电压降(IRdrop)是匹配的,而仅仅极少数的功能模块并非匹配,则并非相匹配的功能模块则可能是因为具备高阻,进而产生上述不匹配的问题,在上述情况下,可根据效率允许与否,选择忽略上述少数不匹配情况,或者,在效率允许情况下,重新更正与上述高阻相关的网表,再重新进行本实施例的验证过程。
上述实施例中,所述商业工具主要指具有电压降分析功能的测试工具,如厂商Cadence生产的工具Voltus,以及厂商Apache生产的工具Redhawk。
上述商业工具电压降的测试结果与检测结果的比较方式通常可参考如下过程:
在通常情况下,比较的电压降参数指的是电源电压降,具体是从芯片电源引脚到功能模块内部的管子的电源端或地端(包括基于电阻特性矩阵获得的电源引脚到功能块的电压降,也即实施例一所述检测结果,加上功能块电源端口到此功能块内部的管子的最大(最差)压降。,这个通常是通过普通仿真获得,如果特别大,也可以把功能块当成芯片的顶层,采用实施例5所述的方式递归获得)。
总结实施例一至九,其技术方案都可以归结为如下发明思路:
提取全芯片顶层电源或对地的金属连接线网络的寄生电阻,顶层功能模块的位置由过渡器件定位,用电流源替换过渡器件;通过输入特殊激励到这些电流源,然后仿真,来获得顶层电源或地的网络的特征电阻矩阵;将已知功能块的功耗换算得到的电流值,代入电阻电流矩阵式,就可以直接计算出顶层各个功能块电源或地的压降。如果功能块的功耗未知,可以把功能块当作顶层,然后采用顶层相同的处理方法,递归可得。当然,分析的底层所用的功耗电流值必须是SPICE仿真出来的结果。当然,如果功能块不大,电源或地的压降可以由带寄生电阻电容的功能块的后仿网表,由SPICE仿真,直接获取。无论何种方式,总的电源或地的压降是顶层的压降,加上所有功能块内部的压降的和。
上述技术方案是独立的,可以用于对其他方式(包括商业功率分析工具)运行出来的结果进行再验证;上述技术方案具有快速的特点,以更好地适用于大规模全芯片的仿真(若非快速,是无法对大规模全芯片进行有效仿真的);特别需要指出的是,上述技术方案还可以根据电阻特性矩阵的特性进行自我检测,甚至必要的调整。从而大大加强检测结果的正确性和可靠性。
还需要强调的是,本发明技术方案对于商业工具结果验证的有效性:
但是通常对一个检测结果的最好的快速QA(QualityAssurance),这里指对结果的校验或再验证)的方法,是用另一种独立的工具或方法进行验证。因为用同一种工具或方法进展再次验证时,非常有可能再次犯同一种错误,从而不能达到QA的目的。
现有技术使用商业工具对全芯片或其他芯片进行检测。商业工具通常非常昂贵,若用户购买两种工具以实现芯片检测及检测结果的校验,此时第二种工具的目的仅仅是QA,则成本很高。本发明技术方案不需要购买额外的商业工具,其可独立进行全芯片/芯片电源压降的检测及验证(实现QA)。
基于本发明技术方案,可在全芯片/芯片检测过程中预检测中间结果,如果中间结果不正确,则先自行修正。这种自我修正的功能依赖于本发明技术方案中涉及的电阻特性矩阵的两个重要的性质,该矩阵自我检测可实现检测过程的可靠性,并可以用来校验其他工具的检测结果。
基于本发明技术方案还可以依赖于不断累积的数据库,如果对某个工艺节点的已经流片并测试的全芯片的电源压降都有个历史的数据,则更容易判定新的全芯片大概应该是在怎样的一个电压源压降范围。
本发明虽然已以较佳实施例公开如上,但其并不是用来限定本发明,任何本领域技术人员在不脱离本发明的精神和范围内,都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改,因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰,均属于本发明技术方案的保护范围。
Claims (31)
1.一种对芯片进行检测的方法,所述芯片具有若干功能模块,其结构包括衬底、器件层及金属层,所述芯片通过所述金属层连接第一外部电压,所述功能模块包括通过金属层连接所述第一外部电压的第一端口及连接所述第二外部电压的第二端口,其特征在于,包括:
提取所述功能模块的等效电阻及适于从所述芯片电阻中划分功能模块电阻的过渡器件,所述功能模块包括电流端口,所述电流端口连接至所述过渡器件;
建立所述功能模块的电阻特性矩阵,其中,第n个功能模块相对第m个功能模块第一端口的等效电阻在所述矩阵中的位置为第m行及第n列,n及m为不小于1的正整数;
在所述过渡器件的位置上设定所述功能模块的等效电流并进行仿真以获得所述功能模块第一端口上的加载电压;
基于每次仿真时所述功能模块的等效电流及所述加载电压求取所述功能模块的电阻特性矩阵;
验证所述功能模块的电阻特性矩阵;
验证通过时基于所述电阻特性矩阵输出检测结果。
2.如权利要求1所述对芯片进行检测的方法,其特征在于,所述第一外部电压为电源电压,所述第二外部电压为对地电压;所提取的功能模块的等效电阻为功能模块顶层电源网络的金属层之寄生电阻,所述第二端口兼做所述电流端口。
3.如权利要求1所述对芯片进行检测的方法,其特征在于,所述第一外部电压为对地电压,所述第二外部电压为电源电压;所提取的功能模块的等效电阻为功能模块对地网络的金属层之寄生电阻,所述第二端口兼做所述电流端口。
4.如权利要求1所述对芯片进行检测的方法,其特征在于,还包括:简化所述芯片,保留所述功能模块及连接所述第一外部电压与所述功能模块的金属层;
所述提取所述功能模块的等效电阻及过渡器件包括:基于简化后的芯片提取所述功能模块的等效电阻及过渡器件。
5.如权利要求4所述对芯片进行检测的方法,其特征在于,所述简化所述芯片包括:删除所述芯片的衬底及器件层。
6.如权利要求4所述对芯片进行检测的方法,其特征在于,所述简化所述芯片包括:删除所述芯片的衬底、器件层及至少一层金属层。
7.如权利要求6所述对芯片进行检测的方法,其特征在于,所删除的金属层包括填充金属层。
8.如权利要求1或4所述对芯片进行检测的方法,其特征在于,还包括:从芯片网表中提取所述功能模块的等效电阻及过渡器件。
9.如权利要求1所述对芯片进行检测的方法,其特征在于,所述过渡器件为第一场效应晶体管,所述第一场效应晶体管的一端连接至所述电流端口,另一端连接至所述第二外部电压,其驱动端连接至第一偏置电压。
10.如权利要求9所述对芯片进行检测的方法,其特征在于,所述在所述过渡器件的位置上设定所述功能模块的等效电流包括:
设置所述功能模块的第一场效应晶体管工作于饱和区以设定仿真时的等效电流。
11.如权利要求1所述对芯片进行检测的方法,其特征在于,所述在所述过渡器件的位置上设定所述功能模块的等效电流包括:
将所述过渡器件替换为功能模块的电流源;
设置所述电流源的电流值以设定仿真时的等效电流。
12.如权利要求11所述对芯片进行检测的方法,其特征在于,所述将所述过渡器件替换为功能模块的电流源包括:
将所述功能模块的过渡器件删除;
将所述功能模块的电流端口都短接至连接节点,并在所述连接节点与所述第二外部电压之间设置一个电流源。
13.如权利要求11所述对芯片进行检测的方法,其特征在于,所述将所述过渡器件替换为功能模块的电流源包括:
将所述功能模块的过渡器件删除;
将所述功能模块的至少一个电流端口连接至对应连接节点,并在所述连接节点与所述第二外部电压之间设置一个电流源。
14.如权利要求1所述对芯片进行检测的方法,其特征在于,所述功能模块的过渡器件具有若干个。
15.如权利要求1所述对芯片进行检测的方法,其特征在于,在所述过渡器件的位置上设定所述功能模块的等效电流并进行仿真以获得所述功能模块第一端口上的加载电压包括:
获取所述功能模块的数量,所述仿真的次数大于所述数量;
将相邻次仿真时所设定功能模块等效电流的差值记录为电流差列矩阵,将相邻次仿真时所获取功能模块加载电压的差值记录为电压差列矩阵,一个功能模块等效电流的差值在电流差列矩阵的所在列与该功能模块加载电压的差值在电压差列矩阵的所在列相同;
每次仿真所设定功能模块的等效电流使如下算式具有唯一解:电压差列列矩阵=电阻特性矩阵×电流差列矩阵。
16.如权利要求15所述对芯片进行检测的方法,其特征在于,依据如下步骤设定所述功能模块的等效电流,以使所述算式具有唯一解:
设定所述等效电流的赋值队列,所述赋值队列的成员个数K不少于所述仿真的次数;
依据所述赋值队列成员的先后顺序依次对所有等效电流赋值,并在一次仿真结束后对所述赋值队列成员重新排队,所述赋值队列重新排队以使所述等效电流在每次仿真时都获得不同的赋值。
17.如权利要求16所述对芯片进行检测的方法,其特征在于,所述在一次仿真结束后对所述赋值队列成员重新排队包括:
将第k个成员排队至所述赋值队列的第k+1个位置;
将第K个成员排队至所述赋值队列的第1个位置,k为小于K的正整数。
18.如权利要求16所述对芯片进行检测的方法,其特征在于,所述在一次仿真结束后对所述赋值队列成员重新排队包括:
将第k个成员排队至所述赋值队列的第k-1个位置;
将第1个成员排队至所述赋值队列的第K个位置,k为大于1且小于或等于K的正整数。
19.如权利要求1所述对芯片进行检测的方法,其特征在于,验证所述功能模块的电阻特性矩阵包括:
若所述电阻特性矩阵满足如下条件则其通过验证:
所述电阻特性矩阵对角线上元素所代表的电阻值为该元素所在行/所在列元素所代表电阻值的最大值;
所述电阻特性矩阵中第n行及第m列的元素所代表的电阻值与第m行及第n列的元素所代表的电阻值相同或接近。
20.如权利要求1所述对芯片进行检测的方法,其特征在于,所述检测结果包括芯片连接第一外部电压的引脚至一个功能模块第一端口的电压压降。
21.如权利要求20所述对芯片进行检测的方法,其特征在于,芯片连接所述第一外部电压的引脚至第m个功能模块所述第一端口的电压压降为所述电阻特性矩阵第m行第1至N列的元素所代表的电阻值分别与第1至N个功能模块中实际电流值乘积之和,N为芯片所有功能模块的个数,m为大于或等于1且小于或等于N的自然数。
22.如权利要求21所述对芯片进行检测的方法,其特征在于,所述功能模块中实际电流值基于外部测试所得。
23.如权利要求21所述对芯片进行检测的方法,其特征在于,所述功能模块中实际电流值是基于所述芯片测试所得到的,所述方法还包括:
对所述芯片进行测试以获取所述芯片各功能模块的实际电流值。
24.如权利要求1所述对芯片进行检测的方法,其特征在于,若所述电阻特性矩阵未能通过验证,该方法还包括:
若所述未通过验证的电阻特性矩阵中的元素所代表的电阻值大于电阻阈值,则判断对应功能模块存在高阻;
识别具有高阻的功能模块中过渡器件的位置;
将该位置上的器件替换为隔断器件,仿真时,所述隔断器件适于对高阻功能模块的电流端口提供钳位电压。
25.如权利要求24所述对芯片进行检测的方法,其特征在于,所述隔断器件为第二场效应晶体管,所述第二场效应晶体管的一端连接至所述电流端口,另一端连接至钳位电压,其驱动端连接至第二偏置电压。
26.如权利要求25所述对芯片进行检测的方法,其特征在于,所述钳位电压为对应功能模块所述加载电压的二分之一。
27.如权利要求25所述对芯片进行检测的方法,其特征在于,还包括:评估所述功能模块第一端口至电流端口的压降阈值,所述第二偏置电压为对应功能模块所述加载电压与该功能模块压降阈值的差值。
28.一种对芯片测试结果进行验证的方法,其特征在于,包括:
基于如权利要求1至27任一项所述的方法对所述芯片进行检测,基于通过验证的电阻特性矩阵输出所述检测结果;
比较所述测试结果与检测结果是否匹配,若是则所述芯片测试结果通过验证。
29.如权利要求28所述对芯片测试结果进行验证的方法,其特征在于,所述测试结果基于外部测试工具对所述芯片的测试获取。
30.如权利要求29所述对芯片测试结果进行验证的方法,其特征在于,还包括:
若否则调整所述外部测试工具测试时所设置的参数,所述参数包括对所述外部测试工具输入的依据该测试工具提取规则所用到的提取芯片金属层寄生电阻涉及的标准参量。
31.如权利要求28所述对芯片测试结果进行验证的方法,其特征在于,所述测试结果与检测结果都包括芯片连接第一外部电压的引脚至一个功能模块第一端口的电压压降;
所述比较所述测试结果与检测结果是否匹配包括:
在每个功能模块对应的所述电压压降的参数范畴上比较所述测试结果与检测结果是否相同或接近;
若比较结果为是则所述测试结果与检测结果是匹配的。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510011959.XA CN105823976B (zh) | 2015-01-09 | 2015-01-09 | 对芯片进行检测及对芯片测试结果进行验证的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510011959.XA CN105823976B (zh) | 2015-01-09 | 2015-01-09 | 对芯片进行检测及对芯片测试结果进行验证的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105823976A true CN105823976A (zh) | 2016-08-03 |
CN105823976B CN105823976B (zh) | 2018-10-16 |
Family
ID=56514265
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510011959.XA Active CN105823976B (zh) | 2015-01-09 | 2015-01-09 | 对芯片进行检测及对芯片测试结果进行验证的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105823976B (zh) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108897915A (zh) * | 2018-10-08 | 2018-11-27 | 全球能源互联网研究院有限公司 | 一种igbt芯片矩阵模型自动生成方法及系统 |
CN111488273A (zh) * | 2020-03-18 | 2020-08-04 | Oppo(重庆)智能科技有限公司 | 测试验证方法、测试验证装置、存储介质与电子设备 |
CN112444738A (zh) * | 2019-08-28 | 2021-03-05 | 合肥本源量子计算科技有限责任公司 | 一种超导量子芯片串扰残余验证方法 |
CN112767992A (zh) * | 2021-01-22 | 2021-05-07 | 上海华虹宏力半导体制造有限公司 | 寄生电容过载的检测方法 |
CN113049943A (zh) * | 2021-03-09 | 2021-06-29 | 普冉半导体(上海)股份有限公司 | 一种调整芯片参数的测试方法 |
CN113866607A (zh) * | 2021-09-29 | 2021-12-31 | 太原理工大学 | 基于Cadence高线性激光器阵列芯片的测试系统 |
CN114065693A (zh) * | 2021-12-17 | 2022-02-18 | 瑞安市和乐电子科技有限公司 | 超大规模集成电路结构布局的优化方法、系统和电子设备 |
CN114779057A (zh) * | 2022-06-21 | 2022-07-22 | 成都爱旗科技有限公司 | 一种输入门限电压自动验证系统、方法及电子设备 |
WO2023029440A1 (zh) * | 2021-09-02 | 2023-03-09 | 深圳市中兴微电子技术有限公司 | 电阻阻值获取电路、方法和装置 |
CN116879723A (zh) * | 2023-09-04 | 2023-10-13 | 上海灵动微电子股份有限公司 | 一种通用芯片测试板 |
CN112767992B (zh) * | 2021-01-22 | 2024-05-17 | 上海华虹宏力半导体制造有限公司 | 寄生电容过载的检测方法 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW302438B (en) * | 1995-12-12 | 1997-04-11 | Mitsubishi Denki Semiconductor | Semiconductor circuit design verifying apparatus |
CN1431704A (zh) * | 2003-02-28 | 2003-07-23 | 清华大学 | 基于等效电路的集成电路电源网络瞬态分析求解的方法 |
TW200403779A (en) * | 2002-08-27 | 2004-03-01 | Taiwan Semiconductor Mfg | Method for evaluating interconnect structure layout and the metal sheet resistance |
US20070082993A1 (en) * | 2005-06-10 | 2007-04-12 | Ramin Amin-Sanayei | Aqueous process for making a stable fluoropolymer dispersion |
CN101604343A (zh) * | 2008-12-24 | 2009-12-16 | 昆山锐芯微电子有限公司 | 在版图编辑器中显示电压降的方法 |
CN101738578A (zh) * | 2009-12-24 | 2010-06-16 | 成都市华为赛门铁克科技有限公司 | 集成电路能耗测量方法、装置及系统 |
CN102521468A (zh) * | 2011-12-30 | 2012-06-27 | 中国科学院微电子研究所 | 一种提取互连线寄生参数的方法和装置 |
CN103995943A (zh) * | 2014-06-09 | 2014-08-20 | 上海华力微电子有限公司 | 电路后仿真方法 |
-
2015
- 2015-01-09 CN CN201510011959.XA patent/CN105823976B/zh active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW302438B (en) * | 1995-12-12 | 1997-04-11 | Mitsubishi Denki Semiconductor | Semiconductor circuit design verifying apparatus |
TW200403779A (en) * | 2002-08-27 | 2004-03-01 | Taiwan Semiconductor Mfg | Method for evaluating interconnect structure layout and the metal sheet resistance |
CN1431704A (zh) * | 2003-02-28 | 2003-07-23 | 清华大学 | 基于等效电路的集成电路电源网络瞬态分析求解的方法 |
US20070082993A1 (en) * | 2005-06-10 | 2007-04-12 | Ramin Amin-Sanayei | Aqueous process for making a stable fluoropolymer dispersion |
CN101604343A (zh) * | 2008-12-24 | 2009-12-16 | 昆山锐芯微电子有限公司 | 在版图编辑器中显示电压降的方法 |
CN101738578A (zh) * | 2009-12-24 | 2010-06-16 | 成都市华为赛门铁克科技有限公司 | 集成电路能耗测量方法、装置及系统 |
CN102521468A (zh) * | 2011-12-30 | 2012-06-27 | 中国科学院微电子研究所 | 一种提取互连线寄生参数的方法和装置 |
CN103995943A (zh) * | 2014-06-09 | 2014-08-20 | 上海华力微电子有限公司 | 电路后仿真方法 |
Non-Patent Citations (1)
Title |
---|
竺红卫 等: "存储芯片层次化分割P/G网等效电阻求解算法", 《电路与系统学报》 * |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108897915A (zh) * | 2018-10-08 | 2018-11-27 | 全球能源互联网研究院有限公司 | 一种igbt芯片矩阵模型自动生成方法及系统 |
CN112444738A (zh) * | 2019-08-28 | 2021-03-05 | 合肥本源量子计算科技有限责任公司 | 一种超导量子芯片串扰残余验证方法 |
CN112444738B (zh) * | 2019-08-28 | 2022-03-18 | 合肥本源量子计算科技有限责任公司 | 一种超导量子芯片串扰残余验证方法 |
CN111488273A (zh) * | 2020-03-18 | 2020-08-04 | Oppo(重庆)智能科技有限公司 | 测试验证方法、测试验证装置、存储介质与电子设备 |
CN112767992A (zh) * | 2021-01-22 | 2021-05-07 | 上海华虹宏力半导体制造有限公司 | 寄生电容过载的检测方法 |
CN112767992B (zh) * | 2021-01-22 | 2024-05-17 | 上海华虹宏力半导体制造有限公司 | 寄生电容过载的检测方法 |
CN113049943A (zh) * | 2021-03-09 | 2021-06-29 | 普冉半导体(上海)股份有限公司 | 一种调整芯片参数的测试方法 |
WO2023029440A1 (zh) * | 2021-09-02 | 2023-03-09 | 深圳市中兴微电子技术有限公司 | 电阻阻值获取电路、方法和装置 |
CN113866607A (zh) * | 2021-09-29 | 2021-12-31 | 太原理工大学 | 基于Cadence高线性激光器阵列芯片的测试系统 |
CN114065693A (zh) * | 2021-12-17 | 2022-02-18 | 瑞安市和乐电子科技有限公司 | 超大规模集成电路结构布局的优化方法、系统和电子设备 |
CN114779057B (zh) * | 2022-06-21 | 2022-09-06 | 成都爱旗科技有限公司 | 一种输入门限电压自动验证系统、方法及电子设备 |
CN114779057A (zh) * | 2022-06-21 | 2022-07-22 | 成都爱旗科技有限公司 | 一种输入门限电压自动验证系统、方法及电子设备 |
CN116879723A (zh) * | 2023-09-04 | 2023-10-13 | 上海灵动微电子股份有限公司 | 一种通用芯片测试板 |
CN116879723B (zh) * | 2023-09-04 | 2023-11-21 | 上海灵动微电子股份有限公司 | 一种通用芯片测试板 |
Also Published As
Publication number | Publication date |
---|---|
CN105823976B (zh) | 2018-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105823976A (zh) | 对芯片进行检测及对芯片测试结果进行验证的方法 | |
KR102139425B1 (ko) | 회로 스텐실들을 이용한 회로 설계를 위한 추출된 레이아웃-의존 효과들의 재사용 | |
JP4312784B2 (ja) | Esd解析装置、esd解析プログラム、半導体装置の設計方法、半導体装置の製造方法 | |
CN103544333B (zh) | 半导体器件设计方法、系统和计算机程序产品 | |
CN104331546B (zh) | 一种航天器用数字定制集成电路后端版图设计评估方法 | |
JPH05167046A (ja) | ファクトリ・プログラムドデバイスの製造システム及び製造方法 | |
US9183332B2 (en) | Method for simulation of partial VLSI ASIC design | |
US8893066B2 (en) | Parasitic component library and method for efficient circuit design and simulation using the same | |
WO2005072163A2 (en) | Electrostatic discharge simulation | |
US20150331985A1 (en) | Area Optimized Driver Layout | |
CN105279345B (zh) | 一种航天器用数字软ip核评测方法 | |
CN105740487A (zh) | 基于工艺设计包的版图与原理图一致性验证方法 | |
US8762907B2 (en) | Hierarchical equivalence checking and efficient handling of equivalence checks when engineering change orders are in an unsharable register transfer level | |
US7340699B2 (en) | Analysis apparatus for semiconductor LSI circuit electrostatic discharge by calculating inter-pad voltage between pads | |
US10691867B2 (en) | Identifying root cause of layout versus schematic errors | |
JP2006190149A (ja) | 半導体集積回路の低消費電力設計方法 | |
CN102722605A (zh) | 电路的验证方法和半导体器件的模拟方法 | |
Kollu et al. | Unifying design data during verification: Implementing Logic-Driven Layout analysis and debug | |
CN109841532A (zh) | 制造半导体装置的方法 | |
Shetty | ASIC Design Flow And Methodology–An Overview | |
Zhang et al. | A fully automated large-scale addressable test chip design with high reliability | |
US6981238B1 (en) | Verification of integrated circuit designs using buffer control | |
JP4855283B2 (ja) | 半導体集積回路の設計装置 | |
Birrer et al. | Schematic-driven substrate noise coupling analysis in mixed-signal IC designs | |
Fang et al. | Implementation of Defect Oriented Testing and ICCQ testing for industrial mixed-signal IC |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |