CN116879723B - 一种通用芯片测试板 - Google Patents
一种通用芯片测试板 Download PDFInfo
- Publication number
- CN116879723B CN116879723B CN202311127774.6A CN202311127774A CN116879723B CN 116879723 B CN116879723 B CN 116879723B CN 202311127774 A CN202311127774 A CN 202311127774A CN 116879723 B CN116879723 B CN 116879723B
- Authority
- CN
- China
- Prior art keywords
- pins
- chip
- output pins
- tested
- column
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 65
- 239000011159 matrix material Substances 0.000 claims abstract description 26
- 238000004891 communication Methods 0.000 claims abstract description 11
- 239000013078 crystal Substances 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 8
- 239000003990 capacitor Substances 0.000 claims description 5
- 238000005259 measurement Methods 0.000 claims description 5
- 230000008878 coupling Effects 0.000 claims description 2
- 238000010168 coupling process Methods 0.000 claims description 2
- 238000005859 coupling reaction Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 8
- 230000009471 action Effects 0.000 description 5
- 238000003466 welding Methods 0.000 description 5
- 230000008859 change Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000013142 basic testing Methods 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本申请涉及芯片测试领域，公开了一种通用芯片测试板，仅用一块测试版就可以测试所有芯片，包括待测芯片核心板，与待测芯片连接，每一边设有多个核心板引脚。多个引脚配置模块，每个引脚配置模块均包括n行*m列电阻矩阵网络，n行电阻分别耦合到引脚配置模块的输入引脚，m列电阻分别耦合到引脚配置模块的第一和/或第二组输出引脚；引脚配置模块的输入引脚耦合到核心板引脚，第一和/或第二组输出引脚串联耦合到相邻的引脚配置模块的第一和/或第二组输出引脚，第一、第二组输出引脚输出相同的通信信号。测试母板，设有测试母板引脚，核心板每一边对应的多个引脚配置模块中的一个按序依次将第一或第二组输出引脚耦合到测试母板引脚。
Description
技术领域
本申请涉及芯片测试领域，具体涉及一种通用芯片测试板。
背景技术
日常芯片测试中，有一些测试工作内容是基于芯片最小系统或在芯片最小系统基础上做一些简单拓展来实施的。另外，电源、基础测试测量、复位、烧录等功能模块的线路都基本相同，引起芯片测试板不兼容的主要因素是芯片的封装和引脚定义不同。
当芯片引脚定义变更或芯片封装变更时，若要重新绘制测试板的线路和布线投板，则这个变更的准备工作包括重新画线路图、画PCB布线图、采购申请和下单、PCB投板生产、贴片焊接等，前后可能历时需要2个星期到1个月左右。同一封装的芯片测试座，可能由于实现线路中的引脚定义不同而不能重复利用，由于芯片测试座精密度较高，一般都比较昂贵，测试成本较高。
发明内容
本申请的目的在于提供一种通用芯片测试板，仅用一块测试版就可以测试所有芯片，极大地节省了由于芯片引脚定义变更或芯片封装变更而重新绘制芯片测试板所耗费的成本和时间。
本申请公开了一种通用芯片测试板，包括：
待测芯片核心板，被配置为与待测芯片连接，所述待测芯片核心板的每一边设有多个核心板引脚；
多个引脚配置模块，每个所述引脚配置模块均包括n行*m列电阻矩阵网络，所述n行电阻分别耦合到所述引脚配置模块的输入引脚，所述m列电阻分别耦合到所述引脚配置模块的第一组输出引脚和/或第二组输出引脚；所述引脚配置模块的输入引脚耦合到所述核心板引脚，所述第一组输出引脚和/或所述第二组输出引脚串联耦合到相邻的所述引脚配置模块的所述第一组输出引脚和/或第二组输出引脚，所述第一组输出引脚、所述第二组输出引脚被配置为输出相同的通信信号；以及，
测试母板，设有测试母板引脚，所述核心板每一边对应的多个所述引脚配置模块中的一个按序依次将所述第一组输出引脚或第二组输出引脚耦合到所述测试母板引脚。
在一个优选例中，还包括信号分配模块，所述第一组输出引脚或所述第二组输出引脚被配置为将所述通信信号输入至所述信号分配模块，所述信号分配模块被配置为将所述通信信号分配至所述测试母板上的电源模块、烧录模块、测试测量模块以及功能模块。
在一个优选例中，还包括晶振模块备用位，所述晶振模块备用位包括1行*n列接口，用于耦合到所述待测芯片核心板。
在一个优选例中，所述n行*m列电阻矩阵网络中设有x个0欧姆电阻，其中x≤m。
在一个优选例中，所述n行*m列电阻矩阵网络中的m列电阻对应的所述第一组输出引脚和/或第二组输出引脚中的第a列为地线；
所述待测芯片的需接地引脚列与所述第a列的交叉点耦合到所述0欧姆电阻。
在一个优选例中，所述n行*m列电阻矩阵网络中的m列电阻对应的所述第一组输出引脚和/或第二组输出引脚中的第b列为电源线；
所述待测芯片的电源引脚列与所述第b列的交叉点耦合到所述0欧姆电阻；
所述待测芯片的电源引脚列与所述第a列的交叉点耦合到电容。
在一个优选例中，所述引脚配置模块包括6行*12列电阻矩阵网络。
在一个优选例中，所述电阻矩阵网络对应的输入引脚包括12个引脚，所述电阻矩阵网络对应的第一组输出引脚和第二组输出引脚均包括12个引脚。
在一个优选例中，所述待测芯片封装引脚数在104个以下的，所述待测芯片核心板每边设有26个所述核心板引脚。
在一个优选例中，所述待测芯片封装引脚数大于104个并在160个以下的，所述待测芯片核心板每边设有40个所述核心板引脚。
本申请实施方式中，通过在引脚配置模块中设置电阻矩阵网络，从而可以对引脚的定义进行配置，将较大规模的电阻矩阵网络分割成了多个小型引脚配置模块，多个引脚配置模块的串并联即可实现规模的拓展，以满足不同封装的芯片定义引脚的需求，并且由于电阻矩阵网络中所有连接配置的节点都采用纯电阻性元件，因此对芯片引脚特性的影响极小，确保了测试的结果不受影响；
进一步地，通过采用本申请的实施方式中的测试板，对于市面上引脚数在144以下的所有封装的芯片，都可以只使用一套测试母板和与待测芯片对应封装的待测芯片核心板，通过较少数量的贴片零件即可完成硬件配置，减少了大量的重新画布线图的重复工作，通过焊接较少数量的贴片电阻电容零件即可完成硬件配置，用于配置的零件与所需的信号线路数量相当；
进一步地，所有测试线路都不预先指定具体的定义，而是在确定实际的测试芯片封装定义后，经由配置接口连接到指定的功能线路上。
本申请的说明书中记载了大量的技术特征，分布在各个技术方案中，如果要罗列出本申请所有可能的技术特征的组合（即技术方案）的话，会使得说明书过于冗长。为了避免这个问题，本申请上述发明内容中公开的各个技术特征、在下文各个实施方式和例子中公开的各技术特征、以及附图中公开的各个技术特征，都可以自由地互相组合，从而构成各种新的技术方案（这些技术方案均因视为在本说明书中已经记载），除非这种技术特征的组合在技术上是不可行的。例如，在一个例子中公开了特征A+B+C，在另一个例子中公开了特征A+B+D+E，而特征C和D是起到相同作用的等同技术手段，技术上只要择一使用即可，不可能同时采用，特征E技术上可以与特征C相组合，则，A+B+C+D的方案因技术不可行而应当不被视为已经记载，而A+B+C+E的方案应当视为已经被记载。
附图说明
图1是根据本申请的一个实施方式的电路结构示意图；
图2是根据本申请的一个实施方式的电路结构示意图；
图3是根据本申请的一个实施方式的电路板示意图；
图4是根据本申请的一个实施方式的电路结构示意图；
图5是根据本申请的一个实施方式的电路结构示意图。
具体实施方式
在以下的叙述中，为了使读者更好地理解本申请而提出了许多技术细节。但是，本领域的普通技术人员可以理解，即使没有这些技术细节和基于以下各实施方式的种种变化和修改，也可以实现本申请所要求保护的技术方案。
为使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请的实施方式作进一步地详细描述。
本申请涉及一种通用芯片测试板，其电路结构图如图1所示，该通用芯片测试板包括待测芯片核心板、多个引脚配置模块以及测试母板。
待测芯片核心板被配置为与待测芯片连接，所述待测芯片核心板的每一边设有多个核心板引脚。
每个所述引脚配置模块均包括n行*m列电阻矩阵网络，如图2所示，所述n行电阻分别耦合到所述引脚配置模块的输入引脚，所述m列电阻分别耦合到所述引脚配置模块的第一组输出引脚和/或第二组输出引脚；所述引脚配置模块的输入引脚耦合到所述核心板引脚，所述第一组输出引脚和/或所述第二组输出引脚串联耦合到相邻的所述引脚配置模块的所述第一组输出引脚和/或第二组输出引脚，所述第一组输出引脚、所述第二组输出引脚被配置为输出相同的通信信号。
测试母板设有测试母板引脚，所述核心板每一边对应的多个所述引脚配置模块中的一个按序依次将所述第一组输出引脚或第二组输出引脚耦合到所述测试母板引脚。
在一个可选的实施例中，还包括信号分配模块，所述第一组输出引脚或所述第二组输出引脚被配置为将所述通信信号输入至所述信号分配模块，所述信号分配模块被配置为将所述通信信号分配至所述测试母板上的电源模块、烧录模块、测试测量模块以及功能模块。
在一个可选的实施例中，还包括晶振模块备用位，所述晶振模块备用位包括1行*n列接口，用于耦合到所述待测芯片核心板。
在一个可选的实施例中，n行*m列电阻矩阵网络中设有x个0欧姆电阻，其中x≤m。
在一个可选的实施例中，n行*m列电阻矩阵网络中的m列电阻对应的所述第一组输出引脚和/或第二组输出引脚中的第a列为地线。所述待测芯片的需接地引脚列与所述第a列的交叉点耦合到所述0欧姆电阻。
在一个可选的实施例中，n行*m列电阻矩阵网络中的m列电阻对应的所述第一组输出引脚和/或第二组输出引脚中的第b列为电源线。所述待测芯片的电源引脚列与所述第b列的交叉点耦合到所述0欧姆电阻。所述待测芯片的电源引脚列与所述第a列的交叉点耦合到电容。
在一个可选的实施例中，引脚配置模块包括6行*12列电阻矩阵网络。
在一个可选的实施例中，电阻矩阵网络对应的输入引脚包括12个引脚，所述电阻矩阵网络对应的第一组输出引脚和第二组输出引脚均包括12个引脚。
在一个可选的实施例中，待测芯片封装引脚数在104个以下的，所述待测芯片核心板每边设有26个所述核心板引脚。
在一个可选的实施例中，待测芯片封装引脚数大于104个并在160个以下的，所述待测芯片核心板每边设有40个所述核心板引脚。
为了能够更好地理解本申请的技术方案，下面结合一个具体的例子来进行说明，该例子中罗列的细节主要是为了便于理解，不作为对本申请的保护范围的限制。
以每个引脚配置模块有12个引脚，待测芯片封装有144个引脚为例：
如图1所示，待测芯片核心板与待测芯片连接，待测芯片核心板的每一边均通过引脚配置模块的输入引脚与3个引脚配置模块耦合，分为A、B、C、D四组引脚配置模块，待测芯片核心板共与12个引脚配置模块耦合。引脚配置模块中具有6*12个电阻组成的电阻矩阵网络（如图3所示）、12个第一组输出引脚Outside1、12个第二组输出引脚Outside2以及12个输入引脚Inside。第一组输出引脚和第二组输出引脚相同，用于串联拓展，输出12个信号线路或测试线路SIGNAL A-1至SIGNAL A-M（B、C、D组类似）。输入引脚连接到待测芯片核心板的引脚接口，A side1-12，A side13-24，A side25-36一般按照待测芯片的引脚序号连接（B、C、D组类似），允许引脚定义是无序的、任意的。
引脚配置模块可以根据实际需要，实现如下功能：
通过焊接x个0欧姆电阻（x≤12），实现从n个引脚中选出x个，按所需顺序配置到对应的信号线路上，需要更换线路时重新焊接电阻即可；
将12个信号线路中的第a行定义为“地线(GND)”；将芯片引脚中需要接地的引脚列与a行交叉点焊接0欧姆电阻，即完成了芯片接地引脚的配置。
将12个信号线路中的第a行定义为“地线(GND)”、第b行定义为“电源（VCC）”；将芯片引脚中的电源引脚列与第b行交叉点焊接0欧姆电阻，与第a行交叉点焊接所需的电容，即完成了芯片电源引脚的配置。
待测芯片核心板的每一边对应的3个引脚配置模块之间各自串联连接，即引脚配置模块A-3的第一组输出引脚耦合到相邻的引脚配置模块A-2的第二组输出引脚，引脚配置模块A-2的第一组输出引脚耦合到相邻的引脚配置模块A-1的第二组输出引脚，反之亦可。类似地，B、C、D组各组的引脚配置模块间以相同的方式耦合。
待测芯片核心板每一边对应的多个引脚配置模块中的一个按序依次将所述第一组输出引脚或第二组输出引脚耦合到信号分配模块，即引脚配置模块A-1、B-1、C-1和D-1的引脚按次序耦合到如图3所示的信号分配模块，从SIGNAL A-1至SIGNAL A-M，每组从36个引脚中按所需顺序引出12路信号线路（B、C、D组类似），总共144个引脚中按所需顺序引出36路信号线路至信号分配模块，再根据实际配置需求，将引脚中的通信信号通过各引脚（如图中所示的VCC、GND、SWDCLK等）分配至测试母板上的电源模块、烧录模块、测试测量模块或者其他功能模块等等。
针对晶振的高频信号特点，可选的，本申请涉及的通用芯片测试板还可以专门预留两个规模为1*n的晶振模块备用位，耦合到待测芯片核心板的接口，以满足大部分用到晶振的场景。
对于引脚数不超过48个的待测芯片封装，那么只需要用到每组引脚配置模块的第一个模块，即A-1，B-1，C-1和D-1。对于引脚数超过48个但不超过144个的待测芯片封装，那么只需要用到每组引脚配置模块的前两个模块，即A-1，B-1，C-1，D-1和A-2，B-2，C-2，D-2。对于引脚数超过144个的待测芯片封装，也可以通过行方向或列方向的串联/并联，如图5所示，引脚配置模块A-1至A-6通过串联以及并联，实现配置更多引脚和更多信号线路。至此，不同封装芯片或者“同封装不同引脚定义”的芯片可在测试母板上进行引脚配置，并进行信号线路分配，即可实现待测芯片与测试模块、功能模块的连接，从而完成对待测芯片的配置。
需要说明的是，在本专利的申请文件中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。本专利的申请文件中，如果提到根据某要素执行某行为，则是指至少根据该要素执行该行为的意思，其中包括了两种情况：仅根据该要素执行该行为、和根据该要素和其它要素执行该行为。多个、多次、多种等表达包括2个、2次、2种以及2个以上、2次以上、2种以上。
在本申请提及的所有文献都被认为是整体性地包括在本申请的公开内容中，以便在必要时可以作为修改的依据。此外应理解，在阅读了本申请的上述公开内容之后，本领域技术人员可以对本申请作各种改动或修改，这些等价形式同样落于本申请所要求保护的范围。
Claims (9)
1.一种通用芯片测试板，其特征在于，包括：
待测芯片核心板，被配置为与待测芯片连接，所述待测芯片核心板的每一边设有多个核心板引脚；
多个引脚配置模块，每个所述引脚配置模块均包括n行*m列电阻矩阵网络，n行电阻分别耦合到所述引脚配置模块的输入引脚，m列电阻分别耦合到所述引脚配置模块的第一组输出引脚和/或第二组输出引脚,所述n行*m列电阻矩阵网络中设有x个0欧姆电阻，其中x≤m；所述引脚配置模块的输入引脚耦合到所述核心板引脚，所述第一组输出引脚和/或所述第二组输出引脚串联耦合到相邻的所述引脚配置模块的所述第一组输出引脚和/或第二组输出引脚，所述第一组输出引脚、所述第二组输出引脚被配置为输出相同的通信信号；以及，
测试母板，设有测试母板引脚，所述核心板每一边对应的多个所述引脚配置模块中的一个按序依次将所述第一组输出引脚或第二组输出引脚耦合到所述测试母板引脚。
2.如权利要求1所述的通用芯片测试板，其特征在于，还包括信号分配模块，所述第一组输出引脚或所述第二组输出引脚被配置为将所述通信信号输入至所述信号分配模块，所述信号分配模块被配置为将所述通信信号分配至所述测试母板上的电源模块、烧录模块、测试测量模块以及功能模块。
3.如权利要求1所述的通用芯片测试板，其特征在于，还包括晶振模块备用位，所述晶振模块备用位包括1行*n列接口，用于耦合到所述待测芯片核心板。
4.如权利要求3所述的通用芯片测试板，其特征在于，所述n行*m列电阻矩阵网络中的m列电阻对应的所述第一组输出引脚和/或第二组输出引脚中的第a列为地线；
所述待测芯片的需接地引脚列与所述第a列的交叉点耦合到所述0欧姆电阻。
5.如权利要求4所述的通用芯片测试板，其特征在于，所述n行*m列电阻矩阵网络中的m列电阻对应的所述第一组输出引脚和/或第二组输出引脚中的第b列为电源线；
所述待测芯片的电源引脚列与所述第b列的交叉点耦合到所述0欧姆电阻；
所述待测芯片的电源引脚列与所述第a列的交叉点耦合到电容。
6.如权利要求1所述的通用芯片测试板，其特征在于，所述引脚配置模块包括6行*12列电阻矩阵网络。
7.如权利要求6所述的通用芯片测试板，其特征在于，所述电阻矩阵网络对应的输入引脚包括12个引脚，所述电阻矩阵网络对应的第一组输出引脚和第二组输出引脚均包括12个引脚。
8.如权利要求1所述的通用芯片测试板，其特征在于，所述待测芯片封装引脚数在104个以下的，所述待测芯片核心板每边设有26个所述核心板引脚。
9.如权利要求1所述的通用芯片测试板，其特征在于，所述待测芯片封装引脚数大于104个并在160个以下的，所述待测芯片核心板每边设有40个所述核心板引脚。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311127774.6A CN116879723B (zh) | 2023-09-04 | 2023-09-04 | 一种通用芯片测试板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311127774.6A CN116879723B (zh) | 2023-09-04 | 2023-09-04 | 一种通用芯片测试板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116879723A CN116879723A (zh) | 2023-10-13 |
| CN116879723B true CN116879723B (zh) | 2023-11-21 |
Family
ID=88260835
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311127774.6A Active CN116879723B (zh) | 2023-09-04 | 2023-09-04 | 一种通用芯片测试板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116879723B (zh) |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101149419A (zh) * | 2007-11-13 | 2008-03-26 | 北京邮电大学 | 一种用于带有表贴芯片电路的验证调试系统 |
| CN104502830A (zh) * | 2014-12-18 | 2015-04-08 | 重庆智锐德科技有限公司 | 一种芯片测试装置 |
| CN105823976A (zh) * | 2015-01-09 | 2016-08-03 | 中芯国际集成电路制造(上海)有限公司 | 对芯片进行检测及对芯片测试结果进行验证的方法 |
| WO2020048381A1 (en) * | 2018-09-03 | 2020-03-12 | Changxin Memory Technologies, Inc. | Chip test device and method |
| CN111398796A (zh) * | 2020-05-19 | 2020-07-10 | 上海灵动微电子股份有限公司 | 一种adc性能测试电路、芯片和设备 |
| CN216209684U (zh) * | 2021-10-26 | 2022-04-05 | 珠海泰芯半导体有限公司 | Mcu测试装置和电子设备 |
| CN217689081U (zh) * | 2022-06-01 | 2022-10-28 | 恒玄科技(北京)有限公司 | 一种芯片测试装置 |
| CN116256615A (zh) * | 2023-01-29 | 2023-06-13 | 苏州浪潮智能科技有限公司 | 芯片检测方法和设备、存储介质及电子装置 |
| CN116263480A (zh) * | 2021-12-15 | 2023-06-16 | 圣邦微电子（北京）股份有限公司 | 一种芯片测试中可变电阻的实现方法 |
| CN219285330U (zh) * | 2022-12-09 | 2023-06-30 | 杭州旗捷科技有限公司 | 一种芯片测试设备 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6707312B2 (en) * | 2001-11-19 | 2004-03-16 | Micron Technology, Inc. | Pseudo variable resistor for tester platform |
-
2023
- 2023-09-04 CN CN202311127774.6A patent/CN116879723B/zh active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101149419A (zh) * | 2007-11-13 | 2008-03-26 | 北京邮电大学 | 一种用于带有表贴芯片电路的验证调试系统 |
| CN104502830A (zh) * | 2014-12-18 | 2015-04-08 | 重庆智锐德科技有限公司 | 一种芯片测试装置 |
| CN105823976A (zh) * | 2015-01-09 | 2016-08-03 | 中芯国际集成电路制造(上海)有限公司 | 对芯片进行检测及对芯片测试结果进行验证的方法 |
| WO2020048381A1 (en) * | 2018-09-03 | 2020-03-12 | Changxin Memory Technologies, Inc. | Chip test device and method |
| CN111398796A (zh) * | 2020-05-19 | 2020-07-10 | 上海灵动微电子股份有限公司 | 一种adc性能测试电路、芯片和设备 |
| CN216209684U (zh) * | 2021-10-26 | 2022-04-05 | 珠海泰芯半导体有限公司 | Mcu测试装置和电子设备 |
| CN116263480A (zh) * | 2021-12-15 | 2023-06-16 | 圣邦微电子（北京）股份有限公司 | 一种芯片测试中可变电阻的实现方法 |
| CN217689081U (zh) * | 2022-06-01 | 2022-10-28 | 恒玄科技(北京)有限公司 | 一种芯片测试装置 |
| CN219285330U (zh) * | 2022-12-09 | 2023-06-30 | 杭州旗捷科技有限公司 | 一种芯片测试设备 |
| CN116256615A (zh) * | 2023-01-29 | 2023-06-13 | 苏州浪潮智能科技有限公司 | 芯片检测方法和设备、存储介质及电子装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116879723A (zh) | 2023-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0008380B1 (en) | Electronic circuit assembly for testing module interconnections | |
| CN106252325B (zh) | 用于多芯片封装件中管芯间互连的混合冗余方案 | |
| CN110675903B (zh) | 包括绕过物理层的硅通孔(tsv)的可配置随机存取存储器(ram)阵列 | |
| CN113128148B (zh) | 基于延时链的触发信号同步系统、方法及半导体测试设备 | |
| WO2010123841A3 (en) | Apparatus for testing multiple conductor wiring and terminations for electronic systems | |
| CN101865977A (zh) | 基于查找表结构的fpga可编程逻辑单元的遍历测试方法 | |
| CN104205640B (zh) | 可再构成的半导体装置 | |
| JPH0743674B2 (ja) | 部分良好なメモリ・モジユールを用いたメモリ・ユニツト及びその形成方法 | |
| CN101464494B (zh) | 一种现场可编程门阵列器件中使用的互连线测试电路 | |
| JPH08240615A (ja) | 多重化電子試験プローブ | |
| CN103366055A (zh) | 一种可寻址测试芯片版图的生成方法 | |
| CN116151161A (zh) | 一种基于脚本语言实现的引脚复用电路自动生成方法 | |
| CN102402474B (zh) | 可编程逻辑器件原型验证装置 | |
| CN116879723B (zh) | 一种通用芯片测试板 | |
| CN101484863B (zh) | 可配置电压调节器 | |
| CN102176440A (zh) | 一种放置在划片槽内的改进型可寻址测试芯片及制作方法 | |
| US7830205B2 (en) | Fuse circuit for use in a semiconductor integrated apparatus | |
| CN109725250B (zh) | 一种片上系统芯片模拟电路的测试系统及测试方法 | |
| US20210383885A1 (en) | Memory device and method for using shared latch elements thereof | |
| TWI631355B (zh) | 用於元件集合的高效測試的通信及控制拓撲結構 | |
| CN101290640B (zh) | 集成电路设计的验证方法及装置 | |
| CN108459876A (zh) | 用于缩减面积的控制寄存器电路的方法与装置 | |
| US6222211B1 (en) | Memory package method and apparatus | |
| US20070007994A1 (en) | Interface circuit with a terminator and an integrated circuit and an electronic equipment having the same | |
| US6078965A (en) | Transmission line system for printed circuits |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |