CN102521468A - 一种提取互连线寄生参数的方法和装置 - Google Patents
一种提取互连线寄生参数的方法和装置 Download PDFInfo
- Publication number
- CN102521468A CN102521468A CN201110456859XA CN201110456859A CN102521468A CN 102521468 A CN102521468 A CN 102521468A CN 201110456859X A CN201110456859X A CN 201110456859XA CN 201110456859 A CN201110456859 A CN 201110456859A CN 102521468 A CN102521468 A CN 102521468A
- Authority
- CN
- China
- Prior art keywords
- interconnection line
- grid
- integrated circuit
- circuit diagram
- parasitic parameter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供了一种提取互连线寄生参数的方法,该方法在寄生参数提取过程中对集成电路版图进行网格划分后,获得版图每个网格的互连线厚度,再利用获得的互连线厚度提取版图网格的互连线寄生参数,获得考虑了厚度差异的寄生参数提取结果。相应地,本发明还提供一种提取互连线寄生参数的装置。本发明的方法考虑了CMP工艺可能带来的互连线厚度差异,在寄生参数提取过程中采用了更加准确的互连线几何信息,能够获得更加准确的寄生参数。
Description
技术领域
本发明涉及集成电路制造和电子设计自动化领域,具体涉及一种互连线寄生参数提取的方法。
背景技术
在集成电路(Integrated Circuit,IC)的制造过程中,金属、电介质和其他材料被采用如物理气相沉积、化学气相沉积在内的各种方法制作在硅片的表面,形成包括电子元件和元件之间的金属互连线的金属结构层,每一层金属结构层之间又用多个金属填充的通孔相连,使得电路具有很高的复杂性和电路密度。集成电路性能的一个重要指标是路径延时,即从一个输入到一个输出所需要的时间,集成电路的路径延时包括器件延时以及器件之间的互连线延时。随着工艺节点的减小以及器件数量的增加,互连线的延时在总延时中所占比例越来越大。互连线的延时主要决定于互连线的寄生参数,如电阻、电容、电感等,互连线的寄生参数由互连线的材料、几何信息如宽度长度高度等以及互连线间参数如距离、正对长度等决定。互连线的寄生参数通常在布线过程后利用寄生参数提取工具对集成电路进行提取。
将集成电路版图和集成电路互连线沉积工艺参数输入互连线寄生参数提取工具对互连线寄生参数进行提取。通常提取互连线寄生参数时认为集成电路版图中的互连线具有一致的厚度,不考虑不同厚度对互连线寄生参数提取结果的影响。
但是,在每一层金属结构的制造中,为了保证金属层表面的平整度,通常使用化学机械抛光(Chemical Mechanical Polishing,CMP)工艺,借助抛光液的化学腐蚀作用以及超微粒子的研磨作用来平坦化金属和介质层。当集成电路工艺节点降低到90nm以下,尤其到65nm和45nm以下时,CMP过程之后的金属层厚度对底层金属形貌的依赖问题凸显出来,由于底层金属形貌不同而产生的金属层厚度变化可大于30%。同时CMP工艺还带来金属和介质层表面形貌变化的问题,形成金属碟形和介质层侵蚀,这些问题也与集成电路版图中金属互连线宽和线间距有关。因此,CMP过程中的版图不同位置的互连线具有不同的厚度,互连线的厚度依赖于线宽、线间距等版图信息。互连线的厚度的不同会导致采用互连线寄生参数提取工具提取结果的不准确。
发明内容
本发明考虑CMP工艺过程中互连线的厚度依赖于线宽、线间距等版图信息,采用更准确的互连线几何信息使提取的互连线寄生参数更准确。
为了达到上述目的,本发明提供一种提取互连线寄生参数的方法,包括步骤:
提供待提取集成电路版图;
划分所述待提取集成电路版图为网格;
提取划分为网格的所述集成电路版图的每个网格的互连线等效厚度;
利用所述每个网格的互连线等效厚度提取所述集成电路版图网格的互连线寄生参数。
相应地,本发明还提供一种提取互连线寄生测试的装置,包括:
版图提供单元,用于提供待提取集成电路版图;
互连线厚度提取单元,用于提取经过化学机械抛光工艺后所述集成电路版图中不同区域的互连线厚度;
寄生参数提取单元,用于根据所述不同区域的互连线厚度提取所述集成电路版图不同区域的互连线寄生参数。
与现有技术相比,本发明具有下列优点:
本发明的提取互连线寄生参数的方法中,将待提取集成电路版图划分为网格后,首先提取划分为网格的集成电路版图的每个网格的互连线厚度,再利用所述每个网格的互连线厚度提取集成电路版图网格的互连线寄生参数。本发明的方法考虑了后续的CMP工艺可能带来的互连线厚度差异,在寄生参数提取过程中采用了更加准确的互连线几何信息,从而获得更加准确的寄生参数。采用本发明的方法提取的互连线寄生参数计算出的电路延时更接近实际工艺后的情况,能够避免由于CMP工艺可能带来的互连线的厚度差异导致的集成电路性能错误估计。另外,本发明的方法为集成电路的可制造性设计提出改进意见,使得制造出的集成电路性能和设计所期望得到的性能更为一致。
附图说明
图1为本发明提取互连线寄生参数方法的流程图;
图2为本对集成电路版图进行网格划分示意图;
图3为CMP模拟工具获取的集成电路版图网格的互连线厚度示意图;
图4为本发明提取互连线寄生参数制作的示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述。显然,所描述的实施例仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
其次,本发明结合示意图进行详细描述,在详述本发明实施例时,为便于说明,所述示意图只是示例,其在此不应限制本发明保护的范围。
正如背景技术所述,通常将集成电路版图和集成电路互连线沉积工艺参数输入互连线寄生参数提取工具对互连线寄生参数进行提取时,认为集成电路版图中的互连线具有一致的厚度,不考虑不同厚度对互连线寄生参数提取结果的影响。实际中,当集成电路工艺节点降低到90nm以下,尤其到65nm和45nm以下时,CMP过程之后的金属层厚度对底层金属形貌的依赖问题不可忽略,由于底层金属形貌不同而产生的金属层厚度变化可大于30%,互连线的厚度差异对互连线寄生参数提取结果准确性的影响不可忽略。
为了改善互连线寄生参数提取工具提取互连线寄生参数的准确性,本发明提出一种提取互连线寄生参数的方法,该方法的技术方案是在寄生参数提取过程中对集成电路版图进行网格划分后,模拟获得版图每个网格的互连线厚度,再利用模拟得到的互连线厚度提取的版图网格的互连线寄生参数,获得考虑了厚度差异的寄生参数提取结果。本发明的方法考虑了后续的CMP工艺可能带来的金属蝶形或介质侵蚀等带来的互连相厚度差异,在互连线寄生参数提取过程中采用了更加准确的互连线几何参数,从而获得更加准确的互连线寄生参数。
本发明的提取互连线寄生参数方法的具体流程见图1,包括步骤:
步骤S1,提供待提取集成电路版图。
待提取集成电路版图可以包括一个或多个金属层。待提取集成电路版图可以为以电子设计自动化文件格式提供的版图,特别是以GDS格式提供的版图。
步骤S2,划分所述待提取集成电路版图为网格。
为了实现本发明的提取方法,需要将待提取集成电路版图进行版图网格划分,网格可以按照一定的规则进行划分,每个网格中包括部分版图。
步骤S3,提取划分为网格的所述集成电路版图的每个所述网格的互连线厚度。
为了准确提取互连线的寄生参数,需要获得准确的互连线厚度。提取网格的互连线厚度,是为了考虑CMP工艺可能出现金属碟形和介质层侵蚀对集成电路版图中金属互连线宽和线间距的影响,能够获得更准确的互连线厚度。具体过程如下:
首先,获取集成电路版图的每个网格内互连线的等效线宽和等效间距,其中,
等效线宽可以采用加权平均的方法计算
其中Weff为等效线宽,Wi为网格中包含的某一互连线线宽,Ai为线宽为Wi的互连线在网格的互连线面积中所占据的面积比例。
等效间距可以采用下式计算如下:
其中,Seff为等效线间距,ρ为网格中互连线面积占据总面积的比例。
其次,根据集成电路版图的化学机械抛光工艺参数及网格内互连线的等效线宽和等效间距获取所述网格的金属碟形量和介质侵蚀量;
集成电路版图的化学机械抛光工艺参数包括化学机械抛光过程处理时间,互连线金属去除率,介质层去除率等。
金属碟形量DM可以采用如下计算式计算:
DM=Dss(1-e-t/τ)
介质侵蚀量EOX可以采用如下计算式计算:
EOX=Y1t+Y2Dss(e-t/τ-1)
其中,
dmax=A×(Weff)α×(Seff)β
其中,t为CMP过程处理时间,rM为互连线金属去除率,rox为介质层去除率,dmax为互连线金属最大碟形量,A,α,β为拟合参数。
最后,提取网格的互连线厚度,网格的互连线厚度等于沉积厚度减去金属碟形量再减去介质侵蚀量。其中,沉积厚度为集成电路版图制造时互连线的目标设计厚度。
上述提取网格互连线厚度的方法考虑了集成电路版图中电路图形以及底层金属形貌对金属互连线厚度的影响,同时也考虑了可能出现金属碟形和介质层侵蚀对集成电路版图中金属互连线厚度的影响,能够获得更准确的互连线几何参数。为了提高提取网格的互连线的速度和精度,申请人根据上述提取网格的互连线厚度的方法自行开发了CMP模拟工具,将划分为网格的集成电路版图输入自行开发的CMP模拟工具,经过运算即可提取出网格的互连线厚度。
步骤S4,利用所述每个网格的互连线厚度提取所述集成电路版图网格的互连线寄生参数。
互连线的寄生参数由互连线的材料、几何信息如宽度长度高度等以及互连线间参数如距离、正对长度等决定,通常在布线过程后利用寄生参数提取工具对集成电路进行提取。
互连线寄生参数提取工具可以是商用软件或者自行开发的寄生参数提取工具,输入集成电路版图和互连线沉积工艺参数即可提取版图的互连线寄生参数,互连线寄生参数包括电阻、电容、电感等参数。
下面以提取互连线的寄生电阻为例,结合附图详细介绍本发明的互连线寄生参数提取过程:
参见图2,首先,将以GDS格式提供的待提取集成电路版图划分为网格,等分为m×n个边长为a的正方形Sij(1<=i<=m,1<=j<=n),本实例中采用等分方式将集成电路版图划分为正方形,实际可以采用任意划分方式,或者不进行划分。具体的,本实施例的版图划分为8×8个正方形,每个网格中包括部分待提取集成电路版图。
然后,利用自行开发的CMP模拟工具获取每个所述网格的互连线厚度,正方形网格Sij的厚度记为Tij(1<=i<=8,1<=j<=8)。
如果不考虑后续的CMP工艺可能带来的集成电路版图中互连线的厚度差异,本实施例中的互连线的厚度统一为将划分为网格的集成电路版图、集成电路互连线沉积工艺参数和化学机械抛光工艺参数输入CMP模拟工具,经过CMP模拟工具运算处理后提取出每个网格的互连线厚度Tij,正方形网格的厚度标在正方形内,单位为其中,正方形S22的厚度T22为正方形S22的厚度T66为CMP模拟工具提取获取的正方形网格中互连线厚度结果可以反映出每个正方形网格的互连线厚度差异比较大,需要考虑CMP工艺可能带来的互连线的厚度差异。
最后,将包括每个网格的互连线厚度的集成电路互连线沉积工艺参数、划分为网格的集成电路版图输入互连线寄生参数提取工具,提取网格的互连线寄生电阻。参见表1,互连线厚度H1为CMP模拟工具提取的正方形网格中互连线厚度,互连线厚度H2为不考虑CMP工艺可能带来影响的互连线厚度。
表1.寄生参数提取工具提取不同厚度网格的寄生电阻
从表1中可以看出,采用本发明的方法提取的互连线的寄生电阻值与传统方法提取的互连线的寄生电阻值存在差异。本发明的方法在寄生电阻提取过程中考虑了CMP工艺可能带来的互连线的厚度差异,采用了更加准确的互连线几何参数,获得更加准确的寄生电阻。
其它互连线的寄生参数,如电容、电感等的提取方法与电阻的提取方法相同。
采用本发明的方法提取的互连线寄生参数计算出的电路延时更接近实际工艺后的情况,避免了由于CMP工艺可能带来的互连线的厚度差异导致的集成电路性能错误估计。为集成电路版图的可制造性设计提出改进意见,保证产品良率。
相应地,本发明还提供一种提取互连线寄生参数的装置,参见图4,包括:
版图提供单元100,用于提供待提取集成电路版图;
互连线厚度提取单元200,用于提取经过CMP工艺后所述集成电路版图中不同区域的互连线厚度;
寄生参数提取单元300,用于根据所述不同区域的互连线厚度提取所述集成电路版图不同区域的互连线寄生参数。
以上所述,仅是本发明的较佳实施例而已,并非对本发明作任何形式上的限制。任何熟悉本领域的技术人员,在不脱离本发明技术方案范围情况下,都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰,或修改为等同变化的等效实施例。因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰,均仍属于本发明技术方案保护的范围。
Claims (10)
1.一种提取互连线寄生参数的方法,其特征在于,包括步骤:
提供待提取集成电路版图;
划分所述待提取集成电路版图为网格;
提取划分为网格的所述集成电路版图的每个网格的互连线厚度;
利用所述每个网格的互连线厚度提取所述集成电路版图网格的互连线寄生参数。
2.根据权利要求1所述的提取互连线寄生参数的方法,其特征在于,所述提取划分为网格的所述集成电路版图的每个网格的互连线厚度为:
获取集成电路版图的每个所述网格内互连线的等效线宽和等效间距;
根据所述集成电路版图的化学机械抛光工艺参数及所述网格内互连线的等效线宽和等效间距获取所述网格的金属碟形量和介质侵蚀量;
提取所述网格的互连线厚度,所述网格的互连线厚度为互连线的沉积厚度减去金属碟形量再减去介质侵蚀量。
3.根据权利要求2所述的提取互连线寄生参数的方法,其特征在于,所述获取集成电路版图的每个所述网格内互连线的等效线宽和等效间距为:
所述网格内互连线的等效线宽Weff按照下式获取:
其中,Wi为网格中包含的某一互连线线宽,Ai为线宽为Wi的互连线在网格的互连线面积中所占据的面积比例;
所述网格内互连线的等效间距Seff按照下式获取:
其中,ρ为网格中互连线面积占据总面积的比例。
4.根据权利要求3所述的提取互连线寄生参数的方法,其特征在于,所述化学机械抛光工艺参数包括化学机械抛光过程处理时间,互连线金属去除率,介质层去除率,所述根据所述集成电路版图的化学机械抛光工艺参数及所述网格内互连线的等效线宽和等效间距获取所述网格的金属碟形量和介质侵蚀量为:
所述网格的金属碟形量DM按照下式获取:
DM=Dss(1-et/τ)
所述网格的介质侵蚀量EOX按照下式获取:
EOX=Y1t+Y2Dss(e-t/τ-1)
其中,
dmax=A×(Weff)α×(Seff)β,
其中,rM为互连线金属去除率,rox为介质层去除率,dmax为最大碟形量,A,α,β为拟合参数。
5.根据权利要求1或2所述的提取互连线寄生参数的方法,其特征在于,所述利用所述每个网格的互连线厚度提取所述集成电路版图网格的互连线寄生参数为:
根据所述集成电路的互连线沉积工艺参数、划分为网格的所述集成电路版图和所述每个网格的互连线厚度利用寄生参数提取工具提取出所述集成电路版图网格的互连线寄生参数。
6.根据权利要求1或2所述的提取互连线寄生参数的方法,其特征在于,所述提取所述网格的互连线寄生参数步骤为提取所述网格的互连线寄生电阻、寄生电容或寄生电感。
7.根据权利要求1或2所述的提取互连线寄生参数的方法,其特征在于,所述提供待提取集成电路版图为提供包括一个或多个金属层的集成电路版图。
8.根据权利要求1或2所述的提取互连线寄生参数的方法,其特征在于,以GDS格式提供待提取集成电路版图。
9.根据权利要求1或2所述的提取互连线寄生参数的方法,其特征在于,划分所述待提取集成电路版图为正方形网格。
10.一种提取互连线寄生参数的装置,其特征在于,包括:
版图提供单元,用于提供待提取集成电路版图;
互连线厚度提取单元,用于提取经过化学机械抛光工艺后所述集成电路版图中不同区域的互连线厚度;
寄生参数提取单元,用于根据所述不同区域的互连线厚度提取所述集成电路版图不同区域的互连线寄生参数。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110456859.XA CN102521468B (zh) | 2011-12-30 | 2011-12-30 | 一种提取互连线寄生参数的方法和装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110456859.XA CN102521468B (zh) | 2011-12-30 | 2011-12-30 | 一种提取互连线寄生参数的方法和装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102521468A true CN102521468A (zh) | 2012-06-27 |
CN102521468B CN102521468B (zh) | 2014-02-19 |
Family
ID=46292381
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110456859.XA Active CN102521468B (zh) | 2011-12-30 | 2011-12-30 | 一种提取互连线寄生参数的方法和装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102521468B (zh) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103366071A (zh) * | 2013-08-01 | 2013-10-23 | 中国科学院微电子研究所 | 一种化学机械抛光模拟方法 |
CN103559368A (zh) * | 2013-11-18 | 2014-02-05 | 中国科学院微电子研究所 | 化学机械抛光模拟方法及其去除率计算方法 |
CN105095532A (zh) * | 2014-04-22 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 一种主节点版图中半节点cmp模型的运行方法 |
CN105823976A (zh) * | 2015-01-09 | 2016-08-03 | 中芯国际集成电路制造(上海)有限公司 | 对芯片进行检测及对芯片测试结果进行验证的方法 |
CN106815379A (zh) * | 2015-11-27 | 2017-06-09 | 中国科学院微电子研究所 | 一种提取寄生电容的方法及系统 |
CN106815380A (zh) * | 2015-11-27 | 2017-06-09 | 中国科学院微电子研究所 | 一种提取寄生电阻的方法及系统 |
CN109117546A (zh) * | 2018-08-08 | 2019-01-01 | 北方电子研究院安徽有限公司 | 一种显示互连线寄生电阻的方法 |
CN111624407A (zh) * | 2020-04-08 | 2020-09-04 | 南京航空航天大学 | 一种dc/dc变换器寄生参数提取方法 |
CN116306469A (zh) * | 2023-05-22 | 2023-06-23 | 深圳前海深蕾半导体有限公司 | 模拟版图的金属走线方法、装置、设备及存储介质 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1484294A (zh) * | 2002-09-20 | 2004-03-24 | 中国科学院微电子中心 | 消除深亚微米工艺中连线耦合电容造成的信号串扰的方法 |
US20070148794A1 (en) * | 2005-12-28 | 2007-06-28 | Dongbu Electronics Co., Ltd. | Method for designing a semiconductor device capable of reflecting a time delay effect for dummy metal fill |
JP2008083775A (ja) * | 2006-09-26 | 2008-04-10 | Renesas Technology Corp | 回路シミュレーション方法 |
CN101826123A (zh) * | 2010-01-29 | 2010-09-08 | 浙江大学 | 一种增加标准单元通孔提升芯片成品率的方法 |
CN102278936A (zh) * | 2011-03-30 | 2011-12-14 | 上海北京大学微电子研究院 | 金属互联线厚度和宽度的测试结构和测试方法 |
-
2011
- 2011-12-30 CN CN201110456859.XA patent/CN102521468B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1484294A (zh) * | 2002-09-20 | 2004-03-24 | 中国科学院微电子中心 | 消除深亚微米工艺中连线耦合电容造成的信号串扰的方法 |
US20070148794A1 (en) * | 2005-12-28 | 2007-06-28 | Dongbu Electronics Co., Ltd. | Method for designing a semiconductor device capable of reflecting a time delay effect for dummy metal fill |
JP2008083775A (ja) * | 2006-09-26 | 2008-04-10 | Renesas Technology Corp | 回路シミュレーション方法 |
CN101826123A (zh) * | 2010-01-29 | 2010-09-08 | 浙江大学 | 一种增加标准单元通孔提升芯片成品率的方法 |
CN102278936A (zh) * | 2011-03-30 | 2011-12-14 | 上海北京大学微电子研究院 | 金属互联线厚度和宽度的测试结构和测试方法 |
Non-Patent Citations (4)
Title |
---|
朱冬平,等.: "集成电路的互连线延迟分析", 《现代计算机(专业版)》, no. 3, 31 March 2008 (2008-03-31), pages 18 - 21 * |
李明原,等.: "一个新的MOS模拟单元电路版图的STACK生成方法", 《计算机辅助设计与图形学学报》, vol. 13, no. 3, 31 March 2001 (2001-03-31), pages 1 - 5 * |
詹阳,等.: "化学机械抛光过程优化研究", 《电子工业专用设备》, no. 4, 30 April 2009 (2009-04-30), pages 37 - 39 * |
阮文彪,等.: "Effects of pattern characteristics on the copper electroplating process", 《JOURNAL OF SEMICONDUCTORS》, vol. 32, no. 5, 31 May 2011 (2011-05-31) * |
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103366071A (zh) * | 2013-08-01 | 2013-10-23 | 中国科学院微电子研究所 | 一种化学机械抛光模拟方法 |
CN103559368B (zh) * | 2013-11-18 | 2016-08-17 | 中国科学院微电子研究所 | 化学机械抛光模拟方法及其去除率计算方法 |
CN103559368A (zh) * | 2013-11-18 | 2014-02-05 | 中国科学院微电子研究所 | 化学机械抛光模拟方法及其去除率计算方法 |
CN105095532B (zh) * | 2014-04-22 | 2018-12-21 | 中芯国际集成电路制造(上海)有限公司 | 一种主节点版图中半节点cmp模型的运行方法 |
CN105095532A (zh) * | 2014-04-22 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 一种主节点版图中半节点cmp模型的运行方法 |
CN105823976A (zh) * | 2015-01-09 | 2016-08-03 | 中芯国际集成电路制造(上海)有限公司 | 对芯片进行检测及对芯片测试结果进行验证的方法 |
CN105823976B (zh) * | 2015-01-09 | 2018-10-16 | 中芯国际集成电路制造(上海)有限公司 | 对芯片进行检测及对芯片测试结果进行验证的方法 |
CN106815379A (zh) * | 2015-11-27 | 2017-06-09 | 中国科学院微电子研究所 | 一种提取寄生电容的方法及系统 |
CN106815380A (zh) * | 2015-11-27 | 2017-06-09 | 中国科学院微电子研究所 | 一种提取寄生电阻的方法及系统 |
CN106815379B (zh) * | 2015-11-27 | 2020-07-14 | 中国科学院微电子研究所 | 一种提取寄生电容的方法及系统 |
CN106815380B (zh) * | 2015-11-27 | 2020-08-18 | 中国科学院微电子研究所 | 一种提取寄生电阻的方法及系统 |
CN109117546A (zh) * | 2018-08-08 | 2019-01-01 | 北方电子研究院安徽有限公司 | 一种显示互连线寄生电阻的方法 |
CN109117546B (zh) * | 2018-08-08 | 2023-03-14 | 北方电子研究院安徽有限公司 | 一种显示互连线寄生电阻的方法 |
CN111624407A (zh) * | 2020-04-08 | 2020-09-04 | 南京航空航天大学 | 一种dc/dc变换器寄生参数提取方法 |
CN116306469A (zh) * | 2023-05-22 | 2023-06-23 | 深圳前海深蕾半导体有限公司 | 模拟版图的金属走线方法、装置、设备及存储介质 |
CN116306469B (zh) * | 2023-05-22 | 2023-08-01 | 深圳前海深蕾半导体有限公司 | 模拟版图的金属走线方法、装置、设备及存储介质 |
Also Published As
Publication number | Publication date |
---|---|
CN102521468B (zh) | 2014-02-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102521468B (zh) | 一种提取互连线寄生参数的方法和装置 | |
CN103544333B (zh) | 半导体器件设计方法、系统和计算机程序产品 | |
CN102543853B (zh) | 冗余金属填充方法和集成电路版图结构 | |
CN102522354B (zh) | 一种提取互连线方块电阻的方法和装置 | |
US8887116B2 (en) | Flexible pattern-oriented 3D profile for advanced process nodes | |
US8607179B2 (en) | RC extraction methodology for floating silicon substrate with TSV | |
US8826207B2 (en) | Method of generating technology file for integrated circuit design tools | |
US6243653B1 (en) | Methods and apparatus for extracting parasitic capacitance values from a physical design of an integrated circuit | |
WO2014012310A1 (en) | Integrated circuit (ic) design method with enhanced circuit extraction models | |
US8483997B2 (en) | Predictive modeling of contact and via modules for advanced on-chip interconnect technology | |
CN102024083B (zh) | 一种提取含有冗余金属的互连结构的电容的方法 | |
CN103366071B (zh) | 一种化学机械抛光模拟方法 | |
US8799842B2 (en) | Method of analyzing interconnect for global circuit wires | |
Feng et al. | Efficient approximation algorithms for chemical mechanical polishing dummy fill | |
US20120254811A1 (en) | Systems and methods for creating frequency-dependent rc extraction netlist | |
Xu et al. | Scaling trends of power noise in 3-D ICs | |
Trick et al. | Placement algorithms and logic on logic (LOL) 3D integration | |
CN105632956A (zh) | 一种化学机械抛光后芯片表面形貌评测方法及系统 | |
CN111814422A (zh) | 集成电路电磁仿真多重网格法的插值矩阵构造方法及装置 | |
Gado et al. | Regional estimation of floods for ungauged sites using partial duration series and scaling approach | |
Baer et al. | Coupled simulation to determine the impact of across wafer variations in oxide PECVD on electrical and reliability parameters of through-silicon vias | |
Shilimkar et al. | Closed-form expressions for modeling metal fill effects in interconnects | |
Patil et al. | Improved noise coupling performance using optimized Teflon liner with different TSV structures for 3D IC integration | |
US8949762B1 (en) | Computer-based modeling of integrated circuit congestion and wire distribution for products and services | |
Kannan et al. | An efficient wirelength optimization for booth multiplier using silicon vias |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |