CN106815379A - 一种提取寄生电容的方法及系统 - Google Patents
一种提取寄生电容的方法及系统 Download PDFInfo
- Publication number
- CN106815379A CN106815379A CN201510849736.0A CN201510849736A CN106815379A CN 106815379 A CN106815379 A CN 106815379A CN 201510849736 A CN201510849736 A CN 201510849736A CN 106815379 A CN106815379 A CN 106815379A
- Authority
- CN
- China
- Prior art keywords
- integrated circuit
- parasitic capacitance
- data
- emulation
- layout data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供一种提取寄生电容的方法,包括以下步骤:对集成电路版图数据进行仿真;获取集成电路版图仿真数据;根据集成电路工艺参数对所述集成电路版图仿真数据进行寄生电容提取。本发明还提供一种提取寄生电容的系统。本发明方案能够有效解决集成电路制造过程中实际制造与集成电路设计的几何图形偏差而造成提取寄生电容不精确的问题,提高寄生电容提取的精确度。
Description
技术领域
本发明属于集成电路设计领域,具体涉及一种提取寄生电容的方法及系统。
背景技术
随着科技的发展,电路优化设计成为集成电路设计流程中的一个重要阶段。电路优化的目的就是提高电路的电学性能,而电路的最终实际电学性能不仅取决电路的器件参数值,还取决于器件本身的寄生效应、器件之间的寄生效应、连线本身的寄生效应、连线之间的寄生效应、以及连线和器件之间的寄生效应,而在其中相邻连线间的寄生效应尤为关键。从电路优化理论上来讲,为了得到准确的电路优化结果,需要精确考虑所设计的电路上的各个器件连线之间的寄生效应,尤其是电容之间所产生的寄生效应,即寄生电容。
传统提取寄生电容的方法其前提假设是集成电路制造过程中实际制造出来的几何图形与集成电路设计得到的版图数据中的几何图形之间的在X-Y平面上偏差很小可以忽略不计、在Z方向偏差极小可以忽略不计。因此,传统提取寄生电容的方法如图1所示,由寄生电容提取引擎根据集成电路工艺参数对设集成电路版图的设计数据进行寄生电容提取,形成寄生电容网表。
随着集成电路工艺技术的不断进步,集成电路工艺的特征尺寸不断缩小,互连线之间的间距也在不断缩小,因为邻近图形差异导致的光学效应效应不一致性、刻蚀的方向性差异导致的边沿粗造性、金属图形密度差异引起的金属化学-机械-研磨(抛光)不一致性等的缘故,集成电路制造过程中实际制造出来的几何图形与集成电路设计得到的版图数据中的几何图形之间的偏差很大,这种偏差不仅表现为X-Y平面(平行硅圆片平面)上的几何图形差异,而且还表现为Z方向(垂直于硅圆片平面)上几何图形差异,这种差异导致寄生电容的变化对电路功能和性能的影响比较明显,不能忽略不计了。传统提取寄生电容的方法其前提假设不再成立,因此传统提取寄生电容的方法不再适用于先进集成电路工艺下的集成电路版图寄生电容提取,特别是不再适用于先进集成电路工艺下的高速、高频集成电路版图的寄生电容提取。为此,我们需要新的高精度的集成电路版图金属互连线之间的寄生电容提取方法。
发明内容
本发明提供一种提取寄生电容的方法及系统,解决了集成电路制造过程中实际制造与集成电路设计的几何图形偏差而造成提取寄生电容不精确的问题,
为实现上述目的,本发明提供以下技术方案:
一种提取寄生电容的方法,其特征在于,包括以下步骤:
对集成电路版图数据进行仿真;
获取集成电路版图仿真数据;
根据集成电路工艺参数对所述集成电路版图仿真数据进行寄生电容提取。
优选的,所述集成电路版图数据包括:各个物理层上几何图形在X-Y平面上的数据、各个物理层上几何图形在Z方向上的数据。
优选的,所述对集成电路版图数据进行仿真包括:
对所述集成电路各个物理层上版图数据在X-Y平面上进行光刻仿真,以得到各几何图形在X-Y平面上的几何形貌曲线;和/或
对所述集成电路版图数据在Z方向上进行化学-机械-研磨抛光仿真,以得到各几何图形在Z方向上的几何形貌曲面。
优选的,所述对集成电路版图数据进行仿真包括:
对所述介质层在Z方向上进行化学-机械-研磨抛光仿真,以得到各介质层在Z方向上的几何形貌曲面。
优选的,所述对集成电路版图数据进行仿真包括:
依制造所采用的工艺步骤的顺序对集成电路版图数据进行仿真。
优选的,所述对集成电路版图数据进行仿真还包括:
在进行所述光刻仿真之前,对所述集成电路版图数据先进行双重光刻的版图分解或多重光刻的版图分解,以得到分解后的集成电路版图数据。
优选的,所述对集成电路版图数据进行仿真还包括:
在进行所述光刻仿真之前,对所述集成电路版图数据先进行光学临近效应修正。
优选的,所述集成电路工艺参数包括:介质层介质的介电常数、物理连线层厚度、介质层厚度;
所述集成电路版图仿真数据进行寄生电容提取包括:
构建第一互连线同一连线层上连线段的第一立体几何图形;
构建第二互连线同一连线层上连线段的第二立体几何图形;
对所述第一立体几何图形和第二立体几何图形利用有限元或边界元法计算第一互连线和第二互连线对应连线段之间的寄生电容。
优选的,所述构建同一连线层上连线段的立体几何图形包括:利用同一连线层上连线段的集成电路版图及仿真数据构建前后左右的表面形貌、构建上表面形貌、构建下表面形貌。
优选的,所述构建物理连线段立体几何图形的前后左右的表面形貌包括:在同一连线层上连线段的集成电路版图及仿真数据的基础上,利用该段物理连线在X-Y平面上的几何图形构建前后左右的表面形貌,或利用该段物理连线在X-Y平面上的几何图形形貌曲线构建前后左右的表面形貌,或利用该段物理连线在X-Y平面上的几何图形在底面的形貌曲线和顶面的形貌曲线构建前后左右的表面形貌。
优选的,所述构建物理连线段立体几何图形的下表面形貌包括:在同一连线层上连线段的集成电路版图及仿真数据的基础上,构建水平底面作为下表面,或利用该连线段版图图形所在区域下方介质层上表面对应的在Z方向的形貌曲面作为下表面。
优选的,所述构建物理连线段立体几何图形的上表面形貌包括:在同一连线层上连线段的集成电路版图及仿真数据的基础上,在水平的下表面上方距离为该连线层的厚度值的位置处创建水平的上表面,或利用该连线段版图图形在Z方向的形貌曲面作为上表面。
本发明还提供一种提取寄生电容的系统,包括:
仿真模块,用于对集成电路版图数据进行仿真,获取集成电路版图仿真数据;
提取模块,用于根据集成电路工艺参数对所述集成电路版图仿真数据进行寄生电容提取。
优选的,所述仿真模块包括:
第一仿真单元,用于对所述集成电路版图数据在X-Y平面上进行光刻仿真,以得到在X-Y平面上的几何形貌;和/或
第二仿真单元,用于对所述集成电路版图数据在Z方向上进行化学-机械-抛光仿真,以得到在Z方向的几何形貌。
优选的,所述仿真模块还包括:第三仿真单元,用于所述集成电路版图数据Z方向上进行化学-机械-抛光仿真,以得到各介质层在Z方向的几何形貌。
优选的,所述仿真模块还包括:
版图分解模块,用于在进行所述光刻仿真之前,对所述集成电路版图数据先进行双重光刻的版图分解或多重光刻的版图分解,以得到分解后的集成电路版图数据。
优选的,所述仿真模块还包括:
修正模块,用于在进行所述光刻仿真之前,对所述集成电路版图数据先进行光学临近效应修正。
优选的,所述集成电路工艺参数包括:介质层介质的介电常数、物理连线层厚度、介质层厚度;
所述提取模块包括:
立体几何图形构建模块,用于利用同一连线层上连线段的集成电路版图及仿真数据构建立体几何图形的前后左右的表面形貌、构建上表面形貌、构建下表面形貌。
电容计算模块,用于对所述立体几何图形利用有限元或边界元法计算该连线段的寄生电容。
优选的,所述立体几何图形构建模块包括:
前后左右表面形貌构建模块,用于在同一连线层上连线段的集成电路版图及仿真数据的基础上,利用该段物理连线在X-Y平面上的几何图形构建前后左右的表面形貌,或利用该段物理连线在X-Y平面上的几何图形形貌曲线构建前后左右的表面形貌,或利用该段物理连线在X-Y平面上的几何图形在底面的形貌曲线和顶面的形貌曲线构建前后左右的表面形貌。
下表面构建模块,用于在同一连线层上连线段的集成电路版图及仿真数据的基础上,构建水平底面作为下表面,或利用该连线段版图图形所在区域下方介质层上表面对应的在Z方向的形貌曲面作为下表面。
上表面构建模块,用于在同一连线层上连线段的集成电路版图及仿真数据的基础上,在水平的下表面上方距离为该连线层的厚度值的位置处创建水平的上表面,或利用该连线段版图图形在Z方向的形貌曲面作为上表面。
可见,本发明提供一种提取寄生电容的方法及系统,采用先对集成电路版图数据进行仿真,再进行寄生电容提取,能够有效解决了集成电路制造过程中实际制造与集成电路设计的几何图形偏差而造成提取寄生电容不精确的问题,提高寄生电容提取的精确度。该方法及系统还适用于先进集成电路工艺下的高速、高频集成电路版图的寄生电容提取。
附图说明
为了更清楚地说明本发明的具体实施例,下面将对实施例中所需要使用的附图作简单地介绍。
图1:是现有技术提取寄生电容的方法示意图;
图2:是本发明提供的一种提取寄生电容的方法流程图;
图3:本发明第一实施例提供的提取寄生电容的方法示意图;
图4:本发明第二实施例提供的提取寄生电容的方法示意图;
图5:本发明第三实施例提供的提取寄生电容的方法示意图;
图6:本发明第四实施例提供的提取寄生电容的方法示意图;
图7:是本发明提供的一种提取寄生电容的系统结构示意图。
具体实施方式
为了使本技术领域的人员更好地理解本发明实施例的方案,下面结合附图和实施方式对本发明实施例作进一步的详细说明。
针对先进集成电路工艺下的集成电路制造过程中,存在实际制造出来的几何图形与设计得到的版图数据中的几何图形之间的偏差,直接影响提取寄生电容的精确性,可能造成电路优化的性能结果的不准确。
如图2所示,为本发明提供的一种提取寄生电容的方法流程图。包括以下步骤:
S1:对集成电路版图数据进行仿真;
S2:获取集成电路版图仿真数据;
S3:根据集成电路工艺参数对所述集成电路版图仿真数据进行寄生电容提取。
进一步,所述集成电路版图数据包括:各个物理层上几何图形在X-Y平面上的数据、各个物理层上几何图形在Z方向上的数据。
具体地,集成电路版图数据也包括:各物理层电路版图几何图形在X-Y平面上的几何图形形貌曲线数据、各物理层版图几何图形在各层电路版图Z方向上的几何图形形貌曲面数据。所述数据可包括:介质层厚度、连线层的厚度、互连线的长度等。
如图3所示,为本发明第一实施例提供的提取寄生电容的方法示意图。该方法中所述对集成电路版图数据进行仿真包括:对所述集成电路版图数据在X-Y平面上进行光刻仿真,以得到各几何图形在X-Y平面上的几何形貌曲线;和/或对所述集成电路版图数据在Z方向上进行化学-机械-研磨抛光仿真,以得到各几何图形在Z方向上的几何形貌曲面。
进一步,所述对集成电路版图数据进行仿真包括:对所述介质层在Z方向上进行化学-机械-研磨抛光仿真,以得到各介质层在Z方向上的几何形貌曲面。
更进一步,所述对集成电路版图数据进行仿真包括:依制造所采用的工艺步骤的顺序对集成电路版图数据进行仿真。
实际应用中,对集成电路版图数据进行仿真,采用仿真方法有多种多样的。本实施例采用的是:在X-Y平面上进行光刻仿真,以得到各几何图形在X-Y平面上的几何形貌曲线,从而获得互连线长度、互连线宽度等数据;在Z方向上进行化学-机械-研磨抛光仿真,以得到各几何图形在Z方向上的几何形貌曲面,从X-Y平面上的几何形貌曲线和Z方向上的几何形貌曲面可获得互连线厚度分布等数据。同时,该仿真可以是:仅对X-Y平面上进行光刻仿真,也可以是仅对Z方向上进行化学-机械-研磨抛光仿真,还可以是依序对X-Y平面上进行光刻仿真和Z方向上的化学-机械-研磨抛光进行仿真。
如图4所示,为本发明第二实施例提供的提取寄生电容的方法示意图。该方法中所述对集成电路版图数据进行仿真还包括:在进行所述光刻仿真之前,对所述集成电路版图数据先进行双重光刻的版图分解或多重光刻的版图分解,以得到分解后的集成电路版图数据。
具体地,为了能更精确地对集成电路版图数据进行光刻仿真,对所述集成电路版图数据先进行双重光刻的版图分解或多重光刻的版图分解是一种好的途径,当然也可以采用其他方法。对分解后的版图数据,可以在X-Y平面上进行光刻仿真,也可以是依序在X-Y平面上的光刻仿真和在Z方向上的化学-机械-研磨抛光仿真。
如图5、6所示,为本发明第三、第四实施例提供的提取寄生电容的方法示意图。该方法中所述对集成电路版图数据进行仿真还包括:在进行所述光刻仿真之前,对所述集成电路版图数据先进行光学临近效应修正。
具体地,进一步提高进行光刻仿真的精确度,可以是对所述集成电路版图数据进行光学临近效应修正后,在X-Y平面上进行光刻仿真或者依序在X-Y平面上进行光刻仿真和在Z方向上进行化学-机械-研磨抛光仿真;也可以是对所述集成电路版图数据先进行双重光刻的版图分解或多重光刻的版图分解,对分解后的版图数据再进行光学临近效应修正,最后在X-Y平面上进行光刻仿真或者依序在X-Y平面上进行光刻仿真和在Z方向上进行化学-机械-研磨抛光仿真。
进一步,所述集成电路工艺参数包括:介质层介质的介电常数、物理连线层厚度、介质层厚度等;所述根据集成电路工艺参数对所述集成电路版图仿真数据进行寄生电容提取包括:
构建第一互连线同一连线层上连线段的第一立体几何图形;
构建第二互连线同一连线层上连线段的第二立体几何图形;
对所述第一立体几何图形和第二立体几何图形利用有限元或边界元法计算第一互连线和第二互连线对应连线段之间的寄生电容。
所述构建同一连线层上连线段的立体几何图形包括:利用同一连线层上连线段的集成电路版图及仿真数据构建前后左右的表面形貌、构建上表面形貌、构建下表面形貌。
所述构建物理连线段立体几何图形的前后左右的表面形貌包括:在同一连线层上连线段的集成电路版图及仿真数据的基础上,利用该段物理连线在X-Y平面上的几何图形构建前后左右的表面形貌,或利用该段物理连线在X-Y平面上的几何图形形貌曲线构建前后左右的表面形貌,或利用该段物理连线在X-Y平面上的几何图形在底面的形貌曲线和顶面的形貌曲线构建前后左右的表面形貌。
所述构建物理连线段立体几何图形的下表面形貌包括:在同一连线层上连线段的集成电路版图及仿真数据的基础上,构建水平底面作为下表面,或利用该连线段版图图形所在区域下方介质层上表面对应的在Z方向的形貌曲面作为下表面。
所述构建物理连线段立体几何图形的上表面形貌包括:在同一连线层上连线段的集成电路版图及仿真数据的基础上,在水平的下表面上方距离为该连线层的厚度值的位置处创建水平的上表面,或利用该连线段版图图形在Z方向的形貌曲面作为上表面。
具体地,寄生电容提取可依据的基本公式为C=ε*A/d,其中,C为寄生电容值,ε为介质层介质的介电常数,A为面对面的导体的面积,d为互连线之间的间距值。
可见,本发明提供一种提取寄生电容的方法,采用对集成电路版图数据进行仿真,获取更精确的几何图形在X-Y平面上形貌曲线和几何图形在Z方向上的几何形貌曲面数据,再进行寄生电容的提取,能够有效解决了集成电路制造过程中实际制造与集成电路设计的几何图形偏差而造成提取寄生电容不精确的问题,提高寄生电容提取的精确度。
本发明还提供一种提取寄生电容的系统,如图7所示,为本发明提供的一种提取寄生电容的系统结构示意图。该系统包括:仿真模块,用于对集成电路版图数据进行仿真,获取集成电路版图仿真数据;提取模块,用于根据集成电路工艺参数对所述集成电路版图仿真数据进行寄生电容提取。
实际应用中,提取模块可采用寄生电容提取引擎,所述寄生电容提取引擎根据集成电路工艺参数提取寄生电容,生成寄生电容网表。当然,也可以采用其他的方式提报寄生电容,以具体操作要求决定。
所述仿真模块包括:第一仿真单元和/或第二仿真单元。其中,第一仿真单元用于对所述集成电路版图数据在X-Y平面上进行光刻仿真,以得到几何图形在X-Y平面上的形貌曲线几何图形;第二仿真单元用于对所述集成电路版图数据在Z方向上进行化学-机械-研磨抛光仿真,以得到几何图形在Z方向上的几何形貌曲面图形。
进一步,所述仿真模块还包括:第三仿真单元,用于所述集成电路版图数据Z方向上进行化学-机械-抛光仿真,以得到各介质层在Z方向的几何形貌。
在本发明系统的另一实施例中,所述仿真模块还可包括:版图分解模块,用于在进行所述光刻仿真之前,对所述集成电路版图数据先进行双重光刻的版图分解或多重光刻的版图分解,以得到分解后的集成电路版图数据。
由于集成电路工艺的特征尺寸不断缩小,互连线之间的间距也在不断缩小,为了提高光刻仿真的精确度,本实施例通过版图分解模块对所述集成电路版图数据先进行双重光刻的版图分解或多重光刻的版图分解,使分解后的版图数据更适用于光刻仿真的工艺要求,达到提高光刻仿真的精确度。实际应用中,所述仿真模块还可以是包括第一仿真单元和版图分解模块,也可以是包括第一仿真单元、第二仿真单元和版图分解模块,还可以是包括第一仿真单元、第二仿真单元、第三仿真单元和版图分解模块。主要是以具体的选用工艺来选择。
在本发明系统另一实施例中,所述仿真模块还可包括:修正模块,用于在进行所述光刻仿真之前,对所述集成电路版图数据先进行光学临近效应修正。
由于集成电路中邻近图形差异导致的光学临近效应不一致性,可能会造成版图数据不准确,本实施例通过修正模块对集成电路版图数据进行修正,可使其保持光学临近效应的一致性,提高版图数据的准确性。
实际应用中,所述仿真模块还可以是包括第一仿真单元和修正模块,也可以是包括第一仿真单元、第二仿真单元和修正模块,也可以是包括第一仿真单元、第二仿真单元、第三仿真单元和修正模块,还可以是第一仿真单元、版图分解模块和修正模块,也还可以是第一仿真单元、第二仿真单元、版图分解模块和修正模块,当然也可以是第一仿真单元、第二仿真单元、第三仿真单元、版图分解模块和修正模块。
进一步,所述集成电路工艺参数包括:介质层介质的介电常数、物理连线层厚度、介质层厚度。
所述提取模块包括:立体几何图形构建模块、电容计算模块。所述立体几何图形构建模块,用于利用同一连线层上连线段的集成电路版图及仿真数据构建立体几何图形的前后左右的表面形貌、构建上表面形貌、构建下表面形貌。所述电容计算模块,用于对所述立体几何图形利用有限元或边界元法计算该连线段的寄生电容。
进一步,所述立体几何图形构建模块包括:前后左右表面形貌构建模块、下表面构建模块、上表面构建模块。
所述前后左右表面形貌构建模块,用于在同一连线层上连线段的集成电路版图及仿真数据的基础上,利用该段物理连线在X-Y平面上的几何图形构建前后左右的表面形貌,或利用该段物理连线在X-Y平面上的几何图形形貌曲线构建前后左右的表面形貌,或利用该段物理连线在X-Y平面上的几何图形在底面的形貌曲线和顶面的形貌曲线构建前后左右的表面形貌。
所述下表面构建模块,用于在同一连线层上连线段的集成电路版图及仿真数据的基础上,构建水平底面作为下表面,或利用该连线段版图图形所在区域下方介质层上表面对应的在Z方向的形貌曲面作为下表面。
所述上表面构建模块,用于在同一连线层上连线段的集成电路版图及仿真数据的基础上,在水平的下表面上方距离为该连线层的厚度值的位置处创建水平的上表面,或利用该连线段版图图形在Z方向的形貌曲面作为上表面。
可见,本发明提供的一种提取寄生电容的系统,采用仿真模块和提取模块,根据集成电路工艺参数对集成电路版图数据进行寄生电容提取,能够有效解决了集成电路制造过程中实际制造与集成电路设计的几何图形偏差而造成提取寄生电容不精确的问题,提高寄生电容提取的精确度。
以上依据图示所示的实施例详细说明了本发明的构造、特征及作用效果,以上所述仅为本发明的较佳实施例,但本发明不以图面所示限定实施范围,凡是依照本发明的构想所作的改变,或修改为等同变化的等效实施例,仍未超出说明书与图示所涵盖的精神时,均应在本发明的保护范围内。
Claims (19)
1.一种提取寄生电容的方法,其特征在于,包括以下步骤:
对集成电路版图数据进行仿真;
获取集成电路版图仿真数据;
根据集成电路工艺参数对所述集成电路版图仿真数据进行寄生电容提取。
2.根据权利要求1所述提取寄生电容的方法,其特征在于,所述集成电路版图数据包括:各个物理层上几何图形在X-Y平面上的数据、各个物理层上几何图形在Z方向上的数据。
3.根据权利要求1所述提取寄生电容的方法,其特征在于,所述对集成电路版图数据进行仿真包括:
对所述集成电路各个物理层上版图数据在X-Y平面上进行光刻仿真,以得到各几何图形在X-Y平面上的几何形貌曲线;和/或
对所述集成电路版图数据在Z方向上进行化学-机械-研磨抛光仿真,以得到各几何图形在Z方向上的几何形貌曲面。
4.根据权利要求3所述提取寄生电容的方法,其特征在于,所述对集成电路版图数据进行仿真还包括:
对介质层在Z方向上进行化学-机械-研磨抛光仿真,以得到各介质层在Z方向上的几何形貌曲面。
5.根据权利要求3或4所述提取寄生电容的方法,所述对集成电路版图数据进行仿真还包括:
依制造所采用的工艺步骤的顺序对集成电路版图数据进行仿真。
6.根据权利要求3所述提取寄生电容的方法,其特征在于,所述对集成电路版图数据进行仿真还包括:
在进行所述光刻仿真之前,对所述集成电路版图数据先进行双重光刻的版图分解或多重光刻的版图分解,以得到分解后的集成电路版图数据。
7.根据权利要求3或6所述提取寄生电容的方法,其特征在于,所述对集成电路版图数据进行仿真还包括:
在进行所述光刻仿真之前,对所述集成电路版图数据先进行光学临近效应修正。
8.根据权利要求1所述提取寄生电容的方法,其特征在于,所述集成电路工艺参数包括:介质层介质的介电常数、物理连线层厚度、介质层厚度;
所述集成电路版图仿真数据进行寄生电容提取包括:
构建第一互连线同一连线层上连线段的第一立体几何图形;
构建第二互连线同一连线层上连线段的第二立体几何图形;
对所述第一立体几何图形和第二立体几何图形利用有限元或边界元法计算第一互连线和第二互连线对应连线段之间的寄生电容。
9.根据权利要求8所述提取寄生电容的方法,其特征在于,所述构建同一连线层上连线段的立体几何图形包括:利用同一连线层上连线段的集成电路版图及仿真数据构建前后左右的表面形貌、构建上表面形貌、构建下表面形貌。
10.根据权利要求9所述提取寄生电容的方法,其特征在于,所述构建物理连线段立体几何图形的前后左右的表面形貌包括:在同一连线层上连线段的集成电路版图及仿真数据的基础上,利用该段物理连线在X-Y平面上的几何图形构建前后左右的表面形貌,或利用该段物理连线在X-Y平面上的几何图形形貌曲线构建前后左右的表面形貌,或利用该段物理连线在X-Y平面上的几何图形在底面的形貌曲线和顶面的形貌曲线构建前后左右的表面形貌。
11.根据权利要求9所述提取寄生电容的方法,其特征在于,所述构建物理连线段立体几何图形的下表面形貌包括:在同一连线层上连线段的集成电路版图及仿真数据的基础上,构建水平底面作为下表面,或利用该连线段版图图形所在区域下方介质层上表面对应的在Z方向的形貌曲面作为下表面。
12.根据权利要求9所述提取寄生电容的方法,其特征在于,所述构建物理连线段立体几何图形的上表面形貌包括:在同一连线层上连线段的集成电路版图及仿真数据的基础上,在水平的下表面上方距离为该连线层的厚度值的位置处创建水平的上表面,或利用该连线段版图图形在Z方向的形貌曲面作为上表面。
13.一种提取寄生电容的系统,其特征在于,包括:
仿真模块,用于对集成电路版图数据进行仿真,获取集成电路版图仿真数据;
提取模块,用于根据集成电路工艺参数对所述集成电路版图仿真数据进行寄生电容提取。
14.根据权利要求13所述提取寄生电容的系统,其特征在于,所述仿真模块包括:
第一仿真单元,用于对所述集成电路版图数据在X-Y平面上进行光刻仿真,以得到各几何图形在X-Y平面上的几何形貌;和/或
第二仿真单元,用于对所述集成电路版图数据在Z方向上进行化学-机械-抛光仿真,以得到各几何图形在Z方向的几何形貌。
15.根据权利要求14所述提取寄生电容的系统,其特征在于,所述仿真模块还包括:
第三仿真单元,用于所述集成电路版图数据Z方向上进行化学-机械-抛光仿真,以得到各介质层在Z方向的几何形貌。
16.根据权利要求14所述提取寄生电容的系统,其特征在于,所述仿真模块还包括:
版图分解模块,用于在进行所述光刻仿真之前,对所述集成电路版图数据先进行双重光刻的版图分解或多重光刻的版图分解,以得到分解后的集成电路版图数据。
17.根据权利要求14或16所述提取寄生电容的系统,其特征在于,所述仿真模块还包括:
修正模块,用于在进行所述光刻仿真之前,对所述集成电路版图数据先进行光学临近效应修正。
18.根据权利要求13所述提取寄生电容的系统,其特征在于,所述集成电路工艺参数包括:介质层介质的介电常数、物理连线层厚度、介质层厚度;
所述提取模块包括:
立体几何图形构建模块,用于利用同一连线层上连线段的集成电路版图及仿真数据构建立体几何图形的前后左右的表面形貌、构建上表面形貌、构建下表面形貌。
电容计算模块,用于对所述立体几何图形利用有限元或边界元法计算该连线段的寄生电容。
19.根据权利要求18所述提取寄生电容的系统,其特征在于,所述立体几何图形构建模块包括:
前后左右表面形貌构建模块,用于在同一连线层上连线段的集成电路版图及仿真数据的基础上,利用该段物理连线在X-Y平面上的几何图形构建前后左右的表面形貌,或利用该段物理连线在X-Y平面上的几何图形形貌曲线构建前后左右的表面形貌,或利用该段物理连线在X-Y平面上的几何图形在底面的形貌曲线和顶面的形貌曲线构建前后左右的表面形貌。
下表面构建模块,用于在同一连线层上连线段的集成电路版图及仿真数据的基础上,构建水平底面作为下表面,或利用该连线段版图图形所在区域下方介质层上表面对应的在Z方向的形貌曲面作为下表面。
上表面构建模块,用于在同一连线层上连线段的集成电路版图及仿真数据的基础上,在水平的下表面上方距离为该连线层的厚度值的位置处创建水平的上表面,或利用该连线段版图图形在Z方向的形貌曲面作为上表面。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510849736.0A CN106815379B (zh) | 2015-11-27 | 2015-11-27 | 一种提取寄生电容的方法及系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510849736.0A CN106815379B (zh) | 2015-11-27 | 2015-11-27 | 一种提取寄生电容的方法及系统 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106815379A true CN106815379A (zh) | 2017-06-09 |
CN106815379B CN106815379B (zh) | 2020-07-14 |
Family
ID=59103446
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510849736.0A Active CN106815379B (zh) | 2015-11-27 | 2015-11-27 | 一种提取寄生电容的方法及系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN106815379B (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108538819A (zh) * | 2018-04-09 | 2018-09-14 | 上海华虹宏力半导体制造有限公司 | 提取soi衬底寄生电容的方法 |
CN108595825A (zh) * | 2018-04-20 | 2018-09-28 | 睿力集成电路有限公司 | 集成电路设计的仿真方法、设备及计算机可读存储介质 |
WO2023029007A1 (zh) * | 2021-09-03 | 2023-03-09 | 华为技术有限公司 | 用于电子设计自动化的方法和设备 |
CN116187269A (zh) * | 2023-03-02 | 2023-05-30 | 深圳华大九天科技有限公司 | 一种多导体系统的寄生电容参数提取方法、装置及存储介质 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1881562A (zh) * | 2005-06-13 | 2006-12-20 | 北京中电华大电子设计有限责任公司 | 一种自动适应工艺特征尺寸的互连寄生电容提取方法 |
JP2008171399A (ja) * | 2006-12-11 | 2008-07-24 | Elpida Memory Inc | 半導体装置の設計方法、半導体装置設計システム及びコンピュータプログラム |
CN102521468A (zh) * | 2011-12-30 | 2012-06-27 | 中国科学院微电子研究所 | 一种提取互连线寄生参数的方法和装置 |
CN102521460A (zh) * | 2011-12-19 | 2012-06-27 | 中国科学院微电子研究所 | 一种哑金属填充方法 |
-
2015
- 2015-11-27 CN CN201510849736.0A patent/CN106815379B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1881562A (zh) * | 2005-06-13 | 2006-12-20 | 北京中电华大电子设计有限责任公司 | 一种自动适应工艺特征尺寸的互连寄生电容提取方法 |
JP2008171399A (ja) * | 2006-12-11 | 2008-07-24 | Elpida Memory Inc | 半導体装置の設計方法、半導体装置設計システム及びコンピュータプログラム |
CN102521460A (zh) * | 2011-12-19 | 2012-06-27 | 中国科学院微电子研究所 | 一种哑金属填充方法 |
CN102521468A (zh) * | 2011-12-30 | 2012-06-27 | 中国科学院微电子研究所 | 一种提取互连线寄生参数的方法和装置 |
Non-Patent Citations (3)
Title |
---|
KUO-LIANG YEH 等: "A New Method for Layout-Dependent Parasitic Capacitance Analysis and Effective Mobility Extraction in Nanoscale Multifinger MOSFETs", 《IEEE TRANSACTIONS ON ELECTRON DEVICES》 * |
朱恒亮: "纳米工艺集成电路的互连线寄生电容参数提取", 《中国博士学位论文全文数据库 信息科技辑》 * |
王艺璇: "版图寄生参数提取技术的研究", 《中国学位论文全文数据库》 * |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108538819A (zh) * | 2018-04-09 | 2018-09-14 | 上海华虹宏力半导体制造有限公司 | 提取soi衬底寄生电容的方法 |
CN108595825A (zh) * | 2018-04-20 | 2018-09-28 | 睿力集成电路有限公司 | 集成电路设计的仿真方法、设备及计算机可读存储介质 |
WO2023029007A1 (zh) * | 2021-09-03 | 2023-03-09 | 华为技术有限公司 | 用于电子设计自动化的方法和设备 |
CN116187269A (zh) * | 2023-03-02 | 2023-05-30 | 深圳华大九天科技有限公司 | 一种多导体系统的寄生电容参数提取方法、装置及存储介质 |
Also Published As
Publication number | Publication date |
---|---|
CN106815379B (zh) | 2020-07-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8887116B2 (en) | Flexible pattern-oriented 3D profile for advanced process nodes | |
CN106815380A (zh) | 一种提取寄生电阻的方法及系统 | |
CN102651047B (zh) | 集成电路设计中基于随机行走的电容参数提取计算方法 | |
CN102609587A (zh) | 使用三维快速电磁场仿真技术设计射频集成电路的方法 | |
CN106815379A (zh) | 一种提取寄生电容的方法及系统 | |
CN105654422A (zh) | 点云配准方法和系统 | |
CN103559368B (zh) | 化学机械抛光模拟方法及其去除率计算方法 | |
US20160140279A1 (en) | Method and device for designing electrical circuit | |
CN106354904B (zh) | 一种内部浮硅的同轴硅通孔等效电路模型及参数提取方法 | |
CN103886150A (zh) | 一种冗余图形的填充方法 | |
CN103678771A (zh) | 一种3D集成电路中power/groundTSV位置自动布局方法 | |
CN103886148B (zh) | 一种3d集成电路中热通孔位置自动布局方法和系统 | |
CN102663161B (zh) | 一种射频集成电路三角网格剖分的方法 | |
CN103048873A (zh) | 孔的光学临近效应修正方法 | |
CN106055744A (zh) | 一种基于格点的单元级的三维集成电路的电压降分析方法 | |
Kasai et al. | Neural network-based 3D IC interconnect capacitance extraction | |
CN107292026A (zh) | 一种工艺参数波动引起mosfet性能变化的估计方法 | |
CN102663175B (zh) | 一种射频无源器件三维模型的构建系统以及构建方法 | |
CN103745069A (zh) | 三维集成电路中tsv的信号传输及功耗模型的建立方法 | |
CN104462728B (zh) | 半导体器件的模拟方法及模拟装置 | |
CN115358173A (zh) | 一种芯片封装电源网络电磁建模方法及系统 | |
CN108875200B (zh) | 通用型wpe优化模型及其提取方法 | |
Ye et al. | A novel semi-analytical solution of impedance of grid-type power distribution network | |
CN102521471B (zh) | 基于边界元法的矩形冗余填充耦合电容提取方法 | |
Wang et al. | Capacitance calculation for a shared-antipad via structure using an integral equation method based on partial capacitance |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |