CN108595825A - 集成电路设计的仿真方法、设备及计算机可读存储介质 - Google Patents
集成电路设计的仿真方法、设备及计算机可读存储介质 Download PDFInfo
- Publication number
- CN108595825A CN108595825A CN201810359536.0A CN201810359536A CN108595825A CN 108595825 A CN108595825 A CN 108595825A CN 201810359536 A CN201810359536 A CN 201810359536A CN 108595825 A CN108595825 A CN 108595825A
- Authority
- CN
- China
- Prior art keywords
- metal wire
- sample
- capacitance
- parasitic capacitance
- width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
一种集成电路设计的仿真方法、设备及计算机可读存储介质。该方法包括:创建单位长度下的第一寄生电容数据表和第二寄生电容数据表;获取第一金属线的输入参数;根据输入参数从第一寄生电容数据表中匹配第一样本参数,以获取与第一样本参数相对应的第一电容值,并根据第一电容值计算出第一寄生电容;根据输入参数从第二寄生电容数据表中匹配第二样本参数,以获取与第二样本参数相对应的第二电容值,并根据第二电容值计算出第二寄生电容;计算第一金属线的电阻;根据第一寄生电容、第二寄生电容和第一金属线的电阻创建第一金属线的模拟电路单元;以及仿真该模拟电路单元。本发明可以缩减集成电路设计的开发周期,降低设计成本。
Description
技术领域
本发明涉及集成电路设计领域,尤其涉及一种集成电路设计的仿真方法、设备及计算机可读存储介质。
背景技术
在集成电路设计中,我们都要进行(版图设计)前仿真和(版图设计)后仿真的流程。
通常在电路开发阶段(版图设计前),不考虑金属线走线产生的寄生电容电阻的影响,只考虑电路功能上的设计,等到版图初步完成后,再提取寄生电容电阻,并将提取的寄生电容电阻添加到电路中进行后仿真和电路设计验证优化,如果验证失败,就要调整版图设计,直到验证通过,如图1所示。这种方法需要多次反复验证,增加了设计开发周期和成本。
发明内容
本发明实施例提供一种集成电路设计的仿真方法、设备及计算机可读存储介质,以至少解决现有技术中的以上技术问题。
第一方面,本发明实施例提供了一种集成电路设计的仿真方法,包括:
创建单位长度下的第一寄生电容数据表和第二寄生电容数据表,其中,所述第一寄生电容数据表包括多组第一样本参数以及多个与所述第一样本参数相对应的第一电容值,所述第二寄生电容数据表包括多组第二样本参数以及多个与所述第二样本参数相对应的第二电容值;
获取第一金属线的输入参数,其中,所述输入参数包括所述第一金属线的长度、宽度、第一间距、以及第二金属线对所述第一金属线的覆盖度,其中,所述第二金属线与所述第一金属线布置在相邻层中,所述第一间距是所述第一金属线与所述第一金属线相邻的第三金属线之间的间距;
根据所述输入参数从所述第一寄生电容数据表中匹配第一样本参数,以获取与所述第一样本参数相对应的第一电容值;并根据所述第一电容值、所述第一金属线的长度以及所述单位长度计算出第一寄生电容,其中,所述第一寄生电容是所述第一金属线与所述第三金属线之间的耦合电容;
根据所述输入参数从所述第二寄生电容数据表中匹配第二样本参数,以获取与所述第二样本参数相对应的第二电容值;并根据所述第二电容值、所述第一金属线的长度以及所述单位长度计算出第二寄生电容,其中,所述第二寄生电容是所述第一金属线与所述第二金属线之间的耦合电容;
根据所述第一金属线的金属方块电阻以及所述第一金属线的长度和宽度计算所述第一金属线的电阻;
根据所述第一寄生电容、所述第二寄生电容和所述第一金属线的电阻创建所述第一金属线的模拟电路单元;以及
仿真所述模拟电路单元。
进一步地,所述创建单位长度下的第一寄生电容数据表和第二寄生电容数据表的步骤包括:
创建包括第一样本金属线、多条第二样本金属线和第三样本金属线的版图,其中,所述第二样本金属线与所述第一样本金属线布置在相邻层中,所述第三样本金属线与所述第一样本金属线相邻,所述第一样本金属线的长度是所述单位长度,所述版图包括第一样本参数和第二样本参数,所述第一样本参数包括所述第一样本金属线的宽度和第一样本间距,所述第二样本参数包括所述第一样本金属线的宽度和所述第二样本金属线对所述第一样本金属线的覆盖度,所述第一样本间距是所述第一样本金属线与所述第三样本金属线的间距;
改变所述第一样本参数,从所述版图中分别提取所述第一样本金属线与所述第三样本金属线在每组第一样本参数下所对应的耦合电容值,以获得所述第一电容值,将多组第一样本参数与多个第一电容值一一映射,生成所述第一寄生电容数据表;
改变所述第二样本参数,从所述版图中分别提取所述第一样本金属线与所述第二样本金属线在每组第二样本参数下所对应的耦合电容值,以获得所述第二电容值,将多组第二样本参数与多个第二电容值一一映射,生成所述第二寄生电容数据表。
进一步地,所述改变所述第一样本参数的步骤包括:
在第一样本金属线的宽度限值和第一样本间距限值的范围内,以预设宽度变化幅度和预设第一样本间距变化幅度,改变所述第一样本金属线的宽度和所述第一样本间距;以及
所述改变所述第二样本参数的步骤包括:
在所述第一样本金属线的宽度限值的范围内,以所述预设宽度变化幅度改变所述第一样本金属线的宽度。
进一步地,计算所述第一寄生电容的步骤包括:
当所述第一金属线的宽度超过所述宽度限值时,从所述第一寄生电容数据表中获取所述宽度限值和所述第一间距所对应的第一电容值,根据所述第一金属线的宽度与所述宽度限值的比例,按线性关系换算所述第一电容值,以获得所述第一寄生电容;以及
当所述第一间距超过所述第一样本间距限值时,从所述第一寄生电容数据表中获取所述第一样本间距限值和所述第一金属线的宽度所对应的第一电容值,根据所第一间距与所述第一样本间距限值的比例,按线性关系换算所述第一电容值,以获得所述第一寄生电容。
进一步地,计算所述第二寄生电容的步骤,包括:
当所述第一金属线的宽度超过所述宽度限值时,从所述第二寄生电容数据表中获取所述宽度限值和所述第二金属线对所述第一金属线的覆盖度所对应的第二电容值,根据所述第一金属线的宽度与所述宽度限值的比例,按线性关系换算所述第二电容值,以获得所述第二寄生电容。
进一步地,计算所述第一寄生电容的步骤包括:
根据所述输入参数从所述第一寄生电容数据表中匹配最接近的第一样本参数,并获取与所述最接近的第一样本参数所对应的第一电容值,根据所述输入参数与所述最接近的第一样本参数的比例,按线性关系换算得到所述第一电容值,以获得所述第一寄生电容。
进一步地,计算所述第二寄生电容的步骤包括:
根据所述输入参数从所述第二寄生电容数据表中匹配最接近的第二样本参数,并获取与所述最接近的第二样本参数所对应的第二电容值,根据所述输入参数与所述最接近的第二样本参数的比例,按线性关系换算得到所述第二电容值,以获得所述第二寄生电容。
进一步地,所述根据所述第一电容值、所述第一金属线的长度以及所述单位长度计算第一寄生电容的步骤包括:
根据所述第一金属线的长度与所述单位长度的比例,按线性关系换算所述第一电容值,以获得所述第一寄生电容;以及
所述根据所述第二电容值、所述第一金属线的长度以及所述单位长度计算第二寄生电容的步骤包括:
根据所述第一金属线的长度与所述单位长度的比例,按线性关系换算所述第二电容值,以获得所述第二寄生电容。
进一步地,所述第二金属线对所述第一金属线的覆盖度根据以下公式计算:
第二金属线的宽度÷(第二金属线的宽度+第二间距),
其中,所述第二间距是相邻两根第二金属线之间的间距。
进一步地所述第一金属线的电阻根据以下公式计算:
第一金属线的电阻=金属方块电阻×(第一金属线的长度÷第一金属线的宽度)。
进一步地所述第二样本金属线对所述第一样本金属线的覆盖度根据以下公式计算:
第二样本金属线的宽度÷(第二样本金属线的宽度+第二样本间距),
其中,所述第二样本间距是相邻两根第二样本金属线之间的间距。
第二方面,本发明实施例提供一种集成电路设计的仿真设备,包括:
一个或多个处理器;
存储装置,用于存储一个或多个程序;
当所述一个或多个程序被所述一个或多个处理器执行时,使得所述一个或多个处理器实现如上所述的仿真方法。
第三方面,本发明实施例提供了一种计算机可读存储介质,用于存储计算机程序,其包括上述第一方面中的仿真方法被处理器执行时所涉及的计算机程序。
上述技术方案中具有如下优点:缩减集成电路设计的开发周期,降低设计成本。
上述概述仅仅是为了说明书的目的,并不意图以任何方式进行限制。除上述描述的示意性的方面、实施方式和特征之外,通过参考附图和以下的详细描述,本发明进一步的方面、实施方式和特征将会是容易明白的。
附图说明
在附图中,除非另外规定,否则贯穿多个附图相同的附图标记表示相同或相似的部件或元素。这些附图不一定是按照比例绘制的。应该理解,这些附图仅描绘了根据本发明公开的一些实施方式,而不应将其视为是对本发明范围的限制。
图1为现有技术中的集成电路设计的前仿真方法的流程图。
图2为实施例一的集成电路设计的前仿真方法的流程图。
图3为实施例一的第一金属线、第二金属线和第三金属线的电路图。
图4为实施例一的第一电路单元的电路图。
图5为实施例一的第二电路单元的电路图。
图6为实施例一的集成电路设计的前仿真方法中的创建第一寄生电容数据表和第二寄生电容数据表的步骤的流程图。
图7为实施例一中的包括第一样本金属线、第二样本金属线和第三样本金属线的版图示意图。
图8为实施例一中的第一寄生电容数据表的示例图。
图9-1、9-2和9-3为实施例一中的不同样本覆盖度的示意图。
图10为实施例一中的版图设计的前仿真电路图。
图11为实施例二中的前仿真设备示意图。
附图标记说明:
11:第一金属线; 12:第二金属线; 13:第三金属线;
100:第一电路单元; 200:第二电路单元;
111、112:第一寄生电容的标识;
121、122:第二寄生电容的标识;
130:电阻的电路标识;
20:版图;
21:第一样本金属线; 22:第二样本金属线; 23:第三样本金属线;
30:版图; 31:、32:逻辑门;
40:前仿真设备;
41:存储装置; 42:处理器; 43:通信接口。
具体实施方式
在下文中,仅简单地描述了某些示例性实施例。正如本领域技术人员可认识到的那样,在不脱离本发明的精神或范围的情况下,可通过各种不同方式修改所描述的实施例。因此,附图和描述被认为本质上是示例性的而非限制性的。
在集成电路的版图设计之前,要进行前仿真。当版图中的金属线比较长时,会对集成电路的时序产生影响,本发明旨在提供一种仿真方法,通过创建金属线的模拟电路单元,并将金属线的寄生电容和寄生电阻自动添加至模拟电路单元,然后对具有寄生电容和寄生电阻的模拟电路单元进行仿真,以提前验证集成电路的版图设计是否满足要求,降低版图设计的误差,从而缩减集成电路设计的开发周期,降低设计成本。
实施例一
如图2所示,本实施例的集成电路设计的仿真方法,应用于版图设计之前,包括步骤S100~步骤S700。
步骤S100,创建单位长度L0下的第一寄生电容数据表和第二寄生电容数据表,其中,第一寄生电容数据表包括多组第一样本参数以及多个与第一样本参数相对应的第一电容值Cc′,第二寄生电容数据表包括多组第二样本参数以及多个与第二样本参数相对应的第二电容值Cov′。需要说明的是,单位长度L0可根据实际情况进行设定,如设定L0=100微米或L0=1微米。
步骤S200,获取输入参数,输入参数包括第一金属线11的长度L、宽度W1、第一间距S1以及第二金属线12对第一金属线11的覆盖度E,如图3所示,第二金属线12与第一金属线11布置在相邻层中,例如,第二金属线12布置在第一金属线11的上层或下层;第一间距S1是第一金属线11与第三金属线13之间的间距,第三金属线13与第一金属线11相邻。覆盖度E代表了第二金属线12的疏密度,可根据第二金属线12的宽度W2以及第二间距S2计算,第二间距S2是相邻两根第二金属线12之间的间距,具体地,覆盖度E可根据以下公式计算:
E=W2÷(W2+S2)。
步骤S300,计算第一寄生电容Cc,其中,第一寄生电容Cc是第一金属线11与第三金属线13之间的耦合电容。
步骤S400,计算第二寄生电容Cov,其中,第二寄生电容Cov是第一金属线11与第二金属线12之间的耦合电容。
步骤S500,根据第一金属线11的金属方块电阻Resps以及第一金属线11的长度L和宽度W1计算第一金属线11的电阻Res,其中,金属方块电阻Resps由第一金属线11的材质决定,通常为常量。具体地,第一金属线11的电阻Res可根据以下公式计算:
Res=Resps×(L÷W1)。
步骤S600,根据第一寄生电容Cc、第二寄生电容Cov和第一金属线11的电阻Res创建第一金属线11的模拟电路单元。具体地,可以先创建如图4所示的第一电路单元100,包括第一寄生电容的电路标识111和112、第二寄生电容的电路标识121和122以及电阻的电路标识130;然后,将第一寄生电容Cc、第二寄生电容Cov和第一金属线11的电阻Res添加至第一电路单元100,以获得第二电路单元200,如图5所示。第二电路单元200即为预仿真的第一金属线11的模拟电路单元。需要说明的是,通常会将Cc/2分别添加至两个第一寄生电容的电路标识111和112中,将Cov/2分别添加在两个第二寄生电容的电路标识121和122中。
步骤S700,仿真第一金属线11的模拟电路单元,即仿真第二电路单元200。
需要说明的是,步骤S300、步骤S400和步骤S500的执行顺序可调整。
具体地,如图6所示,在步骤S100中,创建单位长度L0下的第一寄生电容数据表和第二寄生电容数据表的步骤包括步骤S110~步骤S130。
步骤S110,创建包括第一样本金属线21、多条第二样本金属线22和第三样本金属线23的版图20,如图7所示,其中,第二样本金属线22与第一样本金属线21布置在相邻层,例如,第二样本金属线22布置在第一样本金属线21的上层或下层,第三样本金属线23与第一样本金属线21相邻,第一样本金属线21的长度L′=L0。
第一样本参数包括第一样本金属线21的宽度W1′和第一样本间距S1′,第二样本参数包括第一样本金属线21的宽度W1′以及第二样本金属线22对第一样本金属线21的覆盖度E′,可设覆盖度E′为样本覆盖度E′。其中,第一样本间距S1′是第一样本金属线21与第三样本金属线23之间的间距,样本覆盖度E′可根据第二样本金属线22的宽度W2′以及第二样本间距S2′计算,第二样本间距S2′是相邻两根第二样本金属线22之间的间距。具体地,样本覆盖度E′可根据以下公式计算:
E′=W2′÷(W2′+S2′)。
步骤S120,改变第一样本参数,利用版图参数提取工具从版图20中分别提取第一样本金属线21与第三样本金属线23在每组第一样本参数下所对应的耦合电容值,以获得第一电容值Cc′,将多组第一样本参数与多个第一电容值Cc′一一映射,即将多组第一样本金属线的宽度W1′和第一样本间距S1′与多个第一电容值Cc′一一对应,生成第一寄生电容数据表,如图8所示,第一寄生电容数据表是Cc′与(W1′,S1′)相关联的2维数据表。
步骤S130,改变第二样本参数,利用版图参数提取工具从版图20中分别提取第一样本金属线21与第二样本金属线22在每组第二样本参数下所对应的耦合电容值,以获得第二电容值Cov′,将多组第二样本参数与多个第二电容值Cov′一一映射,即将多组第一样本金属线的宽度W1′和样本覆盖度E′与多个第二电容值Cov′一一对应,生成第二寄生电容数据表,也就是说,第二寄生电容数据表是Cov′与(W1′,E′)相关联的2维数据表。
优选地,在步骤S120中,可以在第一样本金属线21的宽度限值和第一样本间距限值的范围内,以预设宽度变化幅度和预设第一样本间距变化幅度,改变第一样本金属线21的宽度W1′和第一样本间距S1′。例如,第一样本金属线21的宽度限值是0.12微米和40微米,预设宽度变化幅度是0.03微米,预设第一样本间距变化幅度是0.03微米。
优选地,在步骤S130中,可以在第一样本金属线21的宽度限值的范围内,以预设宽度变化幅度,改变第一样本金属线21的宽度W1′。另外,可通过改变第二样本金属线22的宽度W2′以及第二样本间距S2′改变覆盖度E′。为方便计算,通常设置三个覆盖度E′,分别代表第二样本金属线22的三种疏密度,例如,E′=15%时,代表第二样本金属线22覆盖稀疏,如图9-1所示;E′=50%时,代表第二样本金属线22覆盖中等,如图9-2所示;E′=75%时,代表第二样本金属线22覆盖密集,如图9-3所示。
在步骤S300中,可根据输入参数从第一寄生电容数据表中匹配第一样本参数,以获取与第一样本参数相对应的第一电容值Cc′,并根据第一电容值Cc′、第一金属线11的长度L以及单位长度L0计算第一寄生电容Cc。即根据第一金属线11的宽度W1和第一间距S1从第一寄生电容数据表查找相对应的宽度W1′和第一样本间距S1′,进而获得相对应的第一电容值(例如为Cc1′);然后,根据第一金属线11的长度L与单位长度L0的比例,按线性关系换算第一电容值Cc1′,以获得第一寄生电容Cc。例如,第一金属线11的长度L与单位长度L0的比例为5:1,那么Cc=5×Cc1′。
进一步地,当第一金属线11的宽度W1超过第一样本参数中的宽度限值时,从第一寄生电容数据表中获取宽度限值和第一间距S1所对应的第一电容值(例如为Cc2′),根据第一金属线11的宽度W1与宽度限值的比例,按线性关系换算第一电容值Cc2′,以获得第一寄生电容Cc。例如,第一金属线11的宽度W1与宽度限值的比例为3:1,那么Cc=3×Cc2′。
进一步地,当第一间距S1超过第一样本间距限值时,从第一寄生电容数据表中获取第一样本间距限值和第一金属线11的宽度W1所对应的第一电容值(例如为Cc3′),根据第一间距S1与第一样本间距限值的比例,按线性关系换算第一电容值Cc3′,以获得第一寄生电容Cc。例如,第一间距S1与第一样本间距限值的比例为1:3,那么Cc=Cc3′÷3。
进一步地,当输入参数中没有相对应的第一样本参数时,从第一寄生电容数据表中匹配最接近的第一样本参数,并获取与最接近的第一样本参数所对应的第一电容值,然后根据输入参数与最接近的第一样本参数的比例,按线性关系换算第一电容值,以获得第一寄生电容Cc。
例如,第一金属线11的宽度W1处于第一样本金属线21的两个宽度(例如为W11′和W12′)之间,第一间距S1处于两个第一样本间距(例如为S11′和S12′)之间时,匹配最接近的宽度W12′和第一样本间距S12′,并获取宽度W12′和第一样本间距S12′所对应的第一电容值为Cc4′,根据W1:W12′=0.7,S1:S12′=0.8,换算第一电容值Cc4′,以获得第一寄生电容Cc,即Cc=0.7×0.8×Cc4′。
在步骤S400中,可根据输入参数从第二寄生电容数据表中匹配第二样本参数,以获取与第二样本参数相对应的第二电容值Cov′,并根据第一电容值Cov′、第一金属线11的长度L以及单位长度L0计算第二寄生电容Cov。即根据第一金属线11的宽度W1和覆盖度E从第二寄生电容数据表查找相对应的宽度W1′和样本覆盖度E′,进而获得相对应的第二电容值(例如为Cov1′);然后,根据第一金属线11的长度L与单位长度L0的比例,按线性关系换算第二电容值Cov1′,以获得第二寄生电容Cov。例如,第一金属线11的长度L与单位长度L0的比例为5:1,那么Cov=5×Cov1′。
进一步地,当第一金属线11的宽度W1超过第一样本参数中的宽度限值时,从第二寄生电容数据表中获取宽度限值和覆盖度E所对应的第二电容值(例如为Cov2′),根据第一金属线11的宽度W1与宽度限值的比例,按线性关系换算第二电容值Cov2′,以获得第二寄生电容Cov。例如,第一金属线11的宽度W1与宽度限值的比例为3:1,那么Cov=3×Cov2′。
进一步地,当输入参数中没有相对应的第二样本参数时,从第二寄生电容数据表中匹配最接近的第二样本参数,并获取与最接近的第一样本参数所对应的第二电容值,然后根据输入参数与最接近的第二样本参数的比例,按线性关系换算第二电容值,以获得第二寄生电容Cov。
例如,第一金属线11的宽度W1处于第一样本金属线21的两个宽度(例如为W11′和W12′)之间,覆盖度E处于两个样本覆盖度(例如为E1′和E2′)之间时,匹配最接近的宽度W12′和E2′,并获取宽度W12′和样本覆盖度E2′所对应的第二电容值为Cov3′,根据W1:W12′=0.7,E:E2′=0.9,换算第二电容值Cov3′,以获得第二寄生电容Cov,即Cov=0.7×0.9×Cov3′。
如图10所示,在实际的版图中,两个逻辑门31和32之间的第一金属线11比较长,为了在版图设计完成前能仿真出第一金属线11对时序的影响,可以放置一个依据上述方法所创建的第二电路单元200以代替第一金属线11,然后,使用仿真器对第二电路单元200进行仿真,检查第一金属线11对时序的影响,可对集成电路设计提供指导意见。
当版图设计完成后,提取整个电路的寄生电阻电容,并进行仿真,再次检查时序的结果,为设计提供最终的指导意见。通过与用第二电路单元200仿真的结果进行对比,验证本实施例的前仿真方法的可靠程度较高。本实施例的前仿真方法可提前验证集成电路的版图设计是否满足要求,因此,可以降低版图设计的误差,并缩减集成电路设计的开发周期,降低设计成本。
实施例二
本实施例提供一种集成电路设计的仿真设备40,如图11所示,该仿真设备40包括:存储装置41和处理器42,存储装置41内存储有可在处理器42上运行的计算机程序。处理器42执行所述计算机程序时实现实施例一中的仿真方法。存储装置41和处理器42的数量可以为一个或多个。
该仿真设备40还可以包括通信接口43,用于与外界设备进行通信,进行数据交互传输。
存储装置41可能包含计算机可读存储介质,例如至少一个磁盘存储装置,其存储有可在处理器42上运行的计算机程序。
如果存储装置41、处理器42和通信接口43独立实现,则存储装置41、处理器42和通信接口43可以通过总线相互连接并完成相互间的通信。所述总线可以是工业标准体系结构(ISA,Industry Standard Architecture)总线、外部设备互连(PCI,PeripheralComponent)总线或扩展工业标准体系结构(EISA,Extended Industry StandardComponent)总线等。所述总线可以分为地址总线、数据总线、控制总线等。为便于表示,图11中仅用一条粗线表示,但并不表示仅有一根总线或一种类型的总线。
可选的,在具体实现上,如果存储装置41、处理器42及通信接口43集成在一块芯片上,则存储装置41、处理器42及通信接口43可以通过内部接口完成相互间的通信。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。而且,描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外,在不相互矛盾的情况下,本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或隐含地包括至少一个该特征。在本发明的描述中,“多个”的含义是两个或两个以上,除非另有明确具体的限定。
流程图中或在此以其他方式描述的任何过程或方法描述可以被理解为,表示包括一个或更多个用于实现特定逻辑功能或过程的步骤的可执行指令的代码的模块、片段或部分,并且本发明的优选实施方式的范围包括另外的实现,其中可以不按所示出或讨论的顺序,包括根据所涉及的功能按基本同时的方式或按相反的顺序,来执行功能,这应被本发明的实施例所属技术领域的技术人员所理解。
在流程图中表示或在此以其他方式描述的逻辑和/或步骤,例如,可以被认为是用于实现逻辑功能的可执行指令的定序列表,可以具体实现在任何计算机可读介质中,以供指令执行系统、装置或设备(如基于计算机的系统、包括处理器的系统或其他可以从指令执行系统、装置或设备取指令并执行指令的系统)使用,或结合这些指令执行系统、装置或设备而使用。就本说明书而言,“计算机可读介质”可以是任何可以包含、存储、通信、传播或传输程序以供指令执行系统、装置或设备或结合这些指令执行系统、装置或设备而使用的装置。计算机可读介质的更具体的示例(非穷尽性列表)包括以下:具有一个或多个布线的电连接部(电子装置),便携式计算机盘盒(磁装置),随机存取存储器(RAM),只读存储器(ROM),可擦除可编辑只读存储器(EPROM或闪速存储器),光纤装置,以及便携式只读存储器(CDROM)。另外,计算机可读介质甚至可以是可在其上打印所述程序的纸或其他合适的介质,因为可以例如通过对纸或其他介质进行光学扫描,接着进行编辑、解译或必要时以其他合适方式进行处理来以电子方式获得所述程序,然后将其存储在计算机存储器中。
应当理解,本发明的各部分可以用硬件、软件、固件或它们的组合来实现。在上述实施方式中,多个步骤或方法可以用存储在存储器中且由合适的指令执行系统执行的软件或固件来实现。例如,如果用硬件来实现,和在另一实施方式中一样,可用本领域公知的下列技术中的任一项或他们的组合来实现:具有用于对数据信号实现逻辑功能的逻辑门电路的离散逻辑电路,具有合适的组合逻辑门电路的专用集成电路,可编程门阵列(PGA),现场可编程门阵列(FPGA)等。
本技术领域的普通技术人员可以理解实现上述实施例方法携带的全部或部分步骤是可以通过程序来指令相关的硬件完成,所述的程序可以存储于一种计算机可读存储介质中,该程序在执行时,包括方法实施例的步骤之一或其组合。
此外,在本发明各个实施例中的各功能单元可以集成在一个处理模块中,也可以是各个单元单独物理存在,也可以两个或两个以上单元集成在一个模块中。上述集成的模块既可以采用硬件的形式实现,也可以采用软件功能模块的形式实现。所述集成的模块如果以软件功能模块的形式实现并作为独立的产品销售或使用时,也可以存储在一个计算机可读存储介质中。所述存储介质可以是只读存储器,磁盘或光盘等。
以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到其各种变化或替换,这些都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应以所述权利要求的保护范围为准。
Claims (13)
1.一种集成电路设计的仿真方法,其特征在于,包括:
创建单位长度下的第一寄生电容数据表和第二寄生电容数据表,其中,所述第一寄生电容数据表包括多组第一样本参数以及多个与所述第一样本参数相对应的第一电容值,所述第二寄生电容数据表包括多组第二样本参数以及多个与所述第二样本参数相对应的第二电容值;
获取第一金属线的输入参数,其中,所述输入参数包括所述第一金属线的长度、宽度、第一间距、以及第二金属线对所述第一金属线的覆盖度,其中,所述第二金属线与所述第一金属线布置在相邻层中,所述第一间距是所述第一金属线与所述第一金属线相邻的第三金属线之间的间距;
根据所述输入参数从所述第一寄生电容数据表中匹配第一样本参数,以获取与所述第一样本参数相对应的第一电容值;并根据所述第一电容值、所述第一金属线的长度以及所述单位长度计算出第一寄生电容,其中,所述第一寄生电容是所述第一金属线与所述第三金属线之间的耦合电容;
根据所述输入参数从所述第二寄生电容数据表中匹配第二样本参数,以获取与所述第二样本参数相对应的第二电容值;并根据所述第二电容值、所述第一金属线的长度以及所述单位长度计算出第二寄生电容,其中,所述第二寄生电容是所述第一金属线与所述第二金属线之间的耦合电容;
根据所述第一金属线的金属方块电阻以及所述第一金属线的长度和宽度计算所述第一金属线的电阻;
根据所述第一寄生电容、所述第二寄生电容和所述第一金属线的电阻创建所述第一金属线的模拟电路单元;以及
仿真所述模拟电路单元。
2.根据权利要求1所述的仿真方法,其特征在于,所述创建单位长度下的第一寄生电容数据表和第二寄生电容数据表的步骤包括:
创建包括第一样本金属线、多条第二样本金属线和第三样本金属线的版图,其中,所述第二样本金属线与所述第一样本金属线布置在相邻层中,所述第三样本金属线与所述第一样本金属线相邻,所述第一样本金属线的长度是所述单位长度,所述第一样本参数包括所述第一样本金属线的宽度和第一样本间距,所述第二样本参数包括所述第一样本金属线的宽度和所述第二样本金属线对所述第一样本金属线的覆盖度,所述第一样本间距是所述第一样本金属线与所述第三样本金属线的间距;
改变所述第一样本参数,从所述版图中分别提取所述第一样本金属线与所述第三样本金属线在每组第一样本参数下所对应的耦合电容值,以获得所述第一电容值,将多组第一样本参数与多个第一电容值一一映射,生成所述第一寄生电容数据表;
改变所述第二样本参数,从所述版图中分别提取所述第一样本金属线与所述第二样本金属线在每组第二样本参数下所对应的耦合电容值,以获得所述第二电容值,将多组第二样本参数与多个第二电容值一一映射,生成所述第二寄生电容数据表。
3.根据权利要求2所述的仿真方法,其特征在于,所述改变所述第一样本参数的步骤包括:
在第一样本金属线的宽度限值和第一样本间距限值的范围内,以预设宽度变化幅度和预设第一样本间距变化幅度,改变所述第一样本金属线的宽度和所述第一样本间距;以及
所述改变所述第二样本参数的步骤包括:
在所述第一样本金属线的宽度限值的范围内,以所述预设宽度变化幅度改变所述第一样本金属线的宽度。
4.根据权利要求3所述的仿真方法,其特征在于,计算所述第一寄生电容的步骤包括:
当所述第一金属线的宽度超过所述宽度限值时,从所述第一寄生电容数据表中获取所述宽度限值和所述第一间距所对应的第一电容值,根据所述第一金属线的宽度与所述宽度限值的比例,按线性关系换算所述第一电容值,以获得所述第一寄生电容;以及
当所述第一间距超过所述第一样本间距限值时,从所述第一寄生电容数据表中获取所述第一样本间距限值和所述第一金属线的宽度所对应的第一电容值,根据所第一间距与所述第一样本间距限值的比例,按线性关系换算所述第一电容值,以获得所述第一寄生电容。
5.根据权利要求3所述的仿真方法,其特征在于,计算所述第二寄生电容的步骤,包括:
当所述第一金属线的宽度超过所述宽度限值时,从所述第二寄生电容数据表中获取所述宽度限值和所述第二金属线对所述第一金属线的覆盖度所对应的第二电容值,根据所述第一金属线的宽度与所述宽度限值的比例,按线性关系换算所述第二电容值,以获得所述第二寄生电容。
6.根据权利要求3所述的仿真方法,其特征在于,计算所述第一寄生电容的步骤包括:
根据所述输入参数从所述第一寄生电容数据表中匹配最接近的第一样本参数,并获取与所述最接近的第一样本参数所对应的第一电容值,根据所述输入参数与所述最接近的第一样本参数的比例,按线性关系换算得到所述第一电容值,以获得所述第一寄生电容。
7.根据权利要求3所述的仿真方法,其特征在于,计算所述第二寄生电容的步骤包括:
根据所述输入参数从所述第二寄生电容数据表中匹配最接近的第二样本参数,并获取与所述最接近的第二样本参数所对应的第二电容值,根据所述输入参数与所述最接近的第二样本参数的比例,按线性关系换算得到所述第二电容值,以获得所述第二寄生电容。
8.根据权利要求1所述的仿真方法,其特征在于,所述根据所述第一电容值、所述第一金属线的长度以及所述单位长度计算第一寄生电容的步骤包括:
根据所述第一金属线的长度与所述单位长度的比例,按线性关系换算所述第一电容值,以获得所述第一寄生电容;以及
所述根据所述第二电容值、所述第一金属线的长度以及所述单位长度计算第二寄生电容的步骤包括:
根据所述第一金属线的长度与所述单位长度的比例,按线性关系换算所述第二电容值,以获得所述第二寄生电容。
9.根据权利要1至8任一项所述的仿真方法,其特征在于,所述第二金属线对所述第一金属线的覆盖度根据以下公式计算:
第二金属线的宽度÷(第二金属线的宽度+第二间距),
其中,所述第二间距是相邻两根第二金属线之间的间距。
10.根据权利要求1至8任一项所述的仿真方法,其特征在于,所述第一金属线的电阻根据以下公式计算:
第一金属线的电阻=金属方块电阻×(第一金属线的长度÷第一金属线的宽度)。
11.根据权利要2至7任一项所述的仿真方法,其特征在于,所述第二样本金属线对所述第一样本金属线的覆盖度根据以下公式计算:
第二样本金属线的宽度÷(第二样本金属线的宽度+第二样本间距),
其中,所述第二样本间距是相邻两根第二样本金属线之间的间距。
12.一种集成电路设计的仿真设备,其特征在于,包括:
一个或多个处理器;
存储装置,用于存储一个或多个程序;
当所述一个或多个程序被所述一个或多个处理器执行时,使得所述一个或多个处理器实现如权利要求1所述的仿真方法。
13.一种计算机可读存储介质,其存储有计算机程序,其特征在于,所述计算机程序被处理器执行时实现如权利要求1所述的仿真方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810359536.0A CN108595825A (zh) | 2018-04-20 | 2018-04-20 | 集成电路设计的仿真方法、设备及计算机可读存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201810359536.0A CN108595825A (zh) | 2018-04-20 | 2018-04-20 | 集成电路设计的仿真方法、设备及计算机可读存储介质 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN108595825A true CN108595825A (zh) | 2018-09-28 |
Family
ID=63614247
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810359536.0A Pending CN108595825A (zh) | 2018-04-20 | 2018-04-20 | 集成电路设计的仿真方法、设备及计算机可读存储介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108595825A (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110968977A (zh) * | 2019-11-18 | 2020-04-07 | 上海集成电路研发中心有限公司 | 一种模拟电路的RC-Reduction方法 |
WO2022068334A1 (zh) * | 2020-09-30 | 2022-04-07 | 长鑫存储技术有限公司 | 设计方法 |
CN117217160A (zh) * | 2023-11-07 | 2023-12-12 | 杭州行芯科技有限公司 | 交叠结构的电容库创建方法、电容获取方法、设备及介质 |
US11900038B2 (en) | 2021-01-19 | 2024-02-13 | Changxin Memory Technologies, Inc. | Simulation method and device, power wire topology network, test circuit and storage medium |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013228772A (ja) * | 2012-04-24 | 2013-11-07 | Renesas Electronics Corp | 配線寄生容量抽出方法、配線寄生容量抽出装置及び配線寄生容量抽出プログラム |
CN103631978A (zh) * | 2012-08-15 | 2014-03-12 | 上海华虹宏力半导体制造有限公司 | 仿真金属连线间填充介质空洞寄生电容的方法 |
CN103793548A (zh) * | 2012-10-31 | 2014-05-14 | 国际商业机器公司 | 具有多图案形成需求的集成电路中的寄生提取 |
CN106815379A (zh) * | 2015-11-27 | 2017-06-09 | 中国科学院微电子研究所 | 一种提取寄生电容的方法及系统 |
-
2018
- 2018-04-20 CN CN201810359536.0A patent/CN108595825A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013228772A (ja) * | 2012-04-24 | 2013-11-07 | Renesas Electronics Corp | 配線寄生容量抽出方法、配線寄生容量抽出装置及び配線寄生容量抽出プログラム |
CN103631978A (zh) * | 2012-08-15 | 2014-03-12 | 上海华虹宏力半导体制造有限公司 | 仿真金属连线间填充介质空洞寄生电容的方法 |
CN103793548A (zh) * | 2012-10-31 | 2014-05-14 | 国际商业机器公司 | 具有多图案形成需求的集成电路中的寄生提取 |
CN106815379A (zh) * | 2015-11-27 | 2017-06-09 | 中国科学院微电子研究所 | 一种提取寄生电容的方法及系统 |
Non-Patent Citations (1)
Title |
---|
阮刚 等: "VLSI电路中互连线特性研究及其数值模拟", 《微电子学》 * |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110968977A (zh) * | 2019-11-18 | 2020-04-07 | 上海集成电路研发中心有限公司 | 一种模拟电路的RC-Reduction方法 |
CN110968977B (zh) * | 2019-11-18 | 2023-06-02 | 上海集成电路研发中心有限公司 | 一种模拟电路的RC-Reduction方法 |
WO2022068334A1 (zh) * | 2020-09-30 | 2022-04-07 | 长鑫存储技术有限公司 | 设计方法 |
US11900038B2 (en) | 2021-01-19 | 2024-02-13 | Changxin Memory Technologies, Inc. | Simulation method and device, power wire topology network, test circuit and storage medium |
CN117217160A (zh) * | 2023-11-07 | 2023-12-12 | 杭州行芯科技有限公司 | 交叠结构的电容库创建方法、电容获取方法、设备及介质 |
CN117217160B (zh) * | 2023-11-07 | 2024-04-09 | 杭州行芯科技有限公司 | 交叠结构的电容库创建方法、电容获取方法、设备及介质 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108595825A (zh) | 集成电路设计的仿真方法、设备及计算机可读存储介质 | |
CN107895037A (zh) | 一种问答数据处理方法、装置、设备和计算机可读介质 | |
DE10137574B4 (de) | Verfahren, Computerprogramm und Datenverarbeitungsanlage zur Verarbeitung von Netzwerktopologien | |
CN109643286A (zh) | 用于混淆电路设计的系统和方法 | |
Bazjanac | Building energy performance simulation as part of interoperable software environments | |
US7203922B2 (en) | Merging of infrastructure within a development environment | |
CN101872176A (zh) | 测控软件生成方法及系统 | |
CN104268078A (zh) | 一种基于参数化ip 测试用例集合的芯片自动化验证方法 | |
US6898775B2 (en) | System for ensuring correct pin assignments between system board connections using common mapping files | |
CN106095563A (zh) | 灵活的物理功能和虚拟功能映射 | |
JP4136495B2 (ja) | 方向性結合器を含む回路の設計支援装置、その設計支援プログラム、及び回路の設計方法 | |
CN105224755A (zh) | 一种通用的金属互联层电容spice预测模型的构建方法 | |
CN103810316B (zh) | 降低寄生失配的方法 | |
CN107944731A (zh) | 典型工程造价模板的建立方法及装置 | |
CN105912723B (zh) | 一种自定义字段的存储方法 | |
Chou et al. | Equivalent circuit synthesis of multiport S parameters in pole–residue form | |
CN104850692B (zh) | 一种用于芯片设计的智能布线系统设计方法 | |
CN108874674A (zh) | 页面调试方法及装置 | |
CN105243020B (zh) | 一种适用于广域分布式实时数据库的自动化测试方法 | |
Bateman et al. | Simulation of an integrated design and test environment for mixed signal integrated circuits | |
CN106796557A (zh) | 供应商专用的外围设备类标识符 | |
US7886251B2 (en) | System and method for building configurable designs with hardware description and verification languages | |
Siebert et al. | Modeling of frequency dependent losses of transmission lines with VHDL-AMS in time domain | |
CN110391199A (zh) | 芯片封装体 | |
CN205507755U (zh) | 一种usb-ps2键鼠自适应为usb接口的模块 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
TA01 | Transfer of patent application right |
Effective date of registration: 20180930 Address after: 230000 room 630, Hai Heng mansion 6, Cui Wei Road, Hefei economic and Technological Development Zone, Anhui Applicant after: Changxin Storage Technology Co., Ltd. Address before: 230000 room 526, Hai Heng mansion 6, Cui Wei Road, Hefei economic and Technological Development Zone, Anhui Applicant before: INNOTRON MEMORY CO.,Ltd. |
|
TA01 | Transfer of patent application right | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20180928 |
|
WD01 | Invention patent application deemed withdrawn after publication |