DE10137574B4

DE10137574B4 - Verfahren, Computerprogramm und Datenverarbeitungsanlage zur Verarbeitung von Netzwerktopologien

Info

Publication number: DE10137574B4
Application number: DE10137574A
Authority: DE
Inventors: Gerhard Bischof; Michael Vogl; Christian Alof
Original assignee: Infineon Technologies AG
Current assignee: Polaris Innovations Ltd
Priority date: 2001-07-31
Filing date: 2001-07-31
Publication date: 2006-01-19
Anticipated expiration: 2021-08-01
Also published as: US20030028630A1; DE10137574A1

Abstract

Verfahren zur Verarbeitung von Netzwerktopologiedaten, mit folgenden Schritten:
a) Extrahieren von Daten von einem Datenspeicher, welche Daten eine erste Abbildung einer Netzwerktopologie in einem ersten Datenformat darstellen;
b) Erzeugen von Daten, die eine nach einem vorbestimmten Satz Regeln abgeänderte zweite Abbildung der Netzwerktopologie darstellen; und
c) Übertragen der die zweite Abbildung der Netzwerktopologie darstellenden Daten in einen Datenspeicher in einem zweiten Datenformat, wobei
d) für eine Laufzeitanalyse in einer Schematic- oder Layout-Simulation im zweiten Datenformat jedem Abschnitt des Netzes ein entsprechendes Leitungsmodell zugeordnet wird und Vias ein Modell zugeordnet wird und Ports und Abschlusswiderstände für eine S-Parameter Simulation hinzugefügt werden.

Description

Die Erfindung betrifft ein Verfahren, ein Computerprogramm und eine Datenverarbeitungsanlage zur Verarbeitung von Topologie- und Geometrie-Daten von Netzwerken (im folgenden Netzwerktopologiedaten genannt).

Bekannterweise werden heutzutage Printed Circuit Boards (PCBs) mittels geeigneter Software entworfen. Beispielsweise wird ein PCB-Design mit der Software Allegro von Cadence Design Systems erstellt. Nach Abschluss des Entwurfes wird das PCB-Design mittels einer anderen Software simuliert. Eine gängige Software hierfür ist Advanced Design System (ADS) von Agilent Technologies.

Ein Problem hierbei ist, dass es bisher keinen Weg gibt, das Design eines PCB automatisch von einer Softwareumgebung in eine andere zu transformieren. Insbesondere gibt es weder von Cadence Allegro noch Agilent eine Schnittstelle oder automatische Lösung. Bisher wurde dieses Problem gelöst, indem das PCB-Design per Hand von einer Software in die andere übertragen wurde. Beispielsweise wurden die einzelnen mittels Allegro entworfenen Strukturen noch mal komplett in der Simulationssoftware ADS nachgezeichnet, oder durch in ADS vorhandene Modelle neu aufgebaut.

Ein gravierender Nachteil dieser Vorgehensweise ist der große Zeitaufwand beim Übertragen des Designs. Die einzelnen Leitungen müssen per Hand nachgezeichnet werden. Außerdem können bei dieser Arbeitsweise leicht Fehler in der Hinsicht auftreten, dass die zu simulierenden Strukturen nicht identisch in die Simulationssoftware übertragen werden, und dadurch die Simulationsergebnisse die Wirklichkeit nicht mehr korrekt beschreiben.

Aus dem Stand der Technik ist bekannt, Daten mittels eines Datenaustauschformates EDIF zu übertragen (Niebel, W.; EDIF – bald ein Standard?, In: Elektronik 24, 28.11.1986, Sonderpublikation CAE; S. 166–169; Kahn, H.J.: Design and Manufacturing Integration through EDIF; In: IEEE/CPMT Electronics Manufacturing Technology Symposium; 1999, S. 69–75.) Der Einsatz von Standarddatenformaten wird in der Produktinformation „Design Integrator" der VLSI Technologie Inc., Sept. 1998 beschrieben.

Die vorliegende Erfindung hat zur Aufgabe, diese Probleme zumindest abzumindern und die Daten einer elektrischen Simulation zugänglich zu machen. Diese Aufgabe wird durch die in den unabhängigen Ansprüchen angegebene Erfindung gelöst. Vorteilhafte Ausgestaltungen der Erfindung sind den Unteransprüchen zu entnehmen.

Erfindungsgemäss wird ein Verfahren zur Verarbeitung von Netzwerktopologiedaten geschaffen, mit folgenden Schritten:

a) Extrahieren von Daten von einem Datenspeicher, welche Daten eine erste Abbildung einer Netzwerktopologie in einem ersten Datenformat darstellen;
b) Erzeugen von Daten, die eine nach einem vorbestimmten Satz Regeln abgeänderte zweite Abbildung der Netzwerktopologie darstellen;
c) Übertragen der die zweite Abbildung der Netzwerktopologie darstellenden Daten in einen Datenspeicher in einem zweiten Datenformat, wobei
d) Für eine Laufzeitanalyse in einer Schematic- oder Layout-Simulation wird im zweiten Datenformat jedem Abschnitt des Netzes ein entsprechendes Leitungsmodell zugeordnet und Vias wird ein Modell zugeordnet und Ports und Abschlusswiderstände werden für eine S-Parameter Simulation hinzugefügt.

Mit diesem Verfahren lässt sich eine Netzwerktopologie, d.h. beispielsweise das Design eines PCB, mittels einer ersten Softwareumgebung entwerfen, und dieses Design daraufhin automatisch in eine zweite Softwareumgebung übertragen, mittels derer das Design simuliert wird. Da eine Konvertierung der Datenformate stattfindet, können die Designsoftware und die Simulationssoftware unterschiedliche Datenformate verwenden. Außerdem können beide Softwareumgebungen die Netzwerktopologie auf unterschiedliche Art und Weise darstellen, da eine entsprechende Umwandlung mittels festlegbarer Umwandlungsregeln durchgeführt wird.

Somit entfällt eine manuelle Übertragung eines PCB-Designs von einer Softwareumgebung in die andere, wodurch die dabei existierenden Fehlerquellen und der damit verbundene Zeitaufwand eliminiert wird.

Wie bereits angedeutet, können die Daten im ersten Datenformat aus einem einem Netzwerkdesignsystem zugeordneten Datenspeicher extrahiert werden, wobei das erste Datenformat durch das Netzwerkdesignsystem festgelegt sein kann. Beispielsweise kann das Netzwerkdesignsystem ein in der Programmiersprache SKILL implementiertes System sein, und das erste Datenformat ein mittels SKILL definiertes Datenformat. Insbesondere kann das Netzwerkdesignsystem durch ein Allegro-System gebildet sein.

Weiterhin können die Daten im zweiten Datenformat in einen einem Netzwerksimulationssystem zugeordneten Datenspeicher übertragen werden, wobei das zweite Datenformat durch das Netzwerksimulationssystem definiert sein kann.

Beispielsweise kann das Netzwerksimulationssystem ein in der Programmiersprache AEL implementiertes System sein, und das zweite Datenformat ein mittels AEL definiertes Datenformat. Insbesondere kann das Netzwerksimulationssystem durch ein ADS-System gebildet sein.

Somit bildet die Erfindung in einer Ausgestaltung eine Schnittstelle zwischen der Designsoftware Allegro und der Simulationssoftware ADS.

In einer Ausgestaltung der Erfindung enthält das Verfahren den zusätzlichen Schritt des Konvertierens der Daten im ersten Datenformat in die Daten des zweiten Datenformat vor Erzeugen der die zweite Abbildung der Netzwerktopologie darstellenden Daten. Eine Durchführung der Konvertierung vor dem Erzeugen der Daten der zweiten Netzwerktopologie hat den Vorteil, dass der Schritt der Erzeugung der die zweite Abbildung der Netzwerktopologie darstellenden Daten in der gleichen Programmiersprache implementiert sein kann, wie die zweite Softwareumgebung (also beispielsweise AEL).

Umgekehrt kann das Konvertieren der Daten im ersten Datenformat in die Daten des zweiten Datenformat auch nach Erzeugen der die zweite Abbildung der Netzwerktopologie darstellenden Daten durchgeführt werden. Dies hat den umgekehrten Vorteil, dass der Schritt der Erzeugung der die zweite Abbildung der Netzwerktopologie darstellenden Daten in der gleichen Programmiersprache implementiert sein kann, wie die erste Softwareumgebung (also beispielsweise SKILL).

Die Netzwerktopologie kann eine Vielzahl von Netzwerkelementen und Netzwerkattributen beschreiben, wobei die Netzwerkelemente Pfade, Pfadsegmente, Pins und/oder Durchkontaktierungen enthalten, und die Netzwerkattribute die Länge, Breite und/oder Lage der Pfade, Pfadsegmente, Pins und/oder Durchkontaktierungen. Insbesondere können die Pins Treiber, Stecker, passive Elemente, bidirektionale Pins und/oder Receiverpins enthalten.

Vorzugsweise enthält das erste Datenformat einen ersten Satz Codes zur Darstellung von Lagen (layer) der besagten ersten Netzwerktopologie, und das zweite Datenformat einen zweiten Satz Codes zur Darstellung der Lagen (layer) der zweiten Netzwerktopologie, wobei der erste Satz mit dem zweiten Satz Codes verknüpfbar ist. Durch ein solches sogenanntes Mapping kann die Namensgebung des Ursprungssystems (also beispielsweise des Netzwerkdesignsystems) auf einfache Weise mit der Namensgebung des Zielsystems (also beispielsweise des Netzwerksimulationssystems) verknüpft werden.

Vorzugsweise stellt die zweite Abbildung der Netzwerktopologie eine schleifenfreie Netzwerkstruktur dar, in welcher Pins, Durchkontaktierungen und Verzweigungspunkte Knoten, und Pfadsegmente und passive Elemente Kanten der Netzwerkstruktur bilden. Eine solche knoten- bzw. kantenorientierte Datenstruktur ermöglicht das Abbilden eines Netzwerktopologieentwurfes auf von den meisten gängigen Simulations- und Laufzeitanalyse-Tools unterstützte Netzlisten zur Angabe der Struktur (Geometrie und Topologie) eines Netzes.

Vorzugsweise findet zusätzlich ein Abspeichern der die schleifenfreie Netzwerkstruktur darstellenden Daten als Textdatei statt. Dadurch wird eine annähernd universelle Schnittstelle zu bestehenden Simulations- und Laufzeitanalyse-Tools geschaffen.

Erfindungsgemäss ist weiterhin ein Computerprogramm gemäß Anspruch 17 zur Ausführung des erfindungsgemäßen Verfahrens auf einem Computer geschützt. Vorzugsweise ist ein solches Computerprogramm in der Programmiersprache SKILL implementiert, d.h. in der Sprache, in der externe Softwarepakete an Allegro angebunden werden können.

Falls eine Integration des Computerprogrammes beispielsweise in das Simulationsprogramm ADS integriert werden soll, so ist es in AEL programmiert.

Erfindungsgemäss wird weiterhin eine Datenverarbeitungsanlage zur elektronischen Verarbeitung von Netzwerktopologiedaten geschaffen, mit: einer Datenempfangseinrichtung zum Empfang von Daten von einem einem Netzwerkentwurfssystem zugeordneten Datenspeicher, welche Daten eine erste Abbildung einer Netzwerktopologie in einem ersten Datenformat darstellen; einer Datenerzeugungseinrichtung zur Erzeugung von Daten, die eine nach einem vorbestimmten Satz Regeln abgeänderte zweite Darstellung der Netzwerktopologie darstellen; und einer Datenübertragungseinrichtung zur Übertragung der die zweite Abbildung der Netzwerktopologie darstellenden Daten in einen einem Netzwerkssimulationssystem zugeordneten Datenspeicher in einem zweiten Datenformat.

Für eine Laufzeitanalyse in einer Schematic- oder Layout-Simulation ist im zweiten Datenformat jedem Abschnitt des Netzes ein entsprechendes Leitungsmodell zugeordnet und Vias ist ein Modell zugeordnet und Ports und Abschlusswiderstände sind für eine S-Parameter Simulation hinzugefügt.

Weiterhin wird ein Netzwerkentwicklungssystem, mit einer solchen Datenverarbeitungsanlage in Kombination mit einem Netzwerkentwurfsystem und einem Netzwerksimulationssystem geschaffen.

Die Erfindung wird nun anhand eines Ausführungsbeispieles in Bezug auf die Zeichnungen erklärt, und es zeigen:
1 ein Flussdiagramm, das den Ablauf der Konvertierung von Netztopologiedaten und Übertragung von einer ersten in eine zweite Softwareumgebung illustriert;
2 eine Bedienoberfläche der Software Allegro mit einem Ausschnitt aus einem für Speicherzwecke entwickelten PCB;
3 ein Layoutfenster von der Software ADS nach einem Import des erzeugten AEL-basierten Programms; und
4 eine Bildschirmablichtung mit einem einzelnen elektrischen Netz nach der Konvertierung und dem Import in die Simulationssoftware ADS Momentum (Layout).
5 eine Bildschirmablichtung mit einem einzelnen elektrischen Netz nach der Konvertierung und dem Import in die Simulationssoftware ADS schematic (Schematic).
Eine Ausgestaltung der Erfindung ist durch eine Software gebildet, die in der Sprache SKILL der Firma Cadence programmiert ist. Die Software erzeugt eine oder mehrere (Makro-)Dateien, die anschließend in die Simulationssoftware ADS importiert werden können. Diese Dateien enthalten Befehle in der Programmiersprache AEL (Application Extension Language) der Firma Agilent Technologies.
Die Software, die innerhalb der Bedienoberfläche des Designsystems Allegro mittels eines Menüs als eigenständiges Programm aufrufbar ist, ermittelt die Designstrukturen eines mittels Allegro entworfenen Boards. Dabei werden sowohl elektrische Zusammenhänge wie Konnektivität und Topologie der Verbindungsnetze, als auch geometrische Positionen und Abmessungen von Bauelementen, Leitungen und Durchkontaktierungen erfasst. Diese extrahierten Strukturen werden dann in Elemente der Programmiersprache AEL übersetzt, zu einem Makro zusammengefasst, und direkt in ADS geladen. Anschließend kann die Struktur in ADS simuliert werden.
Von einem Boarddesign können entweder das gesamte Board, ein gewünschter Teilbereich oder auch nur bestimmte Netze per Mausklick oder Namenseingabe ausgewählt werden. Durch die von der Software ermittelten Informationen über die Struktur des Boards ist es prinzipiell möglich, eine Netzliste in einem der SPICE-Formate zu erstellen, wie nachfolgend genauer beschrieben wird.
1 stellt ein Flussdiagramm dar, das den Ablauf einer automatischen Übertragung von Designinformationen mittels der Programmiersprache SKILL in die Programmiersprache AEL illustriert.
Integration in ALLEGRO Board Design System
Der erste im Flussdiagramm mit PCB Design Converter bezeichnete Teil der Software ist ein in SKILL implementiertes Programm, das durch Verwendung dieser Programmiersprache gut in das ALLEGRO Board Design System der Firma Cadence integrierbar ist. Beim Hochfahren des ALLEGRO-Systems wird der SKILL-Code automatisch geladen und im Speicher gehalten. Der Aufruf der Software erfolgt über ein Custom Submenu, dass in der Hauptmenüleiste von ALLEGRO verankert wurde. Durch Verwendung der offengelegten Prozeduren der Menü-Oberfläche von ALLEGRO erscheint die Benutzeroberfläche des Programms wie ein CADENCE Tool.
Datenextraktion
Die Hauptaufgabe des PCB Design Converters ist die Extraktion aller für eine Simulation relevanten Daten, das heisst die Geometrie- und Topologieinformationen der Verbindungsnetze des Boards. Per Definition verbindet ein Netz gemäss Stromlauf (oder Schaltplan) verschiedene Pins von logischen Bauelementen. Die physikalische Repräsentation eines Netzes ist durch die Verbindungsleitungen gebildet, die auf verschiedenen Lagen des Boardes verlaufen und mittels Durchkontaktierungen elektrisch miteinander verbunden sind. Netze enden an Pins von digitalen Bauelementen (galvanische Trennung), während bei passiven Elementen eine Rückwirkung des Ausganges auf den Eingang gegeben ist. Das heißt, dass für eine Simulation sowohl das im Signalfluss liegende passive Element, als auch das am Gegenpin liegende Netz relevant ist. Das Konglomerat aus passiven Elementen, Netz am Eingangspin und Netz am Ausgangspin wird hier als elektrisches Netz bezeichnet.
Da die Bezeichnungen der Lagen eines Boards in nahezu jedem System unterschiedlich ist, wird eine Namensumsetzung vorgenommen. Dazu wird erst eine Textdatei (im Diagramm: layer mapping file) eingelesen, die die Lagennamen des ALLEGRO-Systems und des Zielsystems (hier das ADS-System der Firma AGILENT) miteinander verknüpft.
Netze sind im ALLEGRO System unterstrukturiert in „paths" oder Pfade. Solche Pfade bestehen jeweils aus mehreren „segments" oder Segmenten. Pfade sind jene Zweige des Netzes, die als Endpunkte Pins, Durchkontaktierungen oder Verzweigungspunkte haben. Segmente sind einfache gerade Leitungsstücke und bilden die kleinsten Einheiten. Unter Anwendung der von CADENCE offengelegten Zugriffsfunktionen werden pro Netz Pfade, Endpunkte (Pins und Durchkontaktierungen) und Segmente mit ihren Attributen Länge, Breite und Verdrahtungslage direkt aus der ALLEGRO Datenbasis extrahiert und in Assozioationstabellen abgelegt, die einen schnellen Zugriff und Reorganisation der Daten erlauben.
Datenschnittstelle
Im nächsten Schritt des Algorithmus erfolgt die Festlegung der Reihenfolge der Pfade nach Eigenschaften der Pins (Treiber, Stecker, passives Element, bidirektionaler Pin und Receiver-Pin) und die Umorganisation der Daten in eine schleifenfreie Graphenstruktur, wobei Pins, Durchkontaktierungen und Verzweigungspunkte die Knoten, und Leitungsstücke oder auch passiven Elemente (wie serielle Widerstände oder Kondensatoren) die Kanten bilden. Da diese knoten- bzw. kantenorientierte Datenstruktur mit der Ablage von Geometrie und Topologie eines Netzes die Struktur der Eingangsnetzlisten fast aller Simulations- und Laufzeitanalyse-Tools nahezu ideal abbildet, wird sie als zentrale Schnittstelle und Ausgangspunkt aller weiteren Umsetz- oder Generierungs-Tools verwendet. Wegen ihrer zentralen Rolle kann diese interne Schnittstelle auch als Textdatei erzeugt werden. Funktionen zum Schreiben und Lesen dieser Schnittstelle können sowohl in SKILL, als auch in AEL, der prozeduralen Sprache des ADS-Systemes, implementiert sein.
Konvertierung
Im zweiten Teil des Umsetzungsvorganges werden die Daten aus der beschriebenen Schnittstelle in das passende Format des Simulations-Tools umgewandelt, wobei zwei verschiedene Wege beschritten werden können:

1. direkte Konvertierung aus der internen Schnittstelle heraus, noch innerhalb des PCB Converters, und
2. indirekte Umwandlung über die externe aber inhaltsgleiche Schnittstellendatei mittels einer Komponente (im Diagramm: Converter), die in der Programmiersprache des ADS Systems AEL implementiert ist und die wie der PCB Design Converter in der Software des Zielsystems ADS integriert ist.

Schließlich werden als Endergebnis zwei Makro-Programme für die internen Simulatoren des ADS-Systems generiert, und eine Schnittstelle für den Simulator HSPICE zur Verfügung gestellt. Die Makros, die über ein Kommando direkt ins System geladen werden können, enthalten sowohl Steuerkommandos – wie z.B. „Datenfenster eröffnen" – als auch Kommandos, die Strukturen für eine „schematic view" oder einen „layout view" eines oder mehrerer Netze im ADS-System aufbauen.
In 2 ist die Bedienoberfläche der Allegro-Software mit einem Ausschnitt aus einem für Speicherzwecke entwickelten Board gezeigt. Wie erwähnt wird das Programm dieser Ausgestaltung der Erfindung bei Aufruf von Allegro automatisch in den Hauptspeicher geladen und kann über die Allegro-Menüleiste (*MPCustom) gestartet werden. Es erscheint danach ein Menü mit mehreren Auswahlmöglichkeiten für die Selektion von Netzen und die Erzeugung von Dateien. Über Optionsknöpfe und damit verbundene Untermenüs werden Details eingestellt, wie beispielsweise die Auswahl von Modellen und die Erzeugung von Ports.
Wird der in 2 markierte Bereich ausgewählt, so erscheinen die darin enthaltenen Leitungen nach dem Import des erzeugten AEL-Programms im Layout-Fenster von ADS wie in Bild 3 dargestellt.
Für die Durchführung einer Simulation müssen nun nur noch Ports an den Leitungsenden oder den Pins definiert werden.
4 zeigt ein in den Layouteditor von ADS konvertiertes Netz. Im Bild dargestellt sind Leitungen, die auf verschiedenen Lagen des Boardes verlaufen und durch Vias (Durchkontaktierungen) miteinander verbunden sind. An den Positionen der Pins im Netz sind Ports hinzugefügt.
5 zeigt ein in das Schematic von ADS konvertierte Netz. Dabei ist jedem Abschnitt des Netzes (Strecke zwischen Richtungsänderungen) ein Symbol mit entsprechendem Leitungsmodell zugeordnet. Auch für Vias werden Modelle verwendet. Weiterhin werden Ports und Abschlusswiderstände für eine S-Parameter-Simulation hinzugefügt. Das Substrat (physikalischer Aufbau des Boards) ist durch ein eigenes Symbol repräsentiert.
Anzumerken ist, dass die Erfindung nicht auf die beschriebenen Ausführungsbeispiele beschränkt ist, sondern Modifikationen im Rahmen des durch die Ansprüche festgelegten Schutzbereiches umfasst. Insbesondere kann die Erfindung im Zusammenhang allgemein als Schnittstelle zwischen Softwareumgebungen eingesetzt werden, die eine unterschiedliche Datenformatierung und/oder Darstellung einer Netzwerktopologie erfordern.

Claims

Verfahren zur Verarbeitung von Netzwerktopologiedaten, mit folgenden Schritten: a) Extrahieren von Daten von einem Datenspeicher, welche Daten eine erste Abbildung einer Netzwerktopologie in einem ersten Datenformat darstellen; b) Erzeugen von Daten, die eine nach einem vorbestimmten Satz Regeln abgeänderte zweite Abbildung der Netzwerktopologie darstellen; und c) Übertragen der die zweite Abbildung der Netzwerktopologie darstellenden Daten in einen Datenspeicher in einem zweiten Datenformat, wobei d) für eine Laufzeitanalyse in einer Schematic- oder Layout-Simulation im zweiten Datenformat jedem Abschnitt des Netzes ein entsprechendes Leitungsmodell zugeordnet wird und Vias ein Modell zugeordnet wird und Ports und Abschlusswiderstände für eine S-Parameter Simulation hinzugefügt werden.
Verfahren nach Anspruch 1, wobei die Daten im ersten Datenformat von einem einem Netzwerkdesignsystem zugeordneten Datenspeicher empfangen werden, und das erste Datenformat durch das Netzwerkdesignsystem definiert ist.
Verfahren nach Anspruch 2, wobei das Netzwerkdesignsystem ein in der Programmiersprache SKILL implementiertes System, und das erste Datenformat ein mittels SKILL definiertes Datenformat ist.
Verfahren nach Anspruch 3, wobei das Netzwerkdesignsystem durch ein Allegro-System gebildet ist.
Verfahren nach einem der vorhergehenden Ansprüche, wobei die Daten im zweiten Datenformat in einen einem Netzwerksimulationssystem zugeordneten Datenspeicher übertragen werden, und das zweite Datenformat durch das Netzwerksimulationssystem definiert ist.
Verfahren nach Anspruch 5, wobei das Netzwerksimulationssystem ein in der Programmiersprache AEL implementiertes System, und das zweite Datenformat ein mittels AEL definiertes Datenformat ist
Verfahren nach Anspruch 6, wobei das Netzwerksimulationssystem durch ein ADS-System gebildet ist.
Verfahren nach einem der vorhergehenden Ansprüche, mit folgendem zusätzlichen Schritt: Konvertieren der Daten im ersten Datenformat in die Daten des zweiten Datenformat vor Erzeugen der die zweite Abbildung der Netzwerktopologie darstellenden Daten.
Verfahren nach einem der Ansprüche 1 bis 8, mit folgendem zusätzlichen Schritt: Konvertieren der Daten im ersten Datenformat in die Daten des zweiten Datenformats nach Erzeugen der die zweite Abbildung der Netzwerktopologie darstellenden Daten.
Verfahren nach einem der vorhergehenden Ansprüche, wobei die erste und die zweite Abbildung der Netzwerktopologie jeweils eine Vielzahl von Netzwerkelementen und Netzwerkattributen beschreiben, wobei die Netzwerkelemente Pfade, Pfadsegmente, Pins und/oder Durchkontaktierungen enthalten, und die Netzwerkattribute die Länge, Breite und/oder Lage der Pfade, Pfadsegmente, Pins und/oder Durchkontaktierungen enthalten.
Verfahren nach Anspruch 10, wobei die Pins, Treiber, Stecker, passive Elemente, bidirektionale Pins und/oder Receiverpins enthalten.
Verfahren nach Anspruch 10 oder 11, wobei das erste Datenformat einen ersten Satz Codes zur Darstellung der Lagen (layer) der besagten Netzwerktopologie umfasst, und das zweite Datenformat einen zweiten Satz Codes zur Darstellung der Lagen (layer) der Netzwerktopologie umfasst, mit folgendem weiteren Schritt: Verknüpfen des ersten Satzes mit dem zweiten Satz Codes.
Verfahren nach einem der vorhergehenden Ansprüche, wobei die zweite Abbildung der Netzwerktopologie eine schleifenfreie Netzwerkstruktur darstellt, in welcher Pins, Durchkontaktierungen und Verzweigungspunkte Knoten, und Pfadsegmente und passive Elemente Kanten der Netzwerkstruktur bilden.
Verfahren nach einem der vorhergehenden Ansprüche, mit folgendem zusätzlichen Schritt: Abspeichern der die schleifenfreie Netzwerkstruktur darstellenden Daten als Textdatei.
Verfahren nach einem der vorhergehenden Ansprüche, wobei die Netzwerktopologie die Topologie eines Printed Circuit Boards (PCB) darstellt.
Verfahren nach einem der vorhergehenden Ansprüche, wobei die Netzwerktopologie Informationen bezüglich der elektrischen Zusammenhänge wie Konnektivität und Topologie von Verbindungsnetzen des dargestellten Netzwerkes, als auch geometrische Positionen und Abmessungen von Bauelementen, Leitungen und Durchkontaktierungen des dargestellten Netzwerkes enthält.
Computerprogramm zur Ausführung des Verfahrens nach einem der vorhergehenden Ansprüche auf einem Computer.
Computerprogramm nach Anspruch 17, wobei das Computerprogramm in der Sprache SKILL implementiert ist.
Computerprogramm nach Anspruch 17, wobei das Computerprogramm in der Sprache AEL implementiert ist.
Datenverarbeitungsanlage zur elektronischen Verarbeitung von Netzwerktopologiedaten, mit: einer Datenempfangsseinrichtung zum Empfang von Daten von einem einem Netzwerkentwurfssystem zugeordneten Datenspeicher, welche Daten eine erste Abbildung einer Netzwerktopologie in einem ersten Datenformat darstellen; einer Datenerzeugungseinrichtung zur Erzeugung von Daten, die eine nach einem vorbestimmten Satz Regeln abgeänderte zweite Abbildung der Netzwerktopologie darstellen; und eine Datenübertragungseinrichtung zur Übertragung der die zweite Abbildung der Netzwerktopologie darstellenden Daten in einen einem Netzwerkssimulationssystem zugeordneten Datenspeicher in einem zweiten Datenformat, wobei für eine Laufzeitanalyse in einer Schematic- oder Layout-Simulation im zweite Datenformat jedem Abschnitt des Netzes ein entsprechendes Leitungsmodell zugeordnet ist und Vias ein Modell zugeordnet ist und Ports und Abschlusswiderstände für eine S-Parameter Simulation hinzugefügt werden.
Netzwerkentwicklungssystem, mit einer Datenverarbeitungsanlage nach Anspruch 20 in Kombination mit dem Netzwerkentwurfssystem und dem Netzwerkssimulationssystem.