DE10137574A1 - Verfahren zur Verarbeitung von Topologie- und Geometrie-Daten von Netzwerken - Google Patents

Verfahren zur Verarbeitung von Topologie- und Geometrie-Daten von Netzwerken

Info

Publication number
DE10137574A1
DE10137574A1 DE10137574A DE10137574A DE10137574A1 DE 10137574 A1 DE10137574 A1 DE 10137574A1 DE 10137574 A DE10137574 A DE 10137574A DE 10137574 A DE10137574 A DE 10137574A DE 10137574 A1 DE10137574 A1 DE 10137574A1
Authority
DE
Germany
Prior art keywords
data
network
network topology
data format
topology
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10137574A
Other languages
English (en)
Other versions
DE10137574B4 (de
Inventor
Gerhard Bischof
Michael Vogl
Christian Alof
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10137574A priority Critical patent/DE10137574B4/de
Priority to US10/210,738 priority patent/US20030028630A1/en
Publication of DE10137574A1 publication Critical patent/DE10137574A1/de
Application granted granted Critical
Publication of DE10137574B4 publication Critical patent/DE10137574B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/10—Geometric CAD
    • G06F30/18—Network design, e.g. design based on topological or interconnect aspects of utility systems, piping, heating ventilation air conditioning [HVAC] or cabling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2111/00—Details relating to CAD techniques
    • G06F2111/12—Symbolic schematics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Evolutionary Computation (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

Beschrieben wird ein Verfahren, in welchem eine Netzwerktopologie darstellende Daten von einer ersten Softwareumgebung in eine zweite Softwareumgebung übertragen werden. Die Daten werden dafür umformatiert, da davon ausgegangen wird, dass die verschiedenen Softwareumgebungen unterschiedliche Dateiformate unterstützen, wie das beispielsweise bei gängigen Netzwerkdesign- bzw. Netzwerksimulationsprogrammen der Fall ist. Weiterhin werden die Daten vor oder nach der Umformatierung so umorganisiert, dass sich eine unterschiedliche Abbildung der Netzwerktopologie ergibt. Somit erlaubt das Verfahren ein automatisches Übertragen von Netzwerktopologiedaten von einer Softwareumgebung in eine andere, obwohl beide Softwareumgebungen sowohl unterschiedliche Datenformate als auch unterschiedliche Topologiedarstellungen verwenden.

Description

  • Die Erfindung betrifft ein Verfahren zur Verarbeitung von Topologie- und Geometrie-Daten von Netzwerken (im folgenden Netzwerktopologiedaten genannt).
  • Bekannterweise werden heutzutage Printed Circuit Boards (PCBs) mittels geeigneter Software entworfen. Beispielsweise wird ein PCB-Design mit der Software Allegro von Cadence Design Systems erstellt. Nach Abschluss des Entwurfes wird das PCB-Design mittels einer anderen Software simuliert. Eine gängige Software hierfür ist Advanced Design System (ADS) von Agilent Technologies.
  • Ein Problem hierbei ist, dass es bisher keinen Weg gibt, das Design eines PCB automatisch von einer Softwareumgebung in eine andere zu transformieren. Insbesondere gibt es weder von Cadence Allegro noch Agilent eine Schnittstelle oder automatische Lösung. Bisher wurde dieses Problem gelöst, indem das PCB-Design per Hand von einer Software in die andere übertragen wurde. Beispielsweise wurden die einzelnen mittels Allegro entworfenen Strukturen nochmal komplett in der Simulationssoftware ADS nachgezeichnet, oder durch in ADS vorhandene Modelle neu aufgebaut.
  • Ein gravierender Nachteil dieser Vorgehensweise ist der grosse Zeitaufwand beim Übertragen des Designs. Die einzelnen Leitungen müssen per Hand nachgezeichnet werden. Ausserdem können bei dieser Arbeitsweise leicht Fehler in der Hinsicht auftreten, dass die zu simulierenden Strukturen nicht identisch in die Simulationssoftware übertragen werden, und dadurch die Simulationsergebnisse die Wirklichkeit nicht mehr korrekt beschreiben.
  • Die vorliegende Erfindung hat deshalb zur Aufgabe, diese Probleme zumindest abzumindern. Diese Aufgabe wird durch die in den unabhängigen Ansprüchen angegebene Erfindung gelöst. Vorteilhafte Ausgestaltungen der Erfindung sind den Unteransprüchen zu entnehmen.
  • Erfindungsgemäss wird ein Verfahren zur Verarbeitung von Netzwerktopologiedaten geschaffen, mit folgenden Schritten: Extrahieren von Daten von einem Datenspeicher, welche Daten eine erste Abbildung einer Netzwerktopologie in einem ersten Datenformat darstellen; Erzeugen von Daten, die eine nach einem vorbestimmten Satz Regeln abgeänderte zweite Abbildung der Netzwerktopologie darstellen; und Übertragen der die zweite Abbildung der Netzwerktopologie darstellenden Daten in einen Datenspeicher in einem zweiten Datenformat.
  • Mit diesem Verfahren lässt sich eine Netzwerktopologie, d. h. beispielsweise das Design eines PCB, mittels einer ersten Softwareumgebung entwerfen, und dieses Design daraufhin automatisch in eine zweite Softwareumgebung übertragen, mittels derer das Design simuliert wird. Da eine Konvertierung der Datenformate stattfindet, können die Designsoftware und die Simulationssoftware unterschiedliche Datenformate verwenden. Ausserdem können beide Softwareumgebungen die Netzwerktopologie auf unterschiedliche Art und Weise darstellen, da eine entsprechende Umwandlung mittels festlegbarer Umwandlungsregeln durchgeführt wird.
  • Somit entfällt eine manuelle Übertragung eines PCB-Designs von einer Softwareumgebung in die andere, wodurch die dabei existierenden Fehlerquellen und der damit verbundene Zeitaufwand eliminiert wird.
  • Wie bereits angedeutet können die Daten im ersten Datenformat aus einem einem Netzwerkdesignsystem zugeordneten Datenspeicher extrahiert werden, wobei das erste Datenformat durch das Netzwerkdesignsystem festgelegt sein kann. Beispielsweise kann das Netzwerkdesignsystem ein in der Programmiersprache SKILL implementiertes System sein, und das erste Datenformat ein mittels SKILL definiertes Datenformat. Insbesondere kann das Netzwerkdesignsystem durch ein Allegro- System gebildet sein.
  • Weiterhin können die Daten im zweiten Datenformat in einen einem Netzwerksimulationssystem zugeordneten Datenspeicher übertragen werden, wobei das zweite Datenformat durch das Netzwerksimulationssystem definiert sein kann. Beispielsweise kann das Netzwerksimulationssystem ein in der Programmiersprache AEL implementiertes System sein, und das zweite Datenformat ein mittels AEL definiertes Datenformat. Insbesondere kann das Netzwerksimulationssystem durch ein ADS-System gebildet sein.
  • Somit bildet die Erfindung in einer Ausgestaltung eine Schnittstelle zwischen der Designsoftware Allegro und der Simulationssoftware ADS.
  • In einer Ausgestaltung der Erfindung enthält das Verfahren den zusätzlichen Schritt des Konvertierens der Daten im ersten Datenformat in die Daten des zweiten Datenformat vor Erzeugen der die zweite Abbildung der Netzwerktopologie darstellenden Daten. Eine Durchführung der Konvertierung vor dem Erzeugen der Daten der zweiten Netzwerktopologie hat den Vorteil, dass der Schritt der Erzeugung der die zweite Abbildung der Netzwerktopologie darstellenden Daten in der gleichen Programmiersprache implementiert sein kann, wie die zweite Softwareumgebung (also beispielsweise AEL).
  • Umgekehrt kann das Konvertieren der Daten im ersten Datenformat in die Daten des zweiten Datenformat auch nach Erzeugen der die zweite Abbildung der Netzwerktopologie darstellenden Daten durchgeführt werden. Dies hat den umgekehrten Vorteil, dass der Schritt der Erzeugung der die zweite Abbildung der Netzwerktopologie darstellenden Daten in der gleichen Programmiersprache implementiert sein kann, wie die erste Softwareumgebung (also beispielsweise SKILL).
  • Die Netzwerktopologie kann eine Vielzahl von Netzwerkelementen und Netzwerkattributen beschreiben, wobei die Netzwerkelemente Pfade, Pfadsegmente, Pins und/oder Durchkontaktierungen enthalten, und die Netzwerkattribute die Länge, Breite und/oder Lage der Pfade, Pfadsegmente, Pins und/oder Durchkontaktierungen. Insbesondere können die Pins Treiber, Stecker, passive Elemente, bidirektionale Pins und/oder Receiverpins enthalten.
  • Vorzugsweise enthält das erste Datenformat einen ersten Satz Codes zur Darstellung von Lagen (layer) der besagten ersten Netzwerktopologie, und das zweite Datenformat einen zweiten Satz Codes zur Darstellung der Lagen (layer) der zweiten Netzwerktopologie, wobei der erste Satz mit dem zweiten Satz Codes verknüpfbar ist. Durch ein solches sogenanntes Mapping kann die Namensgebung des Ursprungssystems (also beispielsweise des Netzwerkdesignsystems) auf einfache Weise mit der Namensgebung des Zielsystems (also beispielsweise des Netzwerksimulationssystems) verknüpft werden.
  • Vorzugsweise stellt die zweite Abbildung der Netzwerktopologie eine schleifenfreie Netzwerkstruktur dar, in welcher Pins, Durchkontaktierungen und Verzweigungspunkte Knoten, und Pfadsegmente und passive Elemente Kanten der Netzwerkstruktur bilden. Eine solche knoten- bzw. kantenorientierte Datenstruktur ermöglicht das Abbilden eines Netzwerktopologieentwurfes auf von den meisten gängigen Simulations- und Laufzeitanalyse-Tools unterstützte Netzlisten zur Angabe der Struktur (Geometrie und Topologie) eines Netzes.
  • Vorzugsweise findet zusätzlich ein Abspeichern der die schleifenfreie Netzwerkstruktur darstellenden Daten als Textdatei statt. Dadurch wird eine annähernd universelle Schnittstelle zu bestehenden Simulations- und Laufzeitanalyse-Tools geschaffen.
  • Erfindungsgemäss ist weiterhin ein Computerprogramm geschaffen zur Ausführung des oben beschriebenen Verfahrens auf einem Computer. Vorzugsweise ist ein solches Computerprogramm in der Programmiersprache SKILL implementiert, d. h. in der Sprache, in der externe Softwarepakete an Allegro angebunden werden koennen.
  • Falls eine Integration des Computerprogrammes beispielsweise in das Simulationsprogramm ADS integriert werden soll, so ist es in AEL programmiert.
  • Erfindungsgemäss wird weiterhin eine Datenverarbeitungsanlage zur elektronischen Verarbeitung von Netzwerktopologiedaten geschaffen, mit: einer Datenempfangseinrichtung zum Empfang von Daten von einem einem Netzwerkentwurfssystem zugeordneten Datenspeicher, welche Daten eine erste Abbildung einer Netzwerktopologie in einem ersten Datenformat darstellen; einer Datenerzeugungseinrichtung zur Erzeugung von Daten, die eine nach einem vorbestimmten Satz Regeln abgeänderte zweite Darstellung der Netzwerktopologie darstellen; und einer Datenübertragungseinrichtung zur Übertragung der die zweite Abbildung der Netzwerktopologie darstellenden Daten in einen einem Netzwerkssimulationssystem zugeordneten Datenspeicher in einem zweiten Datenformat.
  • Weiterhin wird ein Netzwerkentwicklungssystem, mit einer solchen Datenverarbeitungsanlage in Kombination mit einem Netzwerkentwurfsystem und einem Netzwerksimulationsystem geschaffen.
  • Die Erfindung wird nun anhand eines Ausführungsbeispieles in Bezug auf die Zeichnungen erklärt, und es zeigen:
  • Fig. 1 ein Flussdiagramm, das den Ablauf der Konvertierung von Netztopologiedaten und Übertragung von einer ersten in eine zweite Softwareumgebung illustriert;
  • Fig. 2 eine Bedienoberfläche der Software Allegro mit einem Ausschnitt aus einem für Speicherzwecke entwickelten PCB;
  • Fig. 3 ein Layoutfenster von der Software ADS nach einem Import des erzeugten AEL-basierten Programms; und
  • Fig. 4 eine Bildschirmablichtung mit einem einzelnen elektrischen Netz nach der Konvertierung und dem Import in die Simulationssoftware ADS Momentum (Layout).
  • Fig. 5 eine Bildschirmablichtung mit einem einzelnen elektrischen Netz nach der Konvertierung und dem Import in die Simulationssoftware ADS schematic (Schematic).
  • Eine Ausgestaltung der Erfindung ist durch eine Software gebildet, die in der Sprache SKILL der Firma Cadence programmiert ist. Die Software erzeugt eine oder mehrere (Makro-)Dateien, die anschliessend in die Simulationssoftware ADS importiert werden können. Diese Dateien enthalten Befehle in der Programmiersprache AEL (Application Extension Language) der Firma Agilent Technologies.
  • Die Software, die innerhalb der Bedienoberfläche des Designsystems Allegro mittels eines Menüs als eigenständiges Programm aufrufbar ist, ermittelt die Designstrukturen eines mittels Allegro entworfenen Boards. Dabei werden sowohl elektrische Zusammenhänge wie Konnektivität und Topologie der Verbindungsnetze, als auch geometrische Positionen und Abmessungen von Bauelementen, Leitungen und Durchkontaktierungen erfasst. Diese extrahierten Strukturen werden dann in Elemente der Programmiersprache AEL übersetzt, zu einem Makro zusammengefasst, und direkt in ADS geladen. Anschliessend kann die Struktur in ADS simuliert werden.
  • Von einem Boarddesign können entweder das gesamte Board, ein gewünschter Teilbereich oder auch nur bestimmte Netze per Mausklick oder Namenseingabe ausgewählt werden. Durch die von der Software ermittelten Informationen über die Struktur des Boards ist es prinzipiell möglich, eine Netzliste in einem der SPICE-Formate zu erstellen, wie nachfolgend genauer beschrieben wird.
  • Fig. 1 stellt ein Flussdiagramm dar, das den Ablauf einer automatischen Übertragung von Designinformationen mittels der Programmiersprache SKILL in die Programmiersprache AEL illustriert.
    • Integration in ALLEGRO Board Design System
  • Der erste im Flussdiagramm mit PCB Design Converter bezeichnete Teil der Software ist ein in SKILL implementiertes Programm, das durch Verwendung dieser Programmiersprache gut in das ALLEGRO Board Design System der Firma Cadence integrierbar ist. Beim Hochfahren des ALLEGRO- Systems wird der SKILL-Code automatisch geladen und im Speicher gehalten. Der Aufruf der Software erfolgt über ein Custom Submenu, dass in der Hauptmenüleiste von ALLEGRO verankert wurde. Durch Verwendung der offengelegten Prozeduren der Menü-Oberfläche von ALLEGRO erscheint die Benutzeroberfläche des Programms wie ein CADENCE Tool.
    • Datenextraktion
  • Die Hauptaufgabe des PCB Design Converters ist die Extraktion aller für eine Simulation relevanten Daten, das heisst die Geometrie- und Topologieinformationen der Verbindungsnetze des Boards. Per Definition verbindet ein Netz gemäss Stromlauf (oder Schaltplan) verschiedene Pins von logischen Bauelementen. Die physikalische Repräsentation eines Netzes ist durch durch die Verbindungsleitungen gebildet, die auf verschiedenen Lagen des Boardes verlaufen und mittels Durchkontaktierungen elektrisch miteinander verbunden sind. Netze enden an Pins von digitalen Bauelementen (galvanische Trennung), während bei passiven Elementen eine Rückwirkung des Ausganges auf den Eingang gegeben ist. Das heisst, dass für eine Simulation sowohl das im Signalfluss liegende passive Element, als auch das am Gegenpin liegende Netz relevant ist. Das Konglomerat aus passiven Elementen, Netz am Eingangspin und Netz am Ausgangspin wird hier als elektrisches Netz bezeichnet.
  • Da die Bezeichnungen der Lagen eines Boards in nahezu jedem System unterschiedlich ist, wird eine Namensumsetzung vorgenommen. Dazu wird erst eine Textdatei (im Diagramm: layer mapping file) eingelesen, die die Lagennamen des ALLEGRO-Systems und des Zielsystems (hier das ADS-System der Firma AGILENT) miteinander verknüpft.
  • Netze sind im ALLEGRO System unterstrukturiert in "paths" oder Pfade. Solche Pfade bestehen jeweils aus mehreren "segments" oder Segmenten. Pfade sind jene Zweige des Netzes, die als Endpunkte Pins, Durchkontaktierungen oder Verzweigungspunkte haben. Segmente sind einfache gerade Leitungsstücke und bilden die kleinsten Einheiten. Unter Anwendung der von CADENCE offengelegten Zugriffsfunktionen werden pro Netz Pfade, Endpunkte (Pins und Durchkontaktierungen) und Segmente mit ihren Attributen Länge, Breite und Verdrahtungslage direkt aus der ALLEGRO Datenbasis extrahiert und in Assozioationstabellen abgelegt, die einen schnellen Zugriff und Reorganisation der Daten erlauben.
    • Datenschnittstelle
  • Im nächsten Schritt des Algorithmus erfolgt die Festlegung der Reihenfolge der Pfade nach Eigenschaften der Pins (Treiber, Stecker, passives Element, bidirektionaler Pin und Receiver-Pin) und die Umorganisation der Daten in eine schleifenfreie Graphenstruktur, wobei Pins, Durchkontaktierungen und Verzweigungspunkte die Knoten, und Leitungsstücke oder auch passiven Elemente (wie serielle Widerstände oder Kondensatoren) die Kanten bilden. Da diese knoten- bzw. kantenorientierte Datenstruktur mit der Ablage von Geometrie und Topologie eines Netzes die Struktur der Eingangsnetzlisten fast aller Simulations- und Laufzeitanalyse-Tools nahezu ideal abbildet, wird sie als zentrale Schnittstelle und Ausgangspunkt aller weiteren Umsetz- oder Generierungs-Tools verwendet. Wegen ihrer zentralen Rolle kann diese interne Schnittstelle auch als Textdatei erzeugt werden. Funktionen zum Schreiben und Lesen dieser Schnittstelle können sowohl in SKILL, als auch in AEL, der prozeduralen Sprache des ADS-Systemes, implementiert sein.
    • Konvertierung
  • Im zweiten Teil des Umsetzungsvorganges werden die Daten aus der beschriebenen Schnittstelle in das passende Format des Simulations-Tools umgewandelt, wobei zwei verschiedene Wege beschritten werden können:
    • 1. direkte Konvertierung aus der internen Schnittstelle heraus, noch innerhalb des PCB Converters, und
    • 2. indirekte Umwandlung über die externe aber inhaltsgleiche Schnittstellendatei mittels einer Komponente (im Diagramm: Converter), die in der Programmiersprache des ADS Systems AEL implementiert ist und die wie der PCB Design Converter in der Software des Zielsystems ADS integriert ist.
  • Schliesslich werden als Endergebnis zwei Makro-Programme für die internen Simulatoren des ADS-Systems generiert, und eine Schnittstelle für den Simulator HSPICE zur Verfügung gestellt. Die Makros, die über ein Kommando direkt ins System geladen werden können, enthalten sowohl Steuerkommandos - wie z. B. "Datenfenster eröffnen" - als auch Kommandos, die Strukturen für eine "schematic view" oder einen "layout view" eines oder mehrerer Netze im ADS-System aufbauen.
  • In Fig. 2 ist die Bedienoberfläche der Allegro-Software mit einem Ausschnitt aus einem für Speicherzwecke entwickelten Board gezeigt. Wie erwähnt wird das Programm dieser Ausgestaltung der Erfindung bei Aufruf von Allegro automatisch in den Hauptspeicher geladen und kann über die Allegro-Menüleiste (*MPCustom) gestartet werden. Es erscheint danach ein Menü mit mehreren Auswahlmöglichkeiten für die Selektion von Netzen und die Erzeugung von Dateien. Über Optionsknöpfe und damit verbundene Untermenüs werden Details eingestellt, wie beispielsweise die Auswahl von Modellen und die Erzeugung von Ports.
  • Wird der in Fig. 2 markierte Bereich ausgewählt, so erscheinen die darin enthaltenen Leitungen nach dem Import des erzeugten AEL-Programms im Layout-Fenster von ADS wie in Bild 3 dargestellt.
  • Für die Durchführung einer Simulation müssen nun nur noch Ports an den Leitungsenden oder den Pins definiert werden.
  • Fig. 4 zeigt ein in den Layouteditor von ADS konvertiertes Netz. Im Bild dargestellt sind Leitungen, die auf verschiedenen Lagen des Boardes verlaufen und durch Vias (Durchkontaktierungen) miteinander verbunden sind. An den Positionen der Pins im Netz sind Ports hinzugefuegt.
  • Fig. 5 zeigt ein in das Schematic von ADS konvertierte Netz. Dabei ist jedem Abschnitt des Netzes (Strecke zwischen Richtungsänderungen) ein Symbol mit entsprechendem Leitungsmodell zugeordnet. Auch für Vias werden Modelle verwendet. Weiterhin werden Ports und Abschlusswiderstände für eine S-Parameter-Simulation hinzugefügt. Das Substrat (physikalischer Aufbau des Boards) ist durch ein eigenes Symbol repräsentiert.
  • Anzumerken ist, dass die Erfindung nicht auf die beschriebenen Ausführungsbeispiele beschränkt ist, sondern Modifikationen im Rahmen des durch die Ansprüche festgelegten Schutzbereiches umfasst. Insbesondere kann die Erfindung im Zusammenhang allgemein als Schnittstelle zwischen Softwareumgebungen eingesetzt werden, die eine unterschiedliche Datenformatierung und/oder Darstellung einer Netzwerktopologie erfordern.

Claims (21)

1. Verfahren zur Verarbeitung von Netzwerktopologiedaten, mit folgenden Schritten:
Extrahieren von Daten von einem Datenspeicher, welche Daten eine erste Abbildung einer Netzwerktopologie in einem ersten Datenformat darstellen;
Erzeugen von Daten, die eine nach einem vorbestimmten Satz Regeln abgeänderte zweite Abbildung der Netzwerktopologie darstellen; und
Übertragen der die zweite Abbildung der Netzwerktopologie darstellenden Daten in einen Datenspeicher in einem zweiten Datenformat.
2. Verfahren nach Anspruch 1, wobei die Daten im ersten Datenformat von einem einem Netzwerkdesignsystem zugeordneten Datenspeicher empfangen werden, und das erste Datenformat durch das Netzwerkdesignsystem definiert ist.
3. Verfahren nach Anspruch 2, wobei das Netzwerkdesignsystem ein in der Programmiersprache SKILL implementiertes System, und das erste Datenformat ein mittels SKILL definiertes Datenformat ist.
4. Verfahren nach Anspruch 3, wobei das Netzwerkdesignsystem durch ein Allegro-System gebildet ist.
5. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Daten im zweiten Datenformat in einen einem Netzwerksimulationssystem zugeordneten Datenspeicher übertragen werden, und das zweite Datenformat durch das Netzwerksimulationssystem definiert ist.
6. Verfahren nach Anspruch 5, wobei das Netzwerksimulationssystem ein in der Programmiersprache AEL implementiertes System, und das zweite Datenformat ein mittels AEL definiertes Datenformat ist
7. Verfahren nach Anspruch 6, wobei das Netzwerksimulationssystem durch ein ADS-System gebildet ist.
8. Verfahren nach einem der vorhergehenden Ansprüche, mit folgendem zusätzlichen Schritt:
Konvertieren der Daten im ersten Datenformat in die Daten des zweiten Datenformat vor Erzeugen der die zweite Abbildung der Netzwerktopologie darstellenden Daten.
9. Verfahren nach einem der Ansprüche 1 bis 7, mit folgendem zusätzlichen Schritt:
Konvertieren der Daten im ersten Datenformat in die Daten des zweiten Datenformat nach Erzeugen der die zweite Abbildung der Netzwerktopologie darstellenden Daten.
10. Verfahren nach einem der vorhergehenden Ansprüche, wobei die erste und die zweite Abbildung der Netzwerktopologie jeweils eine Vielzahl von Netzwerkelementen und Netzwerkattributen beschreiben, wobei die Netzwerkelemente Pfade, Pfadsegmente, Pins und/oder Durchkontaktierungen enthalten, und die Netzwerkattribute die Länge, Breite und/oder Lage der Pfade, Pfadsegmente, Pins und/oder Durchkontaktierungen enthalten.
11. Verfahren nach Anspruch 10, wobei die Pins Treiber, Stecker, passive Elemente, bidirektionale Pins und/oder Receiverpins enthalten.
12. Verfahren nach Anspruch 10 oder 11, wobei das erste Datenformat einen ersten Satz Codes zur Darstellung der Lagen (layer) der besagten Netzwerktopologie umfasst, und das zweite Datenformat einen zweiten Satz Codes zur Darstellung der Lagen (layer) der Netzwerktopologie umfasst, mit folgendem weiteren Schritt:
Verknüpfen des ersten Satzes mit dem zweiten Satz Codes.
13. Verfahren nach einem der vorhergehenden Ansprüche, wobei die zweite Abbildung der Netzwerktopologie eine schleifenfreie Netzwerkstruktur darstellt, in welcher Pins, Durchkontaktierungen und Verzweigungspunkte Knoten, und Pfadsegmente und passive Elemente Kanten der Netzwerkstruktur bilden.
14. Verfahren nach einem der vorhergehenden Ansprüche, mit folgendem zusätzlichen Schritt:
Abspeichern der die schleifenfreie Netzwerkstruktur darstellenden Daten als Textdatei.
15. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Netzwerktopologie die Topologie eines Printed Circuit Boards (PCB) darstellt.
16. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Netzwerktopologie Informationen bezüglich der elektrischen Zusammenhänge wie Konnektivität und Topologie von Verbindungsnetzen des dargestellten Netzwerkes, als auch geometrische Positionen und Abmessungen von Bauelementen, Leitungen und Durchkontaktierungen des dargestellten Netzwerkes enthält.
17. Computerprogramm zur Ausführung des Verfahrens nach einem der vorhergehenden Ansprüche auf einem Computer.
18. Computerprogramm nach Anspruch 17, wobei das Computerprogramm in der Sprache SKILL implementiert ist.
19. Computerprogramm nach Anspruch 17, wobei das Computerprogramm in der Sprache AEL implementiert ist.
20. Datenverarbeitungsanlage zur elektronischen Verarbeitung von Netzwerktopologiedaten, mit:
einer Datenempfangsseinrichtung zum Empfang von Daten von einem einem Netzwerkentwurfssystem zugeordneten Datenspeicher, welche Daten eine erste Abbildung einer Netzwerktopologie in einem ersten Datenformat darstellen;
einer Datenerzeugungseinrichtung zur Erzeugung von Daten, die eine nach einem vorbestimmten Satz Regeln abgeänderte zweite Abbildung der Netzwerktopologie darstellen; und
eine Datenübertragungseinrichtung zur Übertragung der die zweite Abbildung der Netzwerktopologie darstellenden Daten in einen einem Netzwerkssimulationssystem zugeordneten Datenspeicher in einem zweiten Datenformat.
21. Netzwerkentwicklungssystem, mit einer Datenverarbeitungsanlage nach Anspruch 20 in Kombinbation mit dem Netzwerkentwurfssystem und dem Netzwerkssimulationssystem.
DE10137574A 2001-07-31 2001-07-31 Verfahren, Computerprogramm und Datenverarbeitungsanlage zur Verarbeitung von Netzwerktopologien Expired - Fee Related DE10137574B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10137574A DE10137574B4 (de) 2001-07-31 2001-07-31 Verfahren, Computerprogramm und Datenverarbeitungsanlage zur Verarbeitung von Netzwerktopologien
US10/210,738 US20030028630A1 (en) 2001-07-31 2002-07-31 Method and system for processing topology data and geometry data of networks

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10137574A DE10137574B4 (de) 2001-07-31 2001-07-31 Verfahren, Computerprogramm und Datenverarbeitungsanlage zur Verarbeitung von Netzwerktopologien

Publications (2)

Publication Number Publication Date
DE10137574A1 true DE10137574A1 (de) 2003-02-20
DE10137574B4 DE10137574B4 (de) 2006-01-19

Family

ID=7693915

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10137574A Expired - Fee Related DE10137574B4 (de) 2001-07-31 2001-07-31 Verfahren, Computerprogramm und Datenverarbeitungsanlage zur Verarbeitung von Netzwerktopologien

Country Status (2)

Country Link
US (1) US20030028630A1 (de)
DE (1) DE10137574B4 (de)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6901582B1 (en) * 1999-11-24 2005-05-31 Quest Software, Inc. Monitoring system for monitoring the performance of an application
WO2004055615A2 (en) * 2002-12-17 2004-07-01 Saraph Girish P Routing scheme based on virtual space representation
US7721238B2 (en) * 2004-09-22 2010-05-18 Digi International Inc. Method and apparatus for configurable printed circuit board circuit layout pattern
US7979245B1 (en) 2006-05-17 2011-07-12 Quest Software, Inc. Model-based systems and methods for monitoring computing resource performance
US7979494B1 (en) 2006-11-03 2011-07-12 Quest Software, Inc. Systems and methods for monitoring messaging systems
US8175863B1 (en) 2008-02-13 2012-05-08 Quest Software, Inc. Systems and methods for analyzing performance of virtual environments
CN102024071B (zh) * 2009-09-11 2013-06-05 鸿富锦精密工业（深圳）有限公司 印刷电路板布线系统及印刷电路板上的多边形合并方法
TWI420334B (zh) * 2009-09-30 2013-12-21 Hon Hai Prec Ind Co Ltd 印刷電路板佈線系統及印刷電路板上的多邊形合併方法
US9215142B1 (en) 2011-04-20 2015-12-15 Dell Software Inc. Community analysis of computing performance
US10333820B1 (en) 2012-10-23 2019-06-25 Quest Software Inc. System for inferring dependencies among computing systems
US9557879B1 (en) 2012-10-23 2017-01-31 Dell Software Inc. System for inferring dependencies among computing systems
US11005738B1 (en) 2014-04-09 2021-05-11 Quest Software Inc. System and method for end-to-end response-time analysis
US9479414B1 (en) 2014-05-30 2016-10-25 Dell Software Inc. System and method for analyzing computing performance
CN104021257A (zh) * 2014-06-24 2014-09-03 浪潮电子信息产业股份有限公司 一种设置pcb单板上高速信号10°走线的设计方法
US10291493B1 (en) 2014-12-05 2019-05-14 Quest Software Inc. System and method for determining relevant computer performance events
CN104462712A (zh) * 2014-12-19 2015-03-25 上海斐讯数据通信技术有限公司 一种用于pcb布线时可控制删除线段的方法及系统
US9274758B1 (en) 2015-01-28 2016-03-01 Dell Software Inc. System and method for creating customized performance-monitoring applications
US9996577B1 (en) 2015-02-11 2018-06-12 Quest Software Inc. Systems and methods for graphically filtering code call trees
US10187260B1 (en) 2015-05-29 2019-01-22 Quest Software Inc. Systems and methods for multilayer monitoring of network function virtualization architectures
US10200252B1 (en) 2015-09-18 2019-02-05 Quest Software Inc. Systems and methods for integrated modeling of monitored virtual desktop infrastructure systems
US10230601B1 (en) 2016-07-05 2019-03-12 Quest Software Inc. Systems and methods for integrated modeling and performance measurements of monitored virtual desktop infrastructure systems
US10423750B1 (en) * 2017-10-24 2019-09-24 Cadence Design Systems, Inc. Technology database independent components for integrated circuit package
CN108573108A (zh) * 2018-04-25 2018-09-25 济南浪潮高新科技投资发展有限公司 一种基于Allegro更改PCB的过孔的方法及装置
US10831939B2 (en) * 2018-12-11 2020-11-10 International Business Machines Corporation Printed circuit board design

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5572436A (en) * 1990-04-06 1996-11-05 Lsi Logic Corporation Method and system for creating and validating low level description of electronic design
US5541849A (en) * 1990-04-06 1996-07-30 Lsi Logic Corporation Method and system for creating and validating low level description of electronic design from higher level, behavior-oriented description, including estimation and comparison of timing parameters
US5544066A (en) * 1990-04-06 1996-08-06 Lsi Logic Corporation Method and system for creating and validating low level description of electronic design from higher level, behavior-oriented description, including estimation and comparison of low-level design constraints
US5598344A (en) * 1990-04-06 1997-01-28 Lsi Logic Corporation Method and system for creating, validating, and scaling structural description of electronic device
US5553002A (en) * 1990-04-06 1996-09-03 Lsi Logic Corporation Method and system for creating and validating low level description of electronic design from higher level, behavior-oriented description, using milestone matrix incorporated into user-interface
US5812431A (en) * 1994-06-13 1998-09-22 Cadence Design Systems, Inc. Method and apparatus for a simplified system simulation description
US5937190A (en) * 1994-04-12 1999-08-10 Synopsys, Inc. Architecture and methods for a hardware description language source level analysis and debugging system
US5634113A (en) * 1994-12-13 1997-05-27 Unisys Corporation Method for generating a preferred processing order and for detecting cycles in a directed graph used to represent system component connectivity
US5872952A (en) * 1995-04-17 1999-02-16 Synopsys, Inc. Integrated circuit power net analysis through simulation
US5754826A (en) * 1995-08-04 1998-05-19 Synopsys, Inc. CAD and simulation system for targeting IC designs to multiple fabrication processes
US5727187A (en) * 1995-08-31 1998-03-10 Unisys Corporation Method of using logical names in post-synthesis electronic design automation systems
US5870588A (en) * 1995-10-23 1999-02-09 Interuniversitair Micro-Elektronica Centrum(Imec Vzw) Design environment and a design method for hardware/software co-design
US5838948A (en) * 1995-12-01 1998-11-17 Eagle Design Automation, Inc. System and method for simulation of computer systems combining hardware and software interaction
US5910898A (en) * 1995-12-14 1999-06-08 Viewlogic Systems, Inc. Circuit design methods and tools
US5815402A (en) * 1996-06-07 1998-09-29 Micron Technology, Inc. System and method for changing the connected behavior of a circuit design schematic
US6367052B1 (en) * 1996-07-17 2002-04-02 Rutgers, The State University Of New Jersey Method of producing optimized designs using computer systems and designs produced therefrom
CA2216589C (en) * 1996-09-27 2001-12-04 Semiconductor Insights Inc. Computer-assisted design analysis method for extracting device and interconnect information
US5903472A (en) * 1996-10-25 1999-05-11 Advanced Micro Devices, Inc. Method for performing floorplan timing analysis by selectively displaying signal paths based on slack time calculations and integrated circuit made using same
US6134705A (en) * 1996-10-28 2000-10-17 Altera Corporation Generation of sub-netlists for use in incremental compilation
US5956256A (en) * 1996-11-19 1999-09-21 Unisys Corporation Method and apparatus for optimizing a circuit design having multi-paths therein
US5940604A (en) * 1996-11-19 1999-08-17 Unisys Corporation Method and apparatus for monitoring the performance of a circuit optimization tool
US5864875A (en) * 1996-12-06 1999-01-26 International Business Machines Corporation Data management system for problems, releases and parts
US5995740A (en) * 1996-12-23 1999-11-30 Lsi Logic Corporation Method for capturing ASIC I/O pin data for tester compatibility analysis
US5946482A (en) * 1997-05-16 1999-08-31 Hewlett-Packard Company Method and apparatus for using parameters to simulate an electronic circuit
US6784903B2 (en) * 1997-08-18 2004-08-31 National Instruments Corporation System and method for configuring an instrument to perform measurement functions utilizing conversion of graphical programs into hardware implementations
US6360350B1 (en) * 1997-10-07 2002-03-19 International Business Corporation Method and system for performing circuit analysis on an integrated-circuit design having design data available in different forms
US6145117A (en) * 1998-01-30 2000-11-07 Tera Systems Incorporated Creating optimized physical implementations from high-level descriptions of electronic design using placement based information
EP0874497B1 (de) * 1998-03-04 1999-11-10 Hewlett-Packard Company Abbildung einer Netzwerktopologie
US6367056B1 (en) * 1998-04-23 2002-04-02 Altera Corporation Method for incremental timing analysis
US6181754B1 (en) * 1998-06-12 2001-01-30 Cadence Design Systems, Inc. System and method for modeling mixed signal RF circuits in a digital signal environment
US6904519B2 (en) * 1998-06-12 2005-06-07 Microsoft Corporation Method and computer program product for offloading processing tasks from software to hardware
US6601024B1 (en) * 1998-11-12 2003-07-29 Synopsys, Inc. Code translation between hardware design languages
US7016794B2 (en) * 1999-03-16 2006-03-21 Lsi Logic Corporation Floor plan development electromigration and voltage drop analysis tool
US6633878B1 (en) * 1999-07-30 2003-10-14 Accenture Llp Initializing an ecommerce database framework
US6263302B1 (en) * 1999-10-29 2001-07-17 Vast Systems Technology Corporation Hardware and software co-simulation including simulating the cache of a target processor
US6230114B1 (en) * 1999-10-29 2001-05-08 Vast Systems Technology Corporation Hardware and software co-simulation including executing an analyzed user program
US6578020B1 (en) * 1999-12-07 2003-06-10 International Business Machines Corporation Method and system for converting code to executable code using neural networks implemented in a very large scale integration (VLSI) integrated circuit
US7010774B1 (en) * 1999-12-29 2006-03-07 Advanced Micro Devices, Inc. Bottom-up approach for synthesis of register transfer level (RTL) based design
US6944596B1 (en) * 2000-02-23 2005-09-13 Accenture Llp Employee analysis based on results of an education business simulation
US6388512B1 (en) * 2000-11-03 2002-05-14 The United States Of America As Represented By The Administrator Of National Aeronautics And Space Administration Process for a high efficiency Class D microwave power amplifier operating in the S-Band
US20020161907A1 (en) * 2001-04-25 2002-10-31 Avery Moon Adaptive multi-protocol communications system
US20030099014A1 (en) * 2001-04-26 2003-05-29 Egner Will A. System and method for optimized design of an optical network
US6907599B1 (en) * 2001-06-15 2005-06-14 Verisity Ltd. Synthesis of verification languages

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
KAHN, H.J.: Design and Manufactoring Integration through EDIF, In: IEEE/CPMT Electronics Manufacturing Technology Symposium, 1999, S. 69-75 *
NEBEL, W.: EDIF - bald ein Standart?, In: Elektronik 24, 28.11.1986, Sonderpublikation CAE, S. 166-169 *
Produktinformation: "DESIGN INTEGRATOR", VLSI Technology Sept. 1998, www.semiconductors.philips.com/acrobat/other/ technology/velocity/des_integrator.pdf *

Also Published As

Publication number Publication date
DE10137574B4 (de) 2006-01-19
US20030028630A1 (en) 2003-02-06

Similar Documents

Publication Publication Date Title
DE10137574B4 (de) Verfahren, Computerprogramm und Datenverarbeitungsanlage zur Verarbeitung von Netzwerktopologien
DE4325095A1 (de) Verfahren und Vorrichtung zur verzögerten Baugruppenbestimmung
US5754842A (en) Preparation system for automatically preparing and processing a CAD library model
DE19815534A1 (de) Verfahren und System zum Entwurf und zur Simulation digitaler Rechner-Hardware
DE112015002183T5 (de) Computerimplementiertes System und Verfahren zum Übersetzen von Verifizierungs-Befehlen eines elektronischen Designs
DE69433907T2 (de) Autonomes, evolutionsartiges Hardwareentwurfssystem
WO1997015877A2 (de) Computergestütztes arbeits- und informationssystem und zugehöriger baustein
DE10043905A1 (de) Stromkopplung bei der gemischten Simulation von Schaltungen
DE10000451A1 (de) Taktsignalanalyseeinrichtung und Taktsignalanalyseverfahren
CN113705143A (zh) 一种自动化仿真系统和自动化仿真方法
DE102017130842A1 (de) Konfigurationssystem zur Konfiguration eines zum Testen eines elektronischen Steuergeräts geeigneten Testsystems
EP4217932A1 (de) Trainingsdatengenerator und verfahren zum generieren von trainingsdatensätzen
DE102004003098A1 (de) Verfahren zum Auflösen fehlender graphischer Symbole bei einem rechnergestützten Entwurf für integrierte Schaltungen
EP0787330B1 (de) Verfahren zum auffinden und zur darstellung von schaltungselementen einer elektronischen schaltung für die funktionsprüfung der schaltung
DE112005002149T5 (de) Logisches Verifizierungsverfahren, logische Moduldaten, Vorrichtungsdaten und logische Verifizierungsvorrichtung
DE102004003100A1 (de) Verfahren zum Auflösen nicht richtig angepaßter graphischer Symbole bei einem rechnergestützten Entwurf integrierter Schaltungen
WO2021052955A1 (de) System und verfahren zum bereitstellen einer digitalen nachbildung einer anlage und entsprechendes computerprogrammprodukt
DE4310615A1 (de) Verfahren und Vorrichtung zur Bereitstellung eines vom Benutzer konfigurierbaren Systems, welches mehrere unterschiedliche Tasks und Softwaretools vereinigt und verwaltet
WO2011076312A1 (de) Lokale geräte und methoden zur nutzung von global vernetzten web 2.0 systemen
DE19906177C1 (de) Verfahren und Vorrichtung zur Übertragung von Simulationsmodellen zwischen Simulatoren
Verma et al. AutoCAD Electrical 2018 Black Book
DE4408106A1 (de) Verfahren zur Simulation einer in EDIF beschriebenen Schaltung mit einem VHDL-Simulator auf einem Rechner
US20170287349A1 (en) Method and system for updating a simulation plan for training personnel on system maintenance
DE102017212578A1 (de) Verfahren und System zur rechnergestützten Modifikation eines durch ein Modellierungswerkzeug erzeugten Modells eines technischen Systems
DE10143056A1 (de) Verfahren zur Vorbereitung einer Computersimulation einer Kraftfahrzeugelektrik

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee