JP2013228772A - 配線寄生容量抽出方法、配線寄生容量抽出装置及び配線寄生容量抽出プログラム - Google Patents

配線寄生容量抽出方法、配線寄生容量抽出装置及び配線寄生容量抽出プログラム Download PDF

Info

Publication number
JP2013228772A
JP2013228772A JP2012098452A JP2012098452A JP2013228772A JP 2013228772 A JP2013228772 A JP 2013228772A JP 2012098452 A JP2012098452 A JP 2012098452A JP 2012098452 A JP2012098452 A JP 2012098452A JP 2013228772 A JP2013228772 A JP 2013228772A
Authority
JP
Japan
Prior art keywords
wiring
parasitic capacitance
test pattern
capacitance extraction
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012098452A
Other languages
English (en)
Inventor
Seiichi Inoue
聖一 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2012098452A priority Critical patent/JP2013228772A/ja
Publication of JP2013228772A publication Critical patent/JP2013228772A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

【課題】配線寄生容量抽出に要する時間を短縮することができる配線寄生容量抽出方法、配線寄生容量抽出装置及び配線寄生容量抽出プログラムを提供すること。
【解決手段】一実施の形態にかかる配線寄生容量抽出方法では、半導体集積回路のレイアウトデータから１本の被選択配線Ｗ１を選択する。選択したネットを複数の構成体に分割する。複数の構成体から１つの被選択構成体Ｂ１を選択する。被選択構成体Ｂ１がＦＳＩに登録されているかを判定する。被選択構成体Ｂ１がＦＳＩに登録されている場合には、第１の寄生容量抽出処理により被選択構成体Ｂ１の寄生容量ＣＢを算出する。被選択構成体Ｂ１がＦＳＩに登録されていない場合には、第１の寄生容量抽出処理よりも寄生容量の算出精度が低く、算出速度が速い第２の寄生容量抽出処理により、被選択構成体Ｂ１の寄生容量ＣＢを算出する。
【選択図】図１

Description

本発明は配線寄生容量抽出方法、配線寄生容量抽出装置及び配線寄生容量抽出プログラムに関し、例えば、半導体集積回路の設計に導入される配線寄生容量抽出方法、配線寄生容量抽出装置及び配線寄生容量抽出プログラムに関する。
半導体集積回路の負荷容量は、トランジスタのゲート容量と配線の寄生容量とに大別できる。最近の半導体集積回路は、製造工程の微細化が進み、配線の寄生容量が負荷容量に占める割合が大きくなっている。
プロセスの微細化の進展に伴い、コンタクトとトランジスタのゲートとの間の間隔が小さくなる。そのため、コンタクトとトランジスタのゲートとの間の容量の影響が大きくなる。近年のＬＰＥ（layout parasitic extraction）ツールでは、配線同士間の寄生容量抽出だけでなく、配線とコンタクトとの間を含むコンタクト周辺の寄生容量についても、高い抽出精度が必要になっている。
例えば、寄生容量抽出の抽出手法として、配線層毎に寄生容量抽出の精度を設定して、寄生容量抽出を行う手法が提案されている（特許文献１）。この手法では、高精度の寄生容量抽出が必要ない配線層の寄生容量抽出精度を低くすることで、寄生素子の容量値を抽出する時間を短縮することができる。
また、重要なインターコネクションを受信する側と駆動側のチャネル接続される領域におけるネットリストの集積回路のトランジスタのみを選択することにより、トランジスタのリストを含むネットリストを簡略化する手法が提案されている（特許文献２）。これにより、コンピュートインテンシブのＲＣ抽出を、比較的少ないメモリ使用とプロセッシング電力消費によって行うことができる。
さらに、相互接続プリミティブを用いて寄生容量を抽出する手法（特許文献３）や、半導体集積回路設計における回路の動作不良の原因となる寄生容量値と寄生抵抗値の発生個所を視覚的に理解しやすく表示する半導体表示装置（特許文献４）などが提案されている。
特開２０１１−０６５３７７号公報 特表２００５−５３７５６６号公報 特開平１０−２７５１７６号公報 特開２００５−３２７０２１号公報
ところが、上述の手法に対する検討の結果、以下の問題点を見出した。例えば、特許文献１では、所定の基準に基づいて、上層配線層と下層配線層とを識別し、分類した配線層毎に異なる基準に基づいて寄生容量を抽出する。この手法では、主に下層配線層で構成されている信号配線の寄生素子抽出において、高精度の寄生容量抽出を行うこととなる。そのため、下層配線層の寄生容量抽出に要する時間をこれ以上は短縮することができない。つまり、上述の手法では、高精度の容量抽出が過度に行われ、処理時間の短縮が不十分となってしまう。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態によれば、配線寄生容量抽出方法は、半導体集積回路のレイアウトデータから１本のネットを選択し、選択した前記ネットを複数の構成体に分割し、前記複数の構成体から１つの被選択構成体を選択し、前記被選択構成体が高精度処理対象情報に登録されているかを判定し、前記被選択構成体が高精度処理対象情報に登録されている場合には、第１の寄生容量抽出処理により前記被選択構成体の寄生容量を算出し、前記被選択構成体が高精度処理対象情報に登録されていない場合には、前記第１の寄生容量抽出処理よりも寄生容量の算出精度が低く、算出速度が速い第２の寄生容量抽出処理により、前記被選択構成体の寄生容量を算出する。
一実施の形態によれば、配線寄生容量抽出装置は、半導体集積回路のレイアウトデータから１本のネットを選択する配線選択部と、選択した前記ネットを複数の構成体に分割する構成体生成部と、前記複数の構成体から１つの被選択構成体を選択する構成体選択部と、前記被選択構成体が高精度処理対象情報に登録されているかを判定する情報登録確認部と、前記被選択構成体が高精度処理対象情報に登録されている場合には、第１の寄生容量抽出処理により前記被選択構成体の寄生容量を算出する第１算出部と、前記被選択構成体が高精度処理対象情報に登録されていない場合には、前記第１の寄生容量抽出処理よりも寄生容量の算出精度が低く、算出速度が速い第２の寄生容量抽出処理により、前記被選択構成体の寄生容量を算出する第２算出部と、を備える。
一実施の形態によれば、配線寄生容量抽出プログラムは、半導体集積回路のレイアウトデータから１本のネットを選択する処理と、選択した前記ネットを複数の構成体に分割する処理と、前記複数の構成体から１つの被選択構成体を選択処理と、前記被選択構成体が高精度処理対象情報に登録されているかを判定する処理と、前記被選択構成体が高精度処理対象情報に登録されている場合には、第１の寄生容量抽出処理により前記被選択構成体の寄生容量を算出する処理と、前記被選択構成体が高精度処理対象情報に登録されていない場合には、前記第１の寄生容量抽出処理よりも寄生容量の算出精度が低く、算出速度が速い第２の寄生容量抽出処理により、前記被選択構成体の寄生容量を算出する処理と、をコンピュータに実行させる。
一実施の形態によれば、配線寄生容量抽出に要する時間を短縮することができる配線寄生容量抽出方法、配線寄生容量抽出装置及び配線寄生容量抽出プログラムを提供することができる。
実施の形態１にかかる配線寄生容量抽出方法を示すフローチャートである。 ステップＳ１１における被選択配線Ｗ１、隣接配線Ｗ２及びＷ３の構成例を示す図である。 ステップＳ１２において被選択配線Ｗ１、隣接配線Ｗ２及びＷ３を構成体に分割する場合の分割態様例を示す図である。 相互接続プリミティブライブラリに含まれるパターンの例を示す図である。 実施の形態２にかかる配線寄生容量抽出方法を示すフローチャートである。 実施の形態２にかかる配線寄生容量抽出方法のフィールドソルバー適用対象パターン情報生成処理Ｓ２を示すフローチャートである。 実施の形態３において近似する相互接続プリミティブライブラリ登録パターンを用いてテストパターンの寄生容量を算出する方法（ステップＳ２４）を示すフローチャートである。 テストパターンの一例であるテストパターン３０１の構成を示す上面図である。 ステップＳ２４１で選択される相互接続プリミティブライブラリ登録パターン３０２及び３０３の構成を示す上面図である。 実施の形態４にかかる配線寄生容量抽出方法を示すフローチャートである。 テストパターンの配線の配置と配線間の間隔を模式的に示す図である。 実施の形態５にかかる配線寄生容量抽出装置５００の構成を模式的に示すブロック図である。 実施の形態６にかかる配線寄生容量抽出装置６００の構成を模式的に示すブロック図である。 実施の形態７にかかる配線寄生容量抽出装置７００の構成を模式的に示すブロック図である。 実施の形態８にかかる配線寄生容量抽出装置８００の構成を模式的に示すブロック図である。 実施の形態９にかかる配線寄生容量抽出プログラム９０の実行環境例を示すシステム９００の構成図である。
以下、図面を参照して実施の形態について説明する。各図面においては、同一要素には同一の符号が付されており、必要に応じて重複説明は省略される。
実施の形態１
まず、実施の形態１にかかる配線寄生容量抽出方法について説明する。図１は、実施の形態１にかかる配線寄生容量抽出方法を示すフローチャートである。実施の形態１にかかる配線寄生容量抽出方法は、図１に示すように、ステップＳ１１〜Ｓ１８により構成される。なお、ステップＳ１１〜Ｓ１８を、寄生容量算出処理Ｓ１と称する。
ステップＳ１１
まず、レイアウトデータから、寄生容量抽出処理の対象となる配線を選択する。ここで、寄生容量抽出処理の対象となる配線とは、ある端子と他の端子との間を接続する１本のネットのことを指す。よって、レイアウトデータに複数の端子対が存在する場合には、各端子対の端子間を接続する配線が複数存在することを意味する。さらに、選択された配線に隣接する配線を選択する。以下では、ステップＳ１１で選択された配線を被選択配線Ｗ１、被選択配線Ｗ１に隣接する配線を隣接配線Ｗ２及びＷ３と称する。
ステップＳ１２
次に、被選択配線Ｗ１及び隣接配線Ｗ２及びＷ３を、寄生容量抽出の対象単位である構成体に分割する。例えば、構成体は、被選択配線Ｗ１及び隣接配線Ｗ２及びＷ３の形状の変化点間で分割される。被選択配線Ｗ１及び隣接配線Ｗ２及びＷ３の形状の変化点とは、例えば、配線層が変化する点、配線の方向が変化する点、配線の幅が変化する点、配線の端部などを意味する。
ここで、被選択配線Ｗ１及び隣接配線Ｗ２及びＷ３を、寄生容量抽出の対象単位である構成体に分割する方法について、図面を参照して説明する。図２は、ステップＳ１１における被選択配線Ｗ１、隣接配線Ｗ２及びＷ３の構成例を示す図である。図２の上部の図は、被選択配線Ｗ１、隣接配線Ｗ２及びＷ３の上面図であり、下部の図は、被選択配線Ｗ１、隣接配線Ｗ２及びＷ３の正面図である。図２に示すように、被選択配線Ｗ１、隣接配線Ｗ２及びＷ３は、配線層Ｍ１及びＭ２により構成される多層配線である。被選択配線Ｗ１は、コンタクトＣ１で配線層Ｍ１と配線層Ｍ２とが接続されることにより、１本の配線（ネット）として形成される。
図３は、ステップＳ１２において被選択配線Ｗ１、隣接配線Ｗ２及びＷ３を構成体に分割する場合の分割態様例を示す図である。図３の上部の図は、被選択配線Ｗ１、隣接配線Ｗ２及びＷ３の上面図であり、下部の図は、被選択配線Ｗ１、隣接配線Ｗ２及びＷ３の正面図である。図３に示すように、被選択配線Ｗ１、隣接配線Ｗ２及びＷ３の形状の変化点が分割点Ｐ１〜Ｐ８となる。
具体的には、被選択配線Ｗ１の左端が分割点Ｐ１となる。また、隣接配線Ｗ３が屈曲する位置が分割点Ｐ２となる。分割点Ｐ１と分割点Ｐ２との間の被選択配線Ｗ１、隣接配線Ｗ２及びＷ３が、構成体Ｋ１として分割される。
次いで、被選択配線Ｗ１が屈曲する位置が分割点Ｐ３となる。分割点Ｐ２と分割点Ｐ３との間の被選択配線Ｗ１、隣接配線Ｗ２及びＷ３が、構成体Ｋ２として分割される。
次いで、被選択配線Ｗ１が再度屈曲する位置が分割点Ｐ４となる。分割点Ｐ３と分割点Ｐ４との間の被選択配線Ｗ１、隣接配線Ｗ２及びＷ３が、構成体Ｋ３として分割される。
次いで、被選択配線Ｗ１で、配線層Ｍ１と配線層Ｍ２とがコンタクトＣ１により接続される領域の前後が、それぞれ分割点Ｐ５及びＰ６となる。分割点Ｐ４と分割点Ｐ５との間の被選択配線Ｗ１、隣接配線Ｗ２及びＷ３が、構成体Ｋ４として分割される。また、分割点Ｐ５と分割点Ｐ６との間の被選択配線Ｗ１、隣接配線Ｗ２及びＷ３が、構成体Ｋ５として分割される。
次いで、被選択配線Ｗ１の配線幅が変化する位置が分割点Ｐ７となる。分割点Ｐ６と分割点Ｐ７との間の被選択配線Ｗ１、隣接配線Ｗ２及びＷ３が、構成体Ｋ６として分割される。
次いで、被選択配線Ｗ１の右端が分割点Ｐ８となる。分割点Ｐ７と分割点Ｐ８との間の被選択配線Ｗ１、隣接配線Ｗ２及びＷ３が、構成体Ｋ７として分割される。
以上より、被選択配線Ｗ１、隣接配線Ｗ２及びＷ３を、構成体Ｋ１〜Ｋ７に分割することができる。ただし、図２及び図３に示す配線の構成及び構成体への分割態様はあくまで例示に過ぎない。従って、他の配線の構成を適用することも可能である。また、他の配線の構成を適用した場合には、図３とは異なる構成体への分割態様となることは言うまでもない。
ステップＳ１３
次に、図１に戻り、ステップＳ１３について説明する。ステップＳ１３では、ステップＳ１２で作成した各構成体のなかから、１つの構成体を選択する。以下、選択された構成体を被選択構成体Ｂ１と称する。
ステップＳ１４
次に、被選択構成体Ｂ１が、フィールドソルバー適用対象パターン情報（以下、ＦＳＩとも称する）に登録されているか否かを判断する。なお、フィールドソルバー適用対象パターン情報（ＦＳＩ）とは、配線寄生容量抽出の対象となるレイアウトデータのうち、特に高精度に寄生容量値を算出することが必要なパターンを有する構成体が登録されている情報をいう。つまり、フィールドソルバー適用対象パターン情報（ＦＳＩ）は、高精度処理を要する対象が登録された、高精度処理対象情報として提供される。
つまり、フィールドソルバー適用対象パターン情報（ＦＳＩ）に登録されている構成体については、フィールドソルバー（以下、ＦＳとも称する）により寄生容量値を高精度に算出する。フィールドソルバーとは、数値解析法を利用して、電磁界を算出する手法をいう。ただし、フィールドソルバーは高精度に寄生容量値及び寄生抵抗値を求めることができる反面、多大な計算時間を必要とする。フィールドソルバーを実行するためのツールとして、例えば、Ｓｙｎｏｐｓｙｓ社のＲａｐｈａｅｌを用いることができる。
一方、フィールドソルバー適用対象パターン情報に登録されていない構成体については、後述する相互接続プリミティブライブラリを用いて、簡易的に寄生容量値を算出することができる。相互接続プリミティブライブラリを用いた寄生容量値の算出には、例えばＬＰＥツールを用いることができる。ＬＰＥツールとは、配線寄生素子（抵抗、容量、インダクタ）や回路シミュレーションで規定された設計素子のインスタンスパラメータを抽出するツールである。例えば、ＬＰＥツールは、フィールドソルバーにより予め既知のパターンの寄生容量値を算出しておき、解析対象となるレイアウトに既知のパターンを当てはめることで、レイアウトの寄生容量値を算出する。従って、ＬＰＥツールのような相互接続プリミティブライブラリを用いた寄生容量値の算出手法は、フィールドソルバーと比べて寄生容量値の算出精度は劣るものの、より高速に寄生容量値を算出することが可能である。
ステップＳ１５
被選択構成体Ｂ１が、フィールドソルバー適用対象パターン情報（ＦＳＩ）に登録されている場合には、フィールドソルバー（ＦＳ）を用いて被選択構成体Ｂ１の寄生容量値ＣＢを算出する。
ステップＳ１６
被選択構成体Ｂ１が、フィールドソルバー適用対象パターン情報（ＦＳＩ）に登録されていない場合には、相互接続プリミティブライブラリ（以下、ＰＬとも称する）を用いて、被選択構成体Ｂ１の寄生容量値ＣＢを算出する。
ここで、相互接続プリミティブライブラリ（ＰＬ）について説明する。相互接続プリミティブライブラリ（ＰＬ）には、様々な配線配置を有する構成体の寄生容量値が予め格納された情報として提供される。図４は、相互接続プリミティブライブラリ（ＰＬ）に含まれるパターンの例を示す図である。図４では、被選択配線Ｗ１、隣接配線Ｗ２及びＷ３の間隔と寄生容量値との関係を示している。図４において、相互接続プリミティブライブラリ（ＰＬ）には、同一配線層に存在する被選択配線Ｗ１、隣接配線Ｗ２及びＷ３を有するパターン１０１〜１１５が含まれる。パターン１０１〜１１５には、それぞれの配線配置に応じて、寄生容量値Ｃ１０１〜Ｃ１１５が設定されている。
パターン１０１は、被選択配線Ｗｓのみが存在する場合のパターンである。パターン１０２は、被選択配線Ｗｓ及び被選択配線Ｗｓと同一配線層の隣接配線Ｗａが１本存在する場合のパターンである。パターン１０３は、被選択配線Ｗｓ及び被選択配線Ｗｓと同一配線層の隣接配線Ｗａが２本存在する場合のパターンである。
パターン１０４は、被選択配線Ｗｓ及び被選択配線Ｗｓよりも下の配線層の隣接配線Ｗａが１本存在する場合のパターンである。パターン１０５は、被選択配線Ｗｓ及び被選択配線Ｗｓよりも上の配線層の隣接配線Ｗａが１本存在する場合のパターンである。パターン１０６は、被選択配線Ｗｓ及び被選択配線Ｗｓよりも上下の配線層の隣接配線Ｗａが１本ずつ存在する場合のパターンである。
パターン１０７は、被選択配線Ｗｓ及び被選択配線Ｗｓよりも上下の配線層の隣接配線Ｗａが１本ずつ存在し、さらに、被選択配線Ｗｓと同一配線層の隣接配線Ｗａが１本存在する場合のパターンである。パターン１０８は、被選択配線Ｗｓ及び被選択配線Ｗｓよりも上下の配線層の隣接配線Ｗａが１本ずつ存在し、さらに、被選択配線Ｗｓと同一配線層の隣接配線Ｗａが２本存在する場合のパターンである。パターン１０９は、被選択配線Ｗｓ及び被選択配線Ｗｓよりも上の配線層の隣接配線Ｗａが１本存在し、さらに、被選択配線Ｗｓと同一配線層の隣接配線Ｗａが２本存在する場合のパターンである。
パターン１１０は、被選択配線Ｗｓに、被選択配線Ｗｓを下の配線層と接続するコンタクトが形成されている場合のパターンである。パターン１１１は、被選択配線Ｗｓに、被選択配線Ｗｓを下の配線層と接続するコンタクトが形成されており、さらに同一配線層かつコンタクトを有する隣接配線Ｗａが１本存在する場合のパターンである。パターン１１２は、被選択配線Ｗｓに、被選択配線Ｗｓを下の配線層と接続するコンタクトが形成されており、さらに同一配線層かつコンタクトを有する隣接配線Ｗａが２本存在する場合のパターンである。
パターン１１３は、被選択配線Ｗｓに、被選択配線Ｗｓを下の配線層と接続するコンタクトが形成されており、さらに被選択配線Ｗｓよりも下の配線層の隣接配線Ｗａが１本存在する場合のパターンである。パターン１１４は、被選択配線Ｗｓに、被選択配線Ｗｓを下の配線層と接続するコンタクトが形成されており、さらに被選択配線Ｗｓよりも下の配線層の隣接配線Ｗａが２本存在する場合のパターンである。パターン１１５は、被選択配線Ｗｓに、被選択配線Ｗｓを下の配線層と接続するコンタクトが形成されており、さらに同一配線層かつコンタクトを有する隣接配線Ｗａが１本存在し、被選択配線Ｗｓよりも下の配線層の隣接配線Ｗａが１本存在する場合のパターンである。
なお、図４に示す相互接続プリミティブライブラリ（ＰＬ）のパターンは例示に過ぎない。例えば、相互接続プリミティブライブラリ（ＰＬ）は、同一配線層内及び上下の配線層内で、隣接配線の配置を適宜変更することが可能である。
ステップＳ１７
次に、図１に戻り、ステップＳ１７について説明する。ステップＳ１７では、ステップＳ１５又はＳ１６の後、被選択構成体の寄生抵抗値Ｒを算出する。
ステップＳ１８
全ての構成体について、寄生容量値及び寄生抵抗値の算出が完了したか否かを判定する。全ての構成体について、寄生容量値及び寄生抵抗値の算出が完了していない場合には、ステップＳ１３に戻る。これにより、寄生容量値及び寄生抵抗値の算出が完了していない別の構成体について、寄生容量値及び寄生抵抗の算出が行われる。すなわち、ステップＳ１３〜Ｓ１８の処理を繰り返すことにより、すべての構成体について、寄生容量値及び寄生抵抗値の算出を行うことが可能である。一方、寄生容量値及び寄生抵抗値の算出が完了している場合には、寄生容量抽出処理を終了する。
以上、本実施の形態にかかる配線寄生容量抽出方法によれば、フィールドソルバー（ＦＳ）を適用して寄生容量値を算出するか、相互接続プリミティブライブラリ（ＰＬ）を用いて寄生容量値を算出するか、を構成体ごとに選択することができる。これにより、多大な計算時間を要するフィールドソルバー（ＦＳ）の適用を高精度な寄生容量値の算出が要求される構成体のみに限定できる。そして、高精度な寄生容量値の算出が必要ない構成体については、計算時間が短い、相互接続プリミティブライブラリを用いた寄生容量値の算出を行うことができる。従って、本実施の形態にかかる配線寄生容量抽出方法によれば、一定の計算精度を確保しつつ、レイアウト全体の寄生容量抽出に要する時間を短縮することが可能となる。
また、本実施の形態にかかる配線寄生容量抽出方法では、同一配線層内の配線を構成体に分割することが可能である。よって、同一配線層内においても、フィールドソルバー（ＦＳ）の適用が必要な構成体と、相互接続プリミティブライブラリ（ＰＬ）を用いた寄生容量値の算出が適用可能な構成体と、を選別できる。よって、前述した配線層毎に寄生容量抽出方法を変える手法に比べて、ある配線層全体について高精度の寄生容量値の算出を行わなければならない事態を回避できる。従って、本実施の形態にかかる配線寄生容量抽出方法は、こうした手法と比べて、レイアウト全体の寄生容量抽出に要する時間を短縮することが可能となる。
さらに、本実施の形態にかかる配線寄生容量抽出方法は、同一配線層を複数の構成体に分割できる。よって、前述した配線層毎に寄生容量抽出方法を変える手法に比べて、同一配線層内の寄生容量値をより実態に即して算出することが可能である。これにより、各配線層において、より高精度に寄生容量値を算出することができる。
実施の形態２
次に、実施の形態２にかかる配線寄生容量抽出方法について説明する。図５は、実施の形態２にかかる配線寄生容量抽出方法を示すフローチャートである。実施の形態２にかかる配線寄生容量抽出方法は、図５に示すように、実施の形態１にかかる配線寄生容量抽出方法の寄生容量算出処理Ｓ１（ステップＳ１１〜Ｓ１８）に先立ち、フィールドソルバー適用対象パターン情報生成処理（以下、ＦＳＩ生成処理とも称する）Ｓ２を追加したものである。
図６は、実施の形態２にかかる配線寄生容量抽出方法のＦＳＩ生成処理Ｓ２を示すフローチャートである。ＦＳＩ生成処理（ステップＳ２）は、ステップＳ２１〜Ｓ２８により構成される。
ステップＳ２１
まず、レイアウトデータの中から予め指定された、例えば複数のテストパターンから、１つのテストパターンを選択する。ここで、テストパターンとは、レイアウトデータのうち、寄生容量値を特に高精度に算出したい構成体の配線パターンを意味する。構成体については、実施の形態１と同様であるので、説明を省略する。テストパターンは、例えば、レイアウトの設計者が、寄生容量値を特に高精度に算出したい構成体を予め指定することにより与えられる。以下、ステップＳ２１で選択されたテストパターンを、被選択テストパターンＰＴと称する。
ステップＳ２２
次に、相互接続プリミティブライブラリ（ＰＬ）の中に、被選択テストパターンＰＴと同一パターンを有するものが有るかを判定する。
ステップＳ２３
相互接続プリミティブライブラリ（ＰＬ）の中に、被選択テストパターンＰＴと同一パターンを有するものが登録されている場合には、被選択テストパターンＰＴと相互接続プリミティブライブラリの該当登録パターンの寄生容量値を、被選択テストパターンＰＴの寄生容量値Ｃｔとして算出する。
ステップＳ２４
相互接続プリミティブライブラリ（ＰＬ）の中に、被選択テストパターンＰＴと同一パターンを有するものが無い場合には、被選択テストパターンＰＴと近似する相互接続プリミティブライブラリの登録パターンの寄生容量値を、被選択テストパターンＰＴの寄生容量値Ｃｔとして算出する。
ステップＳ２５
ステップＳ２３又はＳ２４の後、被選択テストパターンＰＴの寄生容量値Ｃｔと、予め設定されている被選択テストパターンＰＴのリファレンス容量値Ｃｒと、の容量誤差ΔＣを算出する。被選択テストパターンＰＴのリファレンス容量値Ｃｒは、例えば、テストパターンにフィールドソルバー（ＦＳ）を適用することにより、予め算出される。容量誤差ΔＣは、例えば、以下の式（１）で表すことができる。

ΔＣ＝｜Ｃｔ−Ｃｒ｜／Ｃｒ ・・・（１）
ステップＳ２６
次に、容量誤差ΔＣと規格値Ｃｔｈとを比較する。規格値Ｃｔｈは、例えばレイアウトの設計者により、予め設定される。
ステップＳ２７
ΔＣ＞Ｃｔｈであれば、被選択テストパターンＰＴを、フィールドソルバー適用対象パターン情報（ＦＳＩ）に登録する。
ステップＳ２８
その後、全テストパターンに対する処理が完了したかを判定する。全テストパターンに対する処理が完了していない場合には、ステップＳ２１に戻る。全テストパターンに対する処理が完了した場合には、ＦＳＩ生成処理Ｓ２を終了する。
以上より、本実施の形態にかかる配線寄生容量抽出方法は、テストパターンを考慮したフィールドソルバー適用対象パターン情報（ＦＳＩ）を生成することできる。これにより、レイアウトデータの中で寄生容量値を高精度に抽出したい箇所を具体的に特定することができる。これにより、寄生容量抽出に要する処理時間を短縮することができる。
実施の形態３
次に、実施の形態３にかかる配線寄生容量抽出方法について説明する。実施の形態３にかかる配線寄生容量抽出方法は、実施の形態２にかかる配線寄生容量抽出方法の変形例であり、相互接続プリミティブライブラリ（ＰＬ）の中に、配線の配置パターンのみならず、配線幅や配線間の間隔などの寸法情報を含む。
この場合、図６のステップＳ２４において、相互接続プリミティブライブラリ（ＰＬ）の中に被選択テストパターンＰＴと同一パターンを有するものが無い場合に、相互接続プリミティブライブラリ（ＰＬ）中の近似する登録パターンを用いて被選択テストパターンＰＴの寄生容量値を算出する方法として、以下のような算出方法をとることが可能となる。
図７は、実施の形態３において近似する相互接続プリミティブライブラリ登録パターンを用いて被選択テストパターンＰＴの寄生容量値を算出する方法（ステップＳ２４）を示すフローチャートである。ステップＳ２４は、ステップＳ２４１〜Ｓ２４３を有する。
ステップＳ２４１
まず、被選択テストパターンＰＴに近似する相互接続プリミティブライブラリ（ＰＬ）を２個選択する。図８は、テストパターンの一例であるテストパターン３０１の構成を示す上面図である。テストパターン３０１は、被選択配線３０１ａ、被選択配線３０１ａを挟んで同一配線層内に配置される隣接配線３０１ｂ及び３０１ｃを有する。被選択配線３０１ａと隣接配線３０１ｂとの間隔は０．１μｍである。被選択配線３０１ａと隣接配線３０１ｃとの間隔は０．２μｍである。
図９は、ステップＳ２４１で選択される相互接続プリミティブライブラリ登録パターン３０２及び３０３の構成を示す上面図である。相互接続プリミティブライブラリ登録パターン３０２は、被選択配線３０２ａ、被選択配線３０２ａを挟んで同一配線層内に配置される隣接配線３０２ｂ及び３０２ｃを有する。被選択配線３０２ａと隣接配線３０２ｂとの間隔は０．１μｍである。被選択配線３０２ａと隣接配線３０２ｃとの間隔は０．１μｍである。相互接続プリミティブライブラリ登録パターン３０３は、被選択配線３０３ａ、被選択配線３０３ａを挟んで同一配線層内に配置される隣接配線３０３ｂ及び３０３ｃを有する。被選択配線３０３ａと隣接配線３０３ｂとの間隔は０．２μｍである。被選択配線３０３ａと隣接配線３０３ｃとの間隔は０．２μｍである。
すなわち、テストパターン３０１の２つの配線間隔は、それぞれ相互接続プリミティブライブラリ登録パターン３０２及び３０３の２つの配線間隔の一方と同一である。ステップＳ２４１では、このように、複数の配線間隔の一部が同一である２つの相互接続プリミティブライブラリ登録パターンを選択する。
ステップＳ２４２
次に、相互接続プリミティブライブラリ登録パターン３０２及び３０３の寄生容量値の補間値ＣＩＮＴＥＲを算出する。
ステップＳ２４３
そして、算出した補間値ＣＩＮＴＥＲを被選択テストパターンＰＴの寄生容量値Ｃｔとして設定する。
以上より、本実施の形態にかかる配線寄生容量抽出方法によれば、相互接続プリミティブライブラリ（ＰＬ）を用いつつ、構成体の寸法の違いによる影響まで考慮して、構成体の寄生容量値を算出することができる。これにより、相互接続プリミティブライブラリ（ＰＬ）を用いて寄生容量値の近似値を求める際の精度を向上させることが可能となる。
上述では、複数の配線間隔の一部が同一である２つの相互接続プリミティブライブラリ登録パターンを選択する例について説明したが、これは例示に過ぎない。例えば、配線間隔ではなく、配線幅、配線厚みなどの、他の寸法を、近似判断の指標としてもよい。また、選択する相互接続プリミティブライブラリ登録パターンは３以上でもよい。
実施の形態４
次に、実施の形態４にかかる配線寄生容量抽出方法について説明する。実施の形態４にかかる配線寄生容量抽出方法は、実施の形態２にかかる配線寄生容量抽出方法の変形例である。実施の形態４にかかる配線寄生容量抽出方法では、ＦＳＩ生成処理において、テストパターンを構成する配線層の組み合わせだけでなく、更にテストパターンの配線間の寸法を参照して、フィールドソルバー適用対象パターン情報（ＦＳＩ）への登録の是非を判定する。
図１０は、実施の形態４にかかる配線寄生容量抽出方法のＦＳＩ生成処理Ｓ４を示すフローチャートである。ＦＳＩ生成処理（ステップＳ４）は、ステップＳ４１〜Ｓ４９により構成される。ステップＳ４１は、図６のステップＳ２１と同様であるので、説明を省略する。ステップＳ４３〜４９は、それぞれ図６のステップＳ２２〜Ｓ２８と同様であるので、説明を省略する。
ステップＳ４２
ステップＳ４１でステップＳ２２被選択テストパターンＰＴを決定した後、被選択テストパターンＰＴの配線間隔確認を行う。以下、配線間隔確認方法について、具体的に説明する。ステップＳ４２では、被選択テストパターンＰＴの被選択配線Ｗ１、隣接配線Ｗ２及びＷ３のそれぞれの間隔を確認する。そして、確認した間隔が規定値を満たさない場合には、被選択テストパターンＰＴをフィールドソルバー適用対象パターン情報（ＦＳＩ）への登録の必要がないものとして、処理をステップＳ４９に送る。確認した間隔が規定値を満たす場合には、処理をステップＳ４３に送る。なお、上述の規定値を満たすか否かの判定は、例えば、確認した間隔が規定値以下であるか否かを判定することで行うことができる。
具体的には、例えば、配線間隔の判定を以下のような定義式で定義することができる。なお、［Ｔａｒｇｅｔ］の後にある記載は、被選択配線Ｗ１の配線層の情報であり、［Ｎｅｉｇｈｂｏｒ］の後にある記載は、隣接配線Ｗ２及びＷ３の配線層の情報である。

[Target]C1 [Neighbor] M2{<=0.1um} C1{<=0.1um} ・・・（２）

[Target]C1 [Neighbor] M1{<=0.1um} ・・・（３）

[Target]C1 [Neighbor] M1{<=0.1um} C1{<=0.2um} M2{<=0.2um} ・・・（４）
定義式（２）は、被選択配線Ｗ１のコンタクトＣ１に対して、０．１ｕｍ以下の距離に隣接配線Ｗ２及びＷ３の配線層Ｍ２の配線が存在し、かつ、０．１ｕｍ以下の距離に隣接配線Ｗ２及びＷ３のコンタクトＣ１が存在するか否かを判定する処理を示している。
定義式（３）は、被選択配線Ｗ１のコンタクトＣ１に対して、０．１ｕｍ以下の距離に隣接配線Ｗ２及びＷ３の配線層Ｍ１の配線が存在するか否かを判定する処理を示している。
定義式（４）は、被選択配線Ｗ１のコンタクトＣ１に対して、０．２ｕｍ以下の距離に隣接配線Ｗ２及びＷ３の配線層Ｍ２の配線が存在し、０．２ｕｍ以下の距離に隣接配線Ｗ２及びＷ３のコンタクトＣ１が存在し、かつ、０．１ｕｍ以下の距離に隣接配線Ｗ２及びＷ３の配線層Ｍ１が存在するか否かを判定する処理を示している。
定義式（２）〜（４）が満たされない場合には、被選択テストパターンＰＴをフィールドソルバー適用対象パターン情報（ＦＳＩ）への登録の必要がないものとして、処理をステップＳ４９に送る。確認した間隔が規定値を満たす場合には、処理をステップＳ４３に送る。
図１１は、テストパターンの配線の配置と配線間の間隔を模式的に示す図である。図１１の層構造については、図２と同様である。図１１のテストパターン４０２、４０４及び４０６は、定義式（２）〜（４）を満たさない。よって、テストパターン４０２、４０４及び４０６は、フィールドソルバー適用対象パターン情報（ＦＳＩ）へは登録されない。
テストパターン４０１は、被選択配線Ｗ１のコンタクトＣ１と隣接配線Ｗ２のコンタクトＣ１及び配線層Ｍ２との間が０．１μｍであるので、定義式（２）を満たす。テストパターン４０３は、被選択配線Ｗ１のコンタクトＣ１と隣接配線Ｗ２の配線層Ｍ１との間が０．１μｍであるので、定義式（３）を満たす。テストパターン４０５は、被選択配線Ｗ１のコンタクトＣ１と隣接配線Ｗ２の配線層Ｍ１との間が０．１μｍ、被選択配線Ｗ１のコンタクトＣ１と隣接配線Ｗ３の配線層Ｍ２及びコンタクトＣ１との間が０．２μｍであるので、定義式（４）を満たす。よって、テストパターン４０１、４０３及び４０５については、ステップＳ４３以降の処理が行われることとなる。
以上、実施の形態４にかかる配線寄生容量抽出方法によれば、テストパターンの配線の配置だけでなく、配線間の間隔の大小を判定することにより、実施の形態２にかかる配線寄生容量抽出方法と比べて、フィールドソルバー適用対象パターン情報（ＦＳＩ）へ登録されるテストパターンの数を減らすことができる。これにより、寄生容量値が大きくなる配線間の間隔の狭いテストパターンにのみに、フィールドソルバーの適用を絞ることが可能となる。よって、実施の形態４にかかる配線寄生容量抽出方法によれば、実施の形態２にかかる配線寄生容量抽出方法よりも、寄生容量の抽出に要する時間を、より短縮することができる。
なお、本実施の形態では、テストパターンが複数の配線間隔を有する場合、すべての配線間隔がそれぞれの規定値を満たすか否かで、フィールドソルバー適用対象パターン情報（ＦＳＩ）への登録の是非を判断してもよい。また、テストパターンが複数の配線間隔を有する場合、いずれかの、又は一部の配線間隔がそれぞれの規定値を満たすか否かで、フィールドソルバー適用対象パターン情報（ＦＳＩ）への登録の是非を判断してもよい。
また、ステップＳ４２は、ステップＳ４１とステップＳ４３との間に限らず、ステップＳ４８の前段であれば、任意の位置に挿入することができる。これにより、被選択テストパターンＰＴに含まれる複数の配線間の間隔の全て又は一部が規定値よりも大きい場合には、容量誤差ΔＣの値にかかわらず、被選択テストパターンＰＴをフィールドソルバー適用対象パターン情報（ＦＳＩ）への登録対象から除外することができる。
実施の形態５
次に、実施の形態５にかかる配線寄生容量抽出装置５００について説明する。図１２は、実施の形態５にかかる配線寄生容量抽出装置５００の構成を模式的に示すブロック図である。配線寄生容量抽出装置５００は、実施の形態１にかかる配線寄生容量抽出方法を実行するための装置として構成される。実施の形態５にかかる配線寄生容量抽出装置５００は、図１２に示すように、寄生容量算出部５０１を有する。寄生容量算出部５０１は、配線選択部５１、構成体生成部５２、構成体選択部５３、フィールドソルバー適用対象パターン情報登録確認部（以下、ＦＳＩ登録確認部とも称する）５４、第１算出部５５、第２算出部５６、寄生抵抗算出部５７及び第１処理進捗確認部５８を有する。
配線選択部５１は、レイアウトデータ１から、寄生容量抽出処理の対象となる配線を選択する。すなわち、配線選択部５１は、図１のステップＳ１１に相当する処理を行う。以下では、選択された配線を被選択配線Ｗ１に隣接する配線を隣接配線Ｗ２及びＷ３と称する。
構成体生成部５２は、被選択配線Ｗ１及び隣接配線Ｗ２及びＷ３を、寄生容量抽出の対象単位である構成体に分割する。すなわち、構成体生成部５２は、図１のステップＳ１２に相当する処理を行う。
構成体選択部５３は、構成体生成部５２が作成した各構成体のなかから、１つの構成体を選択する。すなわち、構成体選択部５３は、図１のステップＳ１３に相当する処理を行う。
ＦＳＩ登録確認部５４は、被選択構成体Ｂ１が、フィールドソルバー適用対象パターン情報（ＦＳＩ）２に登録されているか否かを判断する。すなわち、ＦＳＩ登録確認部５４は、図１のステップＳ１４に相当する処理を行う。
第１算出部５５は、被選択構成体Ｂ１がフィールドソルバー適用対象パターン情報（ＦＳＩ）２に登録されている場合に、フィールドソルバー（ＦＳ）を用いて被選択構成体Ｂ１の寄生容量値を算出する。すなわち、第１算出部５５は、図１のステップＳ１５に相当する処理を行う。
第２算出部５６は、被選択構成体Ｂ１がフィールドソルバー適用対象パターン情報（ＦＳＩ）に登録されていない場合に、相互接続プリミティブライブラリ（ＰＬ）３を用いて、被選択構成体Ｂ１の寄生容量値を算出する。すなわち、第２算出部５６は、図１のステップＳ１６に相当する処理を行う。
寄生抵抗算出部５７は、被選択構成体Ｂ１の寄生抵抗値Ｒを算出する。すなわち、寄生抵抗算出部５７は、図１のステップＳ１７に相当する処理を行う。
第１処理進捗確認部５８は、全ての構成体について、寄生容量値及び寄生抵抗値の算出が完了したか否かを判定する。全ての構成体について、寄生容量値及び寄生抵抗値の算出が完了していない場合には、寄生容量算出処理を構成体選択部５３に戻す。一方、寄生容量値及び寄生抵抗値の算出が完了している場合には、寄生容量算出処理を終了する。すなわち、第１処理進捗確認部５８は、図１のステップＳ１８に相当する処理を行う。
以上、本実施の形態にかかる配線寄生容量抽出装置５００によれば、実施の形態１にかかる配線寄生容量抽出方法を実行し、フィールドソルバー（ＦＳ）を適用して寄生容量値を算出するか、相互接続プリミティブライブラリ（ＰＬ）３を用いて寄生容量を算出するか、を構成体ごとに選択することができる。これにより、フィールドソルバー（ＦＳ）の適用を高精度な寄生容量値の算出が要求される構成体のみに限定できる。そして、高精度な寄生容量値の算出が必要ない構成体については、計算時間が短い、相互接続プリミティブライブラリ（ＰＬ）３を用いた寄生容量値の算出を行うことができる。従って、本実施の形態にかかる配線寄生容量抽出装置５００によれば、実施の形態１と同様に、レイアウト全体の寄生容量抽出に要する時間を短縮することが可能となる。
また、本実施の形態にかかる配線寄生容量抽出装置５００は、同一配線層内の配線を構成体に分割することが可能である。よって、同一配線層内においても、フィールドソルバー（ＦＳ）の適用が必要な構成体と、相互接続プリミティブライブラリ（ＰＬ）３を用いた寄生容量値の算出が適用可能な構成体と、を選別できる。よって、前述した配線層毎に寄生容量抽出方法を変える手法に比べて、ある配線層全体について高精度の寄生容量値の算出を行わなければならない事態を回避できる。従って、本実施の形態にかかる配線寄生容量抽出装置５００は、実施の形態１と同様に、こうした手法と比べて、レイアウト全体の寄生容量抽出に要する時間を短縮することが可能となる。
さらに、本実施の形態にかかる配線寄生容量抽出装置５００は、同一配線層を複数の構成体に分割できる。よって、前述した配線層毎に寄生容量抽出方法を変える手法に比べて、同一配線層内の寄生容量値をより実態に即して算出することが可能である。これにより、実施の形態１と同様に、各配線層において、より高精度に寄生容量値を算出することができる。
実施の形態６
次に、実施の形態６にかかる配線寄生容量抽出装置６００について説明する。図１３は、実施の形態６にかかる配線寄生容量抽出装置６００の構成を模式的に示すブロック図である。配線寄生容量抽出装置６００は、実施の形態２にかかる配線寄生容量抽出方法を実行するための装置として構成される。図１３に示すように、実施の形態６にかかる配線寄生容量抽出装置６００は、実施の形態５にかかる配線寄生容量抽出装置５００に、フィールドソルバー適用対象パターン情報生成装置（以下、ＦＳＩ生成装置と称する）６０１を追加した構成を有する。ＦＳＩ生成装置６０１は、テストパターン選択部６１、パターン判定部６２、第３算出部６３、第４算出部６４、誤差算出部６５、誤差判定部６６、フィールドソルバー適用対象パターン情報登録部（以下、ＦＳＩ登録部とも称する）６７、第２処理進捗確認部６８を有する。
テストパターン選択部６１は、予め指定された複数のテストパターン５から、１つのテストパターンを、被選択テストパターンＰＴとして選択する。すなわち、テストパターン選択部６１は、図６のステップＳ２１に相当する処理を行う。
パターン判定部６２は、相互接続プリミティブライブラリ（ＰＬ）３の中に、被選択テストパターンＰＴと同一パターンを有するものが有るかを判定する。すなわち、パターン判定部６２は、図６のステップＳ２２に相当する処理を行う。
第３算出部６３は、相互接続プリミティブライブラリ（ＰＬ）の中に被選択テストパターンＰＴと同一パターンを有するものが有る場合に、被選択テストパターンＰＴと同一パターンの相互接続プリミティブライブラリの該当登録パターンの寄生容量値を、被選択テストパターンＰＴの寄生容量値Ｃｔとして算出する。すなわち、第３算出部６３は、図６のステップＳ２３に相当する処理を行う。
第４算出部６４は、相互接続プリミティブライブラリ（ＰＬ）３の中に、被選択テストパターンＰＴと同一パターンを有するものが無い場合に、被選択テストパターンＰＴと近似する相互接続プリミティブライブラリの登録パターンの寄生容量値を、被選択テストパターンＰＴの寄生容量値Ｃｔとして算出する。すなわち、第４算出部６４は、図６のステップＳ２４に相当する処理を行う。
誤差算出部６５は、被選択テストパターンＰＴの寄生容量値Ｃｔと、予め設定されている被選択テストパターンＰＴのリファレンス容量値Ｃｒと、の容量誤差ΔＣを算出する。すなわち、誤差算出部６５は、図６のステップＳ２５に相当する処理を行う。
誤差判定部６６は、容量誤差ΔＣと規格値Ｃｔｈとを比較する。すなわち、誤差判定部６６は、図６のステップＳ２６に相当する処理を行う。
ＦＳＩ登録部６７は、ΔＣ＞Ｃｔｈであれば、被選択テストパターンＰＴを、フィールドソルバー適用対象パターン情報（ＦＳＩ）２に登録する。すなわち、ＦＳＩ登録部６７は、図６のステップＳ２７に相当する処理を行う。
第２処理進捗確認部６８は、全テストパターンに対する処理が完了したかを判定する。全テストパターンに対する処理が完了していない場合には、ＦＳＩ生成処理を、テストパターン選択部６１に戻す。全テストパターンに対する処理が完了した場合には、ＦＳＩ生成処理を終了する。すなわち、第２処理進捗確認部６８は、図６のステップＳ２８に相当する処理を行う。
以上より、本実施の形態にかかる配線寄生容量抽出装置６００は、テストパターンを考慮したフィールドソルバー適用対象パターン情報（ＦＳＩ）２を生成することできる。これにより、レイアウトデータ１の中で寄生容量値を高精度に抽出したい箇所を具体的に特定することができる。よって、本実施の形態にかかる配線寄生容量抽出装置６００によれば、実施の形態２と同様に、寄生容量抽出に要する処理時間を短縮することができる。
実施の形態７
次に、実施の形態７にかかる配線寄生容量抽出装置７００について説明する。配線寄生容量抽出装置７００は、実施の形態６にかかる配線寄生容量抽出装置６００の変形例である。配線寄生容量抽出装置７００は、実施の形態３にかかる配線寄生容量抽出方法を実行するための装置として構成される。配線寄生容量抽出装置７００は、第４算出部６４の構成に特徴を有する。図１４は、実施の形態７にかかる配線寄生容量抽出装置７００の第４算出部６４の構成を模式的に示すブロック図である。図１４に示すように、配線寄生容量抽出装置７００の第４算出部６４は、ＰＬ選択部６４１、補間値算出部６４２及び容量設定部６４３を有する。
ＰＬ選択部６４１は、被選択テストパターンＰＴに近似する相互接続プリミティブライブラリ登録パターンを２個選択する。すなわち、ＰＬ選択部６４１は、図７のステップＳ２４１に相当する処理を行う。
補間値算出部６４２は、相互接続プリミティブライブラリ登録パターン３０２及び３０３の寄生容量値の補間値ＣＩＮＴＥＲを算出する。すなわち、補間値算出部６４２は、図７のステップＳ２４２に相当する処理を行う。
容量設定部６４３は、算出した補間値ＣＩＮＴＥＲをテストパターン３０１の寄生容量値Ｃｔとして設定する。すなわち、容量設定部６４３は、図７のステップＳ２４３に相当する処理を行う。
以上より、本実施の形態にかかる配線寄生容量抽出装置７００によれば、相互接続プリミティブライブラリ（ＰＬ）を用いつつ、構成体の寸法の違いによる影響まで考慮して、構成体の寄生容量値を算出することができる。これにより、実施の形態３と同様に、相互接続プリミティブライブラリ（ＰＬ）を用いて寄生容量値の近似値を求める際の精度を向上させることが可能となる。
実施の形態８
次に、実施の形態８にかかる配線寄生容量抽出装置８００について説明する。配線寄生容量抽出装置８００は、実施の形態６にかかる配線寄生容量抽出装置６００の変形例である。配線寄生容量抽出装置８００は、実施の形態４にかかる配線寄生容量抽出方法を実行するための装置として構成される。図１５は、実施の形態８にかかる配線寄生容量抽出装置８００の構成を模式的に示すブロック図である。配線寄生容量抽出装置８００は、図１５に示すように、寄生容量算出部５０１及びＦＳＩ生成装置８０１を有する。ＦＳＩ生成装置８０１は、テストパターン選択部８１、配線間隔確認部８２、パターン判定部８３、第３算出部８４、第４算出部８５、誤差算出部８６、誤差判定部８７、ＦＳＩ登録部８８、第２処理進捗確認部８９を有する。
テストパターン選択部８１、パターン判定部８３、第３算出部８４、第４算出部８５、誤差算出部８６、誤差判定部８７、ＦＳＩ登録部８８及び第２処理進捗確認部８９は、それぞれ図１４のテストパターン選択部６１、パターン判定部６２、第３算出部６３、第４算出部６４、誤差算出部６５、誤差判定部６６、ＦＳＩ登録部６７、第２処理進捗確認部６８と同様であるので、説明を省略する。
配線間隔確認部８２は、被選択テストパターンＰＴを決定した後、被選択テストパターンＰＴの配線間隔確認を行う。そして、確認した間隔が規定値よりも大きい場合には、被選択テストパターンＰＴをフィールドソルバー適用対象パターン情報（ＦＳＩ）への登録の必要がないものとして、処理を第２処理進捗確認部８９に送る。確認した間隔が規定値以下であれば、パターン判定部８３に送る。すなわち、配線間隔確認部８２は、図１０のステップＳ４２に相当する処理を行う。
以上より、本実施の形態にかかる配線寄生容量抽出装置８００によれば、テストパターンの配線の配置だけでなく、配線間の間隔の大小を判定することにより、実施の形態６にかかる配線寄生容量抽出装置６００と比べて、フィールドソルバー適用対象パターン情報（ＦＳＩ）へ登録されるテストパターンの数を減らすことができる。これにより、寄生容量値が大きくなる、配線間の間隔の狭いテストパターンにのみにフィールドソルバーの適用を絞ることが可能となる。よって、実施の形態８にかかる配線寄生容量抽出装置８００によれば、実施の形態６にかかる配線寄生容量抽出装置６００よりも、寄生容量の抽出に要する時間を、より短縮することができる。
実施の形態９
上述の実施の形態５〜８では配線寄生容量抽出装置について説明した。しかし、配線寄生容量抽出装置５００、６００、７００及び８００による処理は、コンピュータなどのハードウェア資源を用いてプログラムを動作させることにより、同様の結果を得ることができる。すなわち、配線寄生容量抽出装置５００、６００、７００及び８００と同様の処理をコンピュータなどのハードウェア資源に実行させるプログラムとして構成することも可能である。以下では、配線寄生容量抽出プログラム９０について説明する。配線寄生容量抽出プログラム９０は、配線寄生容量抽出装置５００、６００、７００及び８００のいずれかにより行われる処理を行うプログラムとして提供される。
図１６は、実施の形態９にかかる配線寄生容量抽出プログラム９０の実行環境例を示すシステム９００の構成図である。図７に示すように、システム９００は、コンピュータ９０１及び表示部９０５を有する。
コンピュータ９０１は、記憶部９０２、入力部９０３及び演算部９０４を有する。
記憶部９０２は、本実施の形態にかかる配線寄生容量抽出プログラム９０や、フィールドソルバー適用対象パターン情報（ＦＳＩ）２、レイアウトデータ１、相互接続プリミティブライブラリ（ＰＬ）３、寄生容量データ４、テストパターン５及びリファレンス容量６が格納される。記憶部９０２は、ハードディスクやＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）やＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）といった記憶装置を用いることができる。
入力部９０３は、例えばキーボード、マウス、タッチパネルや記録媒体読み取り装置などである。これにより、入力部９０３を介して、記憶部９０２に、配線寄生容量抽出プログラム９０、フィールドソルバー適用対象パターン情報（ＦＳＩ）２、レイアウトデータ１、相互接続プリミティブライブラリ（ＰＬ）３、テストパターン５及びリファレンス容量６を書き込むことができる。
演算部９０４は、記憶部９０２から、配線寄生容量抽出プログラム９０、フィールドソルバー適用対象パターン情報（ＦＳＩ）２、レイアウトデータ１、相互接続プリミティブライブラリ（ＰＬ）３、テストパターン５及びリファレンス容量６を適宜読み出すことができる。これにより、配線寄生容量抽出プログラム９０を実行して、配線寄生容量抽出装置５００、６００、７００及び８００のいずれかと同様の処理を行うことができる。演算部９０４は、配線寄生容量抽出プログラム９０を実行した結果得られる寄生容量データ４を、記憶部９０２に書き込んだり、外部に出力することができる。
表示部９０５は、例えば、ＬＣＤ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）などを用いることができる。表示部９０５は、演算部９０４から出力される寄生容量データ４を、視認可能な状態で出力することが可能である。
なお、配線寄生容量抽出プログラム９０は、記憶部９０２に記憶される形態には限定されない。配線寄生容量抽出プログラム９０は、例えば、ＣＤ（Ｃｏｍｐａｃｔ Ｄｉｓｋ）やフラッシュメモリを搭載したＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）メモリといった持ち運び可能な記憶媒体に記録してもよい。この場合、配線寄生容量抽出プログラム９０は、持ち運び可能な記憶媒体から、ＣＤドライブやＵＳＢポート等（入力部９０３に相当）を介して導入することが可能である。
以上より、配線寄生容量抽出プログラム９０を、コンピュータ等のハードウェア資源に実行させることで、配線寄生容量抽出装置５００、６００、７００及び８００による処理と同等の作用効果を奏することが可能である。
その他の実施の形態
なお、実施の形態は上記に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、寄生容量値を高精度に求める手法はフィールドソルバーに限られず、適宜他の手法を適用することが可能である。また、寄生容量値を高精度に求める手法はＬＰＥツールに限られず、適宜他の手法を適用することが可能である。
また、配線を構成体に分割する方法は上述の例に限られず、配線を複数の構成体に分割できる限り、他の方法を用いることができる。
また、ステップＳ２４における寄生容量値の算出方法は、実施の形態３の方法に限られず、他の手法により近似値を求めることも可能である。
実施の形態４にかかるステップＳ４５に、実施の形態３にかかるステップＳ２４における寄生容量値の算出方法を適用することも可能である。
上記の実施の形態の一部又は全部は、以下の付記のようにも記載され得るが、以下には限られない。
（付記１）半導体集積回路のレイアウトデータから１本のネットを選択し、選択した前記ネットを複数の構成体に分割し、前記複数の構成体から１つの被選択構成体を選択し、前記被選択構成体が高精度処理対象情報に登録されているかを判定し、前記被選択構成体が高精度処理対象情報に登録されている場合には、第１の寄生容量抽出処理により前記被選択構成体の寄生容量を算出し、前記被選択構成体が高精度処理対象情報に登録されていない場合には、前記第１の寄生容量抽出処理よりも寄生容量の算出精度が低く、算出速度が速い第２の寄生容量抽出処理により、前記被選択構成体の寄生容量を算出する、配線寄生容量抽出方法。
（付記２）前記半導体集積回路のレイアウトデータの複数の前記ネットから、順次１本の前記ネットを選択し、前記複数の前記ネットの全てについて、前記被選択構成体の寄生容量を算出する、付記１に記載の配線寄生容量抽出方法。
（付記３）前記第１の寄生容量抽出処理では、前記構成体にフィールドソルバーを適用することにより、前記被選択構成体の寄生容量を算出する、付記１又は２に記載の配線寄生容量抽出方法。
（付記４）前記構成体は、選択した前記１本のネットの配線である被選択配線と、前記被選択配線に隣接する隣接配線と、を含む、付記１乃至３のいずれかに記載の配線寄生容量抽出方法。
（付記５）前記被選択配線及び前記隣接配線は、前記被選択配線及び前記隣接配線の端部、前記被選択配線及び前記隣接配線の方向が変わる点、前記被選択配線及び前記隣接配線の幅が変化する点、又は、配線層が変化する点で分割されることにより、前記構成体に分割される、付記４に記載の配線寄生容量抽出方法。
（付記６）前記第２の寄生容量抽出処理では、予め前記被選択配線及び前記隣接配線の配置パターンと前記配置パターンの寄生容量とが格納された相互接続プリミティブライブラリの、前記構成体に対応する前記配置パターンの寄生容量を、前記被選択構成体の寄生容量として算出する、付記４又は５に記載の配線寄生容量抽出方法。
（付記７）前記半導体集積回路のレイアウトデータのうちで高精度寄生容量抽出対象として予め指定されている、前記構成体であるテストパターンの中から、１つの被選択テストパターンを選択し、前記被選択テストパターンと同一の配置パターンが前記相互接続プリミティブライブラリに存在するかを判定し、前記被選択テストパターンと同一の配置パターンが前記相互接続プリミティブライブラリに存在する場合には、同一の配置パターンの寄生容量を、前記被選択テストパターンの寄生容量として算出し、前記被選択テストパターンと同一の配置パターンが前記相互接続プリミティブライブラリに存在しない場合には、前記被選択テストパターンと近似する配置パターンの寄生容量を、前記被選択テストパターンの寄生容量として算出し、算出した前記被選択テストパターンの寄生容量と、予め指定された前記被選択テストパターンのリファレンス寄生容量と、の誤差を算出し、
前記誤差が所定の値よりも大きい場合に、前記被選択テストパターンを、高精度処理対象情報に登録する、付記４乃至６のいずれかに記載の配線寄生容量抽出方法。
（付記８）複数の前記テストパターンから、順次１つの前記被選択テストパターンを選択し、前記複数の前記テストパターンの全てについて、前記誤差が前記所定の値よりも大きいか否かを判定する、付記７に記載の配線寄生容量抽出方法。
（付記９）前記被選択テストパターンと同一の配置パターンが前記相互接続プリミティブライブラリに存在しない場合には、前記被選択テストパターンと寸法が近似する複数の配置パターンの寄生容量の補間値を、前記被選択テストパターンの寄生容量として算出する、付記７又は８に記載の配線寄生容量抽出方法。
（付記１０）前記寸法は、前記被選択配線及び前記隣接配線の配線間隔又は配線幅である、付記９に記載の配線寄生容量抽出方法。
（付記１１）前記被選択テストパターンに含まれる複数の配線間の間隔の全て又は一部が規定値を満たさない場合には、前記誤差の値にかかわらず、前記被選択テストパターンを高精度処理対象情報への登録対象から除外する、付記７乃至１０のいずれかに記載の配線寄生容量抽出方法。
（付記１２）半導体集積回路のレイアウトデータから１本のネットを選択する配線選択部と、選択した前記ネットを複数の構成体に分割する構成体生成部と、前記複数の構成体から１つの被選択構成体を選択する構成体選択部と、前記被選択構成体が高精度処理対象情報に登録されているかを判定する情報登録確認部と、前記被選択構成体が高精度処理対象情報に登録されている場合には、第１の寄生容量抽出処理により前記被選択構成体の寄生容量を算出する第１算出部と、前記被選択構成体が高精度処理対象情報に登録されていない場合には、前記第１の寄生容量抽出処理よりも寄生容量の算出精度が低く、算出速度が速い第２の寄生容量抽出処理により、前記被選択構成体の寄生容量を算出する第２算出部と、を備える、配線寄生容量抽出装置。
（付記１３）前記半導体集積回路のレイアウトデータの複数の前記ネットのうちで前記配線選択部により選択されていない未選択ネットが有る場合には、前記配線選択部に前記未選択ネットの中から、１本のネットを選択させる第１処理進捗確認部を更に備える、付記１２に記載の配線寄生容量抽出装置。
（付記１４）前記第１算出部は、前記構成体にフィールドソルバーを適用することにより、前記被選択構成体の寄生容量を算出する、付記１２又は１３に記載の配線寄生容量抽出装置。
（付記１５）前記構成体は、選択した前記１本のネットの配線である被選択配線と、前記被選択配線に隣接する隣接配線と、を含む、付記１２乃至１４のいずれかに記載の配線寄生容量抽出装置。
（付記１６）前記構成体生成部は、前記被選択配線及び前記隣接配線を、前記被選択配線及び前記隣接配線の端部、前記被選択配線及び前記隣接配線の方向が変わる点、前記被選択配線及び前記隣接配線の幅が変化する点、又は、配線層が変化する点で分割することにより、前記構成体を生成する、付記１５に記載の配線寄生容量抽出装置。
（付記１７）前記第２算出部は、予め前記被選択配線及び前記隣接配線の配置パターンと前記配置パターンの寄生容量とが格納された相互接続プリミティブライブラリの、前記構成体に対応する前記配置パターンの寄生容量を、前記被選択構成体の寄生容量として算出する、付記１５又は１６に記載の配線寄生容量抽出装置。
（付記１８）前記半導体集積回路のレイアウトデータのうちで高精度寄生容量抽出対象として予め指定されている、前記構成体であるテストパターンの中から、１つの被選択テストパターンを選択するテストパターン選択部と、前記被選択テストパターンと同一の配置パターンが前記相互接続プリミティブライブラリに存在するかを判定するパターン判定部と、前記被選択テストパターンと同一の配置パターンが前記相互接続プリミティブライブラリに存在する場合には、同一の配置パターンの寄生容量を、前記被選択テストパターンの寄生容量として算出する第３算出部と、前記被選択テストパターンと同一の配置パターンが前記相互接続プリミティブライブラリに存在しない場合には、前記被選択テストパターンと近似する配置パターンの寄生容量を、前記被選択テストパターンの寄生容量として算出する第４算出部と、算出した前記被選択テストパターンの寄生容量と、予め指定された前記被選択テストパターンのリファレンス寄生容量と、の誤差を算出する誤差算出部と、前記誤差が所定の値よりも大きい場合に、前記被選択テストパターンを、高精度処理対象情報に登録する情報登録部と、を更に備える、付記１５乃至１７のいずれかに記載の配線寄生容量抽出装置。
（付記１９）複数の前記テストパターンのうちで前記テストパターン選択部により選択されていない未選択テストパターンが有る場合には、前記テストパターン選択部に前記未選択テストパターンの中から、１つの前記テストパターンを選択させる第２処理進捗確認部を更に備える、付記１８に記載の配線寄生容量抽出装置。
（付記２０）前記第４算出部は、前記被選択テストパターンと同一の配置パターンが前記相互接続プリミティブライブラリに存在しない場合には、前記被選択テストパターンと寸法が近似する複数の配置パターンの寄生容量の補間値を、前記被選択テストパターンの寄生容量として算出する、付記１８又は１９に記載の配線寄生容量抽出装置。
（付記２１）前記寸法は、前記被選択配線及び前記隣接配線の配線間隔又は配線幅である、付記２０に記載の配線寄生容量抽出装置。
（付記２２）前記被選択テストパターンに含まれる複数の配線間の間隔の全て又は一部が規定値を満たさない場合には、前記誤差の値にかかわらず、前記被選択テストパターンを高精度処理対象情報への登録情報から除外する配線間隔確認部を更に備える、付記１８乃至２１のいずれかに記載の配線寄生容量抽出装置。
（付記２３）半導体集積回路のレイアウトデータから１本のネットを選択する処理と、選択した前記ネットを複数の構成体に分割する処理と、前記複数の構成体から１つの被選択構成体を選択する処理と、前記被選択構成体が高精度処理対象情報に登録されているかを判定する処理と、前記被選択構成体が高精度処理対象情報に登録されている場合には、第１の寄生容量抽出処理により前記被選択構成体の寄生容量を算出する処理と、前記被選択構成体が高精度処理対象情報に登録されていない場合には、前記第１の寄生容量抽出処理よりも寄生容量の算出精度が低く、算出速度が速い第２の寄生容量抽出処理により、前記被選択構成体の寄生容量を算出する処理と、をコンピュータに実行させる、配線寄生容量抽出プログラム。
（付記２４）前記半導体集積回路のレイアウトデータの複数の前記ネットから、順次１本の前記ネットを選択し、前記複数の前記ネットの全てについて、前記被選択構成体の寄生容量を算出する処理を、更にコンピュータに実行させる、付記２３に記載の配線寄生容量抽出プログラム。
（付記２５）前記第１の寄生容量抽出処理では、前記構成体にフィールドソルバーを適用することにより、前記被選択構成体の寄生容量を算出する、付記２３又は２４に記載の配線寄生容量抽出プログラム。
（付記２６）前記構成体は、選択した前記１本のネットの配線である被選択配線と、前記被選択配線に隣接する隣接配線と、を含む、付記２３乃至２５のいずれかに記載の配線寄生容量抽出プログラム。
（付記２７）前記被選択配線及び前記隣接配線は、前記被選択配線及び前記隣接配線の端部、前記被選択配線及び前記隣接配線の方向が変わる点、前記被選択配線及び前記隣接配線の幅が変化する点、又は、配線層が変化する点で分割されることにより、前記構成体に分割される、付記２６に記載の配線寄生容量抽出プログラム。
（付記２８）前記第２の寄生容量抽出処理では、予め前記被選択配線及び前記隣接配線の配置パターンと前記配置パターンの寄生容量とが格納された相互接続プリミティブライブラリの、前記構成体に対応する前記配置パターンの寄生容量を、前記被選択構成体の寄生容量として算出する、付記２６又は２７に記載の配線寄生容量抽出プログラム。
（付記２９）前記半導体集積回路のレイアウトデータのうちで高精度寄生容量抽出対象として予め指定されている、前記構成体であるテストパターンの中から、１つの被選択テストパターンを選択する処理と、前記被選択テストパターンと同一の配置パターンが前記相互接続プリミティブライブラリに存在するかを判定する処理と、前記被選択テストパターンと同一の配置パターンが前記相互接続プリミティブライブラリに存在する場合には、同一の配置パターンの寄生容量を、前記被選択テストパターンの寄生容量として算出する処理と、前記被選択テストパターンと同一の配置パターンが前記相互接続プリミティブライブラリに存在しない場合には、前記被選択テストパターンと近似する配置パターンの寄生容量を、前記被選択テストパターンの寄生容量として算出する処理と、算出した前記被選択テストパターンの寄生容量と、予め指定された前記被選択テストパターンのリファレンス寄生容量と、の誤差を算出する処理と、前記誤差が所定の値よりも大きい場合に、前記被選択テストパターンを、高精度処理対象情報に登録する処理と、を更にコンピュータに実行させる、付記２６乃至２８のいずれかに記載の配線寄生容量抽出プログラム。
（付記３０）複数の前記テストパターンから、順次１つの前記被選択テストパターンを選択し、前記複数の前記テストパターンの全てについて、前記誤差が前記所定の値よりも大きいか否かを判定する処理を、更にコンピュータに実行させる、付記２９に記載の配線寄生容量抽出プログラム。
（付記３１）前記被選択テストパターンと同一の配置パターンが前記相互接続プリミティブライブラリに存在しない場合には、前記被選択テストパターンと一部の寸法が同一である複数の配置パターンの寄生容量の補間値を、前記被選択テストパターンの寄生容量として算出する処理をコンピュータに実行させる、付記２９又は３０に記載の配線寄生容量抽出プログラム。
（付記３２）前記寸法は、前記被選択配線及び前記隣接配線の配線間隔又は配線幅である、付記３１に記載の配線寄生容量抽出プログラム。
（付記３３）前記被選択テストパターンに含まれる複数の配線間の間隔の全て又は一部が規定値を満たさない場合には、前記誤差の値にかかわらず、前記被選択テストパターンを高精度処理対象情報への登録情報から除外する処理をコンピュータに実行させる、付記２９乃至３２のいずれかに記載の配線寄生容量抽出プログラム。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は既に述べた実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々の変更が可能であることはいうまでもない。
１ レイアウトデータ
２ フィールドソルバー適用対象パターン情報（ＦＳＩ）
３ 相互接続プリミティブライブラリ（ＰＬ）
４ 寄生容量データ
５ テストパターン
６ リファレンス容量
５１ 配線選択部
５２ 構成体生成部
５３ 構成体選択部
５４ ＦＳＩ登録確認部
５５ 第１算出部
５６ 第２算出部
５７ 寄生抵抗算出部
５８ 第１処理進捗確認部
６１、８１ テストパターン選択部
６２、８３ パターン判定部
６３、８４ 第３算出部
６４、８５ 第４算出部
６５、８６ 誤差算出部
６６、８７ 誤差判定部
６７、８８ フィールドソルバー適用対象パターン情報登録部（ＦＳＩ登録部）
６８、８９ 第２処理進捗確認部
９０ 配線寄生容量抽出プログラム
１０１〜１１５ パターン
３０１、４０１〜４０６ テストパターン
３０１ａ、３０２ａ、３０３ａ、Ｗ１、Ｗｓ 被選択配線
３０１ｂ、３０１ｃ、３０２ｂ、３０２ｃ、３０３ｂ、３０３ｃ、Ｗ２、Ｗ３、Ｗａ 隣接配線
３０２、３０３ 相互接続プリミティブライブラリ登録パターン
５００、６００、７００、８００ 配線寄生容量抽出装置
５０１ 寄生容量算出部
６０１ フィールドソルバー適用対象パターン情報生成装置（ＦＳＩ生成装置）
６４１ ＰＬ選択部
６４２ 補間値算出部
６４３ 容量設定部
９００ システム
９０１ コンピュータ
９０２ 記憶部
９０３ 入力部
９０４ 演算部
９０５ 表示部
Ｂ１ 被選択構成体
Ｃ１ コンタクト
ＣＩＮＴＥＲ 補間値
Ｃｒ リファレンス容量値
Ｃｔ 寄生容量値
Ｃｔｈ 規格値
Ｋ１〜Ｋ７ 構成体
Ｍ１、Ｍ２ 配線層
Ｐ１〜Ｐ８ 分割点
ＰＴ 被選択テストパターン
Ｓ１ 寄生容量算出処理
Ｓ２、Ｓ４ フィールドソルバー適用対象パターン情報生成処理（ＦＳＩ生成処理）
ΔＣ 容量誤差

Claims (20)

  1. 半導体集積回路のレイアウトデータから１本のネットを選択し、
    選択した前記ネットを複数の構成体に分割し、
    前記複数の構成体から１つの被選択構成体を選択し、
    前記被選択構成体が高精度処理対象情報に登録されているかを判定し、
    前記被選択構成体が高精度処理対象情報に登録されている場合には、第１の寄生容量抽出処理により前記被選択構成体の寄生容量を算出し、
    前記被選択構成体が高精度処理対象情報に登録されていない場合には、前記第１の寄生容量抽出処理よりも寄生容量の算出精度が低く、算出速度が速い第２の寄生容量抽出処理により、前記被選択構成体の寄生容量を算出する、
    配線寄生容量抽出方法。
  2. 前記半導体集積回路のレイアウトデータの複数の前記ネットから、順次１本の前記ネットを選択し、
    前記複数の前記ネットの全てについて、前記被選択構成体の寄生容量を算出する、
    請求項１に記載の配線寄生容量抽出方法。
  3. 前記第１の寄生容量抽出処理では、前記構成体にフィールドソルバーを適用することにより、前記被選択構成体の寄生容量を算出する、
    請求項１に記載の配線寄生容量抽出方法。
  4. 前記構成体は、選択した前記１本のネットの配線である被選択配線と、前記被選択配線に隣接する隣接配線と、を含む、
    請求項１に記載の配線寄生容量抽出方法。
  5. 前記被選択配線及び前記隣接配線は、前記被選択配線及び前記隣接配線の端部、前記被選択配線及び前記隣接配線の方向が変わる点、前記被選択配線及び前記隣接配線の幅が変化する点、又は、配線層が変化する点で分割されることにより、前記構成体に分割される、
    請求項４に記載の配線寄生容量抽出方法。
  6. 前記第２の寄生容量抽出処理では、予め前記被選択配線及び前記隣接配線の配置パターンと前記配置パターンの寄生容量とが格納された相互接続プリミティブライブラリの、前記構成体に対応する前記配置パターンの寄生容量を、前記被選択構成体の寄生容量として算出する、
    請求項４に記載の配線寄生容量抽出方法。
  7. 前記半導体集積回路のレイアウトデータのうちで高精度寄生容量抽出対象として予め指定されている、前記構成体であるテストパターンの中から、１つの被選択テストパターンを選択し、
    前記被選択テストパターンと同一の配置パターンが前記相互接続プリミティブライブラリに存在するかを判定し、
    前記被選択テストパターンと同一の配置パターンが前記相互接続プリミティブライブラリに存在する場合には、同一の配置パターンの寄生容量を、前記被選択テストパターンの寄生容量として算出し、
    前記被選択テストパターンと同一の配置パターンが前記相互接続プリミティブライブラリに存在しない場合には、前記被選択テストパターンと近似する配置パターンの寄生容量を、前記被選択テストパターンの寄生容量として算出し、
    算出した前記被選択テストパターンの寄生容量と、予め指定された前記被選択テストパターンのリファレンス寄生容量と、の誤差を算出し、
    前記誤差が所定の値よりも大きい場合に、前記被選択テストパターンを、高精度処理対象情報に登録する、
    請求項４に記載の配線寄生容量抽出方法。
  8. 複数の前記テストパターンから、順次１つの前記被選択テストパターンを選択し、
    前記複数の前記テストパターンの全てについて、前記誤差が前記所定の値よりも大きいか否かを判定する、
    請求項７に記載の配線寄生容量抽出方法。
  9. 前記被選択テストパターンと同一の配置パターンが前記相互接続プリミティブライブラリに存在しない場合には、
    前記被選択テストパターンと寸法が近似する複数の配置パターンの寄生容量の補間値を、前記被選択テストパターンの寄生容量として算出する、
    請求項７に記載の配線寄生容量抽出方法。
  10. 前記寸法は、前記被選択配線及び前記隣接配線の配線間隔又は配線幅である、
    請求項９に記載の配線寄生容量抽出方法。
  11. 前記被選択テストパターンに含まれる複数の配線間の間隔の全て又は一部が規定値よりも大きい場合には、前記誤差の値にかかわらず、前記被選択テストパターンを高精度処理対象情報への登録対象から除外する、
    請求項付記７乃至１０のいずれか一項に記載の配線寄生容量抽出方法。
  12. 半導体集積回路のレイアウトデータから１本のネットを選択する配線選択部と、
    選択した前記ネットを複数の構成体に分割する構成体生成部と、
    前記複数の構成体から１つの被選択構成体を選択する構成体選択部と、
    前記被選択構成体が高精度処理対象情報に登録されているかを判定する情報登録確認部と、
    前記被選択構成体が高精度処理対象情報に登録されている場合には、第１の寄生容量抽出処理により前記被選択構成体の寄生容量を算出する第１算出部と、
    前記被選択構成体が高精度処理対象情報に登録されていない場合には、前記第１の寄生容量抽出処理よりも寄生容量の算出精度が低く、算出速度が速い第２の寄生容量抽出処理により、前記被選択構成体の寄生容量を算出する第２算出部と、を備える、
    配線寄生容量抽出装置。
  13. 前記半導体集積回路のレイアウトデータの複数の前記ネットのうちで前記配線選択部により選択されていない未選択ネットが有る場合には、前記配線選択部に前記未選択ネットの中から、１本のネットを選択させる第１処理進捗確認部を更に備える、
    請求項１２に記載の配線寄生容量抽出装置。
  14. 前記第１算出部は、前記構成体にフィールドソルバーを適用することにより、前記被選択構成体の寄生容量を算出する、
    請求項１２に記載の配線寄生容量抽出装置。
  15. 前記構成体は、選択した前記１本のネットの配線である被選択配線と、前記被選択配線に隣接する隣接配線と、を含む、
    請求項１２に記載の配線寄生容量抽出装置。
  16. 前記構成体生成部は、前記被選択配線及び前記隣接配線を、前記被選択配線及び前記隣接配線の端部、前記被選択配線及び前記隣接配線の方向が変わる点、前記被選択配線及び前記隣接配線の幅が変化する点、又は、配線層が変化する点で分割することにより、前記構成体を生成する、
    請求項１５に記載の配線寄生容量抽出装置。
  17. 半導体集積回路のレイアウトデータから１本のネットを選択する処理と、
    選択した前記ネットを複数の構成体に分割する処理と、
    前記複数の構成体から１つの被選択構成体を選択する処理と、
    前記被選択構成体が高精度処理対象情報に登録されているかを判定する処理と、
    前記被選択構成体が高精度処理対象情報に登録されている場合には、第１の寄生容量抽出処理により前記被選択構成体の寄生容量を算出する処理と、
    前記被選択構成体が高精度処理対象情報に登録されていない場合には、前記第１の寄生容量抽出処理よりも寄生容量の算出精度が低く、算出速度が速い第２の寄生容量抽出処理により、前記被選択構成体の寄生容量を算出する処理と、をコンピュータに実行させる、
    配線寄生容量抽出プログラム。
  18. 前記半導体集積回路のレイアウトデータの複数の前記ネットから、順次１本の前記ネットを選択し、前記複数の前記ネットの全てについて、前記被選択構成体の寄生容量を算出する処理を、更にコンピュータに実行させる、
    請求項１７に記載の配線寄生容量抽出プログラム。
  19. 前記第１の寄生容量抽出処理では、前記構成体にフィールドソルバーを適用することにより、前記被選択構成体の寄生容量を算出する、
    請求項１７に記載の配線寄生容量抽出プログラム。
  20. 前記構成体は、選択した前記１本のネットの配線である被選択配線と、前記被選択配線に隣接する隣接配線と、を含む、
    請求項１７に記載の配線寄生容量抽出プログラム。
JP2012098452A 2012-04-24 2012-04-24 配線寄生容量抽出方法、配線寄生容量抽出装置及び配線寄生容量抽出プログラム Pending JP2013228772A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012098452A JP2013228772A (ja) 2012-04-24 2012-04-24 配線寄生容量抽出方法、配線寄生容量抽出装置及び配線寄生容量抽出プログラム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012098452A JP2013228772A (ja) 2012-04-24 2012-04-24 配線寄生容量抽出方法、配線寄生容量抽出装置及び配線寄生容量抽出プログラム

Publications (1)

Publication Number Publication Date
JP2013228772A true JP2013228772A (ja) 2013-11-07

Family

ID=49676366

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012098452A Pending JP2013228772A (ja) 2012-04-24 2012-04-24 配線寄生容量抽出方法、配線寄生容量抽出装置及び配線寄生容量抽出プログラム

Country Status (1)

Country Link
JP (1) JP2013228772A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108595825A (zh) * 2018-04-20 2018-09-28 睿力集成电路有限公司 集成电路设计的仿真方法、设备及计算机可读存储介质

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108595825A (zh) * 2018-04-20 2018-09-28 睿力集成电路有限公司 集成电路设计的仿真方法、设备及计算机可读存储介质

Similar Documents

Publication Publication Date Title
KR101380881B1 (ko) 셀 라이브러리의 셀 분석 방법
KR102402673B1 (ko) Beol의 공정 변이를 고려하여 집적 회로를 설계하기 위한 컴퓨터 구현 방법 및 컴퓨팅 시스템
Kahng et al. VLSI physical design: from graph partitioning to timing closure
JP4806376B2 (ja) クロックメッシュ分析方法、装置及びシステム
CN107066681B (zh) 集成电路和制造集成电路的计算机实现方法
US7159202B2 (en) Methods, apparatus and computer program products for generating selective netlists that include interconnection influences at pre-layout and post-layout design stages
US20080184184A1 (en) Method and system for conducting design explorations of an integrated circuit
US10031996B2 (en) Timing based net constraints tagging with zero wire load validation
US9740815B2 (en) Electromigration-aware integrated circuit design methods and systems
US8701066B1 (en) Extracting capacitance and resistance from FinFET devices
US20170147727A1 (en) Temperature-aware integrated circuit design methods and systems
WO2010004668A1 (ja) 遅延ライブラリ、遅延ライブラリの作成方法、および遅延計算方法
JP2010218252A (ja) 統計的タイミング解析用セルライブラリ作成装置、統計的タイミング解析装置、統計的タイミング解析用セルライブラリ作成方法および統計的タイミング解析方法
US10424518B2 (en) Integrated circuit designing system and a method of manufacturing an integrated circuit
TWI718245B (zh) 積體電路、製造其的電腦實施方法以及定義其的標準元件
US20160203254A1 (en) Methods for reducing congestion region in layout area of ic
JP2002163324A (ja) 遅延時間計算方法及びそれを用いた半導体集積回路の設計方法
JP2013228772A (ja) 配線寄生容量抽出方法、配線寄生容量抽出装置及び配線寄生容量抽出プログラム
US7334208B1 (en) Customization of structured ASIC devices using pre-process extraction of routing information
US8904328B2 (en) Support apparatus and design support method
US8074198B2 (en) Apparatus and method for circuit layout using longest path and shortest path search elements
JP2008287666A (ja) 回路動作検証装置、半導体集積回路の製造方法、回路動作検証方法、制御プログラムおよび可読記録媒体
US8972910B1 (en) Routing method
JP2003186943A (ja) クロストーク検証装置及びクロストーク検証方法
JP5875355B2 (ja) 回路シミュレーション方法